KR900001814B1

KR900001814B1 - 위상 폐쇄 루우프(pll) 회로

Info

Publication number: KR900001814B1
Application number: KR8201637A
Authority: KR
Inventors: 사또시 요꼬야
Original assignee: 이와마 가즈오; 소니 가부시끼가이샤
Priority date: 1981-04-15
Filing date: 1982-04-14
Publication date: 1990-03-24
Also published as: AU553124B2; JPH0352258B2; FR2504328B1; GB2100077B; CA1168714A; NL8201583A; FR2504328A1; DE3213922A1; AU8258082A; GB2100077A; JPS57171845A; US4525686A

Abstract

내용 없음.

Description

위상 폐쇄 루우프(PLL)회로

제1도는 종래의 PLL회로의 한 예를 개략적으로 도시한 계통도.

제2도는 AM입체 음향 수신기의 복조 회로에 사용하는 본 발명에 따른 PLL회로의 한 실시예를 도시한 회로 계통도.

제3도 내지 제7도는 본 발명에 따른 PLL회로의 다른 실시예를 각각 도시한 접속 계통도.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력단자 2 : 포락선 검파기

3 : 진폭 제한기 4 및 20 : PLL회로

5 : 매트릭스회로 6, 15 및 21 : 증배기

7 및 25 : VCO 8, 16, 22 및 23 : 저역 통과 휠터

9 : 스위치 회로 10 및 11 : 저항기

14 : 위상 전이기 17 : 폐쇄 검파 회로

24 : 완충기 회로

본 발명은 PLL(위상 폐쇄 루우프) 회로에 관한 것으로, 특히 AM(진폭 변조) 입체 음향 신호 수신기등이 복조 회로에 사용하기에 적당한 PLL회로에 관한 것이다.

AM 입체 음향 신호 복조용 PLL회로와 같은 동기 및 직교 검파용의 종래의 PLL회로에서, 입력 신호내에 포함된 측대역 성분은 순수 반송파 성분만을 만들기에 충분하도록 감쇠되기 때문에, 이것의 루우프 응답 주파수는 일반적으로 변조 주파수의 저한계 즉, 20 내지 50HZ 범위내에 셋트된다.

따라서, PLL회로의 포획(Capture)범위로 인하여, 또는 입력 신호의 주파수가 PLL회로가 처음에 폐쇄되지 않게 되는 상태로 부터 변할 때, 이러한 입력 신호로 폐쇄될 수 있는 PLL회로내의 전압 제어 발진기(이후부터, 간단하게 VCO라고 함)에 의해 만들어진 발진 주파수의 가변 범위는 매우 좁게 된다. 결과적으로, 수동 동작에 의해 AM 입체 음향 신호를 동기시키기가 매우 어렵게 되고 온도 변화 및 진동 등에 의해 폐쇄상태가 손실되는 단점이 생긴다. 이 때문에 통상의 폐쇄 검파 회로 또는 검파기가 검파 출력을 만들도록 제공되어, PLL상수가 PLL회로를 스위치 하기 위해 제어되므로, 폐쇄상태가 손실될 때 PLL회로가 예를 들어 약 5 내지 10HZ의 큰 포획 범위를 갖고 폐쇄 상태가 활동적일 때 회로가 상술한 바와 같은 선정된 대역의 좁은 포획 범위를 갖게 되는, 이러한 PLL회로를 가진 AM입체 음향 신호 수신기가 종래의 기술에 제안되어 있다.

제1도는 상술한 것과 같은 이러한 PLL회로의 한 예를 개략적으로 도시한 것이다.

제1도에서, 입체 음향 신호 수신기(도시하지 않음)의 중간 주파수 단으로부터 입력단자(1)로 공급된 중간주파수 입력 신호는 포락선 검파기(2)로 전달되고 이 검파기에 의해 포락선-검파되어 합 신호(L+R)로 된다. 한편, 중간 주파수 입력신호는 AM성분을 제거하는 진폭 제한기(3)으로 공급된다. AM성분이 제거된 이 중간 주파수 입력신호는 차 신호(L-R)을 만들도록 위상 검파용 PLL회로(4)에 의해 위상 검파된다. 이 신호(L+R) 및 (L-R)은 다응 단에 배치된 매트릭스 회로(5)로 모두 공급된다.

PLL회로(4)는 위상 비교용 증배기(6), VCO(7), 능동 지역 통과 휠터 배열의 저역 통과 휠터(8), 대역을 스위칭하기 위한 스위치 회로(9), 및 저항기 (10 및 11)로 구성되고, 이 회로에서, 진폭 제한기(3)으로부터 제거 및 유도되는 VCO성분을 가진 신호가 VCO(7)로부터 공급된 신호로 증배되고, 90°의 위상차로 상기 신호를 위상 폐쇄시키어, 증배기(6)를 사용하므로써 차 신호(L-R)가 이루어지게 된다.

합 신호(L+R)와 차신호(L-R)은 주요 채널 신호, 즉 좌측 채널 신호L과 부채널 신호, 즉 우측 채널 신호R이 각각 출력단자(12 및 13)에서 만들어지도록 매트릭스 회로(5)에서 서로 혼합되거나 합성된다.

또한, 진폭 제한기(3)의 출력 신호는 위상 비교 기능을 갖고 있는 증배기(15)의 한 입력단자로 공급된다. 이 증배기(5)의 다른 입력단자에는, VCO(7)의 출력측에서 만들어지고 중간 주파수 입력 신호로부터 위상이 90°편기되며 중간 주파수 입력 신호와 다시 동위상으로 되도록 위상 전위기(14)에 의해 위상 전이 되는 신호가 공급된다.

증배기(15)는 진폭 제한기(3)으로부터의 신호를 위상 전이기(14)를 통해 이 증배기로 공급된 신호와 위상 비교하여, 폐쇄상태 때에 dc 신호를 만드는 저역 통과 휠터(16)으로 이 비교된 출력을 공급하도록 작용하고 폐쇄상태가 해제될 때 저역 통과 휠터(16)의 출력측에서 신호가 만들어지지 못하게 한다.

저역 통과 휠터(16)의 출력신호는 폐쇄 검파 호로 또는 검파기(17)로 공급된다. 이 검파기(17)은 저역 통과 휠터(16)의 출력측에 dc신호가 나타날 때가 폐쇄상태하에 있을 때, PLL회로(40의 포획 범위가 선정된 대역으로 좁아지도록 저역 통과 휠터(8)의 입력측에 저항기(10)을 삽입시키기 위해 검파기(17)의 출력이 스위치(9)를 이것의 접점 a측으로 접속시키도록 작용하고, dc 신호가 저역 통과 휠터(16)의 출력측에 나타나지 않을 때, 즉 폐쇄상태가 손실될 때, PLL 회로(4)의 포획 범위가 확대되거나 넓어지도록 저역 통과 휠터(8)의 입력측에 이미 기술한 저항기(10)의 저항값 보다 작은 저항값을 갖고 있는 저항기(11)을 삽입시키기 위해 이 폐쇄 검파기(17)의 스위치(9)를 접점 a로부터 점점 b측으로 스위치시키도록 동작한다.

스위치(9)를 통해 저역 통과 휠터(8)로 공급된 입력 신호를 Vi라 하고 이 휠터로부터의 출력신호를 Vo라하면, 저역 통과 휠터(8)의 이송기능 F(S)는 다음의 식으로 표시된다.

이 식(1)에서, R1은 저항기 (8a)의 저항값을 나타내고, C는 캐패시터(8b)의 용량을 나타내며, R2는 저항기(10 또는 11)의 저항값을 나타내고, S는 복소 주파수를 나타낸다.

그러므로, 상기 식(1)로부터, 저항기(10 또는 11)의 저항값이 변하는 경우에, 저역통과휠터(8)의 이송기능 F(S)가 변화되어 이것의 대역이 PLL 회로(4)가 폐쇄되어 있는지 아니면 폐쇄상태로부터 해재되어 있는지에 따라서 바뀔 수 있게 변화될 수 있다는 것을 알 수 있다. 결과적으로, 저항기 (10과 11)상이의 저항 비는 500배로 셋트되어 루우프 응답 주파수는 상술한 바와 같이 200HZ 내지 10KHZ 범위에서 바뀔 수 있게 된다.

상술한 내용에서 알 수 있는 바와 같이 AM입체 음향 신호 수신기는 제1도에 도시한 회로의 경우에 광범위하게 루우프 이득을 변화시키기 때문에, 스위치(9)의 직렬 저항성과 누출 저항성에 엄격한 요구가 제공된다. 또한 스위치(9)가 직렬 오프 셋트를 갖고 있고 이것의 스위칭 타이밍이 불만족한 경우에, 폐쇄상태는 스위칭할 때 해재될 수 있다. 이 때문에, 바이폴라 선형IC(직접회로)로 이러한 아날로그 스위치를 구성하기가 상당히 어렵다. 이 어려움을 방지하기 위하여 MOSFET(금속 산호물 반도체 전계 효과 트랜지스터)등이 집적회로의 외측에 제공되어야 하므로, PLL 회로는 제조 가격이 비싸게 된다.

그러므로, 본 발명의 목적은 종래의 기술에서 생긴 상술한 결점을 제거할 수 있는 PLL 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 광범위하게 루우프 이득을 용이하고도 유연하게 변화시킬 수 있는 PLL 회로를 제공하는 것이다.

본 발명의 다른 목적은 바이폴과 선형 집직회로로 형성될 수 있는 PLL 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 저렴한 가격으로 제조될 수 있는 PLL 회로를 제공하는 것이다.

본 발명의 한 형태에 따르면, 2개의 출력 신호 사이의 위상차를 검파하기 위해 전압 제어 발진기와 기준 신호 공급원으로부터 출력 신호를 공급받는 위상 검파기, 이 위상 검파기로부터 출력 신호를 수신하고 발진 주파수를 기준 신호 공급원로부터의 출력신호의 주파수로 폐쇄시키도록 전압 제어 발진기로 출력 신호가 인가되는 저역 통과 휠터, 및 PLL 회로가 폐쇄되어 있는 것을 검파하기 위해 전압 제어발진기와 기준 신호 공급원으로 부터 출력 신호를 공급받는 회로는 갖는 PLL 회로가 제공되는데, 저역 통과 휠터는 베이스가 위상 검파기로부터 출력 신호를 공급받는 최소한 한 쌍의 트랜지스터를 포함하는 차등 증폭기 트랜지스터의 에미터측에 제공되고 PLL 회로가 폐쇄되어 있을 때 PLL 회로의 포획 범위가 좁게 되고 폐쇄상태가 손실되었을 때 이회로의 포획 범위가 광범위 해지도록 위상 폐쇄 검파 회로에 의해 제어되는 가변 전류 공급원, 및 한 쌍의 트랜지스터의 한 콜렉터에 접속된 휠터 소자를 갖고 있다.

이하, 동일 소자 및 부품들을 유사한 참조문자로 표시한 첨부도면을 참조하여 본 발명의 다른 목적, 특징 및 장점에 대해서 상세하게 기술하겠다.

제2도를 참조하여 본 발명의 한 실시예를 상세하게 기술하겠다. 제2도에서, 제1도의 부품에 대응하는 부품들은 동일한 참조번호로 표시되어 있고, 간단하게 하기 위해서 상세하게 설명하지 않겠다.

제2도에서, 참조번호(20)은 위상 비교용 증배기(21), 반송파 성분을 제거시키기 위한 저역 통과 휠터(22), 대역을 바꿀 수 있게 변화시키기 위한 저역 통과 휠터(23), 완충기회로(24) 및 VCO(25)를 포함하는 PLL 회로를 나타낸다.

이 예의 증배기(21)는 진폭 제한기(3)의 출력 신호가 차동 증폭기(또는 21a)를 구성하는 트랜지스터(21a 및 21b)중의 한 트랜지스터의 베이스에 공급되고 VCO(25)로부터의 출력신호가 차동 증폭기(또는 21d 및 21c)를 각각 형성하는 트랜지스터(21c 및 21d)와 트랜지스터(21e 및 21f)중의 2개의 트랜지스터의 베이스에 공급되어 이 2개의 출력 신호 사이의 위상차에 비례하는 전류가 위상 오차 전압을 만들도록 트랜지스터(21c 및 21e)의 콜렉터에 접속된 부하 저항기(21g 및 21h)를 통해 흐르도록 기본적으로 사용하기 위해 이중-평형 형태로 형성된다. 이 중배기(21)의 다음 단에 배치된 저역 통과 휠터(22)는 한 단부가 트랜지스터(21c와 21e)의 콜렉터 사이의 공통 접속점과 트랜지스터(21d 및 21f)의 콜렉터 사이의 공통 접속점에 각각 접속된 저항기(22a 및 22b)와 캐패시터(22c)로 구성된다. 저항기(22a 및 22b)의 다른 단부는 저역 통과 휠터(23)내의 에미터-폴로워 형태의 완충기 트랜지스터(23a 및 22b) 베이스에 각각 접속되고 캐패시터(22c)는 저항기(22a 및 22b)의 각각의 다른 단부에 경합된다.

저역 통과 휠터(23)내의 트랜지스터(23a 및 23b)의 각각의 콜렉터는 정 전압 공급원 단자+Vcc에 함께 접속되고, 이것의 각각의 에미터는 저항기(23c 및 23d)를 통해 모두 접지되고, 차동 증폭기를 구성하는 트랜지스터(23e 및 23f)의 베이스에 접속된다. 트랜지스터(23e 및 23f)의 콜렉터는 전류 밀러(minor)회로를 구성하는 트랜지스터(23g 및 23h)의 각각의 콜렉터-에미터 통로에 의해 각각 접지되고 트랜지스터(23e 및 23f)의 각각의 에미터는 공통 접속점을 형성하도록 서로 접속된다. 이 공통접속점은 2개 모두 전 전류 공급원(23i)을 통해 정(+)전압 공급원 단자 +Vcc에 접속되고 트랜지스터(23j)의 콜렉터-에미터 통로를 통해 동일 잔자에 접속된다. 트랜지스터(23i)의 베이스는 2개 모두 다이오드(23k)를 통해 정 전압 공급원 단자 +Vcc에 접속되고 트랜지스터(23l)의 콜렉터에 접속된다. 트랜지스터(23l)의 에미터는 저항기 (23m)에 의해 접지되고 이것의 베이스는 폐쇄 검파 회로(17)의 출력측에 결합된다. 트랜지스터(23f와 23h)의 각각의 콜렉터 사이의 공통접속점은 완충기 회로(24)의 입력측에 접속되고 트랜지스터(23e 및 23f)의 부하로서 작용하는 저항기(23n)와 캐패시터(23o)를 통해 접지된다.

PLL 회로(20)가 폐쇄상태로 있으면, 폐쇄 검파기(17)은 출력측에서 부신호를 만들고 이 부신호는 트랜지스터(23i)가 오프상태로 되도록 트랜지스터(23l)를 오프시키기 위해 트랜지스터(23l)의 베이스로 공급된다.

그러므로 정 전류 공급원(23i)에 의해 결정된 정 전류는 트랜지스터(23e 및 23f)를 통해 흐른다.

한편, PLL 회로(20)의 폐쇄상태로부터 해제되면, 폐쇄검파기(17)는 트랜지스터(23l)를 온상태로 동작시키고 트랜지스터(23j)를 온상태로 동직시키도록 이 검파기의 출력측에서 정 신호를 만들고 출력 전류는 트랜지스터(23i)로부터 트랜지스터(23e 및 23f)로 흐르게 된다. 간단히 말하자면, 정 전류 공급원(23i), 트랜지스터(23j 및 23e)는 가변 전류 공급원을 포함한다. 이 경우에, 트랜지스터(23i)로부터의 출력 전류는 트랜지스터(23l)의 에미터측에 삽입된 저항기(23m)에 의해 결정된다.

이 저역 통과 휠터회로 (23)의 이송기능 F(S), 이것의 입력 신호를 Vi라 하고 이것의 출력신호를 Vo라고 할 경우에, 다음식으로 대략 나타난다.

상기 식(2)에서, 문자 R은 저항기 (23n)의 저항값을 나타내고, c는 캐패시터(23o)의 용량을 나타내며 re는 트랜지스터(23e 및 23f)의 에미터 저항성을 나타낸다. 또한, 에미터 저항성 re는

을 만족시키는 에미터 전류 ie와의 관계를 갖고 있다. 따라서 트랜지스터(23e 및 23f)를 통해서 흐르는 전류가 PLL 회로(20)가 폐쇄상태로 되어 있는지 아니면 폐쇄상태로부터 해제되어 있는지의 여부에 따라서 변화되므로 에미터 저항성 re가 변화되게 하고 저항기(10, 11)의 값이 제1도에 도시한 회로망내에서 바뀔 수 있게 변화되는 것과 같은 동작이 등가적으로 이루어질 수 있다. 예를 들어, 정 전류 공급원(23i)의 정 전류 io가 1μA(폐쇄상태에서)이라 하고 트랜지스터(231 및 23j)가 모두 턴온될 때 트랜지스터(23j)를 통해 흐르는 전류가 500μA(폐쇄상태로부터 해제된 상태에서)라고 하면, 트랜지스터(23e 및 23f)의 각각의 에미터 저항성 re는 26kΩ에서 52Ω으로 500배로 변화될 수 있다.

트랜지스터(23e 및 23f)의 에미터 저항성 re의 변화에 따라서, 저역 통과 휠터(23)의 이득은 PLL 회로(20)가 폐쇄상태로 있을 때 작게 되고 폐쇄상태로부터 해제 될 때 크게 되므로, PLL 회로(20)의 포획 범위는 폐쇄상태로 있을때 좁게 되고, 폐쇄상태로부터 해제될 때 광범위해진다.

좌측 및 우측 채널 신호 L 및 R을 만드는 방법과 같은 다른 동작은 제1도의 것들과 같기 때문에 간단히 하기 위해서 설명하지 않겠다.

상술한 바와 같이 이 실시예에서, 폐쇄 검파기(17)로부터의 출력 신호는 PLL 회로(20)이 폐쇄상태로 있고 폐쇄상태로부터 해제될 때 연속적으로 변하기 때문에, 트랜지스터(23l 및 23j)를 통해 전류가 연속적으로 변한다. 그러므로, 갑자기 스위치되는 제1도의 PLL 회로(4)내의 스위치(9)와는 달리, PLL 회로(20)이나 트랜지스터(2e 및 23f)로 구성된 차층 증폭기와 정 전류 회로(23i)로 제공될 약간의 충격은 전류변화가 완충기(24)로 전달되지 못하게 하므로 약간의 dc 오프 셋트가 남아 있더라고 전류를 스위칭할 때 절대로 위상 폐쇄가 손실되지 않는다. 또한, 동조할 때 동작이 매우 용이하도록 이득이 유연하게 바뀌게 된다.

제3도 내지 제7도는 저역 통과 휠터(23)의 베열을 약간씩 서로 다르게 변형시킨 본 발명에 따른 PLL 회로의 다른 실시예를 개략적으로 도시한 것이다

더욱 상세하게 말하자면, 제3도의 실시예는 제2도의 트랜지스터(23e 및 23f)대신에 다중-에미터를 각각 갖고 있는 트랜지스터(23e' 및 23f')를 사용한 경우이다. 이 경우에 트랜지스터(23e'및 23f')의 큰 지역 에미터는 트랜지스터(23j)의 출력 전극 또는 콜렉터에 서로 접속된다. 한편 트랜지스터(23e' 및 23f')의 작은지역, 에미터는 정 전류 공급원(23i)에 서로 접속된다.

이 구조로, 트랜지스터(23e' 및 23f')가 선형 특성 범위에서 각각 동작될 수 있도록 소용량 트랜지스터가 정 전류 공급원(23j)로부터의 소레벨 전류에 접속되고 대용량 트랜지스터가 트랜지스터(23j)로부터의 대레벨 출력 전류에 접속되어 하기의 회로와 등가인 회로가 이루어진다. 제4도에 도시한 실시예에서, 다른 트랜지스터(23p 및 23q)는 각각 트랜지스터(23e 및 23f)에 병렬로 접속되고, 트랜지스터(23e 및 23p)와 트랜지스터(23f 및 23q)의 각각의 콜렉터들은 수동으로 접속되고, 정 전류공급원(23i)의 한 단부는 트랜지스터(23e 및 23f)의 각각의 에미터 사이의 공통접속점에 접속되며, 트랜지스터(23i)의 콜렉터는 트랜지스터(23p 및 23q)의 각각의 에미터 사이의 공통접속점에 접속된다. 그러므로 구성된 배열에 의해, 이 실시예에서의 PLL 회로의 제3도에 도시한 PLL 회로와 유사하게 대전류에 응용될 수도 있다.

제5도에 도시한 실시예에서 다이오드(23r 및 23s)는 트랜지스터(23e 및 23f)의 각각의 에미터측에 삽입되므로, 입력신호의 레벨에 응답하여 선형이 개량되어 동적danamic 범위가 확대된다.

제6도에 도시한 실시예에서, 저항기(23t 및 23u)는 제5도에 도시한 회로의 다이오드(23r 및 23s)에 병렬로 접속되는데, 이것은 고정된 저항성이 트랜지스터(23e 및 23f)의 에미터 저항성 re에 가산된다는 것을 뜻한다. 그러므로, 전류의 가변 범위는 저항성을 크게 변환시키기 위해 좁아지게 된다.

제7도에 도시한 실시예에서, 저항기(23t 및 23u)는 제4도에 도시한 회로내의 트랜지스터(23p 및 23q)의 에미터측에 삽입된다. 이 저항기(23t 및 23u)는 트랜지스터(23e 및 23f)의 에미터측이나 정 전류 공급원(23i)와 트랜지스터(23j) 사이의 공통 접속점에 삽입될 수도 있고, 트랜지스터(23e 및 23f)의 각각의 에미터 사이의 공통 접속점과 트랜지스터(23p 및 23q)의 각각의 에미터 사이의 공통접속점은 제4도에 도시한 바와 같이 배열될 수도 있다. 제7도에 도시한 회로의 이배열에 따르면, 전류 변화가 크게 되지 않더라도, 비교적 큰 저항성 변화가 제6도에 도시한 회로와 비슷하게 이루어질 수 있다.

상술한 바와 같이 본 발명에 따르면, 부하로서 캐패시터, 저항기 등과 같은 저역 통과 장치를 갖고 있는 차동 증폭기의 고정 정 전류 공급원의 위상 폐쇄루우프의 응답 속도를 변화시키기 위해 위상 폐쇄 검파 신호에 의해 제어되기 때문에, 본 발명의 PLL 회로는 바이폴라 선형의 집적회로로 구성될 수 있다. 결과적으로, 값비싼 MOSFET가 종래 기술과는 다른 종래의 PLL 회로내의 스위치로서 필요하지가 않으므로, 본 발명의 PLL 회로가 저렴하게 제조될 수 있다.

또한, 회로의 상수가 차동 증폭기를 포함하는 트랜지스터의 에미터 저항성을 사용하므로서 상당히 변하기 때문에, 대역이 유연하게 바뀌게 되고, 약간의 dc오프 셋트가 있더라도 PLL 회로의 폐쇄상태가 스위칭할 때 절대로 손실되지 못하도록 이러한 dc 오프 셋트에 의해서 신호가 약간의 영향을 받게 된다.

또한 본 발명에 의하면, 이득이 용이하고도 유연하게 광범위하게 변화되어 동조시에 AM입체 음향 신호 수신기의 동작 특성 등이 증가하게 된다.

상술한 실시에에서 본 발명에 따른 PLL 회로가 AM입체 음향 신호 수신기의 동작 특성 등이 증가하게 된다. 상술한 실시예에서, 본 발명에 따른 PLL 회로가 AM입체 음향 신호 복조 회로에 응용되었으나, 본 발명의 PLL 회로는 상술한 회로에 제한되지 않고 다른 회로 및 전자 장치 또는 비슷하게 이러한 기능을 갖고 있는 장치에 응용될 수도 있다.

상술한 내용들은 본 발명의 한 양호한 실시예에 대해서 기술한 것이나, 본 분야에 숙련된 기술자들은 본 발명의 원리 및 배경을 벗어나지 않고도 본 발명을 여러가지로 수정 및 변경을 할 수도 있다.

Claims

위상 검파기가 기준시한 공급원과 전압 제어 발진기로부터의 출력신호들 사이의 위상차를 검파하기 위해 이 2개의 출력신호들을 공급받도록 제공되고, 저역 통과 휠터가 상기 위상 검파기로부터 출력신호를 수신하기 위해 제공되며, 상기 저역 통과 휠터의 출력신호는 상기 전압 제어발진기의 발진 주파수를 기준 신호공급원으로부터의 출력 신호 주파수에 폐쇄시키도록 이 전압 제어발진기로 인가되고, PLL 회로가 폐쇄되어 있다는 것을 검파하기 위해 상기 기준 신호 공급원과 상기 전압 제어 발진기로부터 출력 신호를 공급받는 장치를 갖추고 있는 PLL 회로에 있어서, 특히 상기 저역 통과 휠터가 베이스에서 상기 위상 검파기의 출력시 공급받는 최소한 한 쌍의 트랜지스터를 포함하는 차등 증폭기, 상기 트랜지스터의 에미터측에 제공되고 PLL 회로가 폐쇄되어 있을 때 PLL 회로의 포획 범위가 좁게 되고 폐쇄상태가 손실될 때 이것의 포획범위가 확대되도록 상기 위상 폐쇄 검파 장치에 의해 제어되는 가변 전류 공급원, 및 상기 한 쌍의 트랜지스터의 콜렉터 중의 한 콜렉터에 접속된 휠터 소자로 구성된 것을 특징으로 하는 위상 폐쇄 루우프 회로.
제1항에 있어서, 전류 밀러 회로가 차동 증폭기를 구성하는 상기 한 쌍의 트랜지스터의 각각의 콜렉터에 접속된 것을 특징으로 하는 위상 폐쇄 루우프 회로.
제1항에 있어서, 차동 증폭기를 형성하는 상기 한 쌍의 트랜지스터가 각각 다중-에미터 트랜지스터이고, 소지역의 에미터는 정 전류에 서로 접속되고 대지역의 에미터는 위상 폐쇄 검파 신호에 의해 제어되는 트랜지스터의 컬렉터에 서로 접속된 것을 특징으로 하는 위상 폐쇄 루우프 회로.
제1항에 있어서, 상기 차동 증폭기가 제1쌍의 제1 및 제2트랜지스터와 제2쌍의 제3 및 제4트랜지스터로 형성되고, 상기 제1 및 제3트랜지스터의 베이스는 공통접속되며, 이것의 콜렉터는 함께 접속되고, 상기 제2 및 제4트랜지스터의 베이스는 공통접속되며, 이것의 콜렉터는 함께 접속되고, 상기 제 3 및 제4 트랜지스터의 에미터는 작은 정 전류 공급원에 접속되며, 상기 제1 및 제2 트랜지스터의 에미터는 상기 가변 전류공급원을 형성하는 제5트랜지스터의 콜렉터에 함께 접속되는 것을 특징으로 하는 위상 폐쇄 루우프 회로.