[go: up one dir, main page]

KR900000819B1 - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR900000819B1
KR900000819B1 KR1019840005769A KR840005769A KR900000819B1 KR 900000819 B1 KR900000819 B1 KR 900000819B1 KR 1019840005769 A KR1019840005769 A KR 1019840005769A KR 840005769 A KR840005769 A KR 840005769A KR 900000819 B1 KR900000819 B1 KR 900000819B1
Authority
KR
South Korea
Prior art keywords
layer
electrode material
oxide layer
polycrystalline silicon
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019840005769A
Other languages
English (en)
Other versions
KR850002673A (ko
Inventor
요시히로 오시까와
Original Assignee
후지쓰 가부시끼사이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼사이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼사이샤
Publication of KR850002673A publication Critical patent/KR850002673A/ko
Application granted granted Critical
Publication of KR900000819B1 publication Critical patent/KR900000819B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10P30/204—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D64/01342—
    • H10P30/212—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

반도체장치 제조방법
제1a도 내지 제1j도는 본 발명의 실시예에 따른 다이밀 RAM의 제조과정의 단면도.
제2a도 내지 제2i도는 본 발명의 다른 실시예에 따른 EEPROM의 제조과정의 단면도.
제3도는 본 발명의 다른 실시예에 따른 MIS 트랜지스터의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 3 : 필드산화층
5 : 콘덴서산화층 6 : 제1다결정 실리콘층
11 : 제2다결정 실리콘층 12 : 레지스트층
14 : 게이트 산화층 16 : 다실리콘 게이트 전극
20 : 알루미늄 배선
본 발명은 반도체 장치의 제조방법, 특히 게이트산화층 또는 콘덴서 산화층이 형성된 후에 불순물 영역이 산화층 아래 형성되는 반도체 장치 제조방법에 관한 것이다. 디아나믹 램덤-액세스 메모리(RAM)내에 접합용량을 형성하는 콘덴서 전극 아래에, 전기적 소거 가능하고 프로그램 가능한 리드-온리 메모리(EEPROM)내의 터널 (tunnel) 게이트 아래 또는 금속절연반도체(MIS) 트랜지스터에서 드레시 호울드(threshold) 전압을 제어하는 게이트 전극 아래에 불순물 영역이 제공된다. 반도체 기판위에 게이트 산화층 또는 콘덴서 산화층을 형성하고 불순물 이온을 산화층을 통해서 기판속으로 주입(implant)시킴으로써 상기 영역이 형성된다.
불순물 영역이 형성되고 그 다음에 산화층이 형성되었을때 보론(boron) 이온등의 주입 불순물이 아래로 확산되어 불순물 영역의 표면에서 불순물 농도가 감소되는 반면 인이온 또는 비소이온은 위로 쌓여져 불순물 영역 표면에서 불순물 농도는 증가한다. 이들 현상중 어느 하나가 다이나믹 RAM에서 콘덴서의 용량, EEPROM에 전하 주입량 또는 MIS 트랜지스터에서 드레시 호울드 전압의 오차를 초래한다.
결과적으로 콘덴서 산화층, 터널게이트 또는 게이트 산화층으로 사용되는 박막 산화층을 먼저 형성한 후에 열산화물화 처리를 이용하여 소망의 불순물 이온을 박막 산화층을 통해서 반도체 기판속으로 주입함으로써 불순물 영역은 통상적으로 형성된다.
종래에는 불순물 이온 주입은 마스크로서 레지스트층으로 이용되는 박막 산화층을 통해서 직접 위로부터 실현되어진다. 만약 레지스트층이 오염물을 포함하고 있다면, 반도체 기판 표면은 레지스트 층에 의해서 오염가능성이 있다. 더욱이 불순물 주입 후 레지스트층 제거를 위해 사용되는 화학물질은 박막산화층을 오염시키고 에칭(etch)시킴으로 박막층의 특성을 악화시키고 층의 두께를 줄이며 이는 상기 장치의 특성의 안정을 악화시킨다. 결과적으로 박막 산화층은 장치 동작중에 고전계가 인가되고 그 유전특성은 장치의 동작에 직결되므로, 상기 장치는 특히 제조공정 중에 상기 박막산화층이 오염되기 쉽다.
본 발명의 목적은 상기 문제점을 제거하는 것이다.
본 발명의 다른 목적은 상기 위의 산화층의 특성을 악화시킴이 없이 불순물 영역이 형성되는 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 다이나믹 RAM, EEPROM 및 MIS 트랜지스터 등 반도체 장치의 생산량, 특성 및 신뢰성을 개선시키는데 있다.
상기 목적을 달성하기 위해 본 발명에 따르면 반도체 기판위의 절연층을 형성하는 단계; 절연층 위의 전극 재료의 제1층을 형성하는 단계; 이온 주입처리를 이용하여 전극재료의 제1층과 절연층을 통해서 반도체 기판속으로 불순물을 도입시키는 단계; 제1층 위에 전극재료의 제2층을 형성하는 단계; 및 불순물 영역위에 전극재료의 제2 및 제1층을 선택적으로 에칭함으로써 절연층의 전극재료의 제1 및 제2층의 전극패턴을 형성하는 단계를 포함하는 반도체 장치를 생산하는 방법이 제공된다.
본 발명의 특징은 첨부된 도면을 참조한 바람직한 실시예의 다음 기술에 의하여 더욱 명백해 질 것이다.
본 발명의 실시예에 따른 다이나믹 RAM의 제조공정을 먼저 설명하겠다. 제1a도 내지 제1j도는 본 공정의 단면도이다.
제 1a도에 도시된 바와 같이 약 6000Å의 두께를 가진 필드 산화층(3)이 약 10ohm-㎝의 고유 저항과 p형 채널 절단층(2)을 갖는 p형 실리콘 기판(1)위에 형성된다. 특히 RAM 소자 형성영역(4) 위에 질화실리콘(Si3, N4)층 (보이지 않음)을 형성하는 단계, 60keV의 에너지에서 2 ×1013원자/㎠의 투여율로 마스크로서 질화 실리콘층으로 사용되는 p형 실리콘 기판(1)속으로 보론 이온을 주입하는 단계, 마스크로서 질화 실리콘층으로 사용되는 기판(1)을 선택적으로 산화하는 단계 및 그 다음에 질화 실리콘층을 제거하는 단계에 의해 상기의 것이 이룩될 수 있다. 따라서 필드 산화층(3)에 의해 분리된 RAM소자 형성영역(4) 이 형성된다.
제1b에 도시된 바와 같이 약 50 내지 700Å의 두께를 가진 콘덴서 산화층(5)이 통상적인 열산화 처리에 의해 RAM소자 형성영역(4)의 p형 실리콘 기판위에 형성된다.
제1c도에 도시된 바와같이 약 500 내지 700Å의 두께를 가진 제1다결정 실리콘층(6)이 통상적인 화학증착(CVD) 처리에 의해 획득된 구조위에 형성된다. 그 다음에 콘덴서 확산층(7)의 상측부를 노출하는 개구가 형성되도록 제1저항층(29)이 RAM소자 형성층 위에 사진석판술에 의해 패턴된다. 그 후에 마스크로서 저항층(29)을 사용하여 보론 이온이 제1다결정 실리콘층(6)과 산화층(5)을 통해서 200keV의 에너지에서 1 ×1013원자/㎠의 투여율로 기판(1)속으로 선택적으로 주입된다.
다음에 비소이온(As+)은 150keV의 에너지에서 5 ×1013원자/㎠의 투여율로 주입된다. 따라서, 보론 영역(9)과 비소영역(10)이 콘덴서 형성영역(7)내에 형성된다. 이온주입 처리에서 주입영역에 포함된 오염물(보이지 않음)은 녹-온(knock-on)현상에 의해 주입표면 속으로 들어간다. 콘덴서 산화층(5)은 주입표면에 노출되지 않으므로 오염되지 않는다. 레지스트층(29)의 변질된 층은 레지스트층(29)위에서 이온충돌에 의해 레지스트층 (8)의 상측 표면위에 형성된다.
제1e도에 도시된 바와 같이 산소가스 플라스마(plasma)를 사용한 통상적인 회화(ashing)처리 및 황산(H2SO4)을 사용한 습윤(wet)처리에 의해서 제1레지스트층(29)은 제거된다. 그 후 불화물수소(HF)를 사용한 습윤에칭(etching)처리는 주입처리중 다결정층의 표면위에 형성되려는 극히 얇은 산화층을 제거함을 수행한다.
콘덴서 산화층(5)이 이들 처리에 노출되지 않으므로 그것은 오염되지 않으며 그 두께는 감소되지 않는다.
다음에 제1다결정 실리콘층(6)위에 약 3000 내지 4000Å의 두께를 가진 제2다결정 실리콘층(11)은 전극을 만들기에 충분한 두께의 다결정 실리콘을 확보하도록 형성된다. 인이온등의 불순물은 저저항율을 가지도록 제2다결정 실리콘층(11)속으로 주입된다.
제1f도에 도시된 바와 같이 레지스트층(12)은 제2다결정 실리콘용(11) 위에 형성된 다음에 비소영역(10)과 비소영역(10)을 따라 배치되어 있는 필드산화층(3) 부분 바로 위에 있는 부분을 떼어내도록 통상적인 사진 석판술에 의해 패턴된다. 제2다결정 실리콘층(11)의 노출부는 마스크로서 패턴 레지스트층(12)을 사용한 반응이온 에칭(RIE)처리에 의해 에칭된다. 제1다결정 실리콘층(6)의 노출부는 동일처리에 의해 에칭된다. 그 이후에 콘덴서 산화층(5)의 노출부는 RIE 처리에 의해 에칭된다. 다결걀정 실리콘층과 콘덴선 산화층에 대한 RIE처리에서 4비화물탄소(CF4)와 산소 및 3비소메타올(CHF3)의 혼합물이 에칭가스로서 각각 사용된다. 에칭가스 압력은 통상적으로 약 0.01내지 0.1토드(torr)에서 조정되며 고주파수 전력은 통상적으로 0.2 내지 0.3와트/㎠로 세트된다.
제1g도에 도시된 바와 같이 제2레지스트층(12)은 보통회화(灰化)처리에 의해 제거되므로 Hi-C구조 콘덴서가 실현된다. Hi-C구조 콘덴서는 활성화된 후에 n+형 영역이 되는 비소영역(10); 활성화된 후에 p+형 영역이 되는 보론영역(9); p-n접합부 위에 위치한 콘덴서 산화층(5); 및 제1 및 제2다결정성 실리콘층(6 및 11)으로 구성된 다결정성 실리콘 콘덴서 전극(13)으로 구성된다. 그 후에 종래의 생산처리가 실행된다.
제1h도에 도시된 바와 같이 약 300 내지 500Å의 두께를 가진 게이트 산화층 (14)이 보통의 열산화물 처리에 의해 p형 실리콘 기판(1)의 노출부위에 형성된다. 동시에 제2산화층(15)이 다결정 실리콘 콘덴서 전극(13)위에 형성된다.
상기 획득된 구조위에 약 4000 내지 5000Å의 두께를 가진 제3다결정 실리콘층이 CVD처리에 의해 형성된다. 이식주입에 의하여 전도도를 제3다결정 실리콘층에 부여한 후에 제3다결정 실리콘층이 석판 인쇄처리에 의해 패턴됨으로써 게이트 산화층 (14)위에 다실리콘 게이트 전극을 형성한다.
제1i도에 도시된 바와 같이 고농도 비소이온이 마스크로서 다결정 실리콘 게이트 전극(16)과 다결정 실리콘 콘덴서 전극을 사용하여 게이트 산화층(14)의 노출부를 통하여 p형 실리콘 기판(1) 속으로 주입된다.
이온주입 처리후 소망의 어닐링(annealing)이 실행되어 n+형 소오스영역(17)과 n+형 드레인 영역(18) p형 실리콘 기판에 형성된다. 어닐링 처리중 보론영역(9)과 비소영역(10)이 활성화되어 각 p+형 및 n+형 영역이 된다.
제1j도에 도시된 바와 같이 상기 획득된 구조위에 인규소 유리(PSG)층은 예컨대 CVD처리에 의해 형성된다. 전극창은 석판인쇄처리를 사용하여 PSG층(19)와 게이트 산화층을 에칭함으로써 형성된다. 다음에 알루미늄층을 진공증착 또는 스퍼터링(sputtering)에 의하여 상기 획득한 구조위에 형성된다. 알루미늄층은 사직석판 처리에 의해 패턴되어 전극창을 통해 PSG층(19)위에 알루미늄 배선(20)을 형성한다. 배선(10)은 전기적으로 드레인영역(180과 게이트전극(16) 및 콘덴서 전극(13)에 접속된다. 알루미늄 배선(20)을 게이트 전극(16)과 콘덴서 전극(13)을 접속함은 또 다른 영역(보이지 않음)에서 이루어진다. 상기 획득한 구조위에 보호 절연층을 형성한 후에 다이나믹 RAM의 제조는 완성된다.
다음에 본 발명에 따른 EEPROM의 제조공정을 설명하겠다. 제2a도 내지 제2i도는 공정의 단면도이다.
먼저 제2a도 및 제2b도를 참조로 한 과정은 제1A도 및 제1B도에서와 같은 동일한 공정이 수행된다.
다음에 제2c도에 도시된 바와 같이 산화층(5)의 일부가 보통의 사직석판처리에 의해 에칭되어 개구를 형성한다.
제2d도에 도시된 바와 같이 약 100 내지 200Å의 두께를 가진 터널 게이트 산화층(5a)이 노출된 p형 실리콘기판(1) 위에 형성된다. 그 후에 획득한 구조위에 500 내지 700Å의 두께를 가진 제1다결정 실리콘층(6)은 제2f도에 도시된 바와 같이 형성된다.
다음에 제2f동에 도시된 바와 같이 개구를 가진 저항층(9)이 다결정 실리콘층(6)위에 형성된 비소이온은 다결정 실리콘층(6)과 터널게이트 산화층(5a)을 통해서 p형 실리콘 기판(1)속으로 주입되어 전자주입 또는 방출을 위한 불순물영역(21)을 형성한다.
제2g도에 도시된 바와 같이 약 3000 내지 5000Å의 두께를 가진 제2다결정 실리콘층(11)은 제1다결정 실리콘층 위에 형성되며, 이온주입 처리가 이루어져 층 (11a)을 저 저항율을 갖게 된다.
그 후 패턴된 레지스터층(보이지 않음)은 다결정 실리콘층(11)위에 형성된 다음에 다결정층(6,11)이 마스크로 사용되는 레지스트층과 함께 에칭되어 플로팅(floating) 게이트 패턴을 형성하는 예비패턴을 형성한다.
제2h도에 도시된 바와 같이 상기 획득한 구조위에 400 내지 700Å의 두께를 가진 제2게이트 산화층(22)은 통상적인 열산화처리에 의해 형성된다.
그 후에 제어전극을 위한 다결정 실리콘층(23)이 제2게이트 산화층(22) 위에 형성되며 층(23)에 전도성을 부여하는 이온 주입처리가 수행된다. 다음에 패턴된 레지스트층은 전자를 주입 또는 방출하는 불순물 영역(21) 위의 다결정 실리콘층(23)에 형성된다.
제2i에 도시된 바와 같이 제어전극, 제2게이트 산화층(22), 제2 다결정 실리콘층(11), 제1다결정 실리콘층(6) 및 산화층(5)을 위한 다결정 실리콘층(23)을 마스크로서 패턴된 레지스트층(12)을 사용한 RIE처리에 의해 교대로 에칭된다. 이와 같이 형성된 플로팅층(11a)은 제1 및 제2 다결정 실리콘층(11 및 6)으로 구성된다. 다음에 비소이온이 p형 실리콘 기판(1)에 주입되어 소오스 영역(24)과 드레인영역(25)을 형성한다. 따라서, 본 발명은 EEPROM을 얻을 수 있다.
제3도는 본 발명의 또 다른 실시예에 따른 MIS 트랜지스터의 단면도이다.
드레시호울드 전압을 조정하는 불순물영역(7)은 다결정 실리콘층(11a)의 하층을 형성하는 제1 다결정 실리콘층과 게이트 산화층(5)을 통해서 보론, 비소 또는 인이온 중 어느 하나를 주입시킴으로써 형성된다.
본 발명에서, 전극재료층은 다결정 실리콘에 한정되지 않는다. 몰리브덴(molybdenum) 또는 텅스텐 및 티타늄 또는 이들 물질의 금속규화물 등의 내화성 금속도 또한 사용 가능하다. 제1층 전극재료는 제2전극재료와 상이해도 된다. 본 발명의 관점을 이탈하지 않는 한 상기에서 기술된 처리에 대한 많은 수정과 변형이 가능하다는 것은 본 기술 분야에 통상의 지식을 가진자에게 명백할 것이다.

Claims (9)

  1. 반도체 장치 제조방법에 있어서, 반도체 기판에 절연층을 형성하는 단계; 절연층위에 전극재료의 제1층을 형성하는 단계; 이온주입(implant) 처리를 사용함으로써 전극재료의 제1층과 절연층을 통해서 불순물을 반도체 기판속으로 도입하는 단계; 제1층 위에 전극재료의 제2층을 형성하는 단계; 및 전극재료의 제2 및 제1층을 선택적으로 에칭(etching)함으로써 절연층위 전극재료의 제1 및 제2층의 전극패턴을 불순물 영역위에 형성하는 단계로 구성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 반도체 기판은 p형 반도체 기판인 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제1항에 있어서, 전극재료의 상기 제1층은 500 내지 700Å의 두께로 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제1항에 있어서, 전극재료의 상기 제1층 및 상기 제2층 각각은 다결정 실리콘, 내화성 금속 또는 내화성 금속의 금속 규화물(Silicide)로 구성되는 그룹으로부터 선택되는 재료로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제4항에 있어서, 고융점 금속은 몰리브덴, 텅스텐 및 티타늄인 것을 특징으로 하는 반도체 장지 제조방법.
  6. 제1항에 있어서, 상기 불순물은 상기 반도체 기판에 선택적으로 도입되는 것을 특징으로 하는 반도체 장치 제조방법.
  7. 제1항에 있어서, 다이나믹 랜덤 억세스 메모리(DRAM)이 제조되는 것을 특징으로 하는 반도체 장치 제조방법.
  8. 제1항에 있어서, 상기 반도체 장치는 전기적 소거 가능하고 프로그램 가능한 리드온리메모리(EEPROM)인 것을 특징으로 하는 반도체 장치 제조방법.
  9. 제1항에 있어서, 상기 반도체 장치는 금속절연 반도체(MIS) 트랜지스터인 것을 특징으로 하는 반도체 장치제조방법.
KR1019840005769A 1983-09-26 1984-09-20 반도체장치 제조방법 Expired KR900000819B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58177259A JPS6068658A (ja) 1983-09-26 1983-09-26 半導体装置の製造方法
JP58-177259 1983-09-26

Publications (2)

Publication Number Publication Date
KR850002673A KR850002673A (ko) 1985-05-15
KR900000819B1 true KR900000819B1 (ko) 1990-02-17

Family

ID=16027940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840005769A Expired KR900000819B1 (ko) 1983-09-26 1984-09-20 반도체장치 제조방법

Country Status (4)

Country Link
EP (1) EP0142252B1 (ko)
JP (1) JPS6068658A (ko)
KR (1) KR900000819B1 (ko)
DE (1) DE3482432D1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210042A (en) * 1983-09-26 1993-05-11 Fujitsu Limited Method of producing semiconductor device
JP2507306B2 (ja) * 1985-11-01 1996-06-12 株式会社東芝 半導体装置の製造方法
IT1191755B (it) * 1986-04-29 1988-03-23 Sgs Microelettronica Spa Processo di fabbricazione per celle eprom con dielettrico ossido-nitruro-ossido
JPS63307723A (ja) * 1987-06-09 1988-12-15 Sony Corp 半導体装置の製造方法
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US5572054A (en) * 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
EP0820103B1 (en) * 1996-07-18 2002-10-02 STMicroelectronics S.r.l. Single polysilicon level flash EEPROM cell and manufacturing process therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2921793A1 (de) * 1979-05-29 1980-12-04 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung mit ionenimplantation

Also Published As

Publication number Publication date
JPS6068658A (ja) 1985-04-19
KR850002673A (ko) 1985-05-15
DE3482432D1 (de) 1990-07-12
EP0142252A3 (en) 1986-12-03
EP0142252A2 (en) 1985-05-22
EP0142252B1 (en) 1990-06-06

Similar Documents

Publication Publication Date Title
US4830971A (en) Method for manufacturing a semiconductor device utilizing self-aligned contact regions
CA1120609A (en) Method for forming a narrow dimensioned mask opening on a silicon body
US4432132A (en) Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
JP2774952B2 (ja) 半導体素子の製造方法
US5827747A (en) Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation
EP0083785A2 (en) Method of forming self-aligned field effect transistors in integrated circuit structures
US6083780A (en) Semiconductor device and method of fabrication thereof
DE3786785T2 (de) Verfahren zur herstellung von mos-bauelementen für integrierte schaltungen.
US5866448A (en) Procedure for forming a lightly-doped-drain structure using polymer layer
US5554554A (en) Process for fabricating two loads having different resistance levels in a common layer of polysilicon
EP0054259B1 (en) Method of manufacturing a semiconductor device of the mis type
KR100286731B1 (ko) 플래시메모리제조방법
JPS6249750B2 (ko)
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US5858847A (en) Method for a lightly doped drain structure
US5153146A (en) Maufacturing method of semiconductor devices
KR900000819B1 (ko) 반도체장치 제조방법
US5210042A (en) Method of producing semiconductor device
US5319231A (en) Insulated gate semiconductor device having an elevated plateau like portion
US5631178A (en) Method for forming a stable semiconductor device having an arsenic doped ROM portion
EP0242893B1 (en) Method of manufacturing a semiconductor device
JPH1064898A (ja) 半導体装置の製造方法
JP3063276B2 (ja) 半導体装置の製造方法
JPH05243262A (ja) 半導体装置の製造方法
KR100261683B1 (ko) 듀얼 게이트 전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20030206

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040218

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040218

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000