KR900007907B1 - 비데오 시스템의 동기 보호 회로 - Google Patents

Abstract

내용 없음.

Description

비데오 시스템의 동기 보호 회로

본 발명의 회로도

* 도면의 주요부분에 대한 부호의 설명

1 : 동기분리소자 2 : 동기검출카운터

3 : 동기발생카운터 48 PIP : 콘트롤부

N₁, N₂: 낸드게이트 A₁: 앤드게이트

OR₁: 오아게이트

본 발명은 모화면과 자화면을 동시에 디스플레이 시키는 PIP(Picture in Picture) 기능을 갖춘 비데오 시스템에 있어서, PIP 화면의 안정화를 위한 안정된 수평 동기 신호를 공급해 주도록 하는 비데오 시스템의 동기 보호 회로에 관한 것이다.

PIP 기능을 갖춘 비데오 시스템은 각기 다른 채널 및 비데오 신호를 한 화면에 나타낼 수 있는 기능을 갖고 있으나 화면의 안정화를 위해서는 안정된 수평 동기 신호의 공급이 필요하게 된다.

따라서 종래에도 안정된 수평 동기 신호를 공급시키기 위하여 위상고정회로(PLL : Phase Lock Loop Communication System)를 이용하여 평균적인 수평 동기 신호를 얻도록 하고 있으나 집적소사(IC)로 구성된 위상 고정 회로를 이용하어 수평 동기 신호를 안정시킬 경우 제조 원가의 앙등을 초래하게 되는 단점과 커스텀 IC화 하는데 문제점이 생기는 것이었다.

본 발명의 목적은 수평 동기 신호를 디지탈 신호 처리시켜 PIP 기능을 수행하는 PIP 콘트롤부에 안정된 수평 동기 신호를 공급할 수 있도륵 하는 한편 커스텀 IC화 하는데 편리한 동기보호 회로를 제공하고자 하는 것으로써 본 발명의 목적을 달성하기 위하여 동기 분리 소자에서 분리된 수평 동기 신호가 실제의 수평 동기 신호인가를 동기 검출 카운터와 낸드게이트로 검출하고 최종 검출된 수평 동기 신호는 동기 발생 카운터를 리셋트시켜 동기 시작점을 맞추고 낸드게이트를 통하여 수평 동기 신호를 발생시킴으로써 PIP 콘트롤부에 안정된 실제의 수평 동기 신호가 인가되도록 한 것이다.

이같은 목적의 본 발명을 첨부 도면에 의하여 상세히 설명하면 다음과 같다.

비데오 신호(VI) 중의 수직 및 수평 동기 신호를 분리하는 동기 분리 소자(1)와, 상기 동기분리소자(1)에서 분리시킨 수평 동기 신호에 의하여 리셋트 되고 1수평기간 동안 높은 주파수의 클럭 신호(CK)를 카운트하는 동기 검출 카운터(2)와, 상기 동기 검출 카운터(2)의 출력을 논리조합하여 수평동기 신호가 포함되는 수평 동기 신호 검출 윈도우(window)신호를 출력시키는 낸드게이트(N₁)와, 상기 낸드게이트(N₁)의 윈도우 신호와 동기분리소자(1)의 수평 동기 신호를 논리 합하여 수평 동기 신호만을 출력시키는 오아게이트(OR₁)와, 상기 오아게이트(OR₁)의 출력인 수평 동기 신호에 의하여 리셋트되고 1수평 기간 동안 높은 클럭 주파수의 클럭 신호를 카운트 하는 동기 발생 카운터(3)와, 상기 동기 발생 카운터(3)의 출력을 논리조합 하여 수평 동기 신호를 출력시키는 낸드게이트(N₂)와, 상기 낸드게이트(N₂)의 출력과 오아게이트(OR₁)의 출력을 논리곱하여 PIP 콘트롤부(4)에 실제 수평 동기 신호를 인가시키는 앤드게이트(A₁)로 구성된다.

이와 같이 구성되어 pip 콘트롤부(4)에 안정된 수평 동기 신호를 공급해 주도록 하는 본 발명의 동기 보호 회로에 대한 작용 효과를 설명한다.

복합 영상 신호인 비데오 신호(VI)가 동기분리소자(1)에 인가되며 영상 신호중에 포함되어 있는 수평 및 수직 동기 신호를 분리시킨 후 화면의 안정화에 큰 영향이 없는 수직 동기 신호(V)는 PIP 콘트롤부(4)에 집적 인가시키고 화면의 안정화에 영향을 미치는 수평 동기 신호(H)는 수평 동기 신호의 안정화를 위하여 2개의 카운터와 4개의 논리 게이트를 이용하여 안정된 수평 동기 신호를 PIP 콘트롤부(4)에 입력시킴으로써 PIP 화면을 안정화시키게 된다.

즉 동기 분리 소자(1)로 부터 분리된 수평 동기 신호(H)가 동기 검출 카운터(2)의 리셋트 단자(R)에 인가되면 동기 검출 카운터(2)는 수평 동기 신호에 의하여 리셋트 되어 지게 되므로 결국 수평 동기 신호가 인가될 때 마다 리셋트 되어지며 리셋트 상태가 해제되는 1수평 기간 동안 높은 주파수의 클럭 신호(CK)를 카운트 하게 되고 카운트된 출력은 낸드게이트(N₁)로 출력시키게 된다.

즉 동기 검출 카운터(2)는 수평 동기 신호에 의하여 러셋트 되어지며 1수평 동기 신호 기간 동안 클럭 신호(CK)를 카운트하는 동작을 반복하게 된다.

그리고 동기 검출 카운터(2)의 출력을 낸드게이트(N₁)에서 논리조합함에 따라서 낸드게이트(N₁)의 출력측으로는 수평 동기 신호를 포함하는 수평 동기 신호 검출 윈도우 신호를 출력시키게 되며 이때의 윈도우신호는 수평 동기 신호가 로우레벨로 떨어지기 전에 로우레벨이 되고 하이레벨로 상승된 후에 하이레벨이 된다.

즉 동기 검출 카운터(2)의 출력을 논리 조합하여 낸드게이트(N₁)에서는 수평 동기 신호 폭보다 큰 윈도우 신호를 출력시키게 된다.

그리고 낸드게이트(N₁)의 윈도우 신호 출력은 동기 분리소자(1)에서 분리시킨 수평 동기 신호와 오아게이트(OR₁)에서 논리합되어 출력되게 되므로 오아게이트(OR₁)에서는 수평 동기 신호만을 출력시키고 동기 분리 과정에서 발생될 수 있는 노이즈는 출력되지 않게 된다.

즉 오아게이트(OR₁)의 출력 측으로는 동기분리소자(1)에서 분리시킨 도면에 표시된 수평 동기 신호가 출력되게 되는 것으로 결국 오아게이트(OR₁)에서는 실제의 동기 신호만을 출력시키게 되는 것이다.

그리고 오아게이트(OR₁)의 출력은 동기 발생 카운터(3)의 리셋트 단자(R)에 인가되어 동기 발생 카운터(3)를 수평 동기 신호가 인가될 때마다 리셋트시키는 한편 리셋트 상태가 해제되는 1수평 기간에서는 높은 주파수의 클럭 신호(CK)를 카운트하게 된다.

이때 공기 발생 카운터(3)는 상기된 동기검출 카운터(2)와 동일한 동작을 하게 되는 것으로 동기 발생 카운터(3)의 출력을 논리 조합하여 낸드게이트(N₂)의 출력측으로 수평 동기 신호가 출력되게 한다. 즉 동기발생 카운터(3)의 출력을 낸드게이트(N₂)에서 논리조합하여 낸드게이트(N₂)의 출력측으로 수평 동기 신호를 출력시키게 되며 이때 낸드게이트(N₂)에서 출력시키는 수평 동기 신호는 실제 입력되는 수평 동기 신호가 아니고 동기 발생 카운터(3)의 출력을 낸드게이트(N₂)로 논리 조합하여 의사적으로 출력시킨 수평 동기신호인 것이다.

그리고 낸드게이트(N₂)의 논리조합에 의해 만들어진 수평 동기 신호는 앤드게이트(A₁)의 입력 측에 인가되어 오아게이트(OR₁)에서 출력되는 수평 동기 신호와 논리곱시켜 실제적인 수평 동기 신호를 출력시키게 되고 앤드게이트(A₁)에서 출력되는 실제적인 수평 동기 신호는 동기 발생 카운터(3)의 리셋트 단자(R)에 인가시킴과 동시에 PIP 콘트롤부(4)에 인가시킴으로써 PIP 큰트롤부(4)에는 실제적인 수평 동기 신호를 인가시켜 주게되는 것이다.

따라서 동기 분리 소자(1)에서 수평 동기 신호가 정상적으로 분리되면 오아게이트(OR₁)에서 출력되는 수평 동기 신호가 PIP 콘트롤부(4)에 인가되게 하고 동기 분리소자(1)에서 수평 동기 신호가 분리되지 않을때에는 낸드게이트(N₂)에서 출력된 수평 동기 신호가 PIP 콘트롤부(4)에 인가되게 하여 결국 PIP 콘트롤부(4)에는 동기 분리 소자(1)에서 분리시킨 수평 동기 신호의 유무에 관계없이 항상 실제적인 수평 동기 신호가 인가되므로 안정된 수평 동기 신호를 공급할 수가 있는 것이다.

즉 본 발명은 첫번째 동기검출 카운터(2)와 낸드게이트(N₁)에서는 동기분리소자(1)에서 분리된 수평 동기 신호가 실제의 동기신호 인가를 검출하고 최종 검출된 동기 신호는 동기발생 카운터(3)를 리셋트시켜 동기의 시작점을 잡도록 하여 낸드게이트(N₂)에서 자체적인 수평 동기 신호를 발생시키도록 하므로써 어떠한 경우에도 안정된 수평 동기 신호를 PIP 콘트롤부(4)에 공급시킬 수가 있는 것이다.

이상에서와 같이 본 발명은 동기 검출 카운터와 논리소자에서 실제 수평 동기 신호인가를 검출한 후 최종검출된 동기 신호로 동기 발생 카운터를 리셋트시켜 동기 시작점을 잡도록 함으로써 PIP 콘트롤 부에 안정된 동기 신호를 공급할 수 있는 것으로 PIP 콘트롤부에 안정된 동기 신호를 공급할 수 있어 안정된 PIP 화면을 디스플레이 시킬 수 있는 한편 커스텀 IC화 시키는데 적합한 회로를 제공할 수 있는 것이다.

Claims (1)

1. 동기분리소자(1)에서 분리된 수직 및 수평 동기 신호를 PIP 콘트롤부(4)에 공급하는 회로에 있어서, 상기 동기분리소자(1)에서 분리시킨 수평 동기 신호에 의하여 리셋트되고 1수평 기간 동안 높은 주파수의 클럭 신호(CK)를 카운트하는 동기 검출 카운터(2)와, 상기 동기 검출 카운터(2)의 출력을 논리조합하여 수평 동기 신호가 포함되는 수평 동기 신호 검출 윈도우 신호를 출력시키는 낸드케이트(N₁)와, 상기 낸드케이트(N₁)의 윈도우 신호와 동기분리소자(1)의 수평 동기 신호를 논리합하여 수평 동기 신호만을 출력시키는 오아케이트(OR₁)와, 상기 오아게이트(OR₁)의 출력인 수평 동기 신흐에 의하여 리세트되고 1수평 기간동안 높은 주파수의 클럭 신호를 카운트하는 동기 발생 카운터(3)와, 상기 동기 발생 카운터(3)의 출력을 논리조합하여 수평 동기 신호를 출력시키는 낸드게이트(N₂)와, 상기 낸드게이트(N₂)의 출력과 오아게이트(OR)6 출력을 논리곱하여 PIP 콘트롤부(4)에 실제 수평 동기 신호를 인가시키는 앤드케이트(A₁)로 구성된 비데오 시스템의 동기 보호회로.

Images