KR900005303B1 - 전원전압 추종형 바이아스회로 - Google Patents

Abstract

내용 없음.

Description

전원전압 추종형 바이아스회로

제1도는 증폭회로와 바이아스회로의 결선상태를 보인 회로도.

제2도는 종래의 저항분압형 바이아스회로도.

제3도는 종래의 정전압형 바이아스회로도.

제4도는 본 발명의 일실시 바이아스회로도.

제5도는 본 발명의 다른실시 바이아스회로도.

* 도면의 주요부분에 대한 부호의 설명

R₁,R₂: 저항 Q₁,Q₂: 트랜지스터

Vcc : 전원전압 V_B: 바이아스전압

본 발명은 반도체 집적소자인 증폭회로에 바이아스전압을 공급하기 위한 바이아스회로에 관한 것으로, 특히 증폭회로에서 최대출력을 낼 수 있도록 전원전압에 추종하여 바이아스전압을 발생할 수 있게한 전원전압 추종형 바이아스회로에 관한 것이다.

제1도는 바이아스회로가 증폭회로와 결선된 상태를 보인 회로도로서, 바이아스회로(1)에서 출력된 바이아스전압(V_B)은 저항(R₃)을 통하여 증폭회로(2)의 입력단자에 인가되어 그 증폭회로(2)의 출력 직류전압이 설정된다. 그리고, 증폭회로(2)의 출력전압은 입력단자(IN)의 입력신호의 크기에 따라 접지점의 전압에서 전원단자(Vcc)까지 변화되고, 그 출력신호의 파형은 정현파이크로 무신호시 증폭회로(2)의 출력직류전압이 전원전압(Vcc)의

로 될때 그 증폭회로(2)의 출력전압은 가장크게 된다.

따라서, 건전지등 전원전압의 변동이 심한 전원을 사용하는 경우는 증폭회로(2)의 출력직류전압이 항상 전원전압(Vcc)의

로 유지되게 하여야만 그 전원전압(Vcc)이 증폭회로(2)에서 가장 효율적으로 사용되어 가장 큰 출력전압을 얻을 수 있게된다.

따라서, 증폭회로(2)가 이상에서 설명한 바와같은 동작을 할 수 있도록 하기 위해서는 바이아스회로(1)가 다음조건을 만족해야 한다.

첫째 전원전압(Vcc)의 변동에 추종하여 바이아스전압(V_B)이 항상 전원전압(Vcc)의

을 유지하여야 하며, 둘째 바이아스점의 임피던스(Zbias)가 낮아서 증폭회로(2)의 전압증폭도에 영향을 미치지 않아야 한다. 여기서 전압 증폭도에 영향을 미치지 않아야 한다. 여기서 전압증폭도(A₁)는 다음식으로 표시된다.

또한, 바이아스점의 임피던스(Zbias)가 크면 바이아스전압(V_B)이 증폭회로(2)이외의 집적회로내 다른 회로들에 공급되고 있을때 증폭회로(2)의 입력신호가 저항(R₃) 및 바이아스점을 통하여 그외의 여러회로에 공급되어 간섭을 일으키는 등 여러가지 문제가 발생되므로 바이아스점의 임피던스는 낮아야 한다.

세째 바이아스회로가 소비하는 전류(Ibias)는 가능한한 작아야 하고, 네째 바이아스전압(V_B)은 온도변화에 의한 영향이 작아서 집적회로자체 발열에 의한 영향이나 주위온도의 영향을 받지 않아야 한다.

다섯째 바이아스전압(V_B)이 전원전압(Vcc)변동에 대한 선형적 추종범위가 넓어야 한다.

그런데, 종래의 저항 분압형 바이아스회로는 제1도에 도시된 바와같이 저항(R₁),(R₃)의 비율을 이용하여 바이아스전압(V_B)을 발생시키고, 그 바이아스전압(V_B)는 전원전압(Vcc)과의 사이에 R₂/R₁+ R₂의 비율관계가 유지되므로 어떤 전원전압(Vcc)에서도 동일한 비율을 유지할 수 있게되어 있다.

그러나, 이 회로에 있어서는 바이아스점의 임피던스(Zbias)가 R_1.R₂/R₁+ R₂로 되어 놓으므로 바이아스점과 점지 사이에 반결합 콘덴서(C₁)를 접속하여 바이아스점의 임피던스를 줄이게 되어 있었다. 따라서, 반결합 콘덴서(C₁)을 접속하기 위해서는 집적회로에 그 콘덴서접속용 외부회로 결선단자가 필요하게 되어 원가가 상승하고, 콘덴서의 접속공정이 불편하게 될뿐 아니라, 집적회로에 전원전압(Vcc)을 인가하고 나서부터 바이아스전압(V_B)이 정상상태에 이를때까지의 시간이 상당히 소요된다. 이때의 바이아스전압(V_B)을 다음 식으로 표시된다.

여기서, t는 전원전압(Vcc)인가후의 경과시간이다. 이러한 과도현상은 집적회로의 동작을 상당한 시간동안 지연시키거나 오동작을 일으켜 잡음을 발생시키는 등 많은 문제점이 있었다.

또, 종래의 정전압형 바이아스회로는 제3도에 도시된 바와같이 구성되어 상기 설명한 저항 분압형 바이아스회로에서 같은 문제점은 없으나, 바이아스전압(V_B)이 정전압다이오드(ZD₁)의 항복전압(V_Z)과 트랜지스터(Q₁)의 베이스-에미터간 순방향전압(V_BE1)에 의해 Vbias=V_Z-V_BE1으로 고정되므로 전원전압(Vcc)의 변화에 대하여 바이아스전압트랜지스터(Q₁)의 추종이 불가능하게 되었다.

또한, 바이아스전압(V_B)온도특성은 정전압다이오드ZD₁의 전압온도특성에 직결하여 집적회로의 자체발열이나 주위온도의 변화에 의해 그 바이아스전압(V_B)이 변하게 되는 결점이 있었다.

본 발명은 이러한 종래의 결점을 해결하기 위하여, 바이아스전압이 전원전압의 변화에 대하여 항상 적정의 비율을 가지고 추종하면서 변화하고, 바이아스점의 임피던스가 낮아 반결합 콘덴서를 추가할 필요가 없으며, 바이아스전압의 온도 특성이 양호하게 유지될 수 있도록 창안한 것으로, 이를 첨부된 본 발명의 도면을 참조하여 상세히 설명하면 다음과 같다.

제4도는 본 발명의 일실시 바이아스회로도로서 전원전압(Vcc)의 트랜지스터(Q₁)의 콜렉터에 인가되게 접속함과 아울러 저항(R₁)을 통해 그의 베이스 및 트랜지스터(Q₂)의 콜렉터에 인가되게 접속하고, 상기 트랜지스터(Q₁)의 에미터 출력전압이 바이아스전압(V_B)으로 인가되게 접속함과 아울러 저항(R₂)을 통하여 상기 트랜지스터(Q₂)의 베이스 및 트랜지스터(Q₃)의 콜렉터, 베이스에 공통접속하고, 그 트랜지스터(Q₂), (Q₃)의 에미터를 접지하여 구성한 것으로, 이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.

트랜지스터(Q₂),(Q₃)의 베이스가 공통접속되어 있으므로 그들의 베이스전압은 항상 같게되고, 그들의 콜렉터전류(I_C)는 다음식으로 나타난다.

여기서, I_S는 트랜지스터의 콜렉터 포화전류이고, V_BE는 트랜지스터의 페이스-에미터간의 순방향전압이며, q는 전자의 전하량, K는 볼츠만상수, T는 절대온도이다.

그리고, 트랜지스터(Q₂),(Q₃)의 베이스-에미터간의 순방향 전압(V_BE)이 항상 같으므로 트랜지스터(Q₂),(Q₃)의 콜렉터 전류도 항상 같게된다.

또, 트랜지스터(Q₁),(Q₂)의 각 베이스전류(I_b)는 그들의 콜렉터전류(Ic)에 비하여 트랜지스터의 직류전류증폭율(hfe)만큼 작으므로 그 베이스전류(I_b)를 무시할 수 있게된다.

따라서, 베이스전류(I_b)를 무시하면 트랜지스터(Q₃)의 콜렉터전류(I_C3)는 저항(R₂)에 흐르는 전류(i₂)와 같고, 트랜지스터(Q₂)의 콜렉터전류(i_C2)는 저항(R₁)에 흐르는 전류(i)와 같게된다. 한편 저항(R₂)에 흐르는 전류(i₂)는 트랜지스터(Q₁)의 에미터에서 공급되고, 그 트랜지스터(Q₁)의 에미터전류는 트랜지스터(Q₁)의 베이스전류(I_b1)의 콜렉터전류(I_C1)로 구분되나, 상기에서 트랜지스터(Q₁)의 베이스전류를 무시하였으므로 그의 콜렉터 전류(I_C1)는 트랜지스터(Q₃)의 콜렉터전류(I_C3)와 같게 된다.

한편, 트랜지스터의 베이스-에미터간의 순방향전압(V_BE)은 콜렉터전류(I_C)와의 사이에 다음식이 성립된다.

따라서, 트랜지스터(Q₁-Q₃)의 콜렉터 전류가 모두 같으므로 그 트랜지스터(Q₁-Q₃)이 베이스-에미터간 순방향전압도 모두 같게된다.

결국, 트랜지스터(Q₁)의 에미터축에서 출력되는 바이아스전압(V_B) 및 전원전압(Vcc)는 다음식과 같이,

으로 되므로 전원전압(Vcc)에 대한 바이아스전압(V_B)의 전압비(V_B)는 다음식으로 결정된다.

여기에서, V_BE.Q₃와 V_BE.Q₁이 서로같고, i₁과 i₂가 서로 같으므로 V_BE.Q₃와 V_BE.Q₁을 V_BE라 하고, i₁과 i₂를 라 i하면, 위의 식은 다음식과 같이된다.

여기서, 저항(R₁),(R₂)의 값이 동일하다면, 바이아스전압(V_B)은 항상 전원전압(Vcc)의

이 된다.

이러한 바이아스전압(V_B)의 전원전압(Vcc)에 대한 비율은 트랜지스터(Q₁-Q₃)가 순방향바이아스를 유지할 수 있는 최소 전원전압(Vcc)인 약 1.5V 이상에서는 항상 유지되어 광범위한 전원전압에서 이상적인 특성을 만족시키게 된다.

한편, 바이아스전압(V_B)의 온도에 의한 영향을 살펴보면, 저항(R₁,R₂) 및 트랜지스터(Q₁-Q₃)가 동일칩(chip)상에 형성된 반도체집적회로이므로 저항(R₁,R₂)의 저항온도계수가 동일하고, 트랜지스터(Q₁-Q₃)의 제반특성과 베이스-에미터간 순방향전압(V_BE)온도특성이 동일하게 되고, 이에따라 바이아스전압(V_B)은 집적회로자체의 발열이나 주위온도변화에 대하여 서로 항상 안정된 전압이 유지된다.

또한, 바이아스점의 임피던스(Zbias)는 트랜지스터(Q₁),(Q₂)의 부궤환구성에 의하여 바이아스전압(V_B)이 전원전압(Vcc)으로 고정되어 있을때에는 정전압회로와 같이 동작하여 매우 낮게 되고, 또 바이아스전류(i_B)에 대한 트랜지스터(Q₃)의 베이스-에미터간 전압(V_BE)변동은 저항(R₂)에서 강화되는 전압의 바이아스전류(i_B)에 대한 변동에 비하여 무식가능할 정도로 작으므로 바이아스전류변동에 의한 트랜지스터(Q₃)의 베이스-에미터간의 전압(V_BE)변화를 무시하면 바이아스점의 임피던스(Zibas)는 다음식으로 나타난다.

이상의 설명에서는 트랜지스터(Q₁-Q₃)의 베이스전류를 무시하였으나, 실제에 있어서는 저항(R₁)에 흐르는 전류(i₁)는 트랜지스터(Q₃)의 콜렉터전류(I_C3)와 트랜지스터(Q₂),(Q₁)의 베이스전류(I_b2, I_b3)으로 구성되고, 저항(R₂)에 흐르는 전류(i₂)는 트랜지스터(Q₃)의 콜렉터전류(I_C3)와 트랜지스터(Q₂),(Q₃)의 베이스전류(I_b2+I_b3)로 구성되므로, 트랜지스터(Q₁-Q₃)의 베이스전류가 동일한 값이라고 할때 저항(R₂)에 흐르는 전류(i₂)는 저항(R₁)에 흐르는 전류(i₁)보다 트랜지스터(Q₂)의 베이스전류(I_b2)만큼 많게 되고, 이러한 미세한 전류오차는 바이아스전압의 오차로 나타난다.

제5도는 상기와같은 바이아스전압의 오차를 보정하기 위한 본 발명의 다른실시 바이아스회로도로서 이에 도시한 바와같이, 저항(R₁)및 트랜지스터(Q₂)의 콜렉터 접속점에 트랜지스터(Q₂)의 베이스를 접속하여 그의 에미터를 트랜지스터(Q₁)의 베이스에 접속하고, 상기 저항(R₅) 및 트랜지스터(Q₃)의 콜렉터 접속점에 트랜지스터(Q₄)의 베이스를 접속하여 그의 에미터를 상기 트랜지스터(Q₂),(Q₃)의 베이스에 공통접속하여 구성한 것이다.

따라서, 전원전압(Vcc)에 대한 바이아스전압(V_B)의 비율(V_R)은 다음식으로 나타난다.

위의식에서 트랜지스터(Q₁),(Q₂),(Q₃),(Q₄)의 베이스-에미터간 순방향전압(V_BE1), (V_BE2), (V_BE3), (V_BE5)은 동일하게 되고, 저항(R₁),(R₂)에 각각 흐르는 전류(i₁),(i₂)도 같다. 그리고 트랜지스터(Q₄)의 콜렉터전류(I_C4)가 트랜지스터(Q₅)의 콜렉터전류(I_C5) 에 비하여 2배가 많으므로 트랜지스터(Q₄)의 베이스-에미터간 순방향전압(V_BE4)은 트랜지스터(Q₅)의 순방향전압(V_BE5)에 비하여 ℓ n2, K, T/q 만큼 높게된다. 따라서 상온(300°K)에서 트랜지스터(Q₄)의 베이스-에미터간 순방향전압(V_BE5)보다 약 18mv 높아서 무시가능하게 된다.

이상에서 상세히 설명한 바와같이 본 발명은 바이아스전압이 전원전압과 적정하게 설정된 전압비율을 유지하면서 전원전압의 변동을 추종하므로 전원전압이 변동되더라도 증폭회로의 출력을 최대로 할 수 있음과 아울러 바이아스점의 임피던스가 대단히 낮게되고, 이에따라 반결합 콘덴서를 사용할 필요가 없게되므로 집적회로의 회부결선단자수가 그만큼 줄어들어 제조원가가 절감되고, 집적회로를 사용할때 콘덴서를 하나더 사용해야 하는 불편이 없어지며, 또 반결합 콘덴서에 의한 과도현상이 없으므로 집적회로의 동작시간 지연이나 오동작으로 인하여 발생되는 잡음의 근본적 해결이 가능하고, 또한 바이아스전압이 주위온도나 집적회로의 자체발열에 의한 온도상승의 영향을 받지 않으므로 집적회로의 동작에 대한 신뢰성이 확보되는 등의 효과가 있다.

Claims (2)

1. 전원전압(Vcc)이 트랜지스터(Q₁)의 콜렉터에 인가되게 접속함과 아울러 저항(R₁)을 통해 그의 베이스 및 트랜지스터(Q₂)의 콜렉터에 인가되게 접속하고, 상기 트랜지스터(Q₁)의 에미터출력전압이 바이아스전압(V_B)으로 인가되게 접속함과 아울러 저항(R₂)을 통해 상기 트랜지스터(Q₂)의 베이스 및 트랜지스터(Q₃)의 베이스, 콜렉터에 공통인가되게 접속하여 구성된 것을 특징으로 하는 전원전압 추종형 바이아스회로.
2. 제1항에 있어서, 콜렉터에 전원전압(Vcc)이 인가되는 트랜지스터(Q₅)의 베이스 및 에미터를 저항(R₁) 및 트랜지스터(Q₂)의 콜렉터 접속점과 트랜지스터(Q₁)의 베이스에 접속하고, 콜렉터에 전원전압(Vcc)이 인가되는 트랜지스터(Q₄)의 베이스 및 에미터를 저항(R₂) 및 트랜지스터(Q₃)의 콜렉터접속점과 트랜지스터(Q₂),(Q₃)의 베이스 접속점에 접속하여 구성된 것을 특징으로 하는 전원전압 추종형 바이아스회로.

Images