KR890004875B1 - 반도체 다층배선 장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체 다층배선 장치의 제조방법

제1(a)도-제1(e)도는 본 발명에 따른 제조공정도.

본 발명은 반도체 장치중 다층배선 장치의 제조방법에 관한 것으로 특히 다층 배선간의 단락방지를 위한 반도체 다층배선 장치의 제조방법에 관한 것이다.

최근 반도체 기술분야에 있어서는 VLSI(Very Large Scale Integration)급 소자로 고집적화 되어가는 경향으로 배선(Interconnection Layer)의 길이는 증가하고 선폭(Line-width)은 좁아짐에 따라 배선의 저항이 증가하고 배선 저항증가로 인해 반도체 장치의 동작속도가 떨어지는 큰 문제점이 있었다. 또한 통상적으로 빈도체 장치의배선에 쓰이는 알루미늄은 알루미늄 온도에 대한 특성을 개선하기 위하여 1% 실리콘이 포함된 알루미늄을 많이 사용하고 있다. 이 실리콘이 포함된 알루미늄은 소정 온도에서 많은 힐록(Hillok)을 발생하게 된다.

상기 반도체 장치의 동작속도 개선을 위해서 현재 반도체 기술분야에서는 다층배선 구조를 이용하고 있다. 그러나 다층배선 구조의 반도체 장치에서는 제1알루미늄 금속층의 힐록발생으로 인해 제1알루미늄 금속층과 제2알루미늄 금속층이 단락(Short)되는 현상이 발생하여 반도체 장치의 신뢰성을 저하시키고 있다.

따라서 본 발명의 목적은 반도체 장치에서 하부 알루미늄 금속층의 힐록 발생을억제하여 알루미늄 금속층간의 단락을 방지할 수 있는 높은 다층배선 구조 반도체 장치의 제조방법을 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은 반도체기판 상부에 형성된 제1알루미늄 금속층 상부에 내화성이 강한 중간 금속층을 도포하고 금속층의 패턴을 형성한후 절연막을 도포하고 상기 금속층과 하기 제2알루미늄 금속층과의 접촉부위를 형성하기 위해서 소정부위의 절연막을 에칭해내고 저항이 높은 중간 금곡층은 절연막이 에칭된 부위만 에칭해 낸후 제2알루미늄 금속층을 형성하여 제1알루미늄 금속층과 접촉되게 함을 특징으로 한다.

이하 첨부된 도면을 참조하여 상세히 설명한다.

제1(a)도-제1(e)도는 본 발명에 따른 제조공정도를 나타낸 도면이다.

도면중 반도체 기판부분과 반도체 기판에 형성된 소자부분은 생략하였지만 제1알루미늄 금속층과 접속되는 부분은 필요한 부위에서 절연막을 통해 창을 형성하고 접속함은 이미 잘 알려진 사실임을 유의하여야 한다.

제1(a)도는 제1저온 산화막(1)의 상부에 제1알루미늄 금속층(2)과 중간금속층(3)을 형성하는 공정으로서, 제1저온 산화막(1)의 상부에 500㎚의 제1알루미늄 금속층(2)과 100㎚의 중간금속층(3)을 도포한다.

이 고정에서 내화성 금속인 티탄(Ti)이나 텅스텐(W)같은 중간금속층을 형성함으로써, 이후 고온처리공정시 제1알루미늄 금속층에서 발생될 수 있는 힐록을 최대한 줄이게 된다.

그후 제1(b)도에 도시된 바와같이 상기 금속층(2)(3)의 패턴을 형성하고나서제1(c)도에 도시된 바와같이 제2저온 산화막(4)을 도포한후 평탄화를 실시한다.

제1(d)도는 제1알루미늄 금속층과 제2알루미늄 금속층의 접촉부 형성을 위한에칭공정을 나타낸 도면으로서, 제1알루미늄 금속층과 제2알루미늄 금속층의 접촉부위의 제2저온 산화막(4)과 중간금속층(3)을 FR 스퍼터링 에칭(Radio Frequency Sputtering Etching)방법으로 에칭을 실시하여 접촉창(5)을 형성한다.

중간 금속층(3)은 내화성 금속이어서 제1알루미늄 금속층의 힐록을 줄이는 역할을 하지만 저항성이 높기 때문에 제2알루미늄 금속층과 접촉부위만 중간 금속층을 제거해 주게되면 힐록방지와 더불어 접촉부의 저항 문제도 해결이 되게된다.

제1(e)도는 상기 저온 산화막(4) 상부에 접촉상(5)을 통해 제1알루미늄 금속층과 접촉되는 제2알루미늄 금속층을 800㎚ 정도 도포하는 것이다.

상술한 바와같은 본 발명은 제1알루미늄 금속층 상부에 내화성 금속인 중간금속층을 도포하여 이후의 고온 처리공정에서 생길수 있는 힐록을 최소한으로 한다.

또한 본 발명은 제1알루미늄 금속층과 중간 금속층으로 이루어지는 제1금속층과 제2알루미늄 금속층의 접촉부에서 저항성이 높은 중간금속층을 에칭해 냄으로써 제1금속층과 제2금속층간의 접촉저항의 손상을 줄일수 있는 이점이 있다.

Claims (1)

1. 다층배선 구조를 가진 반도체 장치의 제조방법에 있어서, 반도체 기판상의 제1저온 절연산화막층(1)상에 상기 반도체 기판에 형성된 소자의 소정부분과 접촉을 하기위한 제1알루미늄 금속층(2) 도포하고 그 상부에 상기 알루미늄 금속층(2)의 힐록 발생을 방지하기 위한 내화성의 중간금속층을 도포하는 제1공정과, 사진 식각공정을 이용하여 상기 금속층(2)(3)에 에칭을 실시하여 제1금속배선 패턴을 형성하는 제2공정과, 전면에 금속물질층간의 절연을 목적으로 하는 저온 산화막(4)을 도포하는 제3공정과, 소정부위의 저온 산화막(4)과 중간금속층(3)을 같이 에칭하여 금속층간의 접촉을위한 접촉창(5)을 형성하는 제4공정과, 전면에 제2알루미늄 금속층(6)을 도포하여 제2금속배선 패턴을 형성하는 제5공정을 구비하여 상기 공정들의 연속으로 다층의 배선층을 형성함을 특징으로 하는 반도체 장치의 제조방법.

Images