KR870004066Y1 - Thyristor Control - Google Patents
Thyristor Control Download PDFInfo
- Publication number
- KR870004066Y1 KR870004066Y1 KR2019870000451U KR870000451U KR870004066Y1 KR 870004066 Y1 KR870004066 Y1 KR 870004066Y1 KR 2019870000451 U KR2019870000451 U KR 2019870000451U KR 870000451 U KR870000451 U KR 870000451U KR 870004066 Y1 KR870004066 Y1 KR 870004066Y1
- Authority
- KR
- South Korea
- Prior art keywords
- firing
- transistor
- pulse
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010304 firing Methods 0.000 claims description 33
- 230000001939 inductive effect Effects 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
내용 없음.No content.
Description
제1(a)-1(f)도는 종래의 다이리스터(thyristors)와 관련된 파형도.1 (a) -1 (f) are waveform diagrams associated with conventional thyristors.
제2도는 본 고안의 트리거 제어 회로를 사용한 역률 제어장치를 일부 블럭 형태로 도시한 개략 회로도.Figure 2 is a schematic circuit diagram showing a power factor control device using a trigger control circuit of the present invention in the form of some blocks.
제3(a)-3(m)도는 제 2도의 장치와 관련된 파형도.3 (a) -3 (m) are waveform diagrams associated with the apparatus of FIG.
[고안의 기술적 배경][Technical Background of Design]
본 고안은 전동기 등의 유도성 부하의 역률 제어장치에 사용되는 다이리스터의 스위칭 회로에 관한 것이다.The present invention relates to a switching circuit of a thyristor used in a power factor control device of an inductive load such as an electric motor.
미국 특허 제4,052,648호와 제4,266,177호에는 유도 전동기에 특히 유용한 역률 제어장치가 기술되어 있다. 전동기에 흐르는 선 전압 및 전류를 샘플(sample)하는 이들 역률 제어장치는 샘플된 전압과 전류사이의 검출된 위상차에 비례하여 전등기 전력 입력을 제어하는 다이리스터를 포함하고 있어서, 감소하는 전동기 부하에 응답하여 전동기에 더 작은 전력이 공급된다.U.S. Patent Nos. 4,052,648 and 4,266,177 describe power factor controls that are particularly useful for induction motors. These power factor controllers, which sample the line voltage and current flowing into the motor, include a thyristors that control the lamp power input in proportion to the detected phase difference between the sampled voltage and current, thereby reducing the motor load. In response, less power is supplied to the motor.
본 기술상 잘 알려져 있듯이 다이리스터, 즉 SCR 또는 트라이액은 지속기간이 단지 수 마이크로 초인 전류 펄스가 그 게이트 전극에 공급되면 스위치 온 되어 애노우드 전류가 0레벨로 될때까지 계속 유지될 것이다. 이 다이리스터가 저항성 부하의 정현파 전류를 제어하는데 사용된다면, 전류가 전압과 정확히 동상이 될 것이므로 트리거 펄스는 정현파의 어느 부분중에라도 인가될 수 있다.As is well known in the art, the thyristors, ie SCRs or triacs, will be switched on when current pulses of only a few microseconds are supplied to their gate electrodes and will remain on until the anode current is at zero level. If this thyristor is used to control the sinusoidal current of a resistive load, the trigger pulse can be applied to any part of the sinusoidal since the current will be exactly in phase with the voltage.
그러나, 유도성 부하에서 전류는 전압에 대해 상당히 지연되므로 다이리스터를 트리거하는데 있어서 문제가 야기된다. 특히, 점호 또는 트리거 펄스가, 전류 위상 자연으로 인하여, 잔류가 전반부 반 사이클로부터 흐를때 발생된다면 그때 트라이액은 이미턴 온되어 있을 것이다. 더구나 전류가 0으로 되고 트라이액이 오프될 때, 트라이 액은 반 사이클 전체동안 오프로 유지될 것이다. 그렇게 되어 트리거 펄스는 쓸모없게 되는 것이며, 다이리스터 제어장치에 있어서 이와 같은 작동의 결점은 명백한 것이다.However, in inductive loads, the current is significantly delayed with respect to voltage, which causes problems in triggering the thyristor. In particular, if a firing or trigger pulse is generated when the residue flows from the first half cycle, due to the current phase nature, then the triac will be already turned on. Furthermore, when the current goes to zero and the triac is off, the triac will remain off for half a cycle. As a result, the trigger pulse becomes useless, and the drawback of such an operation in the thyristor control is obvious.
상술한 형태의 역률제어 장치에 있어서, 이러한 문제는 트리거 펄스보다 오히려 고정 레벨 신호를 사용하여 다이리스터 게이트 전류를 공급하므로써 해결된다. 그러나, 고정 레벨 신호의 공급은 트리거 펄스를 공급하는 것보다 상당히 많은 전력을 소모하게 된다. 더우기, 게이트 전력이 선전압으로 부터 직접 유도되는 트라이액을 사용한 어떠한 역률 제어장치에 있어서는, 주 전력 트라이액을 턴온하기 위하여 민간함 게이트 파일럿트(pilot) 트라이액을 사용하는 것이 필요함이 밝혀졌다.In the above-described power factor control apparatus, this problem is solved by supplying the thyristor gate current using a fixed level signal rather than a trigger pulse. However, supplying a fixed level signal consumes significantly more power than supplying a trigger pulse. Moreover, it has been found that for some power factor control devices using triacs where the gate power is derived directly from the line voltage, it is necessary to use civilian gate pilot triacs to turn on the main power triacs.
[고안의 개요][Outline of Design]
본 고안에 의하면, 다이리스터를 점호하기 위하여 트리거펄스 이용하며, 전류가 전반부 반 사이클로부터 흐르고 있으면, 트리거 펄스의 발생을 억제하는 다이리스터 트리거 회로가 제공된다.According to the present invention, there is provided a thyristors trigger circuit that uses a trigger pulse for firing the thyristors and suppresses the generation of the trigger pulses when the current flows from the first half cycle.
이 회로는 점호펄스를 억제하기 위하여 역률 제어 장치에 기존하는 신호를 이용하기 때문에 역률 제어장치에 사용하기에 특히 적합하다. 따라서 본 고안의 트리거 회로는 상술한 펄스 점호와 관련된 문제점을 해결하는 한편 고정 레벨 점호보다의 장점을 그대로 가지면서 파일럿트 트라이액의 필요성도 없게 된다.This circuit is particularly suitable for use in power factor control because it uses signals existing in the power factor control to suppress the firing pulses. Therefore, the trigger circuit of the present invention solves the problems associated with the above-described pulse firing, while still having the advantages of the fixed-level firing, without the need for a pilot triac.
본 고안의 실시예에 의하면, 완전히 저항성이 아닌 부하(즉, 부하 전류 및 전압 파형간에 위상차가 생기는 부하)에 대하여 교류 입력에 관한 다이리스터 제어 장치에 트리거 회로가 제공되는데, 이 트리거회로는 다이리스터를 점호하는 점호 펄스를 발생하는 펄스 발생장치와, 부하 전류 및 전압간의 위상차를 기초로 상기 다이리스터의 제어신호를 유도하는 장치, 그리고 부하전류가 교류 입력의 전반부반 사이클에서 부터 흐르지 않을때까지 점호 펄스의 발생을 억제하기 위하여 제어신호에 응답하는 장치를 포함한다. 펄스 발생 장치는 트랜지스터 등의 전자 스위칭 소자를 포함하고, 점호 펄스 억제 장치는 그 트랜지스터의 “온”시간을 제어하는 것이 바람직하다.According to an embodiment of the present invention, a trigger circuit is provided to a thyristor control apparatus for an AC input for a load that is not completely resistive (i.e., a load having a phase difference between the load current and the voltage waveform). A pulse generator for generating a firing pulse for firing a device, a device for inducing a control signal of the thyristors based on a phase difference between load current and voltage, and firing until the load current does not flow from the first half cycle of the AC input. And a device responsive to the control signal to suppress the generation of the pulse. The pulse generating device includes an electronic switching element such as a transistor, and the firing pulse suppressing device preferably controls the "on" time of the transistor.
점호 펄스 억제 장치는 위상차 신호를 근거로 트라이액을 트리거하기 위한 기준점을 설정하여, 그 기준점보다 미리 점호 펄스가 발생하는 것을 억제하는 장점이 있다. 다이리스터의 제어 트랜지스터의 베이스는 제1의 신호를 억제 장치로부터, 그리고 제2의 신호를 다이리스터의 제어회로로 부터 받도록 결선되며, 다이리스터는 신호가 부(-)일때만 턴 온 되도록 연결된다. 제2신호의 점호각이 그 기준각 이후에 나타나는 한 트랜지스터의 턴 온 시간을 제어하고, 따라서 다이리스터를 제어하지만, 그러나 점호각이 기준각보다 앞설때는 트랜지스터가 기준각에 이를때까지 턴 온 되지 않는다.The firing pulse suppression apparatus has an advantage of setting a reference point for triggering a triac based on the phase difference signal and suppressing the generation of the firing pulse in advance of the reference point. The base of the control transistor of the thyristors is wired to receive the first signal from the suppressor and the second signal from the thyristors control circuit, and the thyristors are connected so that they are turned on only when the signals are negative. . The firing angle of the second signal controls the turn-on time of the transistor as long as it appears after that reference angle, and thus controls the thyristor, but when the firing angle is ahead of the reference angle, the transistor does not turn on until it reaches the reference angle. Do not.
[바람직한 실시예에 대한 설명][Description of Preferred Embodiment]
본 고안의 바람직한 실시예에 대한 설명은 하기에 앞서, 선행기술 다이리스터의 작동과 관련된 파형에 대하여 제1(a)-1(f)도를 참고하여 설명하고, 본 고안의 트리거 제어회로를 사용한 역률 제어장치의 회로도(제2도)에서 종래 기술에 해당하는 부분을 먼저 설명하기로 한다.A description of a preferred embodiment of the present invention is described below with reference to the first (a) -1 (f) with respect to the waveform associated with the operation of the prior art thyristors, using the trigger control circuit of the present invention The part corresponding to the prior art in the circuit diagram (Fig. 2) of the power factor controller will be described first.
제1(a)-1(f)도는 종래의 다이리스터의 작동과 관련된 파형을 도시한 것이다. 다이리스터가 교류 압력에 연결되어 트리거“온”되거나 점호될때 출력전류를 공급하고, 입력 전류 및 전압이 제1(a)도에 도시된 바와 같이 되어 다이리스터의 점호 펄스가 제1(b)도에 도시된 시간에 발생한다면, 출력 전류는 제1(c)도에 도시된 것과 같이 될 것이다. 점호 펄스가 시간상 알서서 제1(d)도에 표시된 바와 같이 전류파형의 0교차점과 일치한다면, 지수적인 전류가 흐를 것이다. 즉, 전류는 제1(a)도에 도시된 바와같이 된다. 그러나 점호펄스가 제1(e)도에 표시된 바와 같이 시간상 더욱 앞서 있어서, 전류가 아직 전반부 반사이클에서 흐르고 있을 때 점호 펄스가 발생하고, 다이리스터가 이미 “온”상태이라면, 전류가 0으로 될때 다이리스터는 턴 오프되고, 점호펄스가 이미 종지 되었으므로 다이리스터는 제1(f)도에 도시된 바와같이 다음 반 사이클 전체동안 오프 상태로 유지될 것이다. 본 고안이 해결하고자 하는 문제가 바로 이것이다. 그러나, 본 고안을 더욱 상세히 설명하기전에, 본 고안이 사용되는 제어장치에 대하여 일반적인 구성에 대하여 먼저 설명한다.1 (a) -1 (f) show waveforms associated with the operation of a conventional thyristor. When the thyristors are connected to an alternating pressure and supply an output current when the trigger is “on” or ignited, the input current and voltage are as shown in Fig. 1 (a) and the firing pulses of the thyristors are shown in Fig. 1 (b). If it occurs at the time shown in Fig. 1, the output current will be as shown in Fig. 1 (c). If the firing pulse coincides with the zero crossing of the current waveform as shown in figure 1 (d) in time, an exponential current will flow. That is, the current becomes as shown in FIG. 1 (a). However, as the firing pulse is further ahead in time as shown in Figure 1 (e), a firing pulse occurs when the current is still flowing in the first half cycle, and when the thyristor is already in the "on" state, the current goes to zero. Since the thyristor is turned off and the firing pulse has already ended, the thyristor will remain off for the next half cycle as shown in FIG. 1 (f). This is the problem the present invention seeks to solve. However, before describing the present invention in more detail, a general configuration of the control device in which the present invention is used will be described first.
제2도는 미국 특허 제4,266,177호에 기술되어 있는 것과 유사한 역률 제어장치에 사용되는 본 고안의 실시예를 도시하고 있다.2 illustrates an embodiment of the present invention for use in a power factor control device similar to that described in US Pat. No. 4,266,177.
제2도에 도시된 장치는 상기 특허에 설명된 것과 유사하므로 본 고안 장치에 사용된 상기 특허의 내용을 참고로 여기에 설명한다.Since the apparatus shown in FIG. 2 is similar to that described in the patent, it is described here with reference to the contents of the patent used in the present invention device.
제2도의 장치는 입력 파형, 대표적으로 제3(a)도에 도시된 바와 같은 교류 115볼트를 받아들이며, 전원 회로(14)와, 전동기(16)의 권선 다이리스터(트라이액;18)및 전류 검출 저항(20)의 직렬 연결 양단에 연결되는 입력단자(10과 12)를 포함한다. 입력 단자(10)은 또한 제3(f)및 제3(g)도에 도시된 반대위상의 전파, 구형 출력 “f”와 “g”를 제각기 발생하는 정 및 부의 전압구형파 성형회로(24와 22)에 연결된다. 제3 (b)도에 대표적인 트라이액(18)의 작동방식을 표시하기 위하여 그리고 제3(c)도에 연속적인 작동 방식 트라이액(18)의 작동방식을 표시하기 위하여 그리고 제3(c)도에 연속적인 작동 방식 트라이액(18)이 항상 온 상태로)을 표시하기 위하여 도시된 신호전압이 전류 검출 저항(20)의 양단에 나타나며, 이 신호는 전파 전류 구형파 성형회로(26과 28)에 인가된다. 구형파 성형회로 (26)은 단자 전류파형의 정의반 사이클에만 응답하고, 제3(b)도에 도시된 신호에 응답하여 제3(h)도에 도시된 구형 출력 파형 “h”를 발생한다. 반대로, 구형파 성형 회로(28)은 전류파형의 부의 반 사이클에만 응답하고 제3(i)도에 도시된 구형 출력파형“i”를 발생한다.The apparatus of FIG. 2 accepts an input waveform, typically 115 volts alternating current as shown in FIG. 3 (a), and includes a power supply circuit 14, a winding thyristor (triac) 18 and a current of the electric motor 16. And input terminals 10 and 12 connected to both ends of the series connection of the detection resistor 20. The input terminal 10 also has positive and negative voltage square wave shaping circuits 24, which generate the opposite phase propagation, square outputs “f” and “g,” respectively shown in FIGS. 3 (f) and 3 (g). 22). In order to indicate the mode of operation of the representative triac 18 in FIG. 3 (b) and in order to indicate the mode of operation of the triac 18 in succession in FIG. The signal voltage shown is shown across the current detection resistor 20 to indicate the continuous mode of operation triac 18 is always on, which signal is propagated in a square wave shaping circuit 26 and 28. Is applied to. The square wave shaping circuit 26 responds only to the positive half cycle of the terminal current waveform and generates the square output waveform " h " shown in FIG. 3 (h) in response to the signal shown in FIG. In contrast, the square wave shaping circuit 28 responds only to a negative half cycle of the current waveform and generates a square output waveform " i " shown in FIG.
전압 구형파 성형회로(22와 24)의 출력단 “g”와 “f”는 검출기(30)의 출력단에 연결되는 램프 발생회로(32)를 트리거하는데 사용되는 부의 스파이크(spikes)를 발생하는 부(-)로 되는 펄스 검출기(30)에 연결된다. 램프 발생회로(32)의 출력단은 0교차 검출기로서 작용하는 연산 증폭기(34)의 정의(비반전) 입력단으로 연결된다. 하술하는 제어 신호는 연산 증폭기(34)의 부의 (반전) 입력단으로 연결된다.The output terminals " g " and " f " of the voltage square wave shaping circuits 22 and 24 generate negative spikes used to trigger the ramp generating circuit 32 connected to the output terminal of the detector 30. Is connected to a pulse detector (30). The output end of the ramp generation circuit 32 is connected to the positive (non-inverting) input end of the operational amplifier 34, which acts as a zero crossing detector. The control signal described below is connected to the negative (inverting) input terminal of the operational amplifier 34.
상기 언급한 제어 신호는The above mentioned control signal
(1) 전동기(16)에 인가되는 전류와 전압간의 위상차를 근거로 한 신호와,(1) a signal based on a phase difference between a current and a voltage applied to the electric motor 16,
(2) 하술되는 명령 또는 기준 신호의 함수이다.(2) It is a function of the command or reference signal described below.
위상차 신호는 구형파 성형회로(22,24,26 및 28)의 출력의 선정된 조합에 의해 유도된다. 특히, 구형파 성형회로(22와 26)의 출력은 가산회로(36)에서 가산되고, 구형파 성형회로(24와 28)의 출력은 가산회로(38)에서 가산된다. 이와 같이 만들어진 신호는 다이오드(40,42)에 의해 정류되고 점 (43)에서 중합되어 제3(j)도에 도시된 출력 신호 “j”를 공급한다. 제3(j)도에 도시된 펄스는 진폭이 일정하고 폭이 변한다. 이펄스의 폭 또는 지속기간은 입력 전압과 전류간의 위상차에 따른다.The phase difference signal is induced by a predetermined combination of the outputs of the square wave shaping circuits 22, 24, 26 and 28. In particular, the outputs of the square wave shaping circuits 22 and 26 are added in the addition circuit 36, and the outputs of the square wave shaping circuits 24 and 28 are added in the adding circuit 38. The signal thus produced is rectified by diodes 40 and 42 and polymerized at point 43 to supply the output signal “j” shown in FIG. 3 (j). The pulses shown in FIG. 3 (j) are constant in amplitude and varying in width. The width or duration of this pulse depends on the phase difference between the input voltage and the current.
제3(j)도에 도시된 펄스 신호는 저항(44)를 통하여 다른 연산 증폭기(46)와 커패시터(48)에 인가되는데, 이 연산증폭기(46)와 커패시터(48)는 결선되어 적분기 (50)을 형성한다.The pulse signal shown in FIG. 3 (j) is applied to the other operational amplifier 46 and the capacitor 48 through the resistor 44. The operational amplifier 46 and the capacitor 48 are connected to the integrator (50). ).
상기 언급된 명령 신호는 부하가 걸리지 않은 진동기(16)로 셋트된 전위차개 (52)로부터 유도되고, 미국 특허 제4,266,177호에 설명된 바와 같이 걸려질 부하범위에 대해 전동기가 작동할 최대 역률(전동기 전류-전압간의 최소 위상차)에 의하여 결정되는 전압 전류간의 역률 또는 위상각을 선정한다. 전위차계(52)의 텝은 저항(54)를 통하여 증폭기(46)의 부의 입력단으로 연결된다. 정의 입력단은 저항(56)을 통하여 접지된다.The above mentioned command signal is derived from the potential difference 52 set with the unloaded vibrator 16 and the maximum power factor at which the motor will operate for the load range to be applied as described in US Pat. No. 4,266,177. Selects the power factor or phase angle between the voltage currents determined by the minimum phase difference between current and voltage. The tap of potentiometer 52 is connected to negative input of amplifier 46 via resistor 54. The positive input terminal is grounded through resistor 56.
적분기(50)의 출력이 상기 언급된 제어 신호이며, 연산증폭기(34)의 부의(반전)입력으로 연결된다.The output of the integrator 50 is the control signal mentioned above and is connected to the negative (inverting) input of the operational amplifier 34.
본 고안은 지금까지 설명된 미국 특허 제4,266,177호의 회로에 트리거회로를 연합시킨 다이리스터 제어장치에 관한 것이다.The present invention relates to a thyristor control apparatus incorporating a trigger circuit in the circuit of US Pat. No. 4,266,177, described above.
본 고안에 의하면 또 하나의 연산 증폭기(58)가 구비되는데, 이 연산 증폭기의 정의(비 반전)입력은 가산점(43)에 연결되고 부의(반전) 입력단은 저항(60과 62)에 의하여 형성되는 전압 분할기에 의하여 나타나는 정의 바이어스, 또는 기준 전압을 받도록 연결된다.According to the present invention, another operational amplifier 58 is provided, in which the positive (non-inverting) input of the operational amplifier is connected to the addition point 43 and the negative (inverting) input terminal is formed by the resistors 60 and 62. And to receive a positive bias, or reference voltage, represented by the voltage divider.
증폭기(58)의 출력 전압은 저항(64)를 통하여, 제어 트랜지스터(68)의 베이스에 연결되는 노우드(66)에 연결된다. 연산 증폭기(34)의 출력은 저항(70)을 통하여 노우드(66)와 트랜지스터(86)에 연결된다.The output voltage of the amplifier 58 is connected via a resistor 64 to the norm 66 which is connected to the base of the control transistor 68. The output of the operational amplifier 34 is connected through the resistor 70 to the Norwood 66 and the transistor 86.
트랜지스터(68)의 에미터는 저항(72)를 통하여 트라이액(18)의 게이트 전극에 연결되는 한편, 트랜지스터(68)의 콜렉터는 저항(74) 및 카패시터(76)에 의하여 형성되는 Rc 시한회로에 연결된다.The emitter of transistor 68 is connected to the gate electrode of triac 18 via resistor 72 while the collector of transistor 68 is an Rc time circuit formed by resistor 74 and capacitor 76. Is connected to.
제2도의 장치의 작동을 고찰해보면, 점43(제3(j)도에 도시됨)에서의 위상차 신호는 연산 증폭기(58)의 비 반전 입력으로 공급 되므로써 조절된다. 상술한 바와 같이 정의 바이어스 전압이 저항(60 및 62)에 의하여 형성되는 전압 분할기를 통하여 증폭기(58)의 반전 입력에 인가된다. 결과적인 출력 파형 “k”가 제3(k)도에 도시되어 있다. 이 전압이 노우드(66)에서 증폭기(34)의 출력과 가산되는데, 이 증폭기(34)의 출력은 제3(e)도에 도시되었듯이 고정 레벨의 점호 펄스이며 램프출력“d” (제3도 (d)도에 도시됨)와 적분기(50)의 제어신호 출력으로 부터 유도된다. 제3(d)도와 제3 (e)도를 비교하면 알 수 있는 바와 같이, 점호각(θf)는 램프“d”와 적분기(50)의 제어 신호 출력의 교차에 의하여 제어된다. 트랜지스터(68)의 에미터는 근본적으로 접지 전위이므로, 트랜지스터(68)은 그 베이스 구동이 부로될때 턴 온 된다. 따라서, 두 입력 신호 “e”와 “k”는 트랜지스터(68)을 턴 온 하기 위하여 동시에 부로 되어야 한다. 두 입력이 모두 정이면 트랜지스터(68)은 오프이고, 한편 하나는 부이고 다른 하나는 정이라면 두 입력은 제3(e)도 및 3(k)도에 도시된 파형을 비교하여 나타나듯이 가산되어 0이 되고, 따라서 트랜지스터(68)은 다시 오프된다. (0볼트 베이스 구동으로는 베이스 전류가 흐르지 않을 것이다)따라서, 신호 “k”와 “e”는 효과적으로 “AND”되어지며 트랜지스터(68)은 모두가 부일때만 턴 온 될 것이다.Considering the operation of the apparatus of FIG. 2, the phase difference signal at point 43 (shown in FIG. 3 (j)) is adjusted by being supplied to the non-inverting input of the operational amplifier 58. As described above, a positive bias voltage is applied to the inverting input of amplifier 58 through a voltage divider formed by resistors 60 and 62. The resulting output waveform “k” is shown in FIG. 3 (k). This voltage is added to the output of the amplifier 34 at the Norwood 66, which is a fixed level firing pulse as shown in FIG. 3 (e) and ramp output “d” (zero). Derived from the control signal output of the integrator 50). As can be seen by comparing the third (d) and the third (e) degrees, the firing angle θf is controlled by the intersection of the ramp “d” and the control signal output of the integrator 50. Since the emitter of transistor 68 is essentially a ground potential, transistor 68 is turned on when its base drive is negative. Thus, both input signals “e” and “k” must be negative at the same time to turn on transistor 68. If both inputs are positive, transistor 68 is off, while if one is negative and the other is positive, the two inputs are added as shown by comparing the waveforms shown in FIGS. 3 (e) and 3 (k). Becomes zero, and thus the transistor 68 is turned off again. Thus, the base current will not flow with 0 volt base driving, so the signals “k” and “e” will be effectively “AND” and transistor 68 will only turn on when all are negative.
트랜지스터(68)가 턴 온 되면, 트라이액(18)도 역시 턴 온 되고, 게이트 전류는 18a에 표시된 그 접지 단자로부터, 게이트단자(18b), 저항(72), 트랜지스터(68) 및 저항(74)와 커패시터(76)에 의하여 형성되는 RC회로를 통하여 음의 전원으로 흐른다. 대표적으로 50-100밀리 암페아로 되는 전류의 양은 저항(72)의 값에 의하여 결정된다. 이 전류가 흐르는 시간은, 대표적으로 10마이크로초이며, RC시정수에 의하여 결정된다. 이와 같은 점에 있어서, 10마이크로 초간의 100밀리 암페아의 전류의 흐름은 전원 (14)과 결합된 필터 커패시터(도시되지 않음)에 의하여 용이하게 공급될 수 있다. 저항 (74)은 각 반 사이클 동안 커패시터(76)의 방전 통로를 제공한다.When transistor 68 is turned on, triac 18 is also turned on, and the gate current is from its ground terminal, indicated at 18a, to gate terminal 18b, resistor 72, transistor 68 and resistor 74. ) And the RC circuit formed by the capacitor 76 flows to the negative power. The amount of current, typically 50-100 milliamps, is determined by the value of resistor 72. The time that this current flows is typically 10 microseconds, and is determined by the RC time constant. In this regard, a flow of 100 milliamps of current for 10 microseconds can be readily supplied by a filter capacitor (not shown) coupled with the power source 14. Resistor 74 provides the discharge path of capacitor 76 for each half cycle.
변하는 부하에 응답하여 역률 제어 장치에 의하여 변화되는 제3(e)도에 도시된 점호각(θf)이 제3(k)도에 도시된 기준 각(θR)보다 크다면, 트라이액(18)의 턴 온 시간은 점호각(θf)과 일치할 것이다. 전동기(16)의 부하가 증가함에 따라, 점호각 혹은 점(θF)는 시간 상 진전될 것이다. 즉, 제3(e)도에서 좌측으로 이동하여 점호각(θF)가 기준각(θR)과 같거나, 커질때까지 트랜지스터(68)의 온 시간을 증가시킨다.Triac 18 if the firing angle θf shown in FIG. 3 (e) changed by the power factor control device in response to the changing load is greater than the reference angle θR shown in FIG. 3 (k). The turn on time of will correspond to the firing angle θf. As the load of the motor 16 increases, the firing angle or point [theta] F will advance in time. That is, the on-time of the transistor 68 is increased until the firing angle θF is equal to or larger than the reference angle θR by moving to the left side in FIG. 3 (e).
이와 같은 상황이 제3(Ⅰ)도에 도시되어 있으며 점호각(θF') 및 제3(e)도의 점선 파형으로 도시된다. 이같은 상황에서, 트랜지스터(68)의 베이스 구동은 제3(m)도에 도시된 신호이다. 베이스구동 전압이 점호각(θF)에서 0이므로 트랜지스터(68)은 그때 턴온 되지 않고, 두 신호 “i”과 “k”모두가 부로되어 트랜지스터(68)가 트라이액 (16)을 점호하기 위하여 턴 온 되는 θR까지 0으로 유지될 것이다.Such a situation is shown in FIG. 3 (I) and shown by the dashed line waveforms in the firing angle [theta] F 'and in FIG. 3 (e). In such a situation, the base drive of the transistor 68 is the signal shown in FIG. 3 (m). Since the base drive voltage is zero at the firing angle [theta] F, the transistor 68 is not turned on at that time, and both signals “i” and “k” are negative to turn the transistor 68 to turn on the triac 16. It will remain at zero until θR is turned on.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870000451U KR870004066Y1 (en) | 1981-11-30 | 1987-01-17 | Thyristor Control |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/325,932 US4426614A (en) | 1981-11-30 | 1981-11-30 | Pulsed thyristor trigger control circuit |
| US81-325932 | 1981-11-30 | ||
| KR1019820001618 | 1982-04-13 | ||
| KR2019870000451U KR870004066Y1 (en) | 1981-11-30 | 1987-01-17 | Thyristor Control |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019820001618 Division | 1981-11-30 | 1982-04-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR870004066Y1 true KR870004066Y1 (en) | 1987-12-15 |
Family
ID=27348373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870000451U Expired KR870004066Y1 (en) | 1981-11-30 | 1987-01-17 | Thyristor Control |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR870004066Y1 (en) |
-
1987
- 1987-01-17 KR KR2019870000451U patent/KR870004066Y1/en not_active Expired
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0080788B1 (en) | Pulsed thyristor trigger control circuit | |
| KR870001708B1 (en) | Power factor controller for AC induction motor | |
| US3849670A (en) | Scr commutation circuit for current pulse generators | |
| US4266177A (en) | Power factor control system for AC induction motors | |
| US3761792A (en) | Switching circuit for motor start winding | |
| US3781620A (en) | Full wave governor control system | |
| US4282014A (en) | Detector for detecting voltage breakdowns on the high-voltage side of an electric precipitator | |
| US4439718A (en) | Motor power control circuit for A.C. induction motors | |
| US4422138A (en) | Power supply for low-voltage load | |
| GB2025094A (en) | Induction heating control apparatus | |
| US3746951A (en) | Switching circuit for motor start winding | |
| US3336517A (en) | Speed regulating control system for universal motor | |
| US3538411A (en) | Starting switch circuit for single phase electric motors | |
| US4672301A (en) | Power controller circuit with automatic correction for phase lag between voltage and current | |
| KR870004066Y1 (en) | Thyristor Control | |
| US4119905A (en) | Programmable alternating current switch | |
| USRE33184E (en) | Power controller circuit with automatic correction for phase lag between voltage and current | |
| US3781640A (en) | Arc working power supply with saturable reactor current control | |
| US4412279A (en) | Switching regulator with transient reduction circuit | |
| US3758844A (en) | Control circuit for load having measureable coefficient of resistance | |
| US3463933A (en) | Solid state motor speed control | |
| US5528180A (en) | Steerable pulse phase controller | |
| US3535614A (en) | Controlled energizing circuit for electric treaters providing a pulse output with controlled polarity,delay and timing | |
| WO1980002486A1 (en) | Pulse shaping circuit | |
| US3585339A (en) | Power supply and adaptive control system for edm apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0105 | Converted application for utility model registration |
Patent event date: 19870117 Patent event code: UA01011R05D Comment text: Application for Conversion into Application for Utility Model Registration |
|
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 19870131 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19870117 Patent event code: UA02011R05I Comment text: Application for Conversion into Application for Utility Model Registration |
|
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event code: UE09021S01D Patent event date: 19870530 |
|
| UG1604 | Publication of application |
Patent event code: UG16041S01I Comment text: Decision on Publication of Application Patent event date: 19871111 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19880224 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19880307 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19880307 |
|
| UR1001 | Payment of annual fee |
Payment date: 19901211 Start annual number: 4 End annual number: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 19911128 Start annual number: 5 End annual number: 5 |
|
| UR1001 | Payment of annual fee |
Payment date: 19921209 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 19931129 Year of fee payment: 7 |
|
| UR1001 | Payment of annual fee |
Payment date: 19931129 Start annual number: 7 End annual number: 7 |
|
| EXPY | Expiration of term | ||
| UC1801 | Expiration of term |
Termination category: Others Termination date: 19951120 |