KR810002002Y1 - 2선식 3진데이터 및 전력전달장치 - Google Patents

Abstract

내용 없음.

Description

2선식 3진데이터 및 전력전달장치

첨부도면은 본 고안의 회로도이다.

본 고안은 주장치와 부장치를 연결하는 2선으로 주장치에서 부장치로 전원을 공급하는 것과 동시에 3진 데이터를 송수신할 수 있도록 트랜지스터, 게이트 및 연산증폭기(OP Amp)등 반도체 소자를 이용하여 구성한 2선식 3진 데이터 및 전력전달 장치에 관한 것이다.

종래에는 주장치와 분리되어 있는 부장치에 데이터를 전송하는 경우 부장치에 별도의 전원장치를 부착하거나, 주장치로부터 데이터선과 분리된 전원선을 따로 설치해서 4선으로 전원과 2진 데이터를 송수신하는 것이 일반적인 방법이었다.

또한 상기의 방식을 개량하여 주장치와 부장치에 공급되는 전원선위에 2진 데이터 신호를 중첩시켜 2가닥의 선으로 전원과 2진 데이터 신호를 하면 듀프렉스(half duplex)직렬 변동기 방식에 의하여 송수신을 행할 수 있는 회로가, 2선식 직렬 데이터 통신 및 전력 전달회로란 명칭으로 1979년에 공고되어(공고번호 79-1034)사용되고 있다.

본 고안은 전원선과 데이터선을 공통으로 사용함으로써 건송선의 절약의 효과가 있을뿐만 아니라 3진 데이터를 전송함으로서 2진 데이터 전송시 보다 일정한 시간내에 보다 많은 정보를 전송함을 물론이고, 리턴제로(return to zero)방식의 2진 데이터 전송에도 이용될 수 있는 장점을 지니고 있으며, 대부분의 회로소자를 바나도체 소자로 구성시킴에 따라, 회로의 간편, 장치의 소형화 및 신뢰성의 향상을 이룩한 것으로써 이를 첨부도면에 의해 상세히 설명하면 다음과 같다.

첨부도면은 본 고안에 의한 2선식 3진 데이터 및 전력전달장치의 회로도이다. 도면에서 ＂가＂부분은 주장치, ＂나＂부분은 부장치로, 2개의 선 L1, L2에 의해 연결되어 있다. 주장치 ＂가＂와 부장치 ＂나＂는 부장치 ＂나＂에 있는 전원회로 P를 제외하고는 거의 같은 회로소자로 구성되어 있다. 주장치 ＂가＂에 있는 전원 V⁺와 V^-는 연결선 L1, L2를 통해 부장치 ＂나＂의 전원회로 P에 연결되어 있어, 부장치 ＂나＂에서 사용되는 전원 V⁺¹, V^-1및 GND¹를 만드는 전력을 공급한다. 주장치 ＂가＂의 게이트 G1, G2는 평상적인 OR게이트이고, OP1은 연산 증폭기인데, 이들과 트랜지스터 Q1 및 저항기 R2, R3, R4, R5로서 주장치측에서의 데이터 송신회로를 구성하였으며, 한편 연산 증폭기 OP2, 저항기 R6, R7, R8 및 결합커패시터 C로 주장치측에서의 수신회로를 구성하였다. 또한 부장치 ＂나＂의 회로구성도 주장치 ＂가＂의 회로 구성과 유사하게 하였으며, 부장치 ＂나＂는 주장치 ＂가＂와 동일한 기능을 갖는다. 주장치 ＂가＂의 단자 DA,DB는 주장치 ＂가＂에서 부장치 ＂나＂로 데이터를 송신하는 데이터 입력단자이다.

이와 같은 회로 구성을 지닌 본 고안의 2선식 3진 데이터 및 전력전달 장치의 데이터 송신동작을 이제부터 설명한다.

2개의 데이터 DA와 DB의 논리수준이 모두 ＂0＂(low level) 일때는 OR게이트 G1과 G2의 출력이 모두 ＂0＂이 되고 A점의 전위는 ＂0＂V(GND)로 되어 트랜지스터 Q1은 ＂오프(off)＂상태로 된다. 이때 연결선 L1의 L2에 대한 전압레벨은 V⁺가 저항기 R1과 부장치측의 부하 R1`및 전원회로 P에 의해 분배되는 상태로 되어, 테이터 송신회로의 트랜지스터 Q1과 저항기 R2, R3의 영향을 받지 않는다.

다음에 데이터 입력단자 DA가 논리＂1＂(high level)인 상태이고 DB는 ＂0＂인 상태이면, OR게이트 G1의 출력은 논리 ＂1＂인 상태가 되고, 게이트 G2의 출력은 논리 ＂0＂인 상태로 되어, 연산증폭기 OP1의 비반전 입력단자 A점의 전위는 논리 ＂1＂과 ＂0＂의 전위가 저항기 R4와 R5에 의해 분배된 상태로 나타나서 트랜지스터 Q1을 동작시킨다. 이때 연결선 L1의 L2에 대한 전압레벨은, V⁺가 주장치 ＂가＂의 부하 R1 부장치 ＂나＂의 부하 R1' 및 전원회로 P, 또한 주장치 ＂가＂의 데이터 송신회로인 R2, R3 트랜지스터 Q1과 연관되어, 즉 트랜지스터 Q1의 콜렉터 및 에미터간의 전압에 의해 변화되어, 데이터 입력단자 DA 및 DB가 모두 0인 레벨을 유지하는 경우보다 낮게 된다.

마찬가지로 데이터 입력단자 DA, DB가 모두 ＂1＂인 상태를 유지할때는 연산증폭기 OP1의 출력이 더욱 높아져서 트랜지스터 Q1의 동작점을 변화시킴에 따라, 그 콜렉터및 에미터간의 전압이 더욱 낮아지게된다. 따라서 연결선 L1의 L2에 대한 전압레벨은 입력단자 DA의 논리수준이 ＂1＂입력단자 DB의 논리수준이 ＂0＂인 경우보다 더욱 낮아진다.

이와 같은 방법으로 입력단자 DA, DB의 논리상태에 따라서 3단계로 변화하는 연결선 L1, L2의 전압레벨은 부장치 ＂나＂의 결합 커패시터 C' 및 저항기 R7'를 통해 수신용 연산중폭기 OP2'의 반전입력단자에 인입된후. 이 연산증폭기 OP2'에 의해 적당한 크기로 반전됨과 동시에 증폭되어 데이터 입력장치로 인가된다. 여기서 부장치 ＂나 ＂에 결합되는 데이터 입력장치에 주장치 가에서 인입되는 3가지 전압레벨에 따라 서로 다르게 동작하는 회로를 연결하면, 주장치 가에서 송신한 3가지 데이터를 각각 1개의 펄스에 으해 수신할 수 있다. 또한 수신측의 데이터 입력장치에 3진 데이터를 2진 데이터로 변환시키는 회로를 연결시키게 되면, 2비트(DA,DB) 2진 데이터를 1개의 펄스(서로 다른 3가지 레벨을 갖는 펄스)에 의해 전송하게 됨으로써 2비트를 각각 따로 전송하는 것보다 시간상의 절약을 기할 수 있고 또한 리턴 제로 방식의 2진 데이터 전송에도 유효하게 이용할 수 있다.

역으로 부장치 ＂나＂에서 주장치 ＂가＂로 데이터를 송신하는 경우에는, 부장치 ＂나 ＂ 의 데이터 입력단자 DA', DB'의 논리수준에 따라. 트랜지스터 Q1'의 동작상태가 변하게 됨과 동시에 연결선 L1의 L2에 대한 전압레벨이 변하게 된다. 전압변화가 결합 커패시터 C 및 저항기 R7을 경유해서 주장치 ＂가＂의 수신용 연산증폭기 OP2의 반전 입력단자에 인가됨과 아울러 증폭된후, 주장치 ＂가＂의 데이터 입력장치로 전달된다. 따라서 주장치 ＂가 ＂에서 부장치 나＂＂로 데이터가 전송되는 경우와 동일하게 동작이 이루어진다.

이상과 같은 방법으로 동작되는 본 고안의 2선식 3진 데이터 및 전력전달장치는 연결선 L1과 L2를 데이터의 송수신에 공통으로 사용하는 하프듀플렉스(half-duplex) 방식으로서, L1, L2의 전압변동을 변압기를 사용하여 감지할때 보다 왜곡이 더 적은 펄스를 전송할 수 있으며, 반도체 소자의 사용에 의한 회로 구성이 간편해지고, 그 수명 및 신뢰성을 높일 수 있는 잇점이 있을뿐 아니라. 주장치와 부장치를 2선으로만 연결하여 4선식에서 나타나는 바와 같은 불필요한 선의 낭비를 줄일 수 있다.

Claims (1)

1. 도면에 표시한 바와 같이, 게이트(G1)(G2), 연산증폭기(OP1), 트랜지스터(Q 1), 저항기(R1)(R2)(R3)(R4)(R5)의 송신회로 와연산증폭기(OP2),커패시터(C), 저항기(R6)(R7)(R8)의 수신회로로된 주장치 ＂가＂를 구성하고, 이와 대칭이 되게 부장치 나를 구성하여서 된 2선식 3진 데이터 및 전력 전달 장치.