[go: up one dir, main page]

KR800000900Y1 - Deflection Distortion Correction Circuit - Google Patents

Deflection Distortion Correction Circuit Download PDF

Info

Publication number
KR800000900Y1
KR800000900Y1 KR740000126U KR740000126U KR800000900Y1 KR 800000900 Y1 KR800000900 Y1 KR 800000900Y1 KR 740000126 U KR740000126 U KR 740000126U KR 740000126 U KR740000126 U KR 740000126U KR 800000900 Y1 KR800000900 Y1 KR 800000900Y1
Authority
KR
South Korea
Prior art keywords
transistor
transistors
deflection distortion
signal
deflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR740000126U
Other languages
Korean (ko)
Inventor
요시아찌 오오가와라
Original Assignee
모리다아끼오
쏘니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리다아끼오, 쏘니 가부시기가이샤 filed Critical 모리다아끼오
Priority to KR740000126U priority Critical patent/KR800000900Y1/en
Application granted granted Critical
Publication of KR800000900Y1 publication Critical patent/KR800000900Y1/en
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

편향 찌그러짐 보정회로Deflection Distortion Correction Circuit

제 1 도-제 3 도는 상하 핀쿠션으로 찌그러진 양태를 나타낸 도면.1 to 3 are views showing a state of crushed by the upper and lower pincushion.

제 4 도-제 6 도는 각각 본 고안 회로의 1례의 접속도.4 to 6 each show one connection diagram of the inventive circuit.

제 7 도 및 제 8 도는 그 설명을 위한 파형도.7 and 8 are waveform diagrams for the explanation thereof.

텔레비전 수상기의 화면에는 브라운관의 광각화에 수반하여 제 1 도-제 3 도에 나타낸 바와 같이 상하의 핀쿠션(pincushion)으로 찌그러지게 된다. 제 1 도는 찌그러짐이 상하 대칭으로 생기고 있는 경우이며, 제 2 도 및 제 3 도는 상하 비대칭으로 생기고 있는 경우이다.The screen of the television receiver is crushed with pincushion up and down as shown in FIGS. 1 to 3 with the wide angle of the CRT. 1 is a case where dents are generated vertically and symmetrically, and FIGS. 2 and 3 are cases where asymmetrically occurs.

이와 같은 편향찌그러짐은 수직편향용 톱니파에 적당한 보정용 신호를 중첩함으로써 보정할 수 있다.Such deflection distortion can be corrected by superimposing a correction signal suitable for the vertical deflection sawtooth wave.

본 고안은 간단한 구성에 의하여 찌그러진 양태에 응한 보정용 신호가 확실하게 얻어지고, 따라서 도면과 같은 편향의 찌그러짐을 확실하게 보정할 수 있는 편향찌그러짐 보정회로를 제공하는 것으로 다음에 본 고안 회로의 몇가지의 예를 도면에 의거하여 설명한다.The present invention provides a deflection distortion correction circuit that can reliably obtain a signal for correction in accordance with a distorted aspect by a simple configuration, and thus can reliably correct a deflection distortion as shown in the drawing. It will be described based on the drawings.

제 4 도의 예에 있어서 (1) 및 (2)는 제1 및 제2의 트랜지스터이며 그 피제어 전극, 즉 에미터는 제3 및 제4 의 트랜지스터 (3) 및 (4)의 출력전극, 즉, 콜렉터에 각각 접속되는 동시에, 각각 별개의 PN 접합, 즉 도면의 예에서는 다이오우드(5) 및 (6)을 각각 통해서 공통의 부하저항(7)에 접속한다. 또, 예를 들어 제2의 트랜지스터(2)의 제어전극, 즉 베이스에는 가변직류전원(8)을 접속하고, 또한 예를들어 제1의 트랜지스터(1)의 제어전극, 즉 베이스에는 제 7a 도에 나타낸 바와 같은 수직톱니상파 SA를 공급한다. 한편 제3 및 제4의 트랜지스터(3) 및 (4)의 피제어전극, 즉 에미터는 공통으로 접속하여 그 접속점에 정전류원(9)을 접속하여 예를들어 제3의 트랜지스터(3)의 제어전극, 즉 베이스에 제 7a 도에 나타낸 바와 같은 수평펄스, 즉 수평동기신호 SH를 공급하며, 제4의 트랜지스터(4)의 제어전극, 즉 베이스에 전원(10)에 의하여 적당한 전압을 걸어서 이들 제3 및 제4의 트랜지스터(3) 및 (4)를 이 수평펄스 SH에 의해서 차동적으로 스위칭동작을 시킨다. 또한, 다이오우드(5) 및 (6)과 부하저항(7)과의 접속점, 즉 단자(11)를 트랜지스터(12)의 베이스, 에미터를 통해서 60Hz의 톱니상파 성분을 제거하기위한 콘덴서(13)를 통해서 공진주파수가 수평주파수와 동일하게 된 공진회로(14)에 접속하여 회로(14)로부터 단자(15)를 도출한다. 이 회로에 의하면 수평펄스 SH의 구간에서는 제3의 트랜지스터(3)가 "온"으로 되고, 제4의 트랜지스터(4)는 "오프"로 되므로 부하저항(7). 다이오우드(5) 및 트랜지스터(3)를 통하여 전류가 흘러 다이오우드(5)가 "온"으로 되고, 따라서 제1의 트랜지스터(1)가 "온"으로 된다. 그러므로 이 구간에서는 트랜지스터(1)의 베이스에 공급된 수직톱니상파 SA가 스위칭 게이트되어서 출력단(11)에 나타난다. 한편 수평펄스 SH의 사이의 구간에서는 제4의 트랜지스터(4)가 "온"으로 되고, 제3의 트랜지스터(3)는 "오프"로 되므로 부하저항(7), 다이오우드(6) 및 트랜지스터(4)를 통하여 전류가 흘러 다이오우드(6)가 "온"으로 되며, 따라서 제2의 트랜지스터(2)가 "온"으로 된다. 따라서 예컨대 편향찌그러짐이 제 1 도와 같이 상하 대칭으로 생기는 경우라면, 미리 가변직류전원(8)을 조정하여 이로부터 제 7a 도에 나타내듯이 수직톱니파 SA의 평균치와 같은 직류전압 E0가 얻어지겠끔 해놓음으로써 수평펄스 SH의 사이의 구간에서는 이 직류전압 E0가 스위칭게이트되어 단자(11)에 나타난다. 그러므로 단자(11)에는 결국, 이 경우 제 7b 도에 나타낸바와 같은 펄스신호 P0가 얻어진다. 이 펄스신호 P0는 트랜지스터(12)를 통하고 콘덴서(13)를 통함으로써 60Hz의 톱니상파 성분이 제거되고 따라서 공진회로(14)로부터는 제 7c 도에 나타낸 바와 같이 1사이클분이 1수평주기에 해당하는 정현파로서 진폭이 수직구간의 한가운데 시점에서 제로 0가 되고, 이로부터 멀어져감에 따라 커지는 신호 S0가 얻어진다.In the example of FIG. 4, (1) and (2) are first and second transistors and the controlled electrodes thereof, i.e., emitters, are the output electrodes of the third and fourth transistors 3 and 4, i.e. It is connected to the collector, respectively, and is connected to a common load resistor 7 through separate PN junctions, that is, via diodes 5 and 6 in the example of the figure, respectively. For example, the variable DC power supply 8 is connected to the control electrode of the second transistor 2, that is, the base, and, for example, the control electrode of the first transistor 1, that is, the base of FIG. Supply vertical sawtooth SA as shown in FIG. On the other hand, the controlled electrodes of the third and fourth transistors 3 and 4, i.e., the emitters, are connected in common and the constant current source 9 is connected to the connection points, for example, to control the third transistor 3. A horizontal pulse as shown in FIG. 7A, that is, a horizontal synchronous signal SH, is supplied to an electrode, that is, a base, and a suitable voltage is applied to a control electrode of the fourth transistor 4, that is, a base by a power supply 10. The third and fourth transistors 3 and 4 are differentially switched by this horizontal pulse SH. In addition, a capacitor 13 for removing the sawtooth wave component of 60 Hz through the base and emitter of the transistor 12, that is, the connection point between the diodes 5 and 6 and the load resistor 7, The terminal 15 is derived from the circuit 14 by connecting to the resonance circuit 14 whose resonance frequency is equal to the horizontal frequency. According to this circuit, in the section of the horizontal pulse SH, the third transistor 3 is turned "on" and the fourth transistor 4 is turned "off", so that the load resistor 7 is performed. Current flows through the diode 5 and the transistor 3 so that the diode 5 is "on" and therefore the first transistor 1 is "on". Therefore, in this section, the vertical sawtooth wave SA supplied to the base of the transistor 1 is switched to appear in the output terminal 11. On the other hand, in the section between the horizontal pulses SH, the fourth transistor 4 is turned "on" and the third transistor 3 is turned "off", so that the load resistor 7, the diode 6 and the transistor 4 are turned off. The current flows through the diode 6 to turn on, and the second transistor 2 is turned on. Thus, for example, if the deflection distortion occurs vertically and symmetrically as in the first degree, the DC voltage E 0 is adjusted in advance so that the DC voltage E 0 equal to the average value of the vertical sawtooth SA is obtained as shown in FIG. 7A. As a result, the DC voltage E 0 is switched to appear in the terminal 11 in the interval between the horizontal pulses SH. Therefore, the terminal 11 eventually obtains a pulse signal P 0 as shown in FIG. 7B in this case. The pulse signal P 0 is transmitted through the transistor 12 and through the condenser 13 to remove the sawtooth wave component at 60 Hz. Thus, as shown in FIG. 7C, one cycle is performed in one horizontal period from the resonant circuit 14. As the corresponding sine wave, the amplitude becomes zero at the time of the middle of the vertical section, and a signal S 0 which is increased as it moves away from it is obtained.

따라서, 이 신호 S0를 합성기(16)에 있어서 적당한 극성 및 진폰상태로 수직톱니상파 SA에 중첩함으로써 출력단(17)에서는 제 8 도에 나타낸 바와 같이 수평구간 TH 내에서 값이 대충 파라볼라 상으로 변화하고, 또 그 변화분이 수직구간의 한가운데 시점에서 멀어져감에 따라 커지는 보정된 수직 톱니상파 편향신호가 얻어지며, 따라서 이것을 수직편향코일에 흘림으로써 제 1 도와 같은 편향찌그러짐을 보정할 수 있다.Accordingly, the signal S 0 is superimposed on the vertical sawtooth SA at the synthesizer 16 with the proper polarity and the jingle state, so that the value of the signal S 0 is roughly changed in the horizontal section TH in the horizontal section TH as shown in FIG. In addition, a corrected vertical sawtooth deflection signal, which is increased as the change is far from the middle of the vertical section, is obtained, so that deflection distortion equal to the first degree can be corrected by flowing it into the vertical deflection coil.

편향찌그러짐이 제 2 도에서 나타낸바와 같이 화면의 아래측에서 커질 경우는, 가변직류전원(8)을 조정하여 이로부터 제 7a 도에 나타낸 바와 같이 상술한 전압 E0보다도 큰 전압 E1이 얻어지겠끔 하면된다. 이렇게하면, 수평펄스 SH 사이의 구간에서는 이 전압 E1이 스위칭 게이트 됨으로써 단자(11)에는 제 7d 도에 나타낸 바와 같은 펄스신호 P1이 얻어지며, 따라서 단자(15)에는 진폰이 수직구간의 전반쪽의 시점에서 0으로 되는 신호 S1이 얻어진다. 그러므로, 출력단(17)에 얻어지는 보정된 수직 톱니상파 편향신호도 신호 S1에 응한것이 되어, 제 2 도와 같은 편향찌그러짐을 보정할 수 있다. 편향찌그러짐이 제 3 도에 나타낸 바와 같이 화면의 상측에서 커질 경우에는, 반대로 가변직류 전원(8)에서 전압 E0보다도 작은 전압이 얻어지도록 하면 된다.If the deflection distortion becomes larger at the bottom of the screen as shown in FIG. 2, the variable DC power supply 8 is adjusted to thereby obtain a voltage E 1 larger than the above-described voltage E 0 as shown in FIG. 7A. Turn it off. Thus, in the interval between the horizontal pulses SH, this voltage E 1 is switched to the gate, so that the terminal 11 obtains the pulse signal P 1 as shown in FIG. The signal S 1 which becomes 0 at the half time point is obtained. Therefore, the corrected vertical sawtooth wave deflection signal obtained at the output stage 17 also corresponds to the signal S 1 , so that deflection distortion similar to the second degree can be corrected. When the deflection distortion increases in the upper side of the screen as shown in Fig. 3, on the contrary, a voltage smaller than the voltage E 0 may be obtained in the variable DC power supply 8.

제 5 도의 예는 제 4 도 예의 다이오우드(5) 및 (6)대신에 트랜지스터(18) 및 (19)를 설치하여, 트랜지스터(1) 및 (2)의 에미터를 이 트랜지스터(18) 및 (19)의 베이스, 에미터를 각각 통해서 공통의 부하저항(7)에 접속하고, 트랜지스터(18) 및 (19)의 콜렉터를 접지한 경우이다. 이 예에 있어서도 제 4 도의 예와 전적으로 같은 동작에 의하여 편향찌그러짐을 보정할 수 있다.In the example of FIG. 5, transistors 18 and 19 are provided in place of diodes 5 and 6 of the example of FIG. 4, and emitters of transistors 1 and 2 are replaced by transistors 18 and ( This is a case where the collectors of the transistors 18 and 19 are grounded by connecting them to a common load resistor 7 through the base and the emitter of 19). Also in this example, the deflection distortion can be corrected by the same operation as in the example of FIG.

제 6 도의 예는 제1 및 제2의 트랜지스터(1) 및 (2)의 에미터측에 저항(20) 및 (21)를 각각 접속하며 정전류원(9)을 스위칭용의 제3 및 제4의 트랜지스터(3) 및 (4)의 에미터측과 전원과의 사이에 접속한 경우이다. 이 예에서는 수평펄스 SH의 구간에서는 트랜지스터(3)가 "오프"로 되고, 트랜지스터(4)가 "온"으로 되므로 트랜지스터(1) 및 (18)이 "온"으로 되며, 트랜지스터(2) 및 (19)는 "오프"로 되어 상술한 바와 같이 수직톱니상파 SA가 스위칭게이트 되어 수평펄스 SH 사이의 구간에서는 트랜지스터(3)가 "온"으로 되고, 트랜지스터(4)가 "오프"로 되므로 반대로, 트랜지스터(2) 및 (19)가 "온"으로 되며, 상술한 바와 같이 전원(8)으로부터의 전압이 스위칭게이트된다. 따라서, 이예에 있어서도 상술한 예와 같은 동작에 의하여 편향찌그러짐을 보정할 수 있다.In the example of FIG. 6, the resistors 20 and 21 are connected to the emitter side of the first and second transistors 1 and 2, respectively, and the constant current source 9 is connected to the third and fourth This is the case where the emitter side of the transistors 3 and 4 is connected between the power supply. In this example, in the section of the horizontal pulse SH, the transistor 3 is "off" and the transistor 4 is "on", so the transistors 1 and 18 are "on", and the transistors 2 and (19) is " off " and as described above, the vertical sawtooth SA is switched and the transistor 3 is " on " and the transistor 4 is " off " The transistors 2 and 19 are turned "on", and the voltage from the power supply 8 is switched gate as described above. Therefore, also in this example, deflection distortion can be corrected by the operation | movement similar to the above-mentioned example.

상술한 본 고안에 의하면, 트랜지스터나, 다이오우드나 조정용의 가변직류전원만을 설치하는 간단한 구성에 의하여 상하 핀쿠션찌그러짐의 양태에 응한 보정용 신호에 따라서 보정된 수직톱니상파 편향신호를 확실하게 얻을 수 있으며 상하핀쿠션찌그러짐을 확실하게 보정할 수 있다.According to the above-described invention, the vertical sawtooth wave deflection signal reliably obtained in accordance with the correction signal according to the aspect of the vertical pincushion dent can be reliably obtained by the simple configuration of installing only a transistor, a diode, or a variable DC power supply for adjustment. Distortion can be reliably corrected.

또한, 조정용의 가변직류전원(8)은 수직톱니상파 SA를 공급하는 제1의 트랜지스터(1)의 베이스에 접속하여도 된다. 이 경우, 제2의 트랜지스터(2)의 베이스에는 고정된 전압을 공급한다. 또 수평펄스 SH에 대한 제3 및 제4의 트랜지스터(3) 및 (4)의 "온", "오프" 관계를 상술한 예와는 반대로 하여도 되는 것은 물론이다.The variable DC power supply 8 for adjustment may be connected to the base of the first transistor 1 for supplying the vertical sawtooth wave SA. In this case, a fixed voltage is supplied to the base of the second transistor 2. It goes without saying that the "on" and "off" relations of the third and fourth transistors 3 and 4 with respect to the horizontal pulse SH may be reversed from the examples described above.

또한, 제1- 제4의 트랜지스터 (1)-(4)로서는 전계효과 트랜지스터를 사용할 수도 있다.In addition, a field effect transistor may be used as the first to fourth transistors (1) to (4).

Claims (1)

도면에 표시하고 본문에 상술한 바와 같이 제1 및 제2의 트랜지스터의 피제어전극이 제3 및 제4의 트랜지스터의 출력전극에 각각 접속되고, 동시에 각각 별개의 PN 접합을 통해서 공통의 부하에 접속되어, 상기 제1 또는 제2의 트랜지스터의 제어전극에 가변직류전원이 접속되고, 상기 제1의 트랜지스터의 제어전극에 수직톱니상파가 공급되어, 상기 제3 및 제4의 트랜지스터가 수평펄스에 의하여 차동적으로 스위칭동작하고, 상기 부하로부터 상하 핀쿠션찌그러짐의 보정용 신호가 얻어지도록 된 편향찌그러짐 보정회로.As shown in the figure and described above in the text, the controlled electrodes of the first and second transistors are connected to the output electrodes of the third and fourth transistors, respectively, and simultaneously connected to a common load through separate PN junctions. The variable DC power supply is connected to the control electrode of the first or second transistor, and the vertical sawtooth wave is supplied to the control electrode of the first transistor so that the third and fourth transistors are connected by a horizontal pulse. A deflection distortion correction circuit which performs a differential switching operation and obtains a signal for correcting vertical pincushion distortion from the load.
KR740000126U 1974-01-01 1974-01-01 Deflection Distortion Correction Circuit Expired KR800000900Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR740000126U KR800000900Y1 (en) 1974-01-01 1974-01-01 Deflection Distortion Correction Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR740000126U KR800000900Y1 (en) 1974-01-01 1974-01-01 Deflection Distortion Correction Circuit

Publications (1)

Publication Number Publication Date
KR800000900Y1 true KR800000900Y1 (en) 1980-06-24

Family

ID=19198984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR740000126U Expired KR800000900Y1 (en) 1974-01-01 1974-01-01 Deflection Distortion Correction Circuit

Country Status (1)

Country Link
KR (1) KR800000900Y1 (en)

Similar Documents

Publication Publication Date Title
US4588929A (en) Power supply and deflection circuit providing multiple scan rates
US4101814A (en) Side pincushion distortion correction circuit
JP2716495B2 (en) Deflection circuit for picture tube
JP3617669B2 (en) Television deflection device
US3988638A (en) Circuit arrangement for generating a field deflection current
US4733141A (en) Horizontal output circuit for correcting pin cushion distortion of a raster
JP2572794B2 (en) Method and circuit arrangement for generating a voltage with a triangular curve
KR800000900Y1 (en) Deflection Distortion Correction Circuit
US4709193A (en) S-capacitance switching circuit for a video display
US3968403A (en) Circuit for correcting deflection distortion
JP2591762B2 (en) Parabolic periodic signal generation circuit
US3980927A (en) Deflection circuit
FI102801B (en) Forming circuit for parabolic voltage
US4318033A (en) Dynamic focusing circuit for a cathode ray tube
CA1283478C (en) Vertical deflection current generator
JPH0822020B2 (en) Gullwing distortion correction deflection circuit for rectangular-flat video tube
US4884012A (en) Vertical deflection current generator
KR0138370B1 (en) Horizontal Blanking Signal Correction Circuit
KR910003671Y1 (en) Laster compensating circuit
KR910005876Y1 (en) Automatic horizontal amplitude control circuit
JPH0326709Y2 (en)
FI73345B (en) KOPPLINGSARRANGEMANG FOER KORRIGERING AV HORISONTELLA KUDD-DISTORTIONER.
KR900006303Y1 (en) Left and Right Horizontal Shifter of Monitor Image
KR910002295Y1 (en) Monitor vertical, horizontal size and horizontal linearity automatic correction circuit
KR890001339Y1 (en) Horizental york in put circuit for a monitor

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19740101

UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19790614

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19800524

UE0701 Decision of registration

Patent event date: 19800902

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D