[go: up one dir, main page]

KR20220081350A - 컬러 광전자 솔리드 스테이트 디바이스 - Google Patents

컬러 광전자 솔리드 스테이트 디바이스 Download PDF

Info

Publication number
KR20220081350A
KR20220081350A KR1020227013796A KR20227013796A KR20220081350A KR 20220081350 A KR20220081350 A KR 20220081350A KR 1020227013796 A KR1020227013796 A KR 1020227013796A KR 20227013796 A KR20227013796 A KR 20227013796A KR 20220081350 A KR20220081350 A KR 20220081350A
Authority
KR
South Korea
Prior art keywords
micro device
backplane
device array
array
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020227013796A
Other languages
English (en)
Inventor
골람레자 차지
Original Assignee
뷰리얼 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뷰리얼 인크. filed Critical 뷰리얼 인크.
Publication of KR20220081350A publication Critical patent/KR20220081350A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H01L27/156—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L27/124—
    • H01L27/1248—
    • H01L27/3218—
    • H01L33/60—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Led Device Packages (AREA)

Abstract

컬러 광전자 솔리드 스테이트 어레이 디바이스를 제조하기 위한 구조 및 방법이 개시된다. 일 실시형태에서, 상이한 컬러 디바이스를 조합하여 컬러 광전자 솔리드 스테이트 어레이를 형성한다. 마이크로 디바이스 어레이는 적층 층, 모놀리식 디바이스 및 백플레인을 포함한다. 또한, 반사기, 이미지 소스, 광 센서 및 이색성 미러는 통합되어 있다.

Description

컬러 광전자 솔리드 스테이트 디바이스
본 개시내용은 광전자 솔리드 스테이트 어레이 디바이스에 관한 것으로, 보다 구체적으로 상이한 마이크로 디바이스를 사용하여 컬러 마이크로 디바이스 어레이를 형성하는 것에 관한 것이다.
본 발명은 백플레인에 접합된 반도체의 적층 층, 픽셀 어레이의 픽셀에 대한 다수의 서브 픽셀이 있는 서브 픽셀을 정의하는 백플레인 내의 패드, 및 서브 픽셀을 정의하는 백플레인 내의 패드에 접합되는 적층 층을 포함하는, 마이크로 디바이스를 구비한 마이크로 디바이스 어레이에 관한 것이다.
실시형태의 확장에서, 본 발명은 또한 하나보다 많은 마이크로 디바이스 어레이의 일부인 마이크로 디바이스 어레이에 관한 것이다. 추가적으로, 마이크로 디바이스 어레이는 백플레인 내의 패드가 서브 픽셀을 정의하는 제1 적층 층의 상부에서 백플레인에 접합된 제2 적층 층을 포함한다.
추가 확장에서, 제3 적층 층은 백플레인 내의 패드가 서브 픽셀을 정의하는 제2 적층 층의 상부에서 백플레인에 접합된다.
또 다른 실시형태에서, 본 발명은 컬러 마이크로 디바이스 어레이에서 저항을 변조하는 방법을 개시하며, 본 방법은 픽셀당 하나보다 많은 유형의 마이크로 디바이스를 갖는 단계, 2개의 인접한 픽셀 사이에서 적어도 일 유형의 마이크로 디바이스를 공유하는 단계; 및 픽셀화를 생성하기 위해 마이크로 디바이스의 접촉 층의 저항을 변조하는 단계를 포함한다.
또 다른 실시형태에서, 본 발명은 컬러 마이크로 디바이스 어레이를 제조하는 방법을 개시하며, 본 방법은 백플레인의 상부에 모놀리식 디바이스의 하나보다 많은 층을 적층하는 단계, 제1 패드를 통해 백플레인에 제1 모놀리식 디바이스를 접합하는 단계, 제1 모놀리식 디바이스에 개구를 형성하는 단계, 제1 모놀리식 디바이스의 개구에 제2 패드를 형성하는 단계, 및 제2 패드를 통해 백플레인에 제2 모놀리식 디바이스를 접합하는 단계를 포함한다.
또 다른 실시형태에서, 본 발명은 컬러 마이크로 디바이스 어레이에서 광 색상을 조합하는 방법을 개시하며, 본 방법은 선형 색상 조합기를 사용하여 상이한 이미지 소스로부터 밝은 색상을 조합하는 단계, 선형 색상 조합기의 일측에 이미지 소스를 갖는 단계, 반사기를 사용하여 상이한 이미지 소스에 의해 생성된 광을 재지향하는 단계, 픽셀당 광을 생성하거나 포착하기 위해 이미지 소스용 프런트플레인을 갖는 단계, 픽셀당 프런트플레인의 출력을 제어하거나 추출하기 위한 백플레인을 갖는 단계, 및 선형 색상 조합기의 둘보다 적은 표면에 이미지 소스를 결합하는 단계를 포함한다.
본 개시내용의 전술한 및 다른 이점은 다음의 상세한 설명을 숙독하고 도면을 참조함으로써 명백해질 것이다.
도 1은 적색 마이크로 LED가 더 큰 픽셀 구조를 도시하고 있다.
도 2는 하나의 공유 모놀리식 마이크로 디바이스가 있는 픽셀 구조를 도시하고 있다.
도 3은 하나보다 많은 공유 모놀리식 마이크로 디바이스가 있는 픽셀 구조를 도시하고 있다.
도 4는 컬러 어레이를 형성하기 위한 상이한 마이크로 디바이스 어레이의 적층 구조를 도시하고 있다.
도 5는 컬러 디스플레이를 형성하기 위해 이색성 프리즘을 사용하는 기존의 접근법을 도시하고 있다.
도 6은 컬러 어레이를 형성하기 위해 직렬 이색성 광학을 사용하는 일 실시형태를 도시하고 있다.
도 7은 직렬 이색성 광학에 사용되는 개별 어레이의 평면도이다.
도 8은 더 나은 성능의 컬러 어레이를 형성하기 위해 상이한 유형의 동일한 마이크로 디바이스를 사용하는 구조를 도시하고 있다.
도 9a는 연속적인 픽셀화로서 형성된 마이크로 디바이스(어레이) 중 하나를 도시하고 있다.
도 9b는 패드에 접합된 마이크로 디바이스를 도시하고 있다.
도 10a는 제2 적층 층 상의 광학 VIA 및 마이크로 디바이스를 갖는 범프가 있는 연속적인 픽셀화로 형성된 마이크로 디바이스(어레이) 중 하나를 도시하고 있다.
도 10b는 백플레인에 접합된 도 10a의 마이크로 디바이스를 도시하고 있다.
도 11a는 마이크로 디바이스 어레이를 갖는 3개의 적층된 반도체 층을 도시하고 있다.
도 11b는 광학 VIA를 갖는 상부 층과 함께 접합된 2개의 적층 층을 도시하고 있다.
도 11c는 광학 VIA를 갖는 상부 층과 함께 접합된 3개의 적층 층을 도시하고 있다.
본 개시내용은 다양한 수정 및 대안적 형태에 영향을 받기 쉽지만, 특정 실시형태 또는 구현예는 도면에서 예로서 도시되었고 본원에서 상세히 설명될 것이다. 그러나, 본 개시내용은 본원에 개시된 특정 형태에 한정되도록 의도된 것이 아님을 이해해야 한다. 오히려, 본 개시내용은 첨부된 청구범위에 의해 정의되는 바와 같은 본 발명의 사상 및 범위 내에 있는 모든 수정물, 균등물, 및 대안물을 포괄하는 것이다.
본 설명에서, "디바이스" 및 "마이크로 디바이스"란 용어는 상호교환적으로 사용된다. 그러나, 본원에서 설명되는 실시형태가 디바이스 크기와 무관하다는 것은 당업자에게 자명하다.
본 개시내용은 마이크로 디바이스 어레이에 관한 것으로, 마이크로 디바이스 어레이는 신뢰 가능한 접근법으로 백플레인에 접합될 수 있다. 마이크로 디바이스는 마이크로 디바이스 기판 위에 제조된다. 마이크로 디바이스 기판은 마이크로 발광 다이오드(LED), 무기 LED, 유기 LED, 센서, 솔리드 스테이트 디바이스, 집적 회로, 미세 전자 기계 시스템(MEMS), 및/또는 다른 전자 구성요소를 포함할 수 있다. 기판은 디바이스 층의 네이티브 기판, 또는 디바이스 층 또는 솔리드 스테이트 디바이스가 이송되는 리시버 기판일 수 있다. 마이크로 LED와 디스플레이가 본 발명을 설명하는 데 사용되었을 수 있지만, 동일한 기술이 다른 응용예에 사용될 수 있다.
백플레인(또는 시스템) 기판은 임의의 기판일 수 있으며 강성 또는 가요성일 수 있다. 백플레인 기판은 유리, 실리콘, 플라스틱, 또는 기타 일반적으로 사용되는 재료로 제조될 수 있다. 백플레인 기판은 또한 트랜지스터, 저항기, 커패시터, 또는 시스템 기판에서 일반적으로 사용되는 기타 전자 구성요소와 같은, 그러나 이에 한정되지는 않는, 활성 전자 구성요소를 가질 수 있다. 일부 경우에, 시스템 기판은 전기 신호 행 및 열을 갖는 기판일 수 있다. 백플레인 기판은 마이크로 디바이스를 유도하기 위한 회로를 갖는 백플레인일 수 있다.
대부분의 마이크로 디바이스 구조에서, 더 높은 파장과 연관된 디바이스는 더 낮은 성능을 갖는다. 도 1에 도시된 일 실시형태에서, 픽셀 구조(100)는 더 큰 파장과 연관된 마이크로 디바이스(102)가 다른 마이크로 디바이스(104 및 106)보다 큰 경우에 사용된다.
다른 픽셀 구조(200-1 및 200-2)에서, 도 2에 도시된 바와 같이, 다른 디바이스(204-1, 204-2, 206-1, 및 206-2)에 비해 크기 감소에 더 민감한 디바이스(202)는 2개의 인접한 픽셀 사이에서 공유된다. 추가 픽셀화를 생성하기 위해, 디바이스(202)는 개별 디바이스 효과(202-1 및 202-2)를 갖도록 수정된다. 일 경우에, 각 서브 디바이스(202-1 및 202-2)에 대해 2개의 독립적 접점을 사용하여 수정이 이루어진다. 더 나아가, 서브 디바이스에 대한 두 접점 사이의 도핑 층의 저항을 수정할 수 있다. 플립 칩 구조의 경우, 모놀리식 디바이스의 서브 디바이스에 하나의 공통 접점을 사용할 수 있다.
도 3에 도시된 바와 같이, 300-1, 300-2, 300-3, 및 300-4로 정의된 다른 픽셀 구조에서, 동일한 유형의 디바이스가 동일한 위치에 있도록 픽셀 배향이 변경된다. 그러므로, 302-1, 302-2, 304-1, 304-2, 및 306-1로 정의된 모놀리식 디바이스는 인접 픽셀에서 동일한 디바이스에 사용될 수 있다. 추가 픽셀화를 생성하기 위해, 디바이스(302-1, 302-2, 304-1, 304-2, 306-1)는 개별 디바이스 효과(302-1-1 내지 302-1-4, 302-2-1 내지 302-2-4, 304-1-1 내지 304-1-4, 304-2-1 내지 304-2-4, 306-1-1 내지 306-1-4)를 갖도록 수정된다. 일 경우에, 각 서브 디바이스(302-1-1 내지 302-1-4, 302-2-1 내지 302-2-4, 304-1-1 내지 304-1-4, 304-2-1 내지 304-2-4, 306-1-1 내지 306-1-4)에 대해 2개의 독립적 접점을 사용하여 수정이 이루어진다. 더 나아가, 서브 디바이스(302-1-1 내지 302-1-4, 302-2-1 내지 302-2-4, 304-1-1 내지 304-1-4, 304-2-1 내지 304-2-4, 306-1-1 내지 306-1-4)에 대한 두 접점 사이의 도핑 층의 저항을 수정할 수 있다. 픽셀 배향 변화의 영향을 줄이기 위해, 각 픽셀의 상부에 광/색상 확산기 구조를 개발할 수 있다. 이러한 구조는 렌즈 또는 패턴화된 투명 층일 수 있다.
또 다른 접근법에서, 모놀리식 디바이스는 하나보다 많은 픽셀에 사용되며 색상을 구현하기 위해 서로 다른 디바이스가 서로 상부에 적층된다.
여기서, 모놀리식 디바이스는 접촉 층(들) 저항을 변조하여 다른 픽셀화로 전환된다. 더 나아가, 접촉 층(들) 저항의 변조는 각 디바이스에 대한 백플레인 상의 패드에 비해 더 높은 해상도의 서브 디바이스 어레이를 생성할 수 있다. 이를 통해 디바이스를 백플레인에 연결하는 데 필요한 정렬 정확도를 낮출 수 있다. 제1 모놀리식 디바이스(어레이)(402)는 기판(백플레인, 또는 임시적 또는 또 다른 모놀리식 디바이스(어레이))으로 이송된다. 제1 모놀리식 디바이스(402)는 백플레인 상의 각각의 패드에 접합될 연결 패드(402-2R)를 갖는다. 그 다음, 다른 디바이스(어레이)용 패드와 연관된 영역(402-4G 및 402-4B)은 이송된 모놀리식 디바이스(402)(어레이)에서 개방된다. 개구(402-4G 및 402-4B)는 부동태화되고 채워져, 다음 디바이스(404)(어레이)용 패드를 형성한다. 개구 전 또는 후에, 또는 개구를 채우는 것과 동시에, 공통 전극은 제1 이송된 모놀리식 디바이스에 대해 증착될 수 있다. 그 다음, 제2 디바이스(404)(어레이)는 제1 이송된 모놀리식 디바이스(어레이)(402)로 이송(또는 접합)된다. 제2 모놀리식 디바이스(404)는 또한 (필요한 경우) 제3 디바이스용 개구(404-4B) 및 연결 패드(404-2G)를 갖는다.
제2 디바이스는 모놀리식 디바이스 또는 시뮬레이션형 디바이스일 수 있다. 제2 디바이스(404)가 모놀리식이면, 제1 모놀리식 디바이스(402)의 활성 영역과 연관된 제2 디바이스에도 개구(404-8R)가 있을 수 있다.
개구(404-4B)는 부동태화되고 채워져, 다음 디바이스(406)(어레이)용 패드를 형성한다. 개구 전 또는 후에, 또는 개구를 채우는 것과 동시에, 공통 전극은 제1 이송된 모놀리식 디바이스에 대해 증착될 수 있다. 그 다음, 제3 디바이스(406)(어레이)는 제2 이송된 모놀리식 디바이스(어레이)(404)로 이송(또는 접합)된다. 제3 디바이스(406)는 또한 연결 패드(406-2B)를 갖는다.
제3 디바이스는 모놀리식 디바이스 또는 시뮬레이션형 디바이스일 수 있다. 제3 디바이스(406)가 모놀리식이면, 제1 디바이스(402) 및 제2 디바이스(404)의 활성 영역과 연관된 제3 디바이스(406)에도 개구(406-8R 및 406-8G)가 있을 수 있다.
도 5는 컬러 디바이스를 제조하기 위한 또 다른 접근법을 도시하고 있다. 여기서, 이색성 프리즘(500)은 3개의 모노 컬러 디바이스(502, 504, 506)로부터 광을 조합하는 데 사용된다. 모노 컬러 디바이스는 광을 생성하기 위한 프런트플레인(502-L, 504-L, 및 506-L) 및 픽셀당 광 출력을 제어하기 위한 백플레인(502-B, 504-B, 및 506-G)을 가질 수 있다. 또한, 기계식 구조(502M, 504M, 및 506M)는 패키징, 열 관리, 또는 전기 연결에 사용된다. 이러한 접근법에 대한 문제는 부피가 매우 크고 증강 현실 장치와 같은 웨어러블 전자 제품에 적합하지 않다는 점이다. 다른 문제는 디바이스를 매우 정확하게 정렬해야 하는 데, 이는 높은 픽셀 밀도 디바이스에서는 어렵다.
도 6은 선형 색상 조합기(600)가 상이한 소스(602, 604, 및 606)로부터 색상을 조합하는 데 사용되는 새로운 실시형태를 소개한다. 여기서, 소스(이미지 어레이)는 광 조합기의 일측에 있다. 광원 중 어느 하나에 의해 생성된 광은 반사기(600-2)를 사용하여 동일한 방향으로 재지향된다. 반사기에 의해 이전 소스로부터의 이미지도 통과할 수 있다. 여기서, 이미지 소스는 마이크로 LED 및/또는 OLED와 같은 다른 유형의 발광 장치일 수 있다. 단일 백플레인(612)은 각 이미지 소스와 연관된 프런트플레인을 구동하기 위해 사용될 수 있다. 이러한 경우, 구동 및 인터페이스를 공유할 수 있다. 다른 경우에, 적어도 2개의 서로 다른 프런트플레인에 서로 다른 백플레인을 사용할 수 있다. 여기서, 프런트플레인과 백플레인의 조합은 기계식 구조에 고정될 수 있다. 여기서, 정렬은 백플레인(또는 기계식 구조) 상의 이미지 소스의 위치 정확도에서 비롯된다. 그 결과, 상당한 오버헤드 없이 높은 정렬 정확도를 달성할 수 있다. 더 나아가, 조합된 구조는 3차원 모두에서 매우 컴팩트하다. 여기서, 배면(600-8)에 또 다른 이미지 소스를 설정할 수도 있다. 일 경우에, 여기서 이미지 소스는 타측(600-10)으로부터 통과하는 광을 포착하는 이미지 센서일 수 있다. 이러한 센서는 추적 기능, 이미징 등에 사용될 수 있다. 다른 이미지 소스 중 하나는 이러한 이미지 센서에 대한 광을 생성할 수 있다. 두 측면(600-8 및 600-10)은 물리적 구조 또는 단지 가상 표면일 수 있다.
일 경우에, 반사기(600-2, 600-4, 및 600-6)는 이색성 미러(또는 프리즘)일 수 있다. 여기서, 미러는 차단 파장보다 낮은 광을 반사하고 대역폭 내에서 광을 통과시킨다. 이미지 소스가 센서 또는 디스플레이인 경우 배열이 다를 수 있다. 다음 사항은 디스플레이 애플리케이션을 위한 것이지만, 동일한 원리는 센서 설정을 개발하는 데 사용될 수 있다. 다음 설정은 3개의 광원에 대한 것이지만, 더 많은 이미지 소스에 대해 유사한 배열을 사용할 수 있다. 이미지 소스(602)에 의해 생성된 파장은 W2L과 W2H 사이(W2L < W2H)이며, W2L 및 W2H는 미러의 통과 대역폭을 정의하고, 이미지 소스(604)는 W4L과 W4H 사이(W4L < W4H)이고, 이미지 소스(606)는 W6L과 W6H 사이(W4L < W4H)이다. 미러(600-2) 차단 파장은 W2H보다 크다(W2H보다 작은 파장을 사용하여 이미지 소스로부터 원하지 않는 파장의 일부를 차단할 수 있다). 미러(600-4) 차단 파장은 W2L과 W4H 사이(W4H < W2L)이다(W4H보다 작은 파장을 사용하여 이미지 소스로부터 원하지 않는 파장의 일부를 차단할 수 있다). 미러(600-6) 차단 파장은 W4L과 W6H 사이(W6H < W4L)이다(W4H보다 작은 파장을 사용하여 이미지 소스로부터 원하지 않는 파장의 일부를 차단할 수 있다). 여기서, 미러(600-2)는 광원(602)에 의해 생성된 광의 일부를 반사한다. 미러(600-4)는 광원(604)에 의해 생성된 광의 일부를 반사하고 미러(600-2)로부터 나오는 광의 일부를 통과시킨다. 미러(600-6)는 광원(606)에 의해 생성된 광의 일부를 반사하고 미러(600-4)로부터 나오는 광의 일부를 통과시킨다. 소스로부터의 광의 파장이 중첩할 경우, 색점의 최적화 또는 소비 전력 또는 다른 파라미터에 기초하여 차단 파장을 선택할 수 있다.
반사기는 서로 다른 광학 특성을 가진 상이한 광학 층으로 이루어질 수 있거나 또는 격자 구조로 이루어질 수 있다.
도 7은 예시적인 이미지 소스(402, 404, 406) 배열의 평면도이다. 프런트플레인은 백플레인(들)(412)에 위치된다. 기계식 구조는 구조를 제자리에 유지하고 백플레인에 연결을 제공하기 위해 사용될 수 있다. 기계식 구조는 최종 애플리케이션의 일부(예를 들어, 증강 현실 헤드셋)일 수 있다.
이러한 실시형태의 한 가지 독특한 이점은 여러 이미지 소스의 통합을 가능하게 하고 2개 또는 3개로 한정되지 않는다는 점이다. 그 결과, 더 나은 전력 효율성, 보다 사용자 친화적인 성능 및 다양한 기능을 제공하기 위해 서로 다른 이미지 소스를 통합할 수 있다. 일 경우에, 이미지 소스 중 하나 이상에 대해 두 유형의 이미지 소스를 사용할 수 있고: 하나는 매우 높은 색 순도를 갖고 다른 하나는 더 나은 전력 또는 사용자 친화적인 성능을 갖는다. 예를 들어, 청색의 경우, 고휘도의 순수 청색광은 사용자의 눈에 해로울 수 있다. 그 결과, 2개의 이미지 소스를 사용할 수 있는 데, 하나는 순수 청색 이미지 소스(406-1)이고 다른 하나는 더 밝은 청색 이미지 소스(406-2)이다. 청색광이 필요한 대부분의 경우, 밝은 청색 이미지 소스(406-2)를 사용한다. 순수 청색이 필요한 경우에만, 순수 청색 이미지 소스(406-1)를 활성화할 수 있다. 일반적으로, 밝은 청색은 전력 효율이 더 높기 때문에 더 낮은 소비 전력을 제공할 수 있다. 다른 이미지 소스에도 동일하게 사용할 수 있다.
다른 실시형태에서, 동일하거나 상이한 이미지 소스가 각각 하나보다 적은 픽셀 오프셋과 함께 사용될 수 있다. 그 결과, 둘 모두를 함께 사용하면, 훨씬 더 높은 해상도의 이미지를 제공할 수 있다.
도 9a 및 9b에 도시된 또 다른 실시형태에서, 마이크로 디바이스(어레이)(916) 중 하나는 전류가 적어도 하나의 영역에서 적층된 반도체 층(910)의 작은 영역으로 제한되어 격리된 마이크로 디바이스 효과를 생성하는 연속 픽셀화로 형성된다(마이크로 디바이스의 어레이를 형성하기 위해 이러한 전류 제한 구조의 어레이가 있을 수 있다). 일 예에서, 이러한 적층 층은 적색 에피택셜 발광 층일 수 있다. 적층 층(910)은 백플레인 내의 패드가 서브 픽셀을 정의하는 백플레인(900)에 접합된다. 여기서, 서브 픽셀(어레이)(916)을 추가로 격리하기 위해 적층 층(910)에 대해 후처리가 수행될 수 있다. 백플레인(900)은 픽셀 어레이의 각 픽셀에 대한 다수의 서브 픽셀을 가질 수 있다. 각 서브 픽셀에 대해 패드가 있을 수 있고, 현재 제한 구조(어레이)는 백플레인 서브 픽셀의 연관된 패드에 접합된다. 백플레인 내의 패드와 연관된 하나보다 많은 전류 제한 구조가 있을 수 있다. 후처리는 전류 제한, 적층 층(910)에서 상부 층 중 하나 이상의 에칭을 포함할 수 있다. 일 경우에, 적층 층은 백플레인에 접합하기 전에 VIA(912 및 914)를 가질 수 있다. VIA는 유전체로 VIA의 벽과 분리된 전도성 층으로 적어도 부분적으로 채워질 수 있다. 연결은 백플레인으로부터 적층 층의 상부까지 패드를 결합할 수 있다. 또 다른 경우에, 전기적 VIA(912 및 914)는 적층 층(910)이 백플레인에 접합된 후에 적층 층(910)에 형성된다. 이러한 프로세스를 통해 백플레인 내의 다른 서브 픽셀에 있는 패드와 개구를 적절하게 정렬할 수 있다. VIA(912 및 914)의 측벽은 부동태화될 수 있고, 패드(902 및 904)는 VIA(912 및 914) 내부에 또는 VIA(912 및 914)의 벽에 형성된다. 마이크로 디바이스(920 및 930)는 패드에 접합된다. 각 마이크로 디바이스에 대해 1개보다 많은 패드 또는 2개보다 많은 VIA가 있을 수 있다. 전도성 층은 마이크로 디바이스(920 및 930) 또는 적층 층(910)의 상부에 증착될 수 있다.
도 10a 및 10b에 도시된 또 다른 실시형태에서, 마이크로 디바이스(어레이)(1016) 중 하나는 전류가 적어도 하나의 영역에서 적층된 반도체 층(1010)으로 제한되어 격리된 마이크로 디바이스 효과를 생성하는 연속 픽셀화로 형성된다(마이크로 디바이스의 어레이를 형성하기 위해 이러한 전류 제한 구조의 어레이가 있을 수 있다). 일 예에서, 이러한 적층 층은 적색 에피택셜 발광 층일 수 있다. 적층 층(1010)은 백플레인 내의 패드가 서브 픽셀을 정의하는 백플레인(1000)에 접합된다. 여기서, 서브 픽셀(어레이)(1016)을 추가로 격리하기 위해 적층 층(1010)에 대해 후처리가 수행될 수 있다. 백플레인(1000)은 픽셀 어레이의 각 픽셀에 대한 다수의 서브 픽셀을 가질 수 있다. 각 서브 픽셀에 대해 패드(1006)가 있을 수 있고, 현재 제한 구조(어레이)는 백플레인 서브 픽셀의 연관된 패드에 접합된다. 백플레인 내의 패드(1006)와 연관된 하나보다 많은 전류 제한 구조가 있을 수 있다. 후처리는 전류 제한, 적층 층(1010)에서 상부 층 중 하나 이상의 에칭을 포함할 수 있다.
일 경우에, 적층 층은 백플레인에 접합하기 전에 VIA(1012 및 1014)를 가질 수 있다. VIA를 통해 백플레인에 배치된 마이크로 디바이스로부터의 광은 적층 층(1010)을 통과할 수 있다(또는 신호는 백플레인 상의 마이크로 디바이스에 도달한다). 또 다른 경우에, 광학 VIA(1012 및 1014)는 적층 층(1010)이 백플레인에 접합된 후에 적층 층(1010)에 형성된다. 이러한 프로세스를 통해 백플레인 내의 다른 서브 픽셀에 있는 마이크로 디바이스(1020 및 1030)와 개구를 적절하게 정렬할 수 있다. VIA(1012 및 1014)의 측벽은 부동태화될 수 있고, 벽에는 반사 층이 형성된다. 마이크로 디바이스(1020 및 1030)는 적층 층(1010)의 접합 이전에 백플레인에 접합된다. 각 마이크로 디바이스에 대해 1개보다 많은 패드 또는 2개보다 많은 VIA가 있을 수 있다. 전도성 층은 마이크로 디바이스(1020 및 1030) 또는 적층 층(1010)의 상부에 증착될 수 있다.
범프(1006)는 또한 1020 또는 1030과 유사한 마이크로 디바이스를 포함할 수 있다. 여기서, 마이크로 디바이스는 디바이스의 상부에 형성된 패드에 백플레인을 결합하도록 형성될 수 있다. 또 다른 경우에, 백플레인에 접합된 마이크로 디바이스(1020 및 1030) 어레이가 테스트된다. 범프(1006)를 형성하기 위해 마이크로 디바이스를 할당하기 전에, 결함 유형이 식별되고 범프에 할당된 세트는 결함이 있는 마이크로 디바이스 중 일부를 포함할 것이다.
또 다른 경우에, 전류 제한을 갖는 적층 층은 증착과 같은 다른 방법을 사용하여 백플레인 상의 접합된 마이크로 디바이스에 형성된다. 여기서, 평탄화 층은 마이크로 디바이스로 백플레인의 표면을 평탄화하기 위해 사용될 수 있고, 적층 층은 평탄화 층에 형성된다.
도 11a 및 11b 및 11c에 도시된 또 다른 실시형태에서, 하나보다 많은 마이크로 디바이스(어레이)(1106, 1122, 및 1134)는 전류가 적어도 하나의 영역에서 적층된 반도체 층(1110, 1120, 및 1130)으로 제한되어 격리된 마이크로 디바이스 효과를 생성하는 연속 픽셀화로 형성된다(마이크로 디바이스의 어레이를 형성하기 위해 이러한 전류 제한 구조의 어레이가 있을 수 있다). 일 예에서, 이러한 적층 층은 적색, 녹색, 또는 청색 에피택셜 발광 층일 수 있다. 적층 층(1110)은 백플레인 내의 패드가 서브 픽셀을 정의하는 백플레인(1100)에 접합된다. 여기서, 서브 픽셀(어레이)(1116)을 추가로 격리하기 위해 적층 층(1110)에 대해 후처리가 수행될 수 있다. 백플레인(1100)은 픽셀 어레이의 각 픽셀에 대한 다수의 서브 픽셀을 가질 수 있다. 각 서브 픽셀에 대해 패드가 있을 수 있고, 현재 제한 구조(어레이)(1106)는 백플레인 서브 픽셀의 연관된 패드에 접합된다. 백플레인 내의 각 연관된 패드와 연관된 하나보다 많은 전류 제한 구조가 있을 수 있다. 후처리는 전류 제한, 적층 층(1110)에서 상부 층 중 하나 이상의 에칭을 포함할 수 있다. 일 경우에, 적층 층은 백플레인에 접합하기 전에 전기적 VIA(1112 및 1114)를 가질 수 있다. VIA는 연관된 패드(1102 및 1104)를 적층 층(1110)에 결합한다(또는 신호는 백플레인 상의 마이크로 디바이스에 도달한다). 또 다른 경우에, 전기적 VIA(1112 및 1114)는 적층 층(1110)이 백플레인에 접합된 후에 적층 층(1110)에 형성된다. 이러한 프로세스를 통해 백플레인 내의 다른 서브 픽셀에 있는 적층 층(1120 및 1130)에서 마이크로 디바이스와 개구를 적절하게 정렬할 수 있다. VIA(1112 및 1114)의 측벽은 부동태화될 수 있고, 벽에는 전도성 층이 형성된다.
적층 층(1120)은 백플레인 내의 패드가 서브 픽셀을 정의하는 적층 층(1110)의 상부에서 백플레인(1100)에 접합된다. 여기서, 서브 픽셀(어레이)(1122)을 추가로 격리하기 위해 적층 층(1120)에 대해 후처리가 수행될 수 있다. 백플레인(1100)은 픽셀 어레이의 각 픽셀에 대한 다수의 서브 픽셀을 가질 수 있다. 각 서브 픽셀에 대해 패드가 있을 수 있고, 현재 제한 구조(어레이)(1122)는 백플레인 서브 픽셀의 연관된 패드에 접합된다. 백플레인 내의 각 연관된 패드와 연관된 하나보다 많은 전류 제한 구조가 있을 수 있다. 후처리는 전류 제한, 적층 층(1120)에서 상부 층 중 하나 이상의 에칭을 포함할 수 있다. 일 경우에, 적층 층(1120)은 백플레인에 접합하기 전에 전기적 VIA(1124) 및 광학 VIA(1126)를 가질 수 있다. 전기적 VIA는 연관된 패드(1104)를 적층 층(1130)에 결합한다. 광학 VIA를 통해 적층 층(1110)의 마이크로 디바이스로부터의 광은 적층 층(1120)을 통과할 수 있다(또는 신호는 층(1110) 상의 마이크로 디바이스에 도달한다). 또 다른 경우에, 전기적 VIA(1124) 및 광학 VIA(1126)는 적층 층(1120)이 백플레인에 접합된 후에 적층 층(1120)에 형성된다. 이러한 프로세스를 통해 백플레인 내의 다른 서브 픽셀에 있는 적층 층(1110 및 1130)에서 마이크로 디바이스와 개구를 적절하게 정렬할 수 있다. VIA(1124)의 측벽은 부동태화될 수 있고, VIA(1124) 내부로부터의 벽이나 패드에 전도성 층이 형성된다. VIA(1126)의 측벽은 부동태화 및 반사 층으로 코팅될 수 있다.
적층 층(1130)은 백플레인 내의 패드가 서브 픽셀을 정의하는 적층 층(1120)의 상부에서 백플레인(1100)에 접합된다. 여기서, 서브 픽셀(어레이)(1134)을 추가로 격리하기 위해 적층 층(1130)에 대해 후처리가 수행될 수 있다. 백플레인(1100)은 픽셀 어레이의 각 픽셀에 대한 다수의 서브 픽셀을 가질 수 있다. 각 서브 픽셀에 대해 패드가 있을 수 있고, 현재 제한 구조(어레이)(1134)는 백플레인 서브 픽셀의 연관된 패드에 접합된다. 백플레인 내의 각 연관된 패드와 연관된 하나보다 많은 전류 제한 구조가 있을 수 있다. 후처리는 전류 제한, 적층 층(1130)에서 상부 층 중 하나 이상의 에칭을 포함할 수 있다. 일 경우에, 적층 층(1130)은 백플레인에 접합하기 전에 광학 VIA(1132 및 1136)를 가질 수 있다. 광학 VIA를 통해 적층 층(1110 및 1120)의 마이크로 디바이스로부터의 광은 적층 층(1130)을 통과할 수 있다(또는 신호는 층(1110 및 1120) 상의 마이크로 디바이스에 도달한다). 또 다른 경우에, 광학 VIA(1136 및 1132)는 적층 층(1130)이 백플레인(1100)에 접합된 후에 적층 층(1130)에 형성된다. 이러한 프로세스를 통해 백플레인 내의 다른 서브 픽셀에 있는 적층 층(1110 및 1120)에서 마이크로 디바이스와 개구를 적절하게 정렬할 수 있다. VIA(1132 및 1136)의 측벽은 부동태화 및 반사 층으로 코팅될 수 있다.
마이크로 디바이스(1020 및 1030)는 적층 층(1010)의 접합 이전에 백플레인에 접합된다. 각 마이크로 디바이스에 대해 1개보다 많은 패드 또는 2개보다 많은 VIA가 있을 수 있다. 전도성 층은 마이크로 디바이스(1020 및 1030) 또는 적층 층(1010)의 상부에 증착될 수 있다.
본 발명의 특정 실시형태 및 응용예가 예시되고 설명되었지만, 본 발명은 본원에 개시되는 정확한 구성 및 조성에 한정되지 않고 첨부된 청구범위에서 정의되는 바와 같은 본 발명의 사상 및 범위로부터 벗어남이 없이 다양한 수정, 변경, 및 변형이 전술한 설명으로부터 명백할 수 있음을 이해해야 한다.

Claims (56)

  1. 마이크로 디바이스를 구비한 마이크로 디바이스 어레이로서,
    백플레인에 접합된 반도체의 적층 층;
    픽셀 어레이의 픽셀에 대한 다수의 서브 픽셀이 있는 상기 서브 픽셀을 정의하는 백플레인 내의 패드; 및
    상기 서브 픽셀을 정의하는 백플레인 내의 상기 패드에 접합되는 상기 적층 층을 포함하는, 마이크로 디바이스를 구비한 마이크로 디바이스 어레이.
  2. 제1항에 있어서, 상기 서브 픽셀을 정의하는 백플레인 내의 상기 패드와 연관된 하나보다 많은 적층 층 세트가 있는, 마이크로 디바이스 어레이.
  3. 제1항에 있어서, 상기 적층 층 내의 하나 이상의 상부 층은 에칭되는, 마이크로 디바이스 어레이.
  4. 제1항에 있어서, 상기 적층 층은 상기 백플레인에 접합하기 전에 VIA를 갖는, 마이크로 디바이스 어레이.
  5. 제4항에 있어서, 상기 VIA는 유전체로 상기 VIA의 벽과 분리된 전도성 층으로 적어도 부분적으로 채워지는, 마이크로 디바이스 어레이.
  6. 제4항에 있어서, 상기 VIA는 상기 백플레인으로부터 상기 적층 층의 상부까지 패드를 결합하는, 마이크로 디바이스 어레이.
  7. 제1항에 있어서, 전기적 VIA는 상기 적층 층이 상기 백플레인에 접합된 후에 상기 적층 층에 형성되는, 마이크로 디바이스 어레이.
  8. 제7항에 있어서, 상기 VIA는 상기 백플레인 내의 다른 서브 픽셀의 패드와 정렬되는, 마이크로 디바이스 어레이.
  9. 제8항에 있어서, 상기 VIA는 부동태화된 측벽을 갖고 상기 패드는 상기 VIA의 내부에 또는 상기 VIA의 벽에 있는, 마이크로 디바이스 어레이.
  10. 제9항에 있어서, 상기 패드에 추가의 마이크로 디바이스가 접합되는, 마이크로 디바이스 어레이.
  11. 제10항에 있어서, 각 마이크로 디바이스에 대해 1개보다 많은 패드 또는 2개보다 많은 VIA가 있는, 마이크로 디바이스 어레이.
  12. 제10항에 있어서, 상기 마이크로 디바이스 또는 적층 층은 상부에 전도성 층을 갖는, 마이크로 디바이스 어레이.
  13. 제1항에 있어서, 상기 적층 층은 적색 에피택셜 발광 층인, 마이크로 디바이스 어레이.
  14. 제4항에 있어서, 상기 VIA는 광학적인, 마이크로 디바이스 어레이.
  15. 제7항에 있어서, 상기 전기적 VIA는 광학적인, 마이크로 디바이스 어레이.
  16. 제15항에 있어서, 상기 VIA는 상기 백플레인 내의 다른 서브 픽셀의 패드와 정렬되는, 마이크로 디바이스 어레이.
  17. 제16항에 있어서, 상기 VIA는 부동태화된 측벽을 갖고 상기 측벽에 반사 층이 있는, 마이크로 디바이스 어레이.
  18. 제17항에 있어서, 상기 패드에 추가의 마이크로 디바이스가 접합되는, 마이크로 디바이스 어레이.
  19. 제18항에 있어서, 각 마이크로 디바이스에 대해 1개보다 많은 패드 또는 2개보다 많은 VIA가 있는, 마이크로 디바이스 어레이.
  20. 제18항에 있어서, 상기 마이크로 디바이스 또는 적층 층은 상부에 전도성 층을 갖는, 마이크로 디바이스 어레이.
  21. 제19항에 있어서, 마이크로 디바이스를 포함하는 범프는 상기 백플레인을 상기 마이크로 디바이스의 상부에 형성된 패드에 결합하는, 마이크로 디바이스 어레이.
  22. 제1항에 있어서, 상기 마이크로 디바이스 어레이는 하나보다 많은 마이크로 디바이스 어레이의 일부인, 마이크로 디바이스 어레이.
  23. 제22항에 있어서, 상기 적층 층은 적색, 녹색, 또는 청색 에피택셜 발광 층인, 마이크로 디바이스 어레이.
  24. 제7항에 있어서, 상기 VIA는 추가 적층 층 내의 상기 추가 마이크로 디바이스 및 상기 백플레인 내의 다른 서브 픽셀의 패드와 정렬되는, 마이크로 디바이스 어레이.
  25. 제22항에 있어서, 제2 적층 층은 상기 백플레인 내의 상기 패드가 상기 서브 픽셀을 정의하는 제1 적층 층의 상부에서 상기 백플레인에 접합되는, 마이크로 디바이스 어레이.
  26. 제25항에 있어서, 상기 제2 적층 층 내의 하나 이상의 상부 층은 에칭되는, 마이크로 디바이스 어레이.
  27. 제25항에 있어서, 상기 제2 적층 층은 상기 백플레인에 접합하기 전에 전기적 및 광학 VIA를 갖는, 마이크로 디바이스 어레이.
  28. 제27항에 있어서, 상기 전기적 VIA는 연관된 패드를 제3 적층 층에 결합하는, 마이크로 디바이스 어레이.
  29. 제25항에 있어서, 상기 제2 적층 층은 상기 백플레인에 상기 제2 적층 층을 접합한 후에 전기적 및 광학 VIA를 갖는, 마이크로 디바이스 어레이.
  30. 제29항에 있어서, 상기 VIA는 상기 제1 및 제3 적층 층 내의 상기 추가 마이크로 디바이스 및 상기 백플레인 내의 다른 서브 픽셀의 패드와 정렬되는, 마이크로 디바이스 어레이.
  31. 제27항에 있어서, 상기 전기적 VIA는 상기 전기적 VIA 내부로부터의 상기 벽이나 패드에 형성된 전도성 층 및 부동태화된 측벽을 갖는, 마이크로 디바이스 어레이.
  32. 제27항에 있어서, 상기 광학 VIA는 부동태화된 측벽을 갖고 상기 측벽에 반사 층이 있는, 마이크로 디바이스 어레이.
  33. 제22항에 있어서, 상기 제3 적층 층은 상기 백플레인 내의 상기 패드가 상기 서브 픽셀을 정의하는 상기 제2 적층 층의 상부에서 상기 백플레인에 접합되는, 마이크로 디바이스 어레이.
  34. 제33항에 있어서, 상기 제3 적층 층은 상기 백플레인에 접합하기 전에 광학 VIA를 갖는, 마이크로 디바이스 어레이.
  35. 제33항에 있어서, 상기 제3 적층 층은 상기 백플레인에 접합한 후에 광학 VIA를 갖는, 마이크로 디바이스 어레이.
  36. 제35항에 있어서, 상기 VIA는 제1 및 제2 적층 층 내의 마이크로 디바이스 및 상기 백플레인 내의 다른 서브 픽셀의 패드와 정렬되는, 마이크로 디바이스 어레이.
  37. 제36항에 있어서, 상기 VIA는 부동태화된 측벽을 갖고 상기 측벽에 반사 층이 있는, 마이크로 디바이스 어레이.
  38. 제33항에 있어서, 상기 제2 및 제3 적층 층 내의 상기 마이크로 디바이스는 상기 제1 적층 층의 접합 이전에 상기 백플레인에 접합되는, 마이크로 디바이스 어레이.
  39. 제33항에 있어서, 상기 제2 및 제3 적층 층 또는 상기 제1 적층 층의 마이크로 디바이스의 상부에 전도성 층이 있는, 마이크로 디바이스 어레이.
  40. 제33항에 있어서, 각 마이크로 디바이스에 대해 1개보다 많은 패드 또는 2개보다 많은 VIA가 있는, 마이크로 디바이스 어레이.
  41. 컬러 마이크로 디바이스 어레이에서 저항을 변조하는 방법으로서,
    픽셀당 하나보다 많은 유형의 마이크로 디바이스를 갖는 단계;
    2개의 인접한 픽셀 사이에서 적어도 일 유형의 마이크로 디바이스를 공유하는 단계; 및
    픽셀화를 생성하기 위해 상기 마이크로 디바이스의 접촉 층의 저항을 변조하는 단계를 포함하는, 컬러 마이크로 디바이스 어레이에서 저항을 변조하는 방법.
  42. 제41항에 있어서, 픽셀 배향은 적어도 2개의 인접한 픽셀 사이에서 적어도 하나의 마이크로 디바이스의 공유를 가능하게 하는 상기 인접한 픽셀에 대해 상이한, 방법.
  43. 제42항에 있어서, 색상 확산기는 픽셀 배향 변화의 영향을 감소시키기 위해 픽셀당 사용되는, 방법.
  44. 컬러 마이크로 디바이스 어레이를 제조하는 방법으로서,
    백플레인의 상부에 모놀리식 디바이스의 하나보다 많은 층을 적층하는 단계;
    제1 패드를 통해 상기 백플레인에 제1 모놀리식 디바이스를 접합하는 단계;
    상기 제1 모놀리식 디바이스에 개구를 형성하는 단계;
    상기 제1 모놀리식 디바이스의 개구에 제2 패드를 형성하는 단계; 및
    상기 제2 패드를 통해 상기 백플레인에 제2 모놀리식 디바이스를 접합하는 단계를 포함하는, 컬러 마이크로 디바이스 어레이를 제조하는 방법.
  45. 제44항에 있어서, 상기 층 중 적어도 하나에서 픽셀화는 상기 패드 사이의 접촉 층의 저항을 변조함으로써 형성되는, 방법.
  46. 컬러 마이크로 디바이스 어레이에서 광 색상을 조합하는 방법으로서,
    선형 색상 조합기를 사용하여 상이한 이미지 소스로부터 밝은 색상을 조합하는 단계;
    상기 선형 색상 조합기의 일측에 상기 이미지 소스를 갖는 단계;
    반사기를 사용하여 상이한 이미지 소스에 의해 생성된 광을 재지향하는 단계;
    픽셀당 광을 생성하거나 포착하기 위해 이미지 소스용 프런트플레인을 갖는 단계;
    픽셀당 상기 프런트플레인의 출력을 제어하거나 추출하기 위한 백플레인을 갖는 단계; 및
    상기 선형 색상 조합기의 둘보다 적은 표면에 상기 이미지 소스를 결합하는 단계를 포함하는, 컬러 마이크로 디바이스 어레이에서 광 색상을 조합하는 방법.
  47. 제46항에 있어서, 상기 이미지 소스는 상기 선형 색상 조합기의 일면에 결합되는, 방법.
  48. 제47항에 있어서, 상기 이미지 소스의 프런트플레인은 하나의 백플레인에 형성/접합되는, 방법.
  49. 제46항에 있어서, 상기 백플레인은 기계식 구조에 접합되는, 방법.
  50. 제26항에 있어서, 상기 반사기는 서로 다른 광학 특성을 가진 상이한 광학 층으로 이루어지거나 또는 격자 구조로 이루어지는, 방법.
  51. 제46항에 있어서, 추가 이미지 소스는 배면에 설정되고 타측을 통과하는 광을 포착하기 위한 이미지 센서로서 역할을 하는, 방법.
  52. 제51항에 있어서, 상기 센서가 아닌 추가 이미지 소스는 상기 이미지 센서용 광 생성기로서 역할을 하는, 방법.
  53. 제46항에 있어서, 상기 반사기는 이색성 미러인, 방법.
  54. 제53항에 있어서, 상기 이색성 미러는 차단 파장보다 낮은 광을 반사하고 대역폭 내에서 광을 통과시키는, 방법.
  55. 제54항에 있어서, 상기 이미지 소스는 디스플레이인, 방법.
  56. 제54항에 있어서, 하나보다 많은 반사기에 대한 이미지 소스에 하나보다 많은 광원이 사용되어 제1 반사기는 제1 광원에 의해 생성된 광의 일부를 반사하고, 제2 반사기는 제2 광원에 의해 생성된 광의 일부를 반사하고 상기 제1 반사기로부터 나오는 광의 일부를 통과시키는, 방법.
KR1020227013796A 2019-10-11 2020-10-09 컬러 광전자 솔리드 스테이트 디바이스 Pending KR20220081350A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962913795P 2019-10-11 2019-10-11
US62/913,795 2019-10-11
US201962924450P 2019-10-22 2019-10-22
US62/924,450 2019-10-22
US202063016727P 2020-04-28 2020-04-28
US63/016,727 2020-04-28
PCT/CA2020/051363 WO2021068082A1 (en) 2019-10-11 2020-10-09 Color optoelectronic solid state device

Publications (1)

Publication Number Publication Date
KR20220081350A true KR20220081350A (ko) 2022-06-15

Family

ID=75436979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227013796A Pending KR20220081350A (ko) 2019-10-11 2020-10-09 컬러 광전자 솔리드 스테이트 디바이스

Country Status (4)

Country Link
KR (1) KR20220081350A (ko)
CN (1) CN114450809A (ko)
DE (1) DE112020004875T5 (ko)
WO (1) WO2021068082A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5376982B2 (ja) * 2008-06-30 2013-12-25 キヤノン株式会社 機械電気変換素子と機械電気変換装置および機械電気変換装置の作製方法
KR101372031B1 (ko) * 2009-10-15 2014-03-07 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 표시 패널 장치의 제조 방법
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
US10847571B2 (en) * 2015-01-23 2020-11-24 Vuereal Inc. Micro device integration into system substrate
US10707277B2 (en) * 2016-10-04 2020-07-07 Vuereal Inc. Method of integrating functional tuning materials with micro devices and structures thereof
KR102772357B1 (ko) * 2016-12-20 2025-02-21 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
US20180287027A1 (en) * 2017-03-30 2018-10-04 Vuereal Inc. Vertical solid-state devices
US11600743B2 (en) * 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
KR20190033979A (ko) * 2017-09-22 2019-04-01 주식회사 루멘스 색 변환 전극부를 갖는 수직형 발광소자

Also Published As

Publication number Publication date
WO2021068082A1 (en) 2021-04-15
TW202122846A (zh) 2021-06-16
CN114450809A (zh) 2022-05-06
DE112020004875T5 (de) 2022-06-30

Similar Documents

Publication Publication Date Title
JP7248828B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
JP7676404B2 (ja) 接合型光学デバイス
US11233100B2 (en) Integrated display panel including photodiode, manufacturing method thereof and display device
JP5961254B2 (ja) 画像を表示及び検知する装置
US11362144B2 (en) Display panel with variable micro-cavity lengths for sub-pixels, method for fabricating the same and display device
EP4162538A1 (en) Systems and methods for multi-color led pixel unit with horizontal light emission
US9831228B2 (en) Opto-electronic apparatus and manufacturing method thereof
TW202145601A (zh) 具有堆疊接合結構之多彩發光二極體(led)之系統及方法
CN114256396A (zh) 微型发光器件、包括其的显示装置以及制造其的方法
EP4163984A1 (en) Semiconductor light emitting device, display apparatus including the same, and method of manufacturing the same
KR20240074827A (ko) 하이브리드 cmos 마이크로 led 디스플레이 레이아웃
KR20220081350A (ko) 컬러 광전자 솔리드 스테이트 디바이스
KR20240019269A (ko) 컬러 광전자 솔리드 스테이트 디바이스
TWI902710B (zh) 微型裝置陣列
US20220415861A1 (en) Color optoelectronic solid state device
JP2023044228A (ja) 半導体装置
US12317646B2 (en) Light-emitting device and display apparatus including the same
JP2005342803A (ja) Ｍｅｍｓ素子とその製造方法、光学ｍｅｍｓ素子、光変調素子、ｇｌｖデバイス、及びレーザディスプレイ

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902