KR20220059926A - 센서칩 및 그 제조방법 - Google Patents

Abstract

표적 물질에 대한 분석을 수행하기 위한 센서 칩 장치를 위한 방법, 시스템 및 장치. 일 실시예에서, 센서-칩 어셈블리는 기판, 기판 상에 형성된 적어도 하나의 금속층, 및 금속층에 형성된 나노홀들을 포함하는 칩 본체, 칩 본체를 수용하기 위한 수용부를 갖는 베이스, 및 베이스에 결합되어 수용부에 수용된 칩바디를 고정하는 고정부재를 포함한다.

Description

센서 칩 및 그 제조방법{SENSOR-CHIP AND MANUFACTURING METHOD THEREOF}

본 개시는 표면 플라즈몬 공명 현상을 이용한 센서 칩, 및 센서 칩의 제조방법에 관한 것이다.

표면 플라즈몬 공명(Surface Plasmon Resonance: SPR) 기술들은 대상 물질들을 검출하기 위한 수단으로서 다양한 산업 분야들에 이용될 수 있다. 일반적으로 입사광의 제 1 부분은 하나의 매질은 굴절률이 낮고 하나의 매질은 굴절률이 높을 때에 굴절률이 다른 두 매질들 사이의 경계면에 의해 반사되고 제 2 부분은 굴절된다. SPR의 조건들에는 전체 입사광이 특정 입사각으로 반사되는 경우, 예를 들어 내부 전반사율이 포함된다. 예를 들어, 입사광은 p-편광일 수 있고, 굴절률이 높은 매질은 유전체이고, 굴절률이 낮은 매질은 금속 박막일 수 있다. 입사광의 파동 벡터 성분이 금속 박막과 평행하고 표면 플라즈몬의 파동 벡터와 동일한 조건에서 입사광의 에너지 대부분은 금속 박막에 흡수되어, 전하 밀도가 분석 대상 물질이 위치한 경계면에 있다.

본 개시의 구현 예들은 일반적으로 분석 대상 물질들에 대한 민감도를 향상시킬 수 있는 센서 칩, 및 센서 칩의 제조 방법에 관한 것이다.

보다 구체적으로, 본 개시의 구현 예들은 플라즈몬 강화 센서 칩들에 대한 생물학적 분석들을 수행하기 위한 유체 챔버들을 포함하는 센서 칩들에 관한 것이다. 현미경 시스템들 상에서 정확하고 반복 가능한 측정들을 위한 생물학적 샘플들 및 정렬 고정 장치들의 격납(containment) 및 배양(incubation)을 갖는 저 접촉 핸들링 하우징들(low-touch handling housings)을 구비한 장치들을 포함한 웨이퍼 규모의 대량 생산 센서 칩에 대한 제조 방법들이 기술된다.

본 개시의 구현 예들은 일반적으로 분석 대상 물질들에 대한 민감도를 향상시킬 수 있는 센서 칩, 및 센서 칩의 제조 방법에 관한 것이다.

보다 구체적으로, 본 개시의 구현 예들은 플라즈몬 강화 센서 칩들에 대한 생물학적 분석들을 수행하기 위한 유체 챔버들을 포함하는 센서 칩들에 관한 것이다. 현미경 시스템들 상에서 정확하고 반복 가능한 측정들을 위한 생물학적 샘플들 및 정렬 고정 장치들의 격납 및 배양을 갖는 저 접촉 핸들링 하우징들을 구비한 장치들을 포함한 웨이퍼 규모의 대량 생산 센서 칩에 대한 제조 방법들이 기술된다.

일반적으로, 본 명세서에 기술된 주제의 하나의 혁신적인 양태는 표면 플라즈몬 공명을 사용하여 대상 물질을 검출하기 위한 센서 칩 어셈블리로 구현될 수 있다. 센서 칩 어셈블리는 석영 또는 유리 재료를 포함하는 기판, 기판 상에 형성된 적어도 하나의 금속층, 및 금속층에 형성된 복수의 나노홀들을 포함하는 칩 본체를 포함한다. 센서 칩 어셈블리는 칩 본체를 수용하기 위한 수용부를 갖는 베이스, 및 베이스에 결합됨으로써 수용부에 수용된 칩 본체를 고정하는 고정부재를 더 포함하고, 칩 본체의 제1 표면과 고정부재의 제2 표면에 의해 볼륨(volume)이 부분적으로 규정된다.

이러한 양태의 다른 구현 예들은 컴퓨터 저장 장치들 상에 인코딩된 방법들의 동작들을 수행하도록 구성된, 대응 시스템들, 장치들 및 컴퓨터 프로그램들을 포함한다.

이들 및 다른 구현 예들은 각각 다음 특징들 중 하나 이상을 선택 가능하게 포함할 수 있다: 일부 구현 예들에서, 적어도 하나의 금속층은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 및 이들의 합금 중 어느 하나를 포함한다.

일부 구현 예들에서, 베이스는 베이스의 상부 표면으로부터 돌출된 적어도 하나의 체결돌기를 포함한다.

일부 구현 예들에서, 센서 칩 어셈블리는 베이스와 고정부재 사이에 배치된 실링부재를 더 포함한다. 볼륨은 실링부재의 제3 표면에 의해 더 규정될 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리는 고정부재의 개구를 통해 노출된 칩 본체를 덮는 커버를 더 포함하고, 여기서 볼륨은 커버의 제4 표면에 의해 더 규정된다. 볼륨은 적어도 임계 볼륨(threshold volume)의 대상 물질을 유지할 수 있다. 대상 물질의 임계 볼륨은 커버의 제4 표면에 접촉하기에 충분한 대상 물질의 볼륨을 포함할 수 있고 대상 물질의 임계 볼륨이 디스펜싱될(dispensed) 때 대상 물질이 칩 본체의 제1 표면에 균일하게 분포된다.

일반적으로, 본 명세서에 기술된 주제의 또 다른 혁신적인 양태는 표면 플라즈몬 공명을 이용하여 대상 물질을 검출하기 위한 센서 칩 어셈블리로 구현될 수 있으며, 여기서 센서 칩 어셈블리는 기판, 기판 상에 형성된 적어도 하나의 금속층, 및 금속층에 형성된 복수의 나노홀들을 포함하는 칩 본체를 포함한다. 센서 칩 어셈블리는 칩 본체를 수용하기 위한 수용부를 갖는 하우징, 및 하우징에 결합됨으로써 수용부에 수용된 칩 본체를 고정하는 고정부재를 더 포함하고, 칩 본체의 제1 표면 및 하우징의 제2 표면에 의해 볼륨이 부분적으로 규정된다.

이들 및 다른 구현 예들은 각각 다음의 특징들 중 하나 이상을 선택가능하게 포함할 수 있다: 일부 구현 예들에서, 하우징은 고정부재를 하우징에 결합하기 위한 적어도 하나의 리셉터클(receptacle)을 포함한다. 센서 칩 어셈블리는 하우징의 개구를 통해 노출된 칩 본체를 덮는 커버를 포함할 수 있으며, 여기서 볼륨은 커버의 제3 표면에 의해 더 규정된다. 볼륨은 적어도 임계 볼륨의 대상 물질을 유지할 수 있다. 대상 물질의 임계 볼륨은 커버의 제3 표면에 접촉하기에 충분한 대상 물질의 볼륨을 포함할 수 있고 대상 물질의 임계 볼륨이 디스펜싱될 때 대상 물질이 칩 본체의 제1 표면에 균일하게 분포된다.

일부 구현 예들에서, 센서 칩 어셈블리는 결합돌기를 더 포함하고, 제1 센서 칩 어셈블리와 제2 센서 칩 어셈블리가 적층될 때에 제1 센서 칩 어셈블리의 상부 표면 상의 제1 결합돌기는 제2 센서 칩 어셈블리의 하부 표면에 있는 제2 결합 돌기에 결합된다.

일부 구현 예들에서, 센서 칩 어셈블리는 센서 시스템에 대해 센서 칩 어셈블리를 정렬하기 위한 정렬 피처부(alignment feature)를 더 포함한다.

일반적으로, 본 명세서에 기술된 주제의 또 다른 혁신적인 양태는 표면 플라즈몬 공명을 이용하여 대상 물질을 검출하기 위한 센서 칩 어셈블리의 제조 방법들로 구현될 수 있다. 방법은 칩 본체를 준비하는 단계로서, 유리 또는 석영 재료를 포함하는 기판을 준비하는 단계, 기판의 일면에 금속층을 형성하는 단계, 포토리소그래피 프로세스를 통해 상기 금속층 상에 포토레지스트 패턴을 형성하는 단계, 및 금속층 상에 남아 있는 포토레지스트를 식각 및 제거하여 금속층 상에 나노홀들을 형성하는 단계를 포함하는, 준비 단계를 포함한다. 방법은 수용부를 갖는 베이스를 준비하는 단계, 수용부에 수용될 칩 본체를 배치하는 단계, 및 고정부재를 이용하여 수용부에 수용된 칩 본체를 베이스에 고정하는 단계를 더 포함한다.

이들 및 다른 구현 예들은 각각 다음의 특징들 중 하나 이상을 선택 가능하게 포함할 수 있다: 일부 구현 예들에서, 방법은 베이스와 고정부재 사이에 실링부재를 배치하는 단계를 더 포함한다.

일부 구현 예들에서, 방법은 칩 본체의 금속층의 제1 표면 상에 대상 물질을 디스펜싱하는 단계로서, 디스펜싱된 대상 물질은 적어도 임계 볼륨의 대상 물질인, 디스펜싱 단계; 및 디스펜싱된 대상 물질의 노출된 표면을 커버로 덮는 단계를 더 포함한다. 디스펜싱된 대상 물질은 적어도 상기 칩 본체의 금속층의 제1 표면, 베이스의 제2 표면, 및 커버의 제3 표면과 접촉할 수 있다.

일부 구현 예들에서, 방법은 센서 칩 어셈블리의 상부 표면을 광원으로부터 방출된 광에 노출시키는 단계로서, 칩 본체 상에 입사된 광원으로부터의 광은 칩 본체의 제1 표면 상에서 표면 플라즈몬 공진을 생성하는, 노출 단계; 및 수광부에서, 센서 칩 어셈블리의 하부 표면으로부터 투과광 신호를 수집하는 단계를 더 포함한다.

일부 구현 예들에서, 방법은 광원으로부터 방출된 광 및 수광부에서 수집된 투과광 신호로부터 대상 물질의 특성을 결정하는 단계를 더 포함한다.

본 개시에 따른 방법들은 본 명세서에 기재된 양태들 및 특징들의 임의의 조합을 포함할 수 있다는 것이 이해된다. 즉, 본 개시에 따른 방법들은 본 명세서에 구체적으로 설명된 양태들 및 특징들의 조합으로 제한되지 않고 제공된 양태들 및 특징들의 임의의 조합도 포함한다.

본 명세서에 기술된 주제의 특정한 실시예들은 다음의 이점들 중 하나 이상을 실현하도록 구현될 수 있다. 센서 칩 장치는 센서 어레이의 표면과 환경 사이의 접촉을 제한할 수 있고, 이는 샘플의 오염과 결과한 측정들을 줄일 수 있다. 센서 칩 장치에 포함된 저장소는 관심의 생물학적 샘플을 로컬라이징하고(localize) 유지할 수 있다. 생물학적 샘플을 유지하기 위한 저장소와 외부 오염으로부터 생물학적 샘플을 보호하는 커버슬립의 조합은 플라즈몬 측정과 같은 광학 측정을 수행하기 위한 거의 평평한 표면을 초래할 수 있다. 본 명세서에 기재된 일부 실시예들에 따르면, 센서 칩 장치를 통한 광 투과는 생물학적 샘플, 센서 칩 및 커버슬립만을 통과할 수 있고, 따라서 추가 층의 간섭 효과를 최소화할 수 있다.

센서 칩을 정렬하고 유지하기 위해 정렬 포인트들을 포함하는 비접촉 리셉터클을 사용하면 샘플 측정의 정확도/반복성을 개선할 수 있을 뿐만 아니라 테스트 결과를 생성하기 위한 처리량을 줄일 수 있다. 나노홀 어레이를 포함하는 센서 칩 어셈블리는 저분자량 또는 소량의 분석 대상 물질을 검출하고 분석하기 위해 분석 대상 물질에 대한 센서 칩의 민감도를 상당히 향상시킬 수 있다. 또한, 센서 칩의 제조 공정이 단순화될 수 있어 센서 칩 장치의 제조 시간 및 비용의 감소를 초래할 수 있다.

표면 플라즈몬 공명 기술을 사용하는 바이오 센서 시스템은 다양한 타입의 대상 물질들에 대한 특이적 반응성뿐만 아니라 다양한 타입의 대상 물질들에 대한 일반화된 분석 기술을 이용할 수 있다는 이점이 있다. 특히, 표면 플라즈몬 공명 센서 칩 표면의 질량 변화를 직접 측정함으로써 항원-항체/리간드/수용체 쌍들의 결합을 측정하는 실시간 분석이 가능하다. 또한 SPR 기술을 이용하는 바이오 센서 시스템은 대상 물질을 손상시키거나(damaging) 손상시키지(compromising) 않고 대상 물질의 특정 특성들을 측정할 수 있고, 예를 들어, 비접촉 및 무손상 측정 기술이 될 수 있다. 대상 물질들은 사전 처리를 필요로 하지 않고 본 명세서에 설명된 바이오 센서 시스템을 사용하여 분석될 수 있고, 예를 들어, 나노홀 어레이 센서 칩의 표면에 직접 증착하여 면역분석 또는 기타 분석을 수행하는데 필요한 처리 및 시간을 단축할 수 있다.

본 명세서에 기술된 바와 같이, 센서 칩 어셈블리에 포함된 칩 본체는 투명한 석영 또는 유리 재료로 이루어진 기판 및 투명 석영 또는 유리 재료로 이루어진 기판 상에 직접 형성된 금속층을 포함할 수 있으며, 포토리소그래피 프로세스를 통해 내부에 나노홀들이 형성되어 있다. 따라서, 센서 칩 어셈블리의 제조 공정을 단순화할 수 있어 생산성을 향상시킬 수 있다. 일부 구현 예들에서, 칩 본체는 광을 투과하는 투명한 석영 또는 유리 재료로 이루어진 기판을 포함하므로, 기판에 홀 패턴을 별도로 형성하는 공정이 필요하지 않다. 또한, 기판 면에만 금속층을 형성하고 금속층에 나노홀을 형성하는 단순화된 공정을 통해 센서 칩 어셈블리를 제조할 수 있다.

일부 구현 예들에서, 칩 본체의 형성에 높은 투과도를 갖는 석영 또는 유리 재료로 이루어진 기판을 사용함으로써, 칩 본체의 더 두껍고 구조적으로 안정한 두께가 이용될 수 있어 처리/운반/최종-사용 중 파손을 감소시킬 수 있고, 그에 따라 센서 칩 어셈블리의 수율을 향상시킬 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리의 구성요소들은 나사들 및/또는 다른 유사한 패스너들, 예를 들어 클립, 스프링, 접착제 등을 사용하지 않고 어셈블링될 수 있다. 예를 들어, 작은 기둥과 같은 체결돌기들을 사용하는 나사 없는 어셈블리는 어셈블리를 용이하게 하고 기둥을 정렬 피처부로서 사용하는 자가 정렬 어셈블리를 허용할 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리의 구성요소들은 최종 제품의 향상된 정확도 및 허용오차, 예를 들어 0.1 ㎜m 이하의 정확도, 0.1 ％ 이하의 허용오차를 달성하기 위해 적층 제조 기술들(additive manufacturing techniques) 및/또는 컴퓨터 수치 제어 머시닝 프로세스들(computer numerically controlled (CNC) machining processes)을 사용하여 제조될 수도 있다. 센서 칩 어셈블리의 향상된 정확도와 허용 오차는 복수의 상이한 센서 칩 어셈블리들을 여러 번 측정할 때 신호 정밀도, 견고성 및 재현성을 향상시킬 수 있다.

본 개시의 하나 이상의 구현 예들의 세부사항들은 첨부 도면들 및 하기 설명에 기재되어 있다. 본 개시의 다른 특징들 및 이점들은 상세한 설명 및 도면들, 및 청구항들로부터 명백할 것이다.

도 1a는 본 개시의 일부 실시예들에 따른 예시적인 바이오 센서 시스템을 개략적으로 도시하는 도면이다.
도 1b는 본 개시의 일부 실시예들에 따른 다른 예시적인 바이오 센서 시스템을 개략적으로 도시하는 도면이다.
도 2는 본 개시의 일 실시예에 따른 센서 칩 어셈블리의 사시도이다.
도 3은 본 개시의 일 실시예에 따른 센서 칩 어셈블리의 분해 사시도이다.
도 4는 도 2에 도시된 A-A'라인에 따른 단면도이다.
도 5는 센서 칩의 일부 단면을 도시하는 도면이다.
도 6a는 본 개시의 일부 실시예들에 따른 센서 칩 어셈블리의 광 투과도를 도시하는 예시적인 플롯이다.
도 6b는 본 개시의 일부 실시예들에 따른 다양한 용액들들에 대한 나노홀 센서 칩 어셈블리의 정규화된 광 투과도들 (normalized light transmittances) 을 도시하는 예시적인 플롯이다.
도 6c는 본 개시의 일부 실시예들에 따른 센서 어셈블리를 이용하여 다양한 대상 물질들에 대해 측정된 나노홀들을 통해 투과된 광의 피크 파장들을 도시하는 예시적인 플롯이다.
도 6d는 본 개시의 일부 실시예들에 따른 센서 어셈블리에 대한 굴절률 대 나노홀들을 통해 투과된 광의 측정된 스펙트럼 변화를 도시하는 예시적인 플롯이다.
도 7a 내지 도 7e는 본 개시의 일 실시예에 따른 센서 칩의 제조 방법을 도시하는 단면도들이다.
도 8은 본 개시의 또 다른 실시예에 따른 센서 칩 어셈블리의 사시도이다.
도 9는 본 개시의 또 다른 실시예에 따른 센서 칩 어셈블리의 분해 사시도이다.
도 10은 본 개시의 또 다른 실시예에 따른 센서 칩 어셈블리의 사시도이다.
도 11은 본 개시의 또 다른 실시예에 따른 센서 칩 어셈블리의 분해 사시도이다.
다양한 도면들에서 동일한 참조 번호들 및 명칭들은 동일한 요소들을 나타낸다.

개요

본 개시의 구현 예들은 일반적으로 분석 대상 물질들에 대한 민감도를 향상시킬 수 있는 센서 칩, 및 센서 칩의 제조 방법에 관한 것이다. 보다 구체적으로, 본 개시의 구현 예들은 플라즈몬 강화 나노홀 어레이들에 대한 생물학적 분석들을 수행하기 위한 유체 챔버를 포함하는 센서 칩 어셈블리에 관한 것이다. 현미경 시스템들 상에서 정확하고 반복 가능한 측정들을 위한 생물학적 샘플들 및 정렬 고정 장치들의 격납(containment) 및 배양(incubation)을 갖는 저 접촉 핸들링 하우징들(low-touch handling housings)을 구비한 장치들을 포함한 웨이퍼 규모의 대량 생산 센서 칩에 대한 제조 방법들이 기술된다.

예시적인 센서 칩 어셈블리 및 시스템

도 1a는 본 개시의 일부 실시예들에 따른 예시적인 바이오 센서 시스템을 개략적으로 도시하는 도면이다. 본 개시의 일 실시예에 따른 바이오 센서 시스템(100)은 광원(110), 센서 칩 어셈블리(120) 및 수광부(130)를 포함한다.

광원(110)은 단일 파장 또는 다중 파장들, 예를 들어 자외선(UV), 가시광선(VIS), 근적외선(NIR) 또는 이들의 조합을 방출하는 단색 광원일 수 있으며, 여기서 파장 범위는 200 내지 2500 나노미터의 광을 포함할 수 있다. 광원(110)은 다중 파장 방출 대역을 포함하는 백색 광원, 텅스텐-할로겐 램프(QTH 램프), 레이저 다이오드(LD), 발광 다이오드(LED), 또는 다른 유사한 광원일 수 있다. 광원(110)은 TM(Transverse Magnetic) 또는 p-편광된 단색 광을 방출할 수 있다.

광원(110)으로부터 방출된 광(L)은 센서 칩 어셈블리(120)의 전면(front surface)(111)에 입사된다. 예를 들어, 광의 일부는 나노홀들을 통해 투과되고 광의 일부는 나노홀들에서 반사되는, 광 반사 또는 광 투과 조건들, 또는 이들의 조합을 초래할 수 있도록, 센서 칩 어셈블리의 전면(111)에 입사되는 광(L)의 입사각이 선택될 수 있다. 입사각은 예를 들어 0도 내지 90도 범위일 수 있다.

일부 구현 예들에서, 광원(110)으로부터 방출된 광(L)은 센서 칩 어셈블리(120)의 전면(111)을 직접 조명할 수 있다. 일부 구현 예들에서, 광원(110)으로부터 방출된 광(L)은 (예를 들어, 센서 칩 어셈블리의 복수의 나노홀들의 나노홀들의 서브 세트를 포함한) 조명 영역을 규정하기 위해, 예를 들어, 하나 이상의 렌즈들(105), 확산기들(107), 및/또는 광섬유들(미도시)을 포함하는 광학 어셈블리(103)를 통해 선택 가능하게 결합될 수 있어, 감지 어레이 내의 단일 감지 스팟이 개별적으로 읽혀질 수 있다. 일부 구현 예들에서, 광 신호(LS)가 센서 칩 어셈블리의 전면으로부터 방출되도록, 광(L)은 센서 칩 어셈블리(120)의 후면(113)에 입사될 수 있다.

광 신호(LS)는 센서 칩 어셈블리(120)의 후면(113)으로부터 방출될 수 있으며, 여기서 광 신호(LS)는 센서 칩 어셈블리의 후측으로부터 전파되어 수광부(130)에 입사된다. 수광부(130)는 광 신호(LS)를 수신하고 표면 플라즈몬들의 공명 흡수로 인한 파장의 변화, 예를 들어 색상 변화 또는 강도 변화의 정량적 측정을 수행하도록 구성된 광 검출기일 수 있다. 표면 플라즈몬들의 공명 흡수로 인한 파장의 변화는 대상 물질의 특성들, 예를 들어, 대상 물질의 농도, 대상 물질의 결합 친화도, 해리율 상수(dissociation rate constant)/흡착률 상수(association rate constant), 분자량, 대상 물질의 친화력(avidity) 등을 추출하기 위해 이용될 수 있다. 수광부(130)는 실리콘 포토다이오드(Si-PD: silicon PhotoDiode), 이차원 평면을 형상화할 수 있는 전하 결합 소자(charge coupling device; CCD) 카메라, 비디오 카메라 또는 영사막을 포함하거나, 또는 광학적 현미경, 근접장 주사 현미경, 스펙트로미터(Spectrometer) 등과 같은 근접장 현미경을 포함할 수 있다.

일부 구현 예들에서, 형상화 조건들(imaging conditions) 은 광원(110)이, 예를 들어, 칩 본체의 나노홀들에 또는 나노홀들을 통해, 나노홀들에 의해 부착되는, 포획되는 분산 분석 대상 물질을 포함하는 센서 칩 어셈블리(120)를 통해 지향되는 광(L)을 방출할 때를 포함한다. 광(L)은 입사광(L)의 제1 파장을 포함한다. 센서 칩 어셈블리를 통과한 투과광(LS)은 제1 파장과 다른 제2 파장을 포함한다. 즉, 금속층(124c)을 통과한 입사광(L)의 파장은, 칩 본체의 금속층 표면 위의 굴절률이 변화하도록 센서 칩 어셈블리에 포함된 칩 본체의 나노홀들의 어레이에 의해 대상 물질이 포착될 때, 예를 들어, 굴절률이 증가할 때, 상이한 파장으로 변화, 예를 들어, 적색-변화된다(red-shifts). 칩 본체에 대한 추가 논의는 도 3 내지 도 7을 참조하여 아래에 제공된다.

일부 실시예들에서, 바이오 센서 시스템은 광학 현미경 시스템을 포함할 수 있다. 도 1b는 본 개시의 일부 실시예들에 따른 다른 예시적인 바이오 센서 시스템을 개략적으로 도시하는 도면이다. 광학 현미경(102)은 광원(110), 예를 들어 텅스텐 백색 광원, 및 광원(110)으로부터의 광(L)을 센서 칩 어셈블리(120)의 상부 표면(111)에 결합하기 위한 하나 이상의 렌즈들을 포함하는 현미경 대물렌즈(104)를 포함할 수 있다. 광 신호(LS)는 광섬유(106)에 의해 센서 칩 어셈블리의 후면(113)으로부터 수집될 수 있고 이미저(imafer)(108), 예를 들어 CMOS 이미저 및/또는 분광계에 제공될 수 있다.

도 2를 이제 참조하면, 도 2는 본 개시의 일 실시예에 따른 센서 칩 어셈블리의 사시도이다. 센서 칩 어셈블리는 다양한 물질들, 예를 들어, 플라스틱(예, 폴리아스틱산(PLA), 아크릴로니트릴 부타디엔 스티렌(ABS), 아크릴, 고밀도 폴리에틸렌(HDPE), 폴리카보네이트 등), 수지, 금속, 탄소, 유리 또는 기타 불활성 물질들로 이루어질 수 있다. 센서 칩 어셈블리(120)의 구성요소들은 적층 제조 기술들(additive manufacturing techniques) 및/또는 컴퓨터 수치 제어 머시닝 프로세스들(computer numerically controlled (CNC) machining processes)(예를 들어, CNC 밀링)을 사용하여 제조될 수도 있다. 센서 칩 어셈블리(120)는 베이스(121), 예를 들어, 현미경 슬라이드 또는 다른 지지 베이스를 포함한다. 베이스(121)는 센서 칩 어셈블리(120)를 이용하여 대상 물질에 대한 측정을 수행하기 위해 바이오 센서 시스템(100)에 대해 센서 칩 어셈블리(120)를 정렬하기 위한 정렬 포인트로서 사용될 수 있는 정렬 피처부(alignment feature)(117), 예를 들어 노치 부분을 포함할 수 있다. 하나의 예에서, 정렬 피처부(117)는 현미경 스탠드 또는 바이오 센서 시스템(100)의 다른 유사한 고정 장치 상에 베이스(121)를 정렬하기 위해 사용될 수 있다.

센서 칩 어셈블리(120)는 도 3을 참조하여 후술되는, 고정부재(122) 및 커버(125)를 더 포함한다. 지정 축 A-A가 센서 칩 어셈블리와 관련하여 도 2에 도시된다.

도 3을 이제 참조하면, 도 3은 예를 들어, 도 1 및 도 2에 도시된 바와 같은 본 개시의 일 실시예에 따른 센서 칩 어셈블리의 분해 사시도이다. 센서 칩 어셈블리(120)는 베이스(121), 고정부재(122), 실링부재(123), 칩 본체(124), 및 커버(125)를 포함할 수 있다. 본 명세서에서 센서 칩 어셈블리(120)가 베이스(121), 고정부재(122), 실링부재(123), 칩 본체(124), 및 커버(125)를 포함하는 구성요소들을 포함하는 것으로 기술되지만, 더 많거나 더 적은 구성요소들이 바이오 센서 시스템(100)에서 센서 칩 어셈블리(120)의 기능성을 제한하지 않고 센서 칩 어셈블리(120)에 포함될 수 있다.

베이스(121)는 바이오 센서 시스템(100)에 대해 센서 칩 어셈블리(120)를 정렬하는데, 예를 들어, 광원(110)에 정렬하는데 사용될 수 있는, 베이스(121)의 주변부를 따라 탭 또는 노치와 같은 정렬 피처부(117)를 포함할 수 있다. 일부 구현 예들에서, 정렬 피처부(117)는 인간 또는 로봇 조작자가 칩 본체(124)를 포함하는 센서 칩 어셈블리(120)의 일부에 접촉하지 않도록 저 접촉 방식으로 센서 칩 어셈블리(120)를 핸들링하기 위해 인간 조작자 및/또는 로봇 조작자에 의해 이용될 수 있다.

베이스(121)는 칩 본체(124)가 수용되는 수용부(121a)와, 베이스(121)의 내면(121b)으로부터 수용부(121a)를 향해 돌출되는 지지부(121b), 예를 들어, 베이스(121)의 내면(121b)으로부터 수용부(121a)로 연장되는 립(lip)을 포함할 수 있다. 즉, 칩 본체(124)는 수용부(121a)에 의해 규정된 윈도우에 적어도 부분적으로 유지될 수 있고 지지부(121b)에 의해 수용부(121a) 내에서 적어도 부분적으로 지지될 수 있다. 수용부(121a)은 베이스(121)에서 제거되거나 형성된 윈도우일 수 있다. 일부 구현 예들에서, 도 3에 도시된 바와 같이, 수용부(121a)는 직사각형 형상이다. 수용부(121a)은 대안적으로 다각형, 원형, 타원형 또는 다른 유사한 형상일 수 있다.

지지부(121b)는 칩 본체(124)의 하부 표면과 접촉하여 칩 본체(124)를 지지하는 복수의 돌출부들(121d)을 포함할 수 있어, 칩 본체(124)는 베이스(121) 내에 적어도 부분적으로 유지되며 복수의 돌출부들(121d)에 의해 지지된다. 복수의 돌출부들(121d)은 칩 본체(124)가 베이스(121) 내에 적어도 부분적으로 유지될 때 칩 본체(124)의 에지들을 지지하도록 베이스(121)로부터 형성되거나 머시닝될 수 있다. 일부 구현 예들에서, 복수의 돌출부들(121d)은 예를 들어, 접착제를 사용하여 베이스(121)에 부착될 수 있다.

지지부(121b)의 복수의 돌출부들(121d)은 도 3에 도시된 바와 같이, 수용부(121a)에 의해 규정된 주변부의 일부 둘레에 "립(lip)"을 형성하는 직사각형 형상일 수 있다. 일부 구현 예들에서, 복수의 돌출부들(121d)의 다른 형상들 및 정렬은 지지부(121b)을 형성하기 위해 사용될 수 있다. 예를 들어, 수용부(121a)의 모서리 각각에 중첩된(nested) 삼각형 돌출부들(121d)이 이용될 수 있다. 다른 예에서, 내벽(121c)으로부터 수용부(121a)으로 연장하는 핀들의 세트는 지지부(121b)를 형성할 수 있다.

베이스(121)는 베이스(121)의 상부 표면(127)으로부터 상향 돌출되는 복수의 체결돌기들(121e)을 더 포함할 수 있다. 체결돌기들(121e)은 센서 칩 어셈블리(120)가 어셈블링될 때에, 고정부재(122)에 형성된 제1 체결홀들(122c)의 세트와 실링부재(123)의 제2 체결홀들(123a)의 세트가 체결돌기(121e)에 대해 정렬되어 고정되도록, 베이스(121)의 상부 표면(127) 상에 배치된다. 도 3에 도시된 바와 같이, 4개의 원통형 체결돌기들(121e)이 수용부(121a)에 대해, 예를 들어 수용부(121a)에 의해 규정된 윈도우의 각각의 모서리에 하나씩 배열된다. 더 많거나 더 적은 체결돌기들을 포함하는 다른 구성들이 고려된다. 일부 구현 예들에서, 체결돌기들(121e)은 직사각형, 타원형, 다각형 등인 단면 형상을 포함할 수 있다.

고정부재(122)는 개구(122a)와 복수의 제1 체결홀들(122c)을 포함할 수 있다. 일부 구현 예들에서, 도 3에 도시된 바와 같이, 고정부재(122)는 삽입홀(122d)을 포함한다. 도 3에 도시된 바와 같이, 개구(122a)는 고정부재(122)에 규정된 직사각형 윈도우일 수 있다. 고정부재(122)에 규정된 다른 형상의 윈도우들, 예를 들어 타원형, 다각형, 원형 등이 가능하다. 일부 구현 예들에서, 개구(122a)는 개구(122a)의 형상 및 치수가 수용부(121a)의 형상 및 치수에 의해 규정되는 제2 영역과 대략 동일한 제1 영역을 규정하도록 규정된다.

도 1을 이제 참조하면, 광원(110)으로부터의 광(L)은 센서 칩 어셈블리(120)가 어셈블링될 때 고정부재(122)의 개구(122a)를 통해 베이스(121)의 수용부(121a)에 의해 적어도 부분적으로 유지되는 칩 본체(124)에 입사된다.

도 3를 이제 참조하면, 복수의 제1 체결홀들(122c)은 개구(122a)를 둘러싸는, 예를 들어 CNC 머시닝 공정들을 사용하여 제작, 형성될 수 있다. 복수의 제1 체결홀들(122c)은 고정부재가 센서 칩 어셈블리(120)에 어셈블링될 때, 제1 체결홀들(122c) 중 적어도 하나가 각각의 체결돌기들(121e)를 수용하도록 고정부재(122)에 대해 정렬될 수 있다. 고정부재(122)는 베이스(121)의 상부 표면(127)에 결합되며 여기서 적어도 하나의 제1 체결홀(122c)이 체결돌기(121e)를 수용함으로써 칩 본체가 베이스(121)의 수용부(121a)에 적어도 부분적으로 유지될 때 칩 본체(124)가 고정되게 유지된다. 제1 체결홀들(122c)은 체결돌기들(121e)의 단면 형상 및 치수를 수용하도록 선택된 형상 및 치수, 예를 들어 원형, 직사각형, 타원형, 다각형 등을 가질 수 있다.

삽입홀(122d)은 고정부재(122)의 일부로서 삽입홀(122d)을 포함하기 위해, 예를 들어, 압출, 3차원(3D) 프린팅 등에 의해, 고정부재(122)의 내면들(122b)의 일부를 머시닝하거나, 고정부재(122)를 성형하여 형성할 수 있다. 삽입홀(122d)은 예를 들어 개구(122a)의 내면들(121c) 중 한 내면에서 시작하고 고정부재(122)의 외측 가장자리를 통해 연장되지 않는 노치일 수 있다. 삽입홀(122d)은 커버(125)가 개구(122a) 위에 위치할 때 커버(125)를 고정부재(122)로부터 분리하기 위한 도구 등을 삽입하기 위한 공간을 제공할 수 있다.

일부 구현 예들에서, 커버(125)는 칩 본체(124) 상에 디스펜싱된(dispensed) 대상 물질 상에 직접 안착될 수 있다. 대안적으로 또는 추가적으로, 고정부재는 센서 칩 어셈블리가 어셈블링될 때 커버(125)가 고정부재(122)에 의해 적어도 부분적으로 지지되는 립 또는 유사한 지지부를 포함할 수 있다.

일부 구현 예들에서, 실링부재(123)는 센서 칩 어셈블리(120)가 어셈블링될 때 베이스(121)와 고정부재(122) 사이에 배치되고, 여기서 실링부재(123)는 베이스(121)와 고정부재(122)를 고정하는 기능을 할 수 있다. 실링 부재(123)는 칩 본체(124)에 디스펜싱된 분석 대상 물질의 볼륨(volume)을 유지하고 칩 본체(124)에 디스펜싱된 분석 대상 물질의 볼륨이 칩 본체(124) 외부의 영역들로 누출되는 것을 방지할 수 있다.

실링부재(123)는 복수의 제2 체결홀들(123a)과 개구(123b)를 포함할 수 있다. 제2 체결홀들(123a)은 센서 칩 어셈블리(120)가 어셈블링될 때, 제2 체결홀들(123a) 중 적어도 하나가 체결돌기(121e)를 수용하도록, 실링부재(123)에 대해 배열될 수 있으며, 여기서 제2 체결홀들(123a) 중 적어도 하나는 제1 체결홀(122c)과 정렬된다. 제2 체결홀들(123a)은 실링부재(123)가 베이스(121)에 대해 소정 위치에 정렬될 수 있도록 체결돌기들(121e)에 각각 끼워질 수 있다.

실링부재(123)는 실링을 생성하고 분석 대상 물질들의 누출을 방지하기 위해 실리콘 또는 고무재질을 포함할 수 있다. 실링부재(123)는 불활성 물질, 예를 들어 분석 대상 물질들과 화학적으로 크게 반응하지 않는 물질로 이루어질 수 있다.

일부 구현 예들에서, 실링부재(123)는 고정부재(122)와 일체로 형성될 수 있으며, 예를 들어 압출 또는 3D 프린팅될 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리(120)가 어셈블링될 때 개구(122a)를 통해 노출된 칩 본체(124)의 표면(124a) 일부를 덮도록 커버(125)가 제공될 수 있다. 커버(125)는 광원(110)의 파장에 대해 적어도 임계 투과율을 갖는 재료, 예를 들어, 광원(110)으로부터의 광을 투과할 수 있는 석영 또는 유리 재료로 이루어질 수 있다.

커버(125)는 개구(122a)에 대응하는 영역을 갖도록 제공된다. 일부 구현 예들에서, 센서 칩 어셈블리(120)가 어셈블링되고 적어도 임계 볼륨(threshold volume)의 분석 대상 물질이 칩 본체(124)의 표면(124a)에 디스펜싱될 때, 커버(125)의 하부 표면(125a)은 분석 대상 물질이 칩 본체(124)의 표면(124a)에 균일하게 분포되도록 분석 대상 물질과 접촉한다.

일부 구현 예들에서, 커버(125)는 고정부재(122)에 결합 및 부착될 수 있어서, 고정부재(122)가 베이스(121)에 결합될 때, 커버(125)는 칩 본체(124))를 덮도록 정렬되고 칩 본체(124)의 표면(124a)에 디스펜싱된 적어도 임계 볼륨의 분석 대상 물질은 칩 본체(124) 상에 균일하게 분포될 수 있다.

일부 구현 예들에서, 상술한 센서 칩 어셈블리(120)의 구성요소들 중 베이스(121), 고정부재(122), 실링부재(123), 및 커버(125)는 센서 칩 어셈블리(120)의 필수 부품들이 아니며, 센서 칩 어셈블리(120)는 칩 본체(124)만을 포함할 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리(120)는 칩 본체(124)와 함께, 베이스(121), 고정부재(122), 실링부재(123), 및 커버(125) 중 어느 하나로, 또는 이들 중 둘 이상의 조합으로 구성될 수 있다. 예를 들어, 센서 칩 어셈블리(120)는 베이스(121)와 칩 본체(124)만으로 구성되거나 베이스(121), 고정부재(122) 및 칩 본체(124)만으로 구성될 수 있다.

칩 본체(124)는 기판(124b), 기판(124b) 상에 형성된 금속층(124c), 및 금속층(124c)에 형성된 나노홀들(124d)을 포함할 수 있다. 칩 본체(124)는 필요에 따라 기판(124b)과 금속층(124c) 사이에 다른 금속층(미도시)을 더 포함할 수 있으며, 이 경우 금속층은 다층 구조를 갖는다.

기판(124b)은 광원(110)에 의해 방출된 광의 파장에 대해 실질적으로 투명한 재료, 예를 들어, 투명한 유리 또는 석영을 포함할 수 있다. 또한, 기판(124b)은 센서 칩 어셈블리(120)의 기능 및 특성에 따라 티타늄 산화물(TiO₂), 탄탈륨 산화물(Ta₂O₅), 인듐 주석 산화물(ITO) 또는 알루미늄 산화물(Al₂O₅)과 같은 투명 산화물을 포함할 수 있다.

금속층(124c)은 광원(110)으로부터 칩 본체(124) 상에 입사되는 광을 반사 또는 투과시키거나, 또는 광원(110)으로부터의 입사광의 에너지를 흡수함으로써 표면 플라즈몬 공명 현상이 발생하는 조건들을 발생시키기 위한 금속의 특성에 기초하여 부분적으로 선택될 수 있다. 금속층(124c)의 조성, 금속층(124c)의 두께 등은 각각 표면 플라즈몬 공명 조건들을 변경할 수 있는 변수일 수 있다.

금속층(124c)은 외부 자극에 반응하여 전자를 방출하는 용이성과 재료의 음의 유전 상수, 예를 들어 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 알루미늄(Al) 또는 이들의 합금 중 적어도 하나를 포함하는 조성들에 부분적으로 기초하여 선택될 수 있다. 예를 들어 은(Ag)은 가장 급격한 표면 플라즈몬 공명 피크를 나타낼 수 있지만 변성될 수 있다. 다른 예로 금(Au)은 표면 안정성과 생체 친화도가 우수하고 변성이 낮다는 장점이 있다. 일부 실시예들에서, 금속층(124c)은 금(Au) 또는 금계 합금으로 형성되는 것이 바람직하다.

일부 구현 예들에서, 금속층(124c)은 얇은 산화물 또는 비전도성 층, 예를 들어, 알루미늄 산화물, 하프늄 산화물, 실리콘 질화물을 증착함으로써 형성되는 패시베이션 층을 포함할 수 있다. 일 예에서, Ag를 사용하여 형성된 패시베이션 층은 금속층(124c)의 화학적 안정성을 향상시키기 위해 이용될 수 있다.

일부 구현 예들에서, 금속층(124c)은 예를 들어, 10 nm 내지 300 nm, 바람직하게는 40 ㎚ 내지 200 ㎚의 두께를 가질 수 있다. 일례로, 금속층(124c)의 두께가 10 ㎚ 미만인 경우 약한 표면 플라즈몬 공명 현상이 발생한다. 다른 예로, 금속층(124c)의 두께가 300 ㎚를 초과하면 표면 플라즈몬 공진이 발생하나, 금속층을 수직으로 통과하여 정밀하게 나노홀들을 형성하는데 한계가 있을 수 있다.

일부 구현 예들에서, 크롬(Cr), 티타늄(Ti), 또는 다른 유사한 금속 또는 금속 합금으로 이루어진 제2 금속층(미도시)이 금속층(124c)과 기판(124b) 사이의 결합력(접착력)을 안정적으로 유지하기 위해 금속층(124c)과 기판(124b) 사이에 배치될 수 있다.

나노홀들(124d)은 칩 본체(124)의 상부 표면(124a)으로부터 금속층(124c)을 통해 기판(124b)으로 관통하도록 형성될 수 있다. 나노홀들(124d)은 각각의 나노홀들(124d)의 크기들에 부분적으로 기초하여 선택된 간격들로 금속층(124c) 상에 2차원 행들 및 열들로 배열될 수 있다. 즉, 나노홀들(124d)은 금속층(124c) 상에 격자 형태로 배열될 수 있다. 일부 구현 예들에서, 나노홀들(124d)은 금속층(124c) 상에/내부에 원형, 타원형 또는 다각형 형상으로 형성될 수 있다. 칩 본체(124)의 제조의 세부사항들은 하기 도 7a 내지 도 7e을 참조하여 더 논의된다.

도 4는 도 2에 도시된 A-A' 라인을 따른 단면도이다. 도 2 및 도 3을 참조하여 기술한 바와 같이, 센서 칩 어셈블리(120)는 베이스(121), 칩 본체(124), 실링 부재(123), 고정부재(122) 및 커버(125)를 포함한다. 도 4에 도시된 바와 같이, 칩 본체(124)가 베이스(121)의 수용부(121a) 내에 적어도 부분적으로 수용될 때 칩 본체(124)는 돌기들(121d)에 의해 지지된다. 센서 칩 어셈블리(120)를 어셈블링할 때 실링부재, 고정부재(122) 및 베이스(121)가 체결돌기들(121d)을 이용하여 정렬되도록 체결돌기들(121d)이 베이스(121)로부터 연장하여 실링부재(123)의 제1 체결홀(미도시)과 고정부재(122)의 제2 체결홀(미도시)에 의해 수용된다.

고정부재(122) 내의 개구(122a), 실링부재 내의 개구(123b), 커버(125)의 하부 표면(125a), 및 칩 본체(124)의 상부 표면(124a)은 분석을 위해 적어도 임계 볼륨의 디스펜싱된 대상 물질을 수용할 수 있는 볼륨(131)을 규정한다. 칩 본체(124)의 표면(124a) 상에 대상 물질을 디스펜싱할 수 있고 커버(125)가 디스펜싱된 대상 물질 위에 배치되어 디스펜싱된 대상 물질과 접촉한다.

일부 구현 예들에서, 대상 물질은 커버(125)가 고정부재(122)의 개구(122a)에 대해 정렬되는 동안 삽입홀(122d)을 통해 칩 본체(124)의 표면(124a) 상에 디스펜싱될 수 있다.

도 3을 참조하여 기술된 바와 같이, 고정부재(122)에 형성된 삽입홀(122d)은 센서 칩 어셈블리(120)에 대해 커버(125)를 조작, 예를 들어, 배치 또는 제거하기 위한 도구를 수용할 수 있다.

도 1을 참조하여 기술된 바와 같이, 광원(110)으로부터의 광(L)은 센서 어셈블리의 상부 표면, 예를 들어, 커버(125)의 표면(125b)에서 센서 어셈블리(120)에 입사되도록 제공될 수 있다. 광 신호(LS)는 센서 칩 어셈블리(120)의 후면(113)으로부터 방출될 수 있고 수광부(130)에 의해 수용된다.

도 5는 칩 본체의 부분 단면을 도시하는 도면이다. 칩 본체(124)는 도 1 내지 도 4를 참조하여 기술한 바와 같이, 기판(124b) 및 기판(124b)의 표면에 형성된 금속층(124c)을 포함한다. 칩 본체(124)는 주기적으로 이격된 나노홀들(124d)의 어레이를 더 포함하고, 여기서 나노홀(124d) 각각은 금속층(124c)의 상부 표면(124a)으로부터 기판(124b)의 표면으로 연장될 수 있다. 일부 구현 예들에서, 나노홀 직경 크기는 30 ㎚ 내지 500 ㎚ 범위일 수 있고, 주기성(periodicity)(즉, 인접 나노홀들 사이의 간격)은 300 ㎚ 내지 2000 ㎚로 다양하다. 나노홀들은 직사각형 또는 육각형 어레이들로 배열될 수 있다. 나노홀 직경 크기들과 주기성은 칩 본체 전체에 걸쳐 균일하거나 칩 본체 전체에 걸쳐 다를 수 있다. 예를 들어, 칩 본체는 각각이 상이한 나노홀 직경 크기들 및/또는 상이한 주기성들을 갖는 복수의 어레이들을 포함할 수 있다. 칩 본체(124)의 제조에 대한 추가 세부사항들은 도 7a 내지 도 7e를 참조하여 기술된다.

도 6a는 본 개시의 실시예에 따른 센서 칩 어셈블리의 광 투과도를 도시하는 예시적인 플롯이다. 도 6a는 상이한 기판 재료들, 예를 들어 유리 및 석영을 통한 광(L)의 투과도의 플롯을 도시한다. 도시된 바와 같이, 석영 또는 유리 재질로 이루어진 기판(124b)을 포함하는 센서 칩 어셈블리(120)를 통과하는 광(Ls)의 파장의 광 투과도(T)는 600 ㎚ 내지 900 ㎚의 구간에서 90 ％ 내지 95 ％의 범위이다. 또한, 석영 또는 유리 재료로 이루어진 기판(124b)을 포함하는 칩 바디를 포함하는 센서 칩 어셈블리(120)의 광 투과도는 다른 칩 본체 재료에 비해 높을 수 있다, 예를 들어, 실리콘으로 이루어진 기판 상에 형성된 저 응력 질화물(LSN) 층을 갖는 칩 바디는 600 ㎚ 내지 900 ㎚ 범위의 파장에서 75 ％ 내지 85 ％의 광 투과도를 가질 수 있다.

상술한 바와 같이, 광 투과도가 높을 때에 센서 칩 어셈블리(120)의 민감도가 향상되어 대상 물질들, 예를 들어 저 분자량 또는 소량의 대상 물질들의 검출성을 증가시킬 수 있다.

도 6b 내지 도 6d는 본 개시의 일부 실시예들에 따른 나노홀 센서 어셈블리를 이용하는 다양한 용액들의 측정된 특성의 예시적인 플롯을 도시한다. 에탄올(EtOH), 공기, 이소프로필 알코올(IPA), 및 글리세롤/물 혼합물을 포함한 용액이 센서 표면(예를 들어, 칩 본체(324)의 표면)의 굴절률을 가변시키고 예를 들어, 수광부(130)를 사용하여 광 투과 신호 변화들을 측정하기 위해 센서 어셈블리(예를 들어, 하기 도 10 내지 도 11을 참조하여 기술되는 센서 칩 어셈블리(320))를 이용하여 측정되었다. 도 6b 내지 도 6d에 제시된 바와 같은 결과 측정값들은 본 개시의 실시예들에 따른 센서 어셈블리들을 이용하는 복수의 샘플들 간의 측정값들의 개선된 견고성 및 재현성을 나타내는, 측정값들 간의 작은 변화와 우수한 선형 응답을 갖고 표면 굴절률의 변화시 나노홀들을 통한 투과광의 스펙트럼 변화들(spectral shifts)을 도시한다. 도 6b는 본 개시의 일부 실시예들에 따른 다양한 용액들에 대한 나노홀 센서 칩 어셈블리의 정규화된 광 투과도들(normalized light transmittances)의 4개의 독립적인 측정값들을 도시하는 예시적인 플롯이다.

도 6c는 본 개시의 일부 실시예들에 따른 센서 어셈블리를 이용하여 다양한 대상 물질들에 대해 측정된 나노홀들을 통해 투과된 광의 피크 파장을 도시하는 예시적인 플롯이다.

도 6d는 본 개시의 일부 실시예들에 따른 센서 어셈블리에 대한 굴절률 대 나노홀들을 통해 투과된 광의 측정된 스펙트럼 변화를 도시하는 예시적인 플롯이다.

센서 칩의 예시적인 제조 방법

도 7a 내지 도 7e는 칩 본체(124)의 금속층(124c) 내에 나노홀들(124d)을 제작하기 위한, 본 개시의 일 실시예에 따른 칩 본체의 제조 방법을 도시하는 도면이다. 도 7a를 참조하면, 센서 칩 어셈블리(120)의 구성요소로 포함될 칩 본체(124)의 제조 방법은 표면이 깨끗하게 세정된 기판(124b)을 준비하는 공정을 포함한다. 기판(124b)의 표면을 세정하는 것은 기판(124b)의 재료에 부분적으로 종속할 수 있다.

일부 구현 예들에서, 기판(124b)의 표면을 세정하는 것은 예를 들어, 아세톤, 메탄올, 및 이소프로필 알코올을 사용한 순차적 세정, 피라냐 세정, 예를 들어 황산과 과산화수소의 혼합물, 플라즈마 O2 애싱, 또는 이들의 조합을 포함할 수 있다.

도 7b를 참조하면, 칩 본체(124)의 제조 방법은 기판(124b)의 표면 상에 금속층(124c)을 형성하는 공정을 더 포함한다. 일 예에서, 금속층(124c)은 기판(124b)의 일면 상에 금(Au)으로 이루어진다. 금속층(124c)을 형성하는 것은 기판(124b)의 일면에 금속층(124c)을 형성하기 위해 예를 들어 전자빔 증착, 화학 기상 증착(chemical vapor deposition; CVD), 스퍼터링 등과 같은 다양한 제조 기술들을 이용하여 수행될 수 있다. 금속층(124c)은 예를 들어 10 내지 300 나노미터 범위의 두께를 가질 수 있다.

일부 구현 예들에서, 금속층(124c)과 상이한 재료로 이루어진 제2 금속층(133)(도 7b에서 선택적 점선으로 도시됨)이 기판(124b)의 일면과 금속층 사이에 결합력을 향상시키기 위해 기판(124b)의 일면과 금속층(124c) 먼저 형성될 수 있다. 제2 금속층을 형성하는 것은 전자빔 증착, CVD, 스퍼터링 등과 같은 다양한 제조 기술들을 이용하여 수행될 수 있다. 제2 금속층은 예를 들어 1 내지 10 나노미터 범위의 두께를 가질 수 있다.

일부 구현 예들에서, 패시베이션 층(135)(도 7b에서 선택적 점선 층(135)으로 도시됨), 예를 들어 SiO2, HfO2, Al2O3 등은 금속층의 상부 표면 상에 형성될 수 있다. 패시베이션 층은 예를 들어 전자빔 리소그래피, 화학 기상 증착, 스퍼터링, 또는 원자층 증착을 포함하는 방법을 사용하여, 그리고 선택 가능하게 산화 공정과 조합하여 형성될 수 있다. 패시베이션 층은 예를 들어 1 내지 50 나노미터 범위의 두께를 가질 수 있다.

도 7c를 참조하면, 칩 본체(124)의 제조 방법은 기판(124b)의 표면 상에 금속층(124c)을 형성한 후 포토리소그래피 프로세스를 통해 금속층(124c) 상에 포토레지스트(PR) 패턴을 형성하는 공정을 더 포함한다. 금속층(124c) 상에 포토레지스트(PR) 패턴을 형성하는 공정은 i) 스핀 코팅 등을 이용하여 금속층(124c)의 표면 상에 포토레지스트(PR)의 층을 증착하는 단계, ii) 포토레지스트(PR)을 선택적으로 경화시키기 위해 예를 들어 전자빔 리소그래피 또는 광학 리소그래피(예를 들어, 깊은 UV 또는 극자외선 리소그래피)를 사용하여 포토레지스트(PR)의 증착된 층에 패턴을 포함하는 마스크를 도포하는 단계, 및 iii) 포토레지스트(PR)을 현상하는 단계를 포함할 수 있다. 포토레지스트(PR)에 사용되는 재료, 예를 들어, 포지티브 레지스트 또는 네거티브 레지스트 재료에 따라, 마스크를 통해 UV에 노출된 영역들은 포토레지스트(PR)가 포토레지스트 현상액으로 처리될 때 제거되거나 남아 있을 수 있다. RIE(Rapid Ion Etching)는 포토레지스트(PR)의 현상 후에 금속층(124c) 상의 임의의 잔류물을 제거하기 위해 사용될 수 있다.

도 7d 내지 도 7e를 참조하면, 칩 본체(124)의 제조 방법은 도 7d에 도시된 바와 같이, 예를 들어, 포토레지스트(PR)를 통해 금속층(124c)을 식각하고, 도 7e에 도시된 바와 같이, 금속층(124c) 상에 포토레지스트 패턴을 형성한 후, 잔류 포토레지스트(PR)를 제거하는, 예를 들어 포토레지스트-스트리핑(stripping)하는 공정을 더 포함한다.

일부 구현 예들에서, 센서 칩 어셈블리(120)의 제조 방법은 베이스(121)에 수용되도록 전술한 공정을 통해 형성된 칩 본체(124)를 배치한 다음, 고정부재(122)를 이용하여 베이스(121)에 수용된 칩 본체(124)를 베이스(121)에 결합 및 고정하는 공정을 더 포함할 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리(120)의 제조 방법은 베이스(121)와 고정부재(122) 사이에 실링부재(123)를 배치한 다음, 커버(125)로 센서 칩 어셈블리(120)를 덮는 공정을 더 포함할 수 있다. .

예시적인 센서 칩 어셈블리

도 8은 본 개시의 다른 실시예에 따른 센서 칩 어셈블리의 사시도이다. 센서 칩 어셈블리(220)는 도 1 내지 도 6 및 도 7a 내지 도 7e를 참조하여 위에서 논의된 바와 같이, 칩 본체(124), 예를 들어 베이스(121)를 유지하기 위한 하우징(221)을 포함한다. 도 8에 도시된 바와 같이, 하우징(221)은 수용부(221a), 개구(221b), 결합돌기들(221c) 및 하단부(221d)를 포함한다. 어셈블링됨에 따라, 센서 칩 어셈블리(220)는 환경, 예를 들어 인간 작업자와 칩 본체(124)의 표면 상에 디스펜싱된 대상 물질 사이의 저 접촉(low-contact)을 유지하면서 분석을 위해 대상 물질을 처리하는 데 사용될 수 있다. 일부 실시예들에서, 센서 칩 어셈블리(220)는 예를 들어, 센서 칩 어셈블리가 어셈블링될 때 칩 본체(124)를 덮는 커버(125)와 유사한 커버를 포함할 수 있다.

도 9는 도 8에 도시된 바와 같은, 본 개시의 다른 실시예에 따른 센서 칩 어셈블리의 분해 사시도이다. 도 9를 참조하면, 센서 칩(220)은 하우징(221), 고정부재(222) 및 칩 본체(124)를 포함할 수 있다. 하우징(221)은 센서 칩 어셈블리(220)가 어셈블링될 때 칩 본체(124)의 적어도 일부를 수용하기 위한 수용부(221a) 및 개구(221b)를 포함할 수 있다. 수용부(221a)는 하우징(221)의 내부에, 예를 들어, 압출, 머시닝, 3D 프린팅 등에 의해 형성될 수 있다. 개구(221b)는 센서 칩 어셈블리(220)가 어셈블링될 때 칩 본체(124)가 개구(221b)를 통해 광원(110)으로부터의 광에 노출될 수 있도록 칩 본체(124)에 대해 배열될 수 있다. 즉, 광원(110)으로부터 방출된 광은 개구(221b)를 통해 수용부(221a)에 수용된 칩 본체(124)의 표면으로 입사될 수 있다.

일부 구현 예들에서, 하우징(221)은 하우징(221)의 상부 표면으로부터 돌출된 결합돌기들(221c)를 갖는다. 결합돌기들(221c)은 다른 센서 칩(220)의 하우징(221)의 하단부(221d)에 결합될 수 있어, 제1 센서 칩 어셈블리(220)의 결합돌기들(221c)은 제1 센서 칩 어셈블리 및 제2 센서 칩 어셈블리(220)가 수직으로 적층될 때 제2 센서 칩 어셈블리(220)의 하단부(221d)과 중첩된다.

일부 구현 예들에서, 복수의 센서 칩 어셈블리들(220)은 저장 또는 운송을 위해 수직으로 적층될 수 있다. 센서 칩 어셈블리들(220)의 결합 돌기들(221c) 및 하단부들(221d)은 적층 구조의 안정성을 초래하도록 센서 칩 어셈블리들(220)의 하우징(221)에 대해 각각 포지셔닝될 수 있다. 일부 구현 예들에서, 센서 칩 어셈블리(220) 내에 저장된 칩 본체(124)는 복수의 센서 칩 어셈블리들(220)의 적층이 환경으로부터 격리되도록, 예를 들어, 제2 센서 칩 어셈블리(220)의 상부에 적층된 제1 센서 칩 어셈블리(220)의 구성요소들이 제2 센서 칩 어셈블리(220)에 유지된 칩 본체(124)와 접촉하지 않도록 하우징(221)에 대해 리세스된다. 따라서, 센서 칩들(220)은 적층된 상태로 안정적으로 보관 및 운반될 수 있다.

고정부재(222)는 센서 칩 어셈블리(220)가 어셈블링될 때 칩 본체(124)의 적어도 일부를 지지하는 지지부들(222a) 및 고정부재(222)를 하우징(221)에 결합하는 결합부들(222b)을 포함할 수 있다. 즉, 지지부들(222a)은 칩 본체(124)가 수용부(221a) 내에 있을 때 칩 본체의 일부를 지지하고, 결합부들(222b)은 하우징(221)에 결합된다.

지지부들(222a)은 고정부재(222)의 내면들(222c)과 함께 형성될 수 있으며, 센서 칩 어셈블리(220)가 어셈블링될 때에 칩 본체(124)의 적어도 일부, 예를 들어 칩 본체(124)의 외부 주변부를 지지하기 위해 예를 들어 압출, 머시닝, 3D 프린팅 등으로 형성될 수 있다.

결합부들(222b)은 하우징(221)에 고정부재(222)를 결합 및 부착하기 위한 부분들일 수 있고, 예를 들어 나사 체결 등을 위한 관통홀들 등일 수 있다. 결합부들(222b)은 관통홀들에 한정되지 않으며, 다른 체결 구조들, 예를 들어, 홈들에 끼워질 수 있는 돌출부들, 돌출부들을 수용할 수 있는 홈들, 클립들, 압력 기반 패스너들, 접착제 기반 패스너들, 후크-앤-루프 패스너들 등으로서 제공될 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리(220)는 테스트 시스템, 예를 들어 바이오 센서 시스템(100)에 대해 센서 칩 어셈블리(220)를 정렬하기 위한 하나 이상의 정렬 피처부들(224)을 더 포함할 수 있다. 정렬 피처부들(224)은, 예를 들어, 테스트 시스템에 대해 센서 칩 어셈블리(220)를 정렬하기 위한 노치들, 탭들, 해시 마크들, 또는 다른 물리적 등록 마크들을 포함할 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리(220)는 핸들링 피처부들(handling features)(226)을 더 포함할 수 있다. 핸들링 피처들(226)은 사용자 및/또는 자동화 시스템, 예를 들어, 로봇 조작기에 의한 핸들링이 용이하고 오염을 감소시키기 위해, 센서 칩 어셈블리(220)의 구성요소들 중 하나 이상, 예를 들어 하우징(221)에 형성된 물리적 피처들을 포함할 수 있다. 일 예에서, 도 9에 도시된 바와 같이, 핸들링 피처부(226)는 센서 칩 어셈블리(220)에 촉각 그립을 제공하기 위해 하우징(221)의 외부 표면들 상에 형성된 릿지들일 수 있다.

도 10은 본 개시의 다른 실시예에 따른 센서 칩 어셈블리의 사시도이다. 센서 칩 어셈블리(320)는 플라스틱(예를 들어 폴리아스틱산(PLA), 아크릴로니트릴 부타디엔 스티렌(ABS), 아크릴, 고밀도 폴리에틸렌(HDPE), 폴리카보네이트 등), 수지, 금속, 탄소, 유리, 또는 다른 불활성 물질들로 이루어질 수 있다. 센서 칩 어셈블리(320)의 구성요소들은 적층 제조 기술들 및/또는 컴퓨터 수치 제어(CNC) 머시닝 프로세스들(예를 들어, CNC 밀링)을 사용하여 제조될 수 있다. 센서 칩 어셈블리(320)는 베이스(321), 예를 들어 현미경 슬라이드 또는 다른 지지 베이스(예를 들어, 플라스틱 재료로 머시닝됨)를 포함한다. 베이스(321)는 센서 칩 어셈블리(320)를 이용하여 칩 본체(324) 상에 배치된 대상 물질의 볼륨에 대한 측정을 수행하기 위해 바이오 센서 시스템(100)에 대해 센서 칩 어셈블리(320)를 정렬하기 위한 정렬 포인트로서 사용될 수 있는 정렬 피처부(317), 예를 들어 노치 부분을 포함할 수 있다. 일 예에서, 정렬 피처부(317)는 현미경 스탠드 또는 바이오 센서 시스템(100)의 다른 유사한 고정 장치상에 베이스(321)를 정렬하기 위해 사용될 수 있다.

센서 칩 어셈블리(320)는 도 11을 참조하여 하기 더 상세히 기술되는, 고정부재(322)를 더 포함한다. 고정부재(322)는 베이스(321)의 일부로서 머시닝 및/또는 제작될 수 있는 체결돌기들(321e)의 세트, 예를 들어 기둥들(pillars)에 의해 베이스(321)에 부착될 수 있으며, 여기서 고정부재(322)는 고정부재(322)가 베이스(321)에 부착될 때 체결돌기들(321e)을 수용하도록 구성된 하나 이상의 제1 체결홀들(322c)을 포함한다.

도 11을 이제 참조하면, 도 11은 도 10에 도시된 바와 같은 본 개시의 일 실시예에 따른 센서 칩 어셈블리의 분해 사시도이다. 센서 칩 어셈블리(320)는 베이스(321), 고정부재(322), 실링부재(323), 및 칩 본체(324)를 포함할 수 있다. 본 명세서에서 센서 칩 어셈블리(320)가 베이스(321), 고정부재(322), 실링부재(323), 및 칩 본체(324)를 포함하는 구성요소들을 포함하는 것으로 기술되지만, 더 많거나 더 적은 구성요소들이 바이오 센서 시스템(100)에서 센서 칩 어셈블리(320)의 기능성을 제한하지 않고 센서 칩 어셈블리(320)에 포함될 수 있다(예를 들어, 도 2 및 도 3을 참조하여 기술된 커버(125)와 유사한 커버를 추가적으로 포함할 수도 있다).

베이스(321)는 센서 칩 어셈블리(320)를 바이오 센서 시스템(100)에 대해 정렬하는 데, 예를 들어 광원(110)에 대해 정렬하는데 사용될 수 있는, 예를 들어, 베이스(321)의 주변부를 따라 탭 또는 노치와 같은 정렬 피처부(317)를 포함할 수 있다. 일부 구현 예들에서, 정렬 피처부(317)는 인간 또는 로봇 조작자가 칩 본체(324)를 포함하는 센서 칩 어셈블리(320)의 일부에 접촉하지 않도록 저 접촉 방식으로 센서 칩 어셈블리(320)를 핸들링하기 위해 인간 조작자 및/또는 로봇 조작자에 의해 이용될 수 있다.

베이스(321)는 칩 본체(324)가 수용되는 수용부(321a) 및 베이스(321)의 내면(321c)으로부터 수용부(321a)을 향해 돌출하는 지지부(321b), 예를 들어 베이스(321)의 하나 이상의 내면들(321c)으로부터 수용부(321a)로 연장되는 립(lip)을 포함할 수 있다. 즉, 칩 본체(324)는 수용부(321a)에 의해 규정된 윈도우에 적어도 부분적으로 유지될 수 있고 지지부(321b)에 의해 수용부(321a) 내에서 적어도 부분적으로 지지될 수 있다. 수용부(321a)는 베이스(321)에서 제거되거나 형성된 윈도우일 수 있다. 일부 구현 예들에서, 도 3에 도시된 바와 같이, 수용부(321a)는 직사각형 형상이다. 수용부(321a)는 대안적으로 다각형, 원형, 타원형 또는 다른 유사한 형상일 수 있다.

일부 구현 예들에서, 수용부(321a)는 수용부(321a)가 베이스(321)의 두께(326)에 걸쳐 있도록 베이스(321)에 있는 윈도우이다. 즉, 수용부(321a)는, 예를 들어, 플라스틱(예를 들어, 테플론) 또는 광 신호(LS)의 파장에 대해 투과도가 낮은 다른 재료로 이루어진 베이스(321)를 위해, 베이스(321)로부터 완전한 절개부이다. 일부 구현 예들에서, 수용부(321a)는 예를 들어 유리, 석영, 또는 광 신호(LS)의 파장에 대한 임계 투과도를 갖는 다른 물질로 이루어진 베이스(321)를 위해, 수용부(321a)가 베이스(321)의 전체 두께(326)보다 작게 걸치도록 베이스(321)로부터 부분 절개부이다.

지지부(321b)은 칩 본체(324)가 베이스 내에 적어도 부분적으로 유지되는 한편 복수의 돌출부들(321d)에 의해 지지되도록 칩 본체(324)의 하부 표면과 접촉하여 칩 본체(324)를 지지하는 복수의 돌출부들(321d)을 포함할 수 있다. 복수의 돌출부들(321d)은 칩 본체(324)가 베이스(321) 내에 적어도 부분적으로 유지될 때 칩 본체(324)의 에지들을 지지하기 위해 베이스(321)로부터 형성되거나 머시닝될 수 있다. 일부 구현 예들에서, 복수의 돌출부들(321d)은 예를 들어, 접착제를 사용하여 베이스(321)에 부착될 수 있다.

도 11에 도시된 바와 같이, 지지부(321b)의 복수의 돌출부들(321d)은 수용부(321a)에 의해 규정된 주변부의 일부 둘레에 "립"을 형성하는 형상이 직사각형일 수 있다. 일부 구현 예들에서, 복수의 돌출부들(321d)의 다른 형상 및 배열이 지지부(321b)을 형성하기 위해 사용될 수 있다. 예를 들어, 수용부(321a)의 모서리 각각에 중첩된 삼각형 돌출부들(321d)이 이용될 수 있다. 다른 예에서, 내면(321c)으로부터 수용부(321a)로 연장하는 핀들의 세트는 지지부(321b)을 형성할 수 있다.

베이스(321)는 베이스(321)의 상부 표면(327)으로부터 상향 돌출하는 복수의 체결돌기들(321e)을 더 포함할 수 있다. 체결돌기들(321e)은 센서 칩 어셈블리(320)가 어셈블링될 때에, 고정부재(322)에 형성된 제1 체결홀들(322c)의 세트와 실링부재(323)의 제2 체결홀들(323a)의 세트가 체결돌기들(321e)에 대해 정렬되어 고정되도록, 베이스(321)의 상부 표면(327) 상에 배치된다. 도 11에 도시된 바와 같이, 4개의 원통형 체결돌기들(321e)이 수용부(321a)에 대해, 예를 들어 수용부(321a)에 의해 규정된 윈도우의 각각의 모서리에 하나씩 배열된다. 더 많거나 더 적은 체결돌기들을 포함하는 다른 구성들이 고려된다. 일부 구현 예들에서, 체결돌기들(321e)은 직사각형, 타원형, 다각형 등인 단면 형상을 포함할 수 있다.

고정부재(322)는 개구(322a) 및 복수의 제1 체결홀들(322c)을 포함할 수 있다. 일부 구현 예들에서, 도 11에 도시된 바와 같이, 고정부재(322)는 센서 칩 어셈블리(320)가 어셈블링될 때 베이스(321)에 대한 고정부재(322)의 특정한(선호되는) 배향을 지정하기 위해 이용될 수 있는 정렬 피처부(325)를 포함한다. 도 11에 도시된 바와 같이, 개구(322a)는 고정부재(322)에 형성된 직사각형 윈도우일 수 있다. 고정부재(322)에 규정된 다른 형상의 윈도우들, 예를 들어 타원형, 다각형, 원형 등이 가능하다. 일부 구현 예들에서, 개구(322a)는 개구(322a)의 형상 및 치수가 수용부(321a)의 형상 및 치수에 의해 규정되는 제2 영역과 대략 동일한 제1 영역을 규정하도록 규정된다.

복수의 제1 체결홀들(322c)은 개구(322a)를 둘러싸면서 형성될 수 있고, 예를 들어 CNC 머시닝 프로세스들을 사용하여 제작될 수 있다. 복수의 제1 체결홀들(322c)은 고정부재가 센서 칩 어셈블리(320)에 어셈블링될 때, 제1 체결홀들(322c) 중 적어도 하나가 각각의 체결돌기들(321e)를 수용하도록 고정부재(322)에 대해 배열될 수 있다. 고정부재(322)는 베이스(321)의 상부 표면(327)에 결합되고, 여기서 적어도도 하나의 제1 체결홀(322c)이 체결돌기(321e)를 수용함으로써 칩 본체가 베이스(321)의 수용부(321a)에 적어도 부분적으로 유지될 때 칩 본체(324)가 고정되게 유지된다. 제1 체결홀들(322c)은 체결돌기들(321e)의 단면 형상 및 치수를 수용하도록 선택된 형상 및 치수, 예를 들어 원형, 직사각형, 타원형, 다각형 등을 가질 수 있다.

일부 구현 예들에서, 실링부재(323)는 센서 칩 어셈블리(120)가 어셈블링될 때 베이스(321)와 고정부재(322) 사이에 배치되고, 여기서 실링부재(323)는 베이스(321)와 고정부재 사이에 실링(sealing)을 제공하는 기능을 할 수 있다. 실링 부재(323)는 칩 본체(324) 상에 디스펜싱된 분석 대상 물질들의 볼륨을 유지하고 칩 본체(324) 상에 디스펜싱된 분석 대상 물질들의 볼륨이 칩 본체(324) 외부로 누출되는 것을 방지할 수 있다.

실링부재(323)는 복수의 제2 체결홀들(323a), 개구(323b), 및 정렬 피처부(323c)를 포함할 수 있다. 제2 체결홀들(323a)은 센서 칩 어셈블리(320)가 어셈블링될 때, 제2 체결홀들(323a) 중 적어도 하나가 체결돌기(321e)를 수용하도록 실링부재(323)에 대해 정렬될 수 있으며, 여기서 제2 체결홀들(323a) 중 적어도 하나는 제1 체결홀들(322c)과 정렬된다. 제2 체결홀들(323a)은 각각 체결돌기들(321e)에 끼워질 수 있어, 실링부재(323)가 베이스(321)에 대해 미리 결정된 위치에 정렬될 수 있다. 정렬 피처부들(323c)은 베이스(321) 및 고정부재(322)에 대해 실링 부재의 특정한 배향을 나타낼 수 있어, 센서 어셈블리를 어셈블링하는 사용자가 센서 어셈블리의 구성요소들의 선호하는 방향을 더 쉽게 인식할 수 있다.

실링 부재(323)는 실링을 생성하고 분석 대상 물질의 누출을 방지하기 위해 실리콘 또는 고무 재료를 포함할 수 있다. 실링부재(323)는 불활성 물질, 예를 들어 분석 대상 물질과 화학적으로 크게 반응하지 않는 물질로 이루어질 수 있다. 일부 구현 예들에서, 실링부재(323)는 고정부재(322)와 일체로 형성될 수 있으며, 예를 들어 압출되거나 3D 프린팅될 수 있다.

일부 구현 예들에서, 상술한 센서 칩 어셈블리(320)의 구성요소들 중 베이스(321), 고정부재(322), 및 실링부재(323)는 센서 칩 어셈블리(320)의 필수 부품들이 아니며, 센서 칩 어셈블리(320)는 칩 본체(324)만 포함할 수 있다.

일부 구현 예들에서, 센서 칩 어셈블리(320)는 칩 본체(324)와 함께 베이스(321), 고정부재(322), 및 실링부재(323) 중 어느 하나로 구성되거나, 이들 중 둘 이상의 조합으로 구성될 수 있다. 예를 들어, 센서 칩 어셈블리(320)는 베이스(321)와 칩 본체(324)만으로 구성되거나 베이스(321), 고정부재(322) 및 칩 본체(324)만으로 구성될 수 있다.

도 2 내지 도 3을 참조하여 기술된 칩 본체(124)의 설명과 유사하게, 칩 본체(324)는 도 2 내지 도 3 및 도 7a 내지 도 7e를 참조하여 기술된 바와 같이, 기판, 하나 이상의 금속층, 및 하나 이상의 금속층 내에 형성된 복수의 나노홀들을 포함하도록 제조될 수 있다.

본 개시의 예시적인 실시예들이 상기 도시되고 설명되었지만, 본 개시는 특정한 예시적인 실시예들에 제한되지 않고 청구범위에 기재된 본 개시의 범위를 벗어나지 않고 당업자에 의해 다양한 방식으로 수정될 수 있으며, 수정된 예들은 본 개시의 범위의 사상으로부터 독립적으로 해석되어서는 아니된다.

다양한 실시예들이 첨부된 도면을 참조하여 이하에서 상세하게 설명된다. 본 명세서에서 기술된 실시예들은 다양한 방식으로 변경될 수 있다. 특정 실시예들이 도면들에 도시될 수 있고 이하의 상세한 설명에서 상세히 설명될 수 있다. 다만, 첨부된 도면에 개시된 구체적인 실시예들은 다양한 실시예들에 대한 이해를 돕기 위한 것일 뿐이다. 따라서, 본 개시의 사상은 첨부된 도면들에 개시된 특정한 실시예들에 제한되지 않고, 개시의 범위 및 사상에 포함된 모든 균등물 또는 대체물을 포함하는 것으로 해석되어야 한다.

일 구성요소가 다른 구성요소 "상(on)"에 형성되는 것으로 설명될 때, 그것은 일 구성요소와 다른 구성요소 사이에 다른 구성요소가 존재한다는 것을 배제하지 않는다. 즉, 일 구성요소는 다른 구성요소와 직접 접촉하여 형성되거나, 일 구성요소와 다른 구성요소 사이에 다른 구성요소가 배치될 수 있다.

'제1', '제2' 등과 같은 서수를 포함하는 용어들은 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 상기 용어들에 제한되는 것으로 해석되어서는 아니된다. 용어들은 한 구성요소를 다른 구성요소와 구별하는데만 사용된다.

본 명세서에서 사용된 "포함하는" 또는 "갖는"이라는 용어들은 언급된 특징들, 단계들, 동작들, 구성요소들, 부품들 또는 이들의 조합의 존재를 명시하지만 하나 이상의 다른 특징들, 단계들, 동작들, 구성요소들, 부품들 또는 이들의 조합의 존재 또는 추가를 배제하지 않는다는 것을 이해해야 한다. 일 요소가 다른 요소에 "연결된" 또는 "결합된" 것으로 언급될 때, 그것이 다른 요소에 직접 연결되거나 다른 요소에 직접 결합되거나 다른 요소에 연결되거나 또는 사이에 개재되는 다른 요소를 갖으며 다른 요소에 연결되거나 다른 요소에 결합될 수 있음을 이해해야 한다. 반면에, 일 요소가 다른 요소에 "직접 연결된" 또는 "직접 결합된" 것으로 언급될 때, 사이에 개재되는 다른 요소없이 일 요소가 다른 요소에 연결되거나 결합될 수 있음을 이해해야 한다.

한편, 본 명세서에서 사용되는 "모듈(module)" 또는 "유닛 또는 부(unit)"는 적어도 하나의 기능 또는 동작을 수행한다. 또한 "모듈" 또는 "유닛 또는 부"는 하드웨어, 소프트웨어 또는 하드웨어와 소프트웨어의 조합에 의해 기능들 또는 동작들을 수행할 수 있다. 또한, 특정 하드웨어에 의해 실행되어야 하거나 적어도 하나의 프로세서들에 의해 실행되는 "모듈" 또는 "유닛 또는 부"를 제외한 복수의 "모듈" 또는 복수의 "유닛들 또는 부들"은 적어도 하나의 모듈로 통합될 수 있다. 단수형은 문맥상 명백하게 달리 지시하지 않는 한 복수형을 포함하도록 의도된다.

또한, 본 개시를 기술함에 있어 관련된 공지 기능들 또는 구성요소들에 대한 구체적인 설명이 본 개시의 주제들을 불명확하게 한다고 판단되는 경우에는 그 상세한 설명을 단축하거나 또는 생략하기로 한다.

이 명세서는 많은 특정한 구현 세부사항들을 포함하지만, 이것들은 임의의 특징들 또는 청구될 수 있는 것의 범위를 제한으로 해석되어서는 아니되며, 오히려 특정 실시예들에 특정한 특징들의 기술들로서 해석되어야 한다. 별도의 실시예들의 맥락에서 본 명세서에 설명된 특정한 특징들은 단일 실시예에서 조합하여 구현될 수도 있다. 역으로, 단일 실시예의 맥락에서 기술된 다양한 특징들은 또한 개별적으로 또는 임의의 적절한 하위 조합으로 다수의 실시예들에서 구현될 수 있다. 더욱이, 특징들이 특정 조합들로 작용하는 것으로 상기 설명될 수 있고 심지어 초기에 그 자체로 청구될 수도 있지만, 청구된 조합으로부터 하나 이상의 특징들이 일부 경우에 조합에서 배제될 수 있고 청구된 조합은 하위 조합 또는 하위 조합의 변형에 관한 것일 수 있다.

유사하게, 동작들이 도면들에서 특정 순서로 도시되어 있지만, 이는 그러한 동작들이 도시된 특정 순서로 또는 순차적인 순서로 수행되어야 하거나, 또는 원하는 결과들을 달성하기 위해 도시된 모든 작업의 수행을 요구하는 것으로 이해되어서는 아니된다. 특정 상황에서는 멀티태스킹과 병행 처리가 유리할 수 있다. 더욱이, 상술한 실시예들에서 다양한 시스템 구성요소들의 분리는 모든 실시예들에서 그러한 분리를 요구하는 것으로 이해되어서는 아니되며, 기술된 프로그램 구성요소들 및 시스템들은 일반적으로 단일 소프트웨어 제품으로 함께 통합되거나 다수의 소프트웨어 제품들로 패키징될 수 있음을 이해해야 한다.

따라서, 주제의 특정 실시예들이 설명되었다. 다른 실시예들은 다음의 청구항의 범위 내에 있다. 어떤 경우에는 청구범위에 인용된 동작들은 상이한 순서로 수행될 수 있으며 여전히 바람직한 결과를 얻을 수 있다. 또한, 첨부된 도면에 도시된 프로세스들은 바람직한 결과를 달성하기 위해 도시된 특정 순서 또는 순차적인 순서를 반드시 필요로 하는 것은 아니다. 특정 구현 예들에서 멀티태스킹 및 병렬 처리가 유리할 수 있다.

100: 바이오 센서 시스템
110: 광원
120: 센서 칩 어셈블리
130: 수광부

Claims (21)

1. 표면 플라즈몬 공명(surface plasmon resonance)을 이용하여 대상 물질을 검출하기 위한 센서 칩 어셈블리에 있어서,
   기판, 상기 기판 상에 형성된 적어도 하나의 금속층, 및 상기 금속층에 형성된 복수의 나노홀들을 포함하는 칩 본체;
   상기 칩 본체를 수용하기 위한 수용부를 갖는 베이스; 및
   상기 베이스에 결합됨으로써 상기 수용부에 수용된 상기 칩 본체를 고정하는 고정부재를 포함하고,
   상기 칩 본체의 제1 표면과 상기 고정부재의 제2 표면에 의해 볼륨(volume)이 부분적으로 규정되는, 센서 칩 어셈블리.
2. 제1항에 있어서,
   상기 적어도 하나의 금속층은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al) 및 이들의 합금 중 어느 하나를 포함하는, 센서 칩 어셈블리.
3. 제1항에 있어서,
   상기 베이스는 상기 베이스의 상부 표면으로부터 돌출된 적어도 하나의 체결돌기를 포함하는, 센서 칩 어셈블리.
4. 제1항에 있어서,
   상기 베이스와 상기 고정부재 사이에 배치되는 실링 부재를 더 포함하는, 센서 칩 어셈블리.
5. 제4항에 있어서, 상기 볼륨은 상기 실링부재의 제3 표면에 의해 더 규정되는, 센서 칩 어셈블리.
6. 제1항에 있어서,
   상기 고정부재의 개구를 통해 노출된 칩 본체를 덮는 커버를 더 포함하고, 상기 볼륨은 상기 커버의 제4 표면에 의해 더 규정되는, 센서 칩 어셈블리.
7. 제6항에 있어서,
   상기 볼륨은 상기 대상 물질의 적어도 임계 볼륨(threshold volume)을 유지하는, 센서 칩 어셈블리.
8. 제7항에 있어서,
   상기 대상 물질의 상기 임계 볼륨은 상기 커버의 제4 표면에 접촉하기에 충분한 상기 대상 물질의 볼륨을 포함하고, 상기 대상 물질은 상기 대상 물질의 상기 임계 볼륨이 디스펜싱될(dispensed) 때에 상기 칩 본체의 상기 제1 표면 상에 균일하게 분포되는, 센서 칩 어셈블리.
9. 표면 플라즈몬 공명을 이용하여 대상 물질을 검출하기 위한 센서 칩 어셈블리에 있어서,
   기판, 상기 기판 상에 형성된 적어도 하나의 금속층, 및 상기 금속층에 형성된 복수의 나노홀들을 포함하는 칩 본체;
   상기 칩 본체를 수용하기 위한 수용부를 갖는 하우징; 및
   상기 하우징에 결합됨으로써 상기 수용부에 수용된 상기 칩 본체를 상기 하우징에 고정하는 고정부재를 포함하고,
   상기 칩 본체의 제1 표면과 상기 하우징의 제2 표면에 의해 볼륨이 부분적으로 규정되는, 센서 칩 어셈블리.
10. 제9항에 있어서,
    상기 하우징은 상기 고정부재를 상기 하우징에 결합하기 위한 적어도 하나의 리셉터클(receptacle)을 포함하는, 센서 칩 어셈블리.
11. 제9항에 있어서,
    상기 하우징의 개구를 통해 노출된 상기 칩 본체를 덮는 커버를 더 포함하고, 상기 볼륨은 상기 커버의 제3 표면에 의해 더 규정되는, 센서 칩 어셈블리.
12. 제11항에 있어서,
    상기 볼륨은 상기 대상 물질의 적어도 임계 볼륨을 유지하는, 센서 칩 어셈블리.
13. 제12항에 있어서,
    상기 대상 물질의 상기 임계 볼륨은 상기 커버의 상기 제3 표면에 접촉하기에 충분한 상기 대상 물질의 볼륨을 포함하고, 상기 대상 물질은 상기 대상 물질의 상기 임계 볼륨이 디스펜싱될(dispensed) 때에 상기 칩 본체의 상기 제1 표면 상에 균일하게 분포되는, 센서 칩 어셈블리.
14. 제9항에 있어서,
    결합돌기를 더 포함하고,
    제1 센서 칩 어셈블리와 제2 센서 칩 어셈블리가 적층될 때에 상기 제1 센서 칩 어셈블리의 상부 표면 상의 제1 결합돌기는 상기 제2 센서 칩 어셈블리의 하부 표면에 있는 제2 결합 돌기에 결합되는, 센서 칩 어셈블리.
15. 제9항에 있어서,
    센서 시스템에 대해 상기 센서 칩 어셈블리를 정렬하기 위한 정렬 피처부(alignment feature)를 더 포함하는, 센서 칩 어셈블리.
16. 표면 플라즈몬 공명을 이용하여 대상 물질을 검출하기 위한 센서 칩 어셈블리의 제조 방법에 있어서,
    칩 본체를 준비하는 단계로서,
    유리 또는 석영 재료를 포함하는 기판을 준비하는 단계,
    기판의 일면에 금속층을 형성하는 단계,
    포토리소그래피 프로세스를 통해 상기 금속층 상에 포토레지스트 패턴을 형성하는 단계, 및
    상기 금속층 상에 남아 있는 포토레지스트를 식각 및 제거하여 상기 금속층 상에 나노홀들을 형성하는 단계를 포함하는, 상기 준비 단계;
    수용부를 갖는 베이스를 준비하는 단계;
    상기 수용부에 수용되도록 상기 칩 본체를 배치하는 단계; 및
    고정부재를 이용하여 상기 수용부에 수용된 상기 칩 본체를 상기 베이스에 고정하는 단계를 포함하는, 센서 칩 어셈블리의 제조 방법.
17. 제16항에 있어서,
    상기 베이스와 상기 고정부재 사이에 실링 부재를 배치하는 단계를 더 포함하는, 센서 칩 어셈블리의 제조 방법.
18. 제16항에 있어서,
    상기 칩 본체의 상기 금속층의 제1 표면 상에 대상 물질을 디스펜싱하는 단계로서, 상기 디스펜싱된 대상 물질은 적어도 임계 볼륨의 대상 물질인, 상기 디스펜싱 단계; 및
    상기 디스펜싱된 대상 물질의 노출된 표면을 커버로 덮는 단계를 더 포함하는, 센서 칩 어셈블리의 제조 방법.
19. 제18항에 있어서,
    상기 디스펜싱된 대상 물질은 적어도 상기 칩 본체의 상기 금속층의 제1 표면, 상기 베이스의 제2 표면, 및 상기 커버의 제3 표면과 접촉하는, 센서 칩 어셈블리의 제조 방법.
20. 제18항에 있어서,
    상기 센서 칩 어셈블리의 상부 표면을 광원으로부터 방출된 광에 노출시키는 단계로서, 상기 칩 본체 상에 입사된 상기 광원으로부터의 광은 상기 칩 본체의 상기 제1 표면 상에서 표면 플라즈몬 공진을 생성하는, 상기 노출 단계; 및
    수광부에서, 상기 센서 칩 어셈블리의 하부 표면으로부터 투과광 신호를 수집하는 단계를 더 포함하는, 센서 칩 어셈블리의 제조 방법.
21. 제20항에 있어서,
    상기 광원으로부터 상기 방출된 광 및 상기 수광부에서 수집된 상기 투과광 신호로부터 상기 대상 물질의 특성을 결정하는 단계를 더 포함하는, 센서 칩 어셈블리의 제조 방법.

Images