[go: up one dir, main page]

KR20200061757A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
KR20200061757A
KR20200061757A KR1020180147428A KR20180147428A KR20200061757A KR 20200061757 A KR20200061757 A KR 20200061757A KR 1020180147428 A KR1020180147428 A KR 1020180147428A KR 20180147428 A KR20180147428 A KR 20180147428A KR 20200061757 A KR20200061757 A KR 20200061757A
Authority
KR
South Korea
Prior art keywords
touch
layer
electrode
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180147428A
Other languages
Korean (ko)
Other versions
KR102863810B1 (en
Inventor
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180147428A priority Critical patent/KR102863810B1/en
Publication of KR20200061757A publication Critical patent/KR20200061757A/en
Priority to KR1020250135093A priority patent/KR20250144351A/en
Application granted granted Critical
Publication of KR102863810B1 publication Critical patent/KR102863810B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/323
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H01L27/3213
    • H01L27/3244
    • H01L51/5203
    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서의 실시예에 따른 표시장치는, 기판, 기판상에 있는 박막 트랜지스터, 박막 트랜지스터 상에 있는 발광소자, 발광소자 상에 있는 봉지부, 봉지부 상에 있는 터치 센서부의 제1 연결부, 제1 연결부 상에 배치되며 제1 연결부를 노출하는 컨택홀을 포함하는 제1 터치 절연층, 제1 터치 절연층 상에 있는 터치 센서부의 복수의 제1 터치전극 및 복수의 제2 터치전극, 및 복수의 제1 터치전극 및 복수의 제2 터치전극상에 있는 제2 터치 절연층을 포함하고, 복수의 제1 터치전극은 제1 터치 절연층의 컨택홀을 통하여 제1 연결부와 연결될 수 있다. A display device according to an exemplary embodiment of the present specification includes a substrate, a thin film transistor on a substrate, a light emitting element on the thin film transistor, a sealing portion on the light emitting element, and a first connection portion of the touch sensor portion on the sealing portion, the first A first touch insulating layer disposed on the connection unit and including a contact hole exposing the first connection unit, a plurality of first touch electrodes and a plurality of second touch electrodes, and a plurality of touch sensor units on the first touch insulation layer A first touch electrode and a second touch insulating layer on the plurality of second touch electrodes may be included, and the plurality of first touch electrodes may be connected to the first connection unit through contact holes of the first touch insulating layer.

Description

표시장치{DISPLAY APPARATUS}Display device {DISPLAY APPARATUS}

본 명세서는 터치 센서부를 포함하는 표시장치에 관한 것이다.The present specification relates to a display device including a touch sensor unit.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device), 퀀텀닷 발광표시장치(QLED: Quantum-dot Light Emitting Display Device), 및 무기발광표시장치 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.As the information society develops, the demand for a display device for displaying images is increasing in various forms, a liquid crystal display device (LCD), an organic light emitting display device (OLED), Various types of display devices such as a quantum dot light emitting display device (QLED) and an inorganic light emitting display device are used.

상기의 표시장치 중 퀀텀닷 발광표시장치, 무기발광표시장치, 및 유기발광표시장치는 자발광소자이고 응답속도, 시야각, 색재현성 등이 매우 우수하고 얇게 구형할 수 있어 최근에 각광받고 있다.Among the above display devices, the quantum dot light emitting display device, the inorganic light emitting display device, and the organic light emitting display device are self-luminous elements, and have excellent response speed, viewing angle, color reproducibility, etc. and can be thinly spherical.

또한, 표시장치는 키보드, 마우스 등의 다양한 입력장치를 통해 사용자의 명령을 입력받아 동작할 수 있는데, 표시장치의 화면을 터치하여 직관적이고 편리하게 사용자의 명령을 입력할 있도록 하는 터치패널 표시장치의 입력장치로 개발되고 있다. 터치패널은 표시장치의 화면 상에 배치되고 사용자가 표시장치의 화면의 특정 지점을 터치함으로써 표시장치는 사용자의 명령을 입력받게 될 수 있다. 터치패널은 터치좌표를 감지하기 때문에 터치 센서부라고 칭할 수 있다.In addition, the display device may operate by receiving a user's command through various input devices such as a keyboard and a mouse. The touch panel display device enables an intuitive and convenient user input by touching the screen of the display device. It is being developed as an input device. The touch panel is disposed on the screen of the display device, and the user can input a user command by touching a specific point on the screen of the display device. Since the touch panel detects a touch coordinate, it may be referred to as a touch sensor unit.

또한, 표시장치는 표시장치의 화면을 터치하기 위하여 터치 센서부가 추가되어, 공정이 복잡해지고 생산시간의 증가되는 문제점이 있다.In addition, the display device has a problem in that the touch sensor unit is added to touch the screen of the display device, and the process is complicated and the production time is increased.

본 명세서의 목적은 공정을 단순화할 수 있는 터치 센서부를 포함하는 표시장치를 제공하는 것이다.An object of the present specification is to provide a display device including a touch sensor unit capable of simplifying a process.

본 명세서의 실시예에 따른 표시장치는, 기판, 기판상에 있는 박막 트랜지스터, 박막 트랜지스터 상에 있는 발광소자, 발광소자 상에 있는 봉지부, 봉지부 상에 있는 터치 센서부의 제1 연결부, 제1 연결부 상에 배치되며 제1 연결부를 노출하는 컨택홀을 포함하는 제1 터치 절연층, 제1 터치 절연층 상에 있는 터치 센서부의 복수의 제1 터치전극 및 복수의 제2 터치전극, 및 복수의 제1 터치전극 및 복수의 제2 터치전극상에 있는 제2 터치 절연층을 포함하고, 복수의 제1 터치전극은 제1 터치 절연층의 컨택홀을 통하여 제1 연결부와 연결되는 표시장치를 제공하는 것이다. A display device according to an exemplary embodiment of the present specification includes a substrate, a thin film transistor on a substrate, a light emitting element on the thin film transistor, a sealing portion on the light emitting element, and a first connection portion of the touch sensor portion on the sealing portion, the first A first touch insulating layer disposed on the connection unit and including a contact hole exposing the first connection unit, a plurality of first touch electrodes and a plurality of second touch electrodes, and a plurality of touch sensor units on the first touch insulation layer A first touch electrode and a second touch insulating layer on the plurality of second touch electrodes, and the plurality of first touch electrodes provide a display device connected to the first connection unit through a contact hole of the first touch insulating layer Is to do.

본 명세서의 실시예에 따른 표시장치는, 기판, 기판상에 있는 박막 트랜지스터, 박막 트랜지스터 상에 있는 발광소자, 발광소자 상에 있는 제1 무기 봉지층, 제1 무기 봉지층 상에 있는 제3 무기 봉지층, 제1 무기 봉지층 및 제3 무기 봉지층 사이에 있는 제2 유기 봉지층, 제2 유기 봉지층 및 제3 무기 봉지층 사이에 있는 터치 센서부의 제1 연결부, 제3 무기 봉지층 상에 있는 터치 센서부의 복수의 제1 터치전극 및 복수의 제2 터치전극, 및 복수의 제1 터치전극 및 복수의 제2 터치전극 상에 있는 터치 절연층을 포함하는 표시장치를 제공하는 것이다.The display device according to the exemplary embodiment of the present specification includes a substrate, a thin film transistor on a substrate, a light emitting element on the thin film transistor, a first inorganic encapsulation layer on the light emitting element, and a third inorganic on the first inorganic encapsulation layer. On the first connection, the third inorganic encapsulation layer, the second organic encapsulation layer between the encapsulation layer, the first inorganic encapsulation layer and the third inorganic encapsulation layer, the touch sensor portion between the second organic encapsulation layer and the third inorganic encapsulation layer It is to provide a display device including a plurality of first touch electrodes and a plurality of second touch electrodes, and a touch insulating layer on the plurality of first touch electrodes and the plurality of second touch electrodes.

본 명세서의 실시예에 따르면, 공정을 단순화시킬 수 있고 제조비용을 절감할 수 있는 터치 센서부를 포함하는 표시장치 및 그의 제조방법을 제공할 수 있다. According to the exemplary embodiment of the present specification, a display device including a touch sensor unit capable of simplifying a process and reducing manufacturing cost, and a manufacturing method thereof can be provided.

명세서의 실시예에 따르면, 표시장치의 봉지부상에 터치 센서부를 배치하여 공정을 단순화할 수 있다. 그리고, 표시장치의 두께를 줄일 수 있다. According to an embodiment of the present specification, a process may be simplified by disposing a touch sensor unit on an encapsulation portion of the display device. In addition, the thickness of the display device can be reduced.

본 명세서의 실시예에 따른 표시장치에서 터치 센서부의 제1 연결부를 봉지부의 제2 유기 봉지층과 제3 무기 봉지층 사이에 배치하여, 터치 절연층의 두께를 감소할 수 있다. 그리고, 제조 공정단계를 줄일 수 있기에, 생산 비용도 절감할 수 있는 효과가 있다. 봉지부의 제3 무기 봉지층을 터치 절연층으로 이용하여, 터치 절연층의 전체 두께를 줄이게 되어, 표시 장치를 좀 더 얇게 제조 할 수 있다. 그리고, 터치 절연층의 형성 공정을 단순화하여, 생산 비용을 절감할 수 있다. In the display device according to the exemplary embodiment of the present specification, the first connection portion of the touch sensor unit is disposed between the second organic encapsulation layer and the third inorganic encapsulation layer of the encapsulation unit, thereby reducing the thickness of the touch insulation layer. And, since it is possible to reduce the manufacturing process step, there is an effect that can also reduce the production cost. By using the third inorganic encapsulation layer of the encapsulation portion as a touch insulation layer, the overall thickness of the touch insulation layer is reduced, so that the display device can be made thinner. And, by simplifying the process of forming the touch insulating layer, it is possible to reduce the production cost.

도 1은 본 명세서의 실시예에 따른 표시장치를 나타내는 개략적인 평면도이다.
도 2는 본 명세서의 실시예에 따른 표시장치의 화소를 나타내는 회로도이다.
도 3 은 본 명세서의 실시예에 따른 표시장치의 터치 센서부를 나타내는 평면도이다.
도 4는 본 명세서의 일 실시예에 따른 표시장치를 나타내는 단면도이다.
도 5은 본 명세서의 다른 실시예에 따른 표시장치를 나태는 단면도이다.
1 is a schematic plan view of a display device according to an exemplary embodiment of the present specification.
2 is a circuit diagram illustrating pixels of a display device according to an exemplary embodiment of the present specification.
3 is a plan view illustrating a touch sensor unit of a display device according to an exemplary embodiment of the present specification.
4 is a cross-sectional view illustrating a display device according to an exemplary embodiment of the present specification.
5 is a cross-sectional view showing a display device according to another exemplary embodiment of the present specification.

이하, 본 명세서의 실시예에 따른 표시장치의 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 그리고, 본 명세서의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, exemplary embodiments of the display device according to the exemplary embodiment of the present specification will be described in detail. In adding reference numerals to the components of each drawing, the same components may have the same reference numerals as possible even though they are displayed on different drawings. In addition, in describing embodiments of the present specification, when it is determined that detailed descriptions of related well-known configurations or functions may obscure the subject matter of the present invention, detailed descriptions thereof may be omitted.

또한, 본 명세서의 실시예에 따른 표시장치의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing components of the display device according to the exemplary embodiment of the present specification, terms such as first, second, A, B, (a), and (b) may be used. These terms are only for distinguishing the component from other components, and the essence, order, order, or number of the component is not limited by the term. When a component is described as being "connected", "coupled" or "connected" to another component, the component may be directly connected to or connected to the other component, but different components between each component It will be understood that the "intervenes" may be, or each component may be "connected", "coupled" or "connected" through other components.

도 1은 본 명세서의 실시예에 따른 표시장치의 실시예를 나타내는 개략적인 평면도이다. 1 is a schematic plan view illustrating an embodiment of a display device according to an exemplary embodiment of the present specification.

도 1을 참조하면, 표시장치(100)는 표시패널(11), 터치 센서부(12), 표시드라이버(14a), 터치드라이버(14b), 제어부(15)를 포함할 수 있다.Referring to FIG. 1, the display device 100 may include a display panel 11, a touch sensor unit 12, a display driver 14a, a touch driver 14b, and a control unit 15.

표시패널(11)은 매트릭스 형태로 배열된 복수의 화소(P)를 포함할 수 있다. 각 화소(P)는 발광소자(light emitting diode: LED)와 발광소자(LED)에 구동전류를 공급하는 화소회로를 포함할 수 있다. 도 2를 참조하면, 화소회로는 게이트신호(gate)에 대응하여 데이터신호(Vdata)를 전달받아 구동전류를 생성하고 발광소자(LED)에 공급할 수 있다. 또한, 표시패널(11)은 복수의 전압을 전달받아 구동될 수 있다. 표시패널(11)에 전달되는 복수의 전압은 제1 전압(EVDD)과, 제1 전압(EVDD)보다 전압레벨이 낮은 제2 전압(EVSS)을 포함할 수 있다. 표시패널(11)은 제1 전압(EVDD)와 제2 전압(EVSS)에 의해 구동전류가 흐를 수 있다. 제1 전압(EVDD)은 화소 열 별로 공급되고 제2 전압(EVSS)는 복수의 화소(P)에 공통으로 공급되는 공통전압일 수 있다.The display panel 11 may include a plurality of pixels P arranged in a matrix form. Each pixel P may include a light emitting diode (LED) and a pixel circuit that supplies driving current to the light emitting device (LED). Referring to FIG. 2, the pixel circuit may receive a data signal Vdata in response to a gate signal to generate a driving current and supply it to a light emitting device (LED). Also, the display panel 11 may be driven by receiving a plurality of voltages. The plurality of voltages transmitted to the display panel 11 may include a first voltage EVDD and a second voltage EVSS having a lower voltage level than the first voltage EVDD. The driving current may flow in the display panel 11 by the first voltage EVDD and the second voltage EVSS. The first voltage EVDD may be supplied for each pixel column, and the second voltage EVSS may be a common voltage commonly supplied to the plurality of pixels P.

터치 센서부(12)는 표시패널(11) 상에 배치될 수 있고 사용자의 터치를 감지할 수 있다. 여기서, 터치는 사용자의 물리적인 터치만을 의미하는 것은 아니며 일정한 간격으로 접근하는 것을 포함할 수 있다. The touch sensor unit 12 may be disposed on the display panel 11 and sense a user's touch. Here, the touch does not only mean the physical touch of the user, but may include approaching at regular intervals.

표시드라이버(14a)는 게이트신호(gate)와 데이터신호(Vdata)를 표시패널(11)로 전달할 수 있다. 표시드라이버(14a)는 영상신호를 전달받아 데이터신호(Vdata)를 생성할 수 있다. 여기서, 표시드라이버(14a)의 수는 한 개인 것으로 도시되어 있지만 이에 한정되는 것은 아니며, 표시패널(11)의 크기 또는 해상도에 따라 그 수가 결정될 수 있다. 표시드라이버(14a)는 집적회로로 구현될 수 있다. The display driver 14a may transfer a gate signal and a data signal Vdata to the display panel 11. The display driver 14a may receive an image signal and generate a data signal Vdata. Here, the number of display drivers 14a is shown as one, but is not limited thereto, and the number may be determined according to the size or resolution of the display panel 11. The display driver 14a may be implemented as an integrated circuit.

터치드라이버(14b)는 터치 센서부(12)에 터치구동신호를 전달하고 터치구동신호에 대응하여 터치센싱신호를 전달받을 수 있다. 터치드라이버(14b)는 집적회로로 구현될 수 있다. The touch driver 14b may transmit a touch driving signal to the touch sensor unit 12 and receive a touch sensing signal in response to the touch driving signal. The touch driver 14b may be implemented as an integrated circuit.

제어부(15)는 표시드라이버(14a)와 터치드라이버(14b)를 각각 제어할 수 있다. 또한, 제어부(15)는 표시드라이버(14a)에 영상신호를 공급할 수 있다.The control unit 15 may control the display driver 14a and the touch driver 14b, respectively. Also, the control unit 15 may supply a video signal to the display driver 14a.

도 2는 본 명세서의 실시예에 따른 화소(P)를 나타내는 회로도이다. 2 is a circuit diagram illustrating a pixel P according to an exemplary embodiment of the present specification.

도 2를 참조하면, 화소(P)는 발광소자(LED)와, 제1 내지 제3트랜지스터(T1 내지 T3) 및 캐패시터(C1)를 포함하는 화소회로를 포함할 수 있다. 여기서, 제1 트랜지스터(T1)는 발광소자(LED)에 구동전류를 구동하는 구동트랜지스터일 수 있다.Referring to FIG. 2, the pixel P may include a pixel circuit including a light emitting device (LED), first to third transistors (T1 to T3 ), and a capacitor (C1 ). Here, the first transistor T1 may be a driving transistor that drives a driving current in the light emitting element (LED).

제1 트랜지스터(T1)는 제1 전극이 제1 전압라인(VL1)에 연결되어 제1 전압(EVDD)을 전달받고 제2 전극이 제2 노드(N2)에 연결되며 게이트전극이 제1 노드(N1)에 연결될 수 있다. 그리고, 제2 트랜지스터(T2)는 제1 전극이 데이터라인(DL)에 연결되고 제2 전극이 제1 노드(N1)에 연결되며 게이트전극이 게이트라인(GL)에 연결될 수 있다. 그리고, 제3 트랜지스터(T3)는 제1 전극이 제2 노드(N2)에 연결되고 제2 전극이 제2 전압라인(VL2)에 연결되고 제3 전극은 센싱제어신호라인(SEL)에 연결될 수 있다. 여기서, 센싱제어신호라인(SEL)은 게이트라인(GL)일 수 있다. 발광소자(LED)는 애노드전극이 제2 노드(N2)에 연결되고 캐소드전극에 제2 전압(EVSS)이 전달될 수 있다. 따라서, 캐소드전극은 제2 전압라인에 연결될 수 있다. 그리고, 제1 트랜지스터(T1)를 통해 공급되는 구동전류는 발광소자(LED)에 흐를 수 있다. 또한, 캐패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있고 제1 노드(N1)에 인가되는 전압을 유지시킬 수 있다. 제1 전압라인(VL1)은 제1 전압(EVDD)을 전달받고 제2 전압라인(VL2)은 제1 기준전압(Vref1)을 전달받을 수 있다.In the first transistor T1, the first electrode is connected to the first voltage line VL1 to receive the first voltage EVDD, the second electrode is connected to the second node N2, and the gate electrode is the first node ( N1). The second transistor T2 may have a first electrode connected to the data line DL, a second electrode connected to the first node N1, and a gate electrode connected to the gate line GL. In addition, the third transistor T3 may have a first electrode connected to a second node N2, a second electrode connected to a second voltage line VL2, and a third electrode connected to a sensing control signal line SEL. have. Here, the sensing control signal line SEL may be a gate line GL. In the light emitting device (LED), the anode electrode may be connected to the second node N2 and the second voltage EVSS may be transmitted to the cathode electrode. Therefore, the cathode electrode can be connected to the second voltage line. In addition, the driving current supplied through the first transistor T1 may flow in the light emitting device (LED). Further, the capacitor C1 may be connected between the first node N1 and the second node N2 and maintain the voltage applied to the first node N1. The first voltage line VL1 may receive the first voltage EVDD and the second voltage line VL2 may receive the first reference voltage Vref1.

도 3은 본 명세서의 실시예들에 따른 터치 센서부를 나타내는 평면도이다. 3 is a plan view illustrating a touch sensor unit according to embodiments of the present specification.

도 3을 참조하면, 터치 센서부는 표시패널(11)상에 배치되며, 복수의 터치전극을 포함할 수 있다. 그리고, 복수의 터치전극은 복수의 제1 터치전극(323a) 및 복수의 제2 터치전극(323b)을 포함할 수 있다. 복수의 제1 터치전극(323a)은 터치구동전극일 수 있다. 그리고, 복수의 제2 터치전극(323b)은 터치감지전극일 수 있다. 복수의 제1 터치전극(323a)은 제1 연결부(322a)에 의해 행방향으로 연결되어 복수의 전극행을 이루게 되고, 복수의 제2 터치전극(323b)은 제2 연결부(322b)에 의해 종방향으로 연결되어 복수의 전극열을 이루게 될 수 있다. 여기서, 복수의 제1 터치전극(323a) 및 복수의 제2 터치전극(323b)이 4 x 3 형태로 배치되어 있는 것을 도시하고 있지만, 이에 한정되는 것은 아니다. 제1 터치전극들(323a)은 터치구동신호를 전달받을 수 있고 제2 터치전극들(323b)은 터치구동신호에 대응하는 터치센싱신호를 전달할 수 있다. 제1 터치전극들(323a)과 제2 터치전극들(323b)은 표시패널(11) 상에서 동일한 층에 형성될 수 있다. 하지만, 이에 한정되는 것은 아니다.Referring to FIG. 3, the touch sensor unit is disposed on the display panel 11 and may include a plurality of touch electrodes. In addition, the plurality of touch electrodes may include a plurality of first touch electrodes 323a and a plurality of second touch electrodes 323b. The plurality of first touch electrodes 323a may be touch driving electrodes. Also, the plurality of second touch electrodes 323b may be touch sensing electrodes. The plurality of first touch electrodes 323a are connected in a row direction by the first connection unit 322a to form a plurality of electrode rows, and the plurality of second touch electrodes 323b are vertically connected by the second connection unit 322b. It may be connected in a direction to form a plurality of electrode rows. Here, although it is illustrated that the plurality of first touch electrodes 323a and the plurality of second touch electrodes 323b are disposed in a 4 x 3 form, the present invention is not limited thereto. The first touch electrodes 323a may receive a touch driving signal, and the second touch electrodes 323b may transmit a touch sensing signal corresponding to the touch driving signal. The first touch electrodes 323a and the second touch electrodes 323b may be formed on the same layer on the display panel 11. However, it is not limited thereto.

제1 연결부(322a)는 하나의 제1 터치전극(323a)이 다른 제1 터치전극(323a)과 연결되도록 할 수 있다. 또한, 제2 연결부(322b)는 하나의 제2 터치전극(323b)이 다른 제2 터치전극(323b)과 연결되도록 할 수 있다. 제1 연결부(322a)와 제2 연결부(322b)는 절연층을 사이에 두고 서로 교차하도록 배치될 수 있다. 예를 들어, 제1 터치전극들(323a)과 제2 터치전극들(323b)이 동일한 층상에 배치된 경우, 제1 터치전극들(323a)과 제2 터치전극들(323b)이 직접적으로 연결되지 않도록 하기 위해 제1 터치전극들(323a)을 연결하는 제1 연결부(322a)는 제1 터치전극(323a) 및 제2 터치전극(323b)들과 다른 층에 형성될 수 있다. 그리고, 제1 연결부(322a)는 컨택홀을 통해 제1 터치전극들(323a)과 연결될 수 있다. 그리고, 제2 터치전극(323b)들을 연결하는 제2 연결부(322b)는 제1 터치전극(323a) 및 제2 터치전극(323b)과 동일한 층상에 배치될 수 있으며, 제2 연결부(322b)는 제2 터치전극들(323b)과 서로 연결된 일체형으로 이루어질 수 있다. 따라서, 제1 터치전극들(323a)을 연결하는 제1 연결부(322a)와 제2 터치전극들(323b)을 연결하는 제2 연결부(322b) 사이에는 절연층이 배치될 수 있다. The first connection unit 322a may allow one first touch electrode 323a to be connected to the other first touch electrode 323a. Also, the second connection unit 322b may allow one second touch electrode 323b to be connected to another second touch electrode 323b. The first connection portion 322a and the second connection portion 322b may be disposed to intersect each other with an insulating layer interposed therebetween. For example, when the first touch electrodes 323a and the second touch electrodes 323b are disposed on the same layer, the first touch electrodes 323a and the second touch electrodes 323b are directly connected. In order not to be, the first connection part 322a connecting the first touch electrodes 323a may be formed on a different layer from the first touch electrodes 323a and the second touch electrodes 323b. Also, the first connection unit 322a may be connected to the first touch electrodes 323a through a contact hole. In addition, the second connection part 322b connecting the second touch electrodes 323b may be disposed on the same layer as the first touch electrode 323a and the second touch electrode 323b, and the second connection part 322b The second touch electrodes 323b may be integrally connected to each other. Accordingly, an insulating layer may be disposed between the first connection portion 322a connecting the first touch electrodes 323a and the second connection portion 322b connecting the second touch electrodes 323b.

또한, 제1 터치전극(323a)및 제2 터치전극(323b)은 도전성을 갖는 금속층을 패터닝하여 형성할 수 있다. 또한, 제1 터치전극(323a) 및 제2 터치전극(323b)은 ITO(Indium Tin Oxide)와 같은 투명물질로 형성될 수 있다. 또한, 패터닝된 제1 터치전극(323a)및 제2 터치전극(323b)은 메쉬(Mesh) 형태로 형성된 전극패턴을 포함할 수 있고 제1 터치전극(323a)및 제2 터치전극(323b)은 복수의 개구부를 포함할 수 있다. 표시장치(100)에서 방출된 빛이 ITO 전극으로 이루어진 제1 터치전극(323a)및 제2 터치전극(323b)을 투과하여 외부로 방출될 수 있다. 그러나, 이에 한정되지는 않으며, 표시 장치(100)에서 방출된 빛이 제1 터치전극(323a) 및 제2 터치전극(323b)에 포함됨 복수의 개구부를 통해 외부로 방출될 수 있다.Also, the first touch electrode 323a and the second touch electrode 323b may be formed by patterning a conductive metal layer. In addition, the first touch electrode 323a and the second touch electrode 323b may be formed of a transparent material such as Indium Tin Oxide (ITO). Further, the patterned first touch electrode 323a and the second touch electrode 323b may include an electrode pattern formed in a mesh form, and the first touch electrode 323a and the second touch electrode 323b It may include a plurality of openings. Light emitted from the display device 100 may be transmitted to the outside through the first touch electrode 323a and the second touch electrode 323b made of ITO electrodes. However, the present invention is not limited thereto, and light emitted from the display device 100 may be emitted to the outside through a plurality of openings included in the first touch electrode 323a and the second touch electrode 323b.

메쉬 형태로 형성된 제1 터치전극(323a) 및 제2 터치전극(323b)의 패턴들을 터치전극배선이라고 칭할 수 있다. 그리고, 제1 터치전극(323a)은 구동하는 구동신호가 터치전극에 인가되도록 하는 구동라인(321a, 321b)과 연결될 수 있다. 그리고, 제2 터치전극(323b)은 터치전극에서 감지한 터치에 대응하여 생성되는 센싱신호가 전달되도록 하는 센싱라인(321c)과 연결될 수 있다. The patterns of the first touch electrode 323a and the second touch electrode 323b formed in a mesh form may be referred to as touch electrode wiring. In addition, the first touch electrode 323a may be connected to driving lines 321a and 321b that allow a driving signal to be applied to the touch electrode. Also, the second touch electrode 323b may be connected to a sensing line 321c through which a sensing signal generated in response to a touch sensed by the touch electrode is transmitted.

도 4는 본 명세서의 일 실시예에 따른 표시장치를 나타내는 단면도이다. 4 is a cross-sectional view illustrating a display device according to an exemplary embodiment of the present specification.

도 4를 참조하면, 본 명세서의 실시예에 따른 표시 장치(100)는 기판(110), 제1 버퍼층(111), 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(130), 스토리지 커패시터(140), 제1 게이트 절연층(112), 제1 층간 절연층(113), 제2 버퍼층(114), 제2 게이트 절연층(115), 제2 층간 절연층(116), 제1 보호층(117), 제2 보호층(118), 연결전극(150), 뱅크(180), 제1 보조전극(160), 스페이서(190), 발광소자(220), 봉지부(220), 터치 절연층(311), 및 터치 센서부(320)를 포함할 수 있다. Referring to FIG. 4, the display device 100 according to an exemplary embodiment of the present specification includes a substrate 110, a first buffer layer 111, a first thin film transistor 120, a second thin film transistor 130, and a storage capacitor ( 140), the first gate insulating layer 112, the first interlayer insulating layer 113, the second buffer layer 114, the second gate insulating layer 115, the second interlayer insulating layer 116, the first protective layer (117), second protective layer 118, connecting electrode 150, bank 180, first auxiliary electrode 160, spacer 190, light emitting device 220, encapsulation unit 220, touch insulation A layer 311 and a touch sensor unit 320 may be included.

기판(110)은 표시 장치(100)의 다양한 구성요소들을 지지할 수 있다. 기판(110)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있다. 기판(110)이 폴리이미드(PI)로 이루어지는 경우, 기판(110) 하부에 유리로 이루어지는 지지 기판이 배치된 상황에서 표시 장치의 제조 공정이 진행되고, 표시 장치의 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판(110)을 지지하기 위한 백 플레이트(back plate)가 기판(110) 하부에 배치될 수도 있다.The substrate 110 may support various components of the display device 100. The substrate 110 may be made of glass or a plastic material having flexibility. When the substrate 110 is made of a plastic material, for example, it may be made of polyimide (PI). When the substrate 110 is made of polyimide (PI), the manufacturing process of the display device proceeds in a situation in which a supporting substrate made of glass is disposed under the substrate 110, and after the manufacturing process of the display device is completed, the supporting substrate It can be released. In addition, after the support substrate is released, a back plate for supporting the substrate 110 may be disposed under the substrate 110.

기판(110)이 폴리이미드(PI)로 이루어지는 경우, 수분성분이 폴리이미드(PI)로 이루어진 기판(110)을 뚫고 제1 박막 트랜지스터(120) 또는 발광 구조물(200)까지 투습이 진행되어 표시 장치(100)의 성능을 저하시킬 수 있다. 본 명세서의 일 실시예에 따른 표시 장치(100)는 투습에 의한 표시 장치(100)의 성능이 저하되는 것을 방지하기 위해 2중 폴리이미드(PI)로 구성할 수 있다. 그리고, 2개의 폴리이미드(PI) 사이에 무기막을 형성함으로써, 수분성분이 하부의 폴리이미드(PI)를 뚫고 지나가는 것을 차단하여 제품성능의 신뢰성을 향상시킬 수 있다. When the substrate 110 is made of polyimide (PI), the moisture component penetrates the substrate 110 made of polyimide (PI) and penetrates the first thin film transistor 120 or the light emitting structure 200 to display the device. The performance of (100) can be reduced. The display device 100 according to the exemplary embodiment of the present specification may be formed of double polyimide (PI) to prevent deterioration of the performance of the display device 100 due to moisture permeation. And, by forming an inorganic film between the two polyimide (PI), it is possible to improve the reliability of product performance by blocking the moisture component from passing through the lower polyimide (PI).

또한, 2개의 폴리이미드(PI) 사이에 무기막을 형성하는 경우, 하부에 배치된 폴리이미드(PI)에 차지(charge)된 전하가 백 바이어스(Back Bias)를 형성하여 제1 박막 트랜지스터(120)에 영향을 줄 수 있다. 따라서, 폴리이미드(PI)에 차지(charge)된 전하를 차단하기 위하여 별도의 금속층을 형성할 필요가 있다. 하지만, 본 명세서의 일 실시예에 따른 표시 장치(100)는 2개의 폴리이미드(PI) 사이에 무기막을 형성해 줌으로써, 하부에 배치된 폴리이미드(PI)에 차지(charge)된 전하를 차단하여 제품의 신뢰성을 향상시킬 수 있다. 그리고, 폴리이미드(PI)에 차지(charge)된 전하를 차단하기 위하여 금속층을 형성하는 공정을 생략할 수 있으므로, 공정을 단순화하고 생산단가를 절감할 수 있다. In addition, when forming an inorganic film between two polyimides (PI), the charge charged in the polyimide (PI) disposed below forms a back bias to form the first thin film transistor 120 Can affect. Therefore, it is necessary to form a separate metal layer in order to block the charge charged in the polyimide (PI). However, the display device 100 according to an exemplary embodiment of the present disclosure forms an inorganic film between two polyimides (PI), thereby blocking electric charges charged in the polyimide (PI) disposed below. Can improve the reliability. In addition, since the process of forming a metal layer to block the charge charged in the polyimide (PI) can be omitted, the process can be simplified and the production cost can be reduced.

제1 버퍼층(111)은 기판(110)상에 배치될 수 있다. 제1 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 제1 버퍼층(111)은 제1 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다. 그리고, 제1 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.The first buffer layer 111 may be disposed on the substrate 110. The first buffer layer 111 may be formed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. The first buffer layer 111 may improve adhesion between the layers formed on the first buffer layer 111 and the substrate 110, and may serve to block alkali components and the like flowing out of the substrate 110. In addition, the first buffer layer 111 is not an essential component, and may be omitted based on the type and material of the substrate 110 and the structure and type of the thin film transistor.

본 명세서의 일 실시예에 따르면, 제1 버퍼층(111)은 이산화 규소(SiO2)와 질화 실리콘(SiNx)이 교번으로 형성된 다중층으로 형성될 수 있다. 그리고, 복수개의 층으로 이루어진 제1 버퍼층(111)에서 제1 박막 트랜지스터(120)의 제1 액티브층(121)과 접촉하는 상부층을 제외한 복수의 다른 층들은 모두 같은 두께를 가질 수 있다. According to one embodiment of the present specification, the first buffer layer 111 may be formed of a multilayer formed by alternating silicon dioxide (SiO 2 ) and silicon nitride (SiNx). In addition, the plurality of other layers except for the upper layer contacting the first active layer 121 of the first thin film transistor 120 in the first buffer layer 111 formed of a plurality of layers may all have the same thickness.

제1 박막 트랜지스터(120)는 제1 버퍼층(111) 상에 배치될 수 있다. 제1 박막 트랜지스터(120)는 제1 액티브층(121), 제1 게이트 전극(124), 제1 소스 전극(122) 및 제1 드레인 전극(123)을 포함할 수 있다. 여기에서, 화소 회로의 설계에 따라서, 제1 소스 전극(122)이 드레인 전극이 될 수 있으며, 제1 드레인 전극(123)이 소스 전극이 될 수 있다. 제1 버퍼층(111) 상에는 제1 박막 트랜지스터(120)의 제1 액티브층(121)이 배치될 수 있다.The first thin film transistor 120 may be disposed on the first buffer layer 111. The first thin film transistor 120 may include a first active layer 121, a first gate electrode 124, a first source electrode 122 and a first drain electrode 123. Here, according to the design of the pixel circuit, the first source electrode 122 may be a drain electrode, and the first drain electrode 123 may be a source electrode. The first active layer 121 of the first thin film transistor 120 may be disposed on the first buffer layer 111.

제1 액티브층(121)은 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다. 폴리 실리콘 물질은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX) 등에 적용될 수 있으며, 실시예에 따른 표시 장치에서 구동 박막 트랜지스터의 액티브층으로 적용될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 표시 장치의 특성에 따라 스위칭 박막 트랜지스터의 액티브층으로 적용될 수도 있다. 제1 버퍼층(111) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 제1 액티브층(121)이 형성될 수 있다. 제1 액티브층(121)은 제1 박막 트랜지스터(120)의 구동 시 채널이 형성되는 제1 채널 영역(121a), 제1 채널 영역(121a) 양 측의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 포함할 수 있다. 제1 소스 영역(121b)은 제1 소스 전극(122)과 연결된 제1 액티브층(121)의 부분을 의미하며, 제1 드레인 영역(121c)은 제1 드레인 전극(123)과 연결된 제1 액티브층(121)의 부분을 의미한다. 제1 소스 영역(121b) 및 제1 드레인 영역(121c)은 제1 액티브층(121)의 이온 도핑(불순물 도핑)에 의해 구성될 수 있다. 제1 소스 영역(121b) 및 제1 드레인 영역(121c)은 폴리 실리콘 물질에 이온 도핑하여 생성될 수 있으며, 제1 채널 영역(121a)은 이온 도핑되지 않고 폴리 실리콘 물질로 남겨진 부분을 의미할 수 있다.The first active layer 121 may include low temperature poly-silicon (LTPS). Since the polysilicon material has high mobility (over 100 cm 2 /Vs), low energy consumption, and excellent reliability, it can be applied to a gate driver and/or multiplexer (MUX) for driving elements driving thin film transistors for display elements. , May be applied as an active layer of a driving thin film transistor in the display device according to the embodiment, but is not limited thereto. For example, it may be applied as an active layer of a switching thin film transistor according to characteristics of a display device. The first active layer 121 is formed by depositing an amorphous silicon (a-Si) material on the first buffer layer 111, and forming polysilicon in a manner of performing a dehydrogenation process and a crystallization process, and patterning the polysilicon. Can be formed. The first active layer 121 includes a first channel region 121a in which a channel is formed when the first thin film transistor 120 is driven, a first source region 121b on both sides of the first channel region 121a, and a first. The drain region 121c may be included. The first source region 121b refers to a portion of the first active layer 121 connected to the first source electrode 122, and the first drain region 121c is the first active connected to the first drain electrode 123 It means the part of the layer 121. The first source region 121b and the first drain region 121c may be configured by ion doping (impurity doping) of the first active layer 121. The first source region 121b and the first drain region 121c may be generated by ion doping the polysilicon material, and the first channel region 121a may mean a portion left of the polysilicon material without being ion-doped. have.

제1 박막 트랜지스터(120)의 제1 액티브층(121) 상에 제1 게이트 절연층(112)이 배치될 수 있다. 제1 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제1 게이트 절연층(112)에는 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(123) 각각이 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c) 각각에 연결되기 위한 컨택홀이 형성될 수 있다.The first gate insulating layer 112 may be disposed on the first active layer 121 of the first thin film transistor 120. The first gate insulating layer 112 may be formed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. Each of the first source electrode 122 and the first drain electrode 123 of the first thin film transistor 120 is formed on the first gate insulating layer 112 of the first active layer 121 of the first thin film transistor 120. Contact holes for connecting to the first source region 121b and the first drain region 121c may be formed.

제1 게이트 절연층(112) 상에 제1 박막 트랜지스터(120)의 제1 게이트 전극(124) 및 스토리지 커패시터(140)의 제1 커패시터 전극(141)이 배치될 수 있다. The first gate electrode 124 of the first thin film transistor 120 and the first capacitor electrode 141 of the storage capacitor 140 may be disposed on the first gate insulating layer 112.

제1 게이트 전극(124) 및 제1 커패시터 전극(141)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제1 게이트 전극(124)은 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 채널 영역(121a)과 중첩되도록 제1 게이트 절연층(112) 상에 형성될 수 있다. 제1 커패시터 전극(141)은 표시 장치(100)의 구동 특성과 박막 트랜지스터의 구조 및 타입등에 기초하여 생략될 수도 있다. 제1 게이트 전극(124)과 제1 커패시터 전극(141)은 동일공정에 의하여 형성될 수 있다. 그리고, 제1 게이트 전극(124)과 제1 커패시터 전극(141)은 동일한 물질로 형성될 수 있으며, 동일한 층상에 형성될 수 있다. The first gate electrode 124 and the first capacitor electrode 141 are molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), chromium (Cr), gold (Au), and nickel (Ni) , And neodymium (Nd), or a single layer or multiple layers of alloys thereof. The first gate electrode 124 may be formed on the first gate insulating layer 112 so as to overlap the first channel region 121a of the first active layer 121 of the first thin film transistor 120. The first capacitor electrode 141 may be omitted based on the driving characteristics of the display device 100 and the structure and type of the thin film transistor. The first gate electrode 124 and the first capacitor electrode 141 may be formed by the same process. In addition, the first gate electrode 124 and the first capacitor electrode 141 may be formed of the same material, or may be formed on the same layer.

제1 게이트 절연층(112), 제1 게이트 전극(124), 및 제1 커패시터 전극(141) 상에 제1 층간 절연층(113)이 배치될 수 있다. 제1 층간 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제1 층간 절연층(113)에는 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 노출시키기 위한 컨택홀이 형성될 수 있다.The first interlayer insulating layer 113 may be disposed on the first gate insulating layer 112, the first gate electrode 124, and the first capacitor electrode 141. The first interlayer insulating layer 113 may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or a multi-layer thereof. A contact hole for exposing the first source region 121b and the first drain region 121c of the first active layer 121 of the first thin film transistor 120 may be formed in the first interlayer insulating layer 113. have.

제1 층간 절연층(113) 상에 스토리지 커패시터(140)의 제2 커패시터 전극(142)이 배치될 수 있다. 제2 커패시터 전극(142)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제2 커패시터 전극(142)은 제1 커패시터 전극(141)과 중첩되도록 제1 층간 절연층(113)상에 형성될 수 있다. 그리고, 제2 커패시터 전극(142)은 제1 커패시터 전극(141)과 동일한 물질로 형성될 수 있다. 제2 커패시터 전극(142)은 표시 장치(100)의 구동 특성과 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.The second capacitor electrode 142 of the storage capacitor 140 may be disposed on the first interlayer insulating layer 113. The second capacitor electrode 142 is any of molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), chromium (Cr), gold (Au), nickel (Ni), and neodymium (Nd) It may be formed of a single layer or multiple layers of one or alloys thereof. The second capacitor electrode 142 may be formed on the first interlayer insulating layer 113 so as to overlap the first capacitor electrode 141. In addition, the second capacitor electrode 142 may be formed of the same material as the first capacitor electrode 141. The second capacitor electrode 142 may be omitted based on the driving characteristics of the display device 100 and the structure and type of the thin film transistor.

제1 층간 절연층(113) 및 제2 커패시터 전극(142)상에 제2 버퍼층(114)이 배치될 수 있다. 제1 버퍼층(114)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제2 버퍼층(114)에는 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 노출시키기 위한 컨택홀이 형성될 수 있다. 그리고, 스토리지 커패시터(140)의 제2 커패시터 전극(142)을 노출시키기 위한 컨택홀이 형성될 수 있다. The second buffer layer 114 may be disposed on the first interlayer insulating layer 113 and the second capacitor electrode 142. The first buffer layer 114 may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or a multi-layer thereof. A contact hole for exposing the first source region 121b and the first drain region 121c of the first active layer 121 of the first thin film transistor 120 may be formed in the second buffer layer 114. In addition, a contact hole for exposing the second capacitor electrode 142 of the storage capacitor 140 may be formed.

제2 버퍼층(114) 상에는 제2 박막 트랜지스터(130)의 제2 액티브층(131)이 배치될 수 있다. 제2 박막 트랜지스터(130)는 제2 액티브층(131), 제2 게이트 절연층(115), 제2 게이트 전극(134), 제2 소스 전극(132) 및 제2 드레인 전극(133)을 포함할 수 있다. 여기에서, 화소 회로의 설계에 따라서, 제2 소스 전극(132)이 드레인 전극이 될 수 있으며, 제2 드레인 전극(133)이 소스 전극이 될 수 있다.The second active layer 131 of the second thin film transistor 130 may be disposed on the second buffer layer 114. The second thin film transistor 130 includes a second active layer 131, a second gate insulating layer 115, a second gate electrode 134, a second source electrode 132 and a second drain electrode 133 can do. Here, according to the design of the pixel circuit, the second source electrode 132 may be a drain electrode, and the second drain electrode 133 may be a source electrode.

제2 액티브층(131)은 제2 박막 트랜지스터(130)의 구동 시 채널이 형성되는 제2 채널 영역(131a), 제2 채널 영역(131a) 양 측의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)을 포함할 수 있다. 제2 소스 영역(131b)은 제2 소스 전극(132)과 접촉하는 제2 액티브층(131)의 부분을 의미하며, 제2 드레인 영역(131c)은 제2 드레인 전극(133)과 접촉하는 제2 액티브층(131)의 부분을 의미할 수 있다.The second active layer 131 includes a second channel region 131a in which a channel is formed when the second thin film transistor 130 is driven, a second source region 131b and a second side in both sides of the second channel region 131a. The drain region 131c may be included. The second source region 131b means a portion of the second active layer 131 in contact with the second source electrode 132, and the second drain region 131c is in contact with the second drain electrode 133. 2 may mean a portion of the active layer 131.

제2 액티브층(131)은 산화물 반도체로 이루어질 수 있다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합할 수 있으며, 이에 한정되지는 않는다. 표시 장치의 특성에 따라서, 구동 박막 트랜지스터로 적용될 수도 있다. 그리고, 오프-전류가 작으므로 보조 용량의 크기가 감소될 수 있으므로, 고해상도 표시 소자에 적합하다. 예를 들면, 제2 액티브층(131)은 금속 산화물로 이루어지고, 예를 들어, IGZO(indium-gallium-zinc-oxide) 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 제2 박막 트랜지스터(130)의 제2 액티브층(131)은 다양한 금속 산화물 중 IGZO로 이루어지는 것을 가정하여 IGZO층을 기초로 형성되는 것으로 설명하였으나, 이에 제한되지 않고 IGZO가 아닌 IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 또는 IGO(indium-gallium-oxide) 등과 같은 다른 금속 산화물로 형성될 수도 있다.The second active layer 131 may be formed of an oxide semiconductor. Since the oxide semiconductor material has a larger bandgap compared to the silicon material, electrons cannot cross the bandgap in the off state, and accordingly, the off-current is low. Therefore, the thin film transistor including the active layer made of an oxide semiconductor may be suitable for a switching thin film transistor having a short on time and a long off time, but is not limited thereto. Depending on the characteristics of the display device, it may be applied as a driving thin film transistor. In addition, since the off-current is small, the size of the auxiliary capacitance can be reduced, which is suitable for a high-resolution display device. For example, the second active layer 131 is made of a metal oxide, and may be made of various metal oxides, such as indium-gallium-zinc-oxide (IGZO). The second active layer 131 of the second thin film transistor 130 is described as being formed on the basis of the IGZO layer on the assumption that it is made of IGZO among various metal oxides, but is not limited thereto and is not IGZO, but IZO (indium-zinc- It may be formed of other metal oxides such as oxide (indium-gallium-tin-oxide), IGTO, or indium-gallium-oxide (IGO).

제2 액티브층(131)은, 금속 산화물을 제2 버퍼층(114) 상에 증착하고, 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝하여 형성될 수 있다. The second active layer 131 may be formed by depositing a metal oxide on the second buffer layer 114, performing a heat treatment process for stabilization, and then patterning the metal oxide.

제2 액티브층(131)을 포함한 기판 전체 면에 절연물질층 및 금속물질층을 차례로 형성하고, 금속물질층 상에 포토레지스트 패턴을 형성할 수 있다. An insulating material layer and a metal material layer may be sequentially formed on the entire surface of the substrate including the second active layer 131, and a photoresist pattern may be formed on the metal material layer.

절연물질층은 화학기상증착(Chemical Vapor Deposition: CVD)법을 이용하여 형성하고, 금속물질층은 스퍼터링(Sputtering)법을 이용하여 형성할 수 있다. The insulating material layer may be formed using a chemical vapor deposition (CVD) method, and the metal material layer may be formed using a sputtering method.

포토레지스트 패턴(PR)을 마스크로 하여 금속물질층을 습식 식각하여 제2 게이트 전극(134)을 형성할 수 있다. 금속물질층을 식각하기 위한 습식 식각액은 금속물질층을 구성하는 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 또는 그들의 합금을 선택적으로 식각하고, 절연물질층을 식각하지 않는 물질이 이용될 수 있다.The second gate electrode 134 may be formed by wet etching the metal material layer using the photoresist pattern PR as a mask. The wet etching solution for etching the metal material layer includes molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), chromium (Cr), gold (Au), and nickel (Ni) constituting the metal material layer. , And materials that selectively etch neodymium (Nd) or their alloys and do not etch the insulating material layer may be used.

포토레지스트 패턴(PR) 및 제2 게이트 전극(134)을 마스크로 하여 절연물질층을 건식 식각하여 제2 게이트 절연층(115)을 형성할 수 있다. The second gate insulating layer 115 may be formed by dry etching the insulating material layer using the photoresist pattern PR and the second gate electrode 134 as a mask.

건식 식각 공정을 통하여, 절연물질층이 식각되어 제2 액티브층(131) 상에 제2 게이트 절연층(115) 패턴이 형성될 수 있다. 그리고, 패터닝된 제2 게이트 절연층(115)에 의해 노출된 제2 액티브층(131)의 일부는 건식 식각 공정에 의해 도체화가 될 수 있다. Through the dry etching process, the insulating material layer may be etched to form a pattern of the second gate insulating layer 115 on the second active layer 131. In addition, a portion of the second active layer 131 exposed by the patterned second gate insulating layer 115 may be conductive by a dry etching process.

제2 게이트 전극(134)이 형성된 영역에 대응하여 도체화가 되지 않은 제2 채널영역(131a)과 제2 액티브층(131)의 양단에서 각각 도체화 처리된 제2 소스 영역(131b) 및 제2 드레인 영역(131c)을 포함하는 제2 액티브층(131)이 형성될 수 있다. Corresponding to the region where the second gate electrode 134 is formed, the second channel region 131a and the second source region 131b that are conductor-processed at both ends of the non-conducting second channel region 131a and the second active layer 131, respectively. The second active layer 131 including the drain region 131c may be formed.

도체화된 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)은 저항이 낮아짐으로써, 제2 박막 트랜지스터(130)의 소자 성능이 향상될 수 있으며, 이에 따라 본 명세서의 실시예에 따른 표시 장치(100)의 신뢰성이 향상될 수 있는 효과를 얻을 수 있다.The second source region 131b and the second drain region 131c of the conductive second active layer 131 have low resistance, so that device performance of the second thin film transistor 130 may be improved. An effect in which the reliability of the display device 100 according to the exemplary embodiment of the present specification can be improved can be obtained.

제2 액티브층(131)의 제2 채널영역(131a)은 제2 게이트 전극(134)과 중첩하여 배치될 수 있다. 그리고, 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)은 제2 채널영역(131a)의 양측에 배치될 수 있다. 그리고, 제2 게이트 절연층(115)은 제2 게이트 전극(134)과 제2 액티브층(131) 사이에 배치될 수 있다. 그리고, 제2 게이트 절연층(115)은 제2 게이트 전극(134) 및 제2 액티브층(131)의 제2 채널영역(131a)과 중첩하도록 배치될 수 있다. The second channel region 131a of the second active layer 131 may be disposed to overlap the second gate electrode 134. In addition, the second source region 131b and the second drain region 131c of the second active layer 131 may be disposed on both sides of the second channel region 131a. In addition, the second gate insulating layer 115 may be disposed between the second gate electrode 134 and the second active layer 131. In addition, the second gate insulating layer 115 may be disposed to overlap the second channel region 131a of the second gate electrode 134 and the second active layer 131.

포토레지스트 패턴(PR)을 마스크로 절연물질층 및 금속물질층을 식각함에 따라 제2 게이트 절연층(115)과 제2 게이트 전극(134)은 동일한 패턴으로 형성될 수 있다. 제2 게이트 절연층(115)은 제2 액티브층(131) 상에 배치될 수 있다. 제2 게이트 절연층(115)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제2 게이트 절연층(115)은 제2 액티브층(131)의 제2 채널영역(131a)과 중첩되도록 패터닝될 수 있다. 제2 게이트 전극(134)은 제2 게이트 절연층(114) 상에 배치될 수 있다. 제2 게이트 전극(134)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제2 게이트 전극(134)은 제2 액티브층(131) 및 제2 게이트 절연층(115)과 중첩되도록 패터닝될 수 있다. 제2 게이트 전극(134)은 제2 액티브층(131)의 제2 채널영역(131a)과 중첩되도록 패터닝될 수 있다. 그리고, 제2 게이트 절연층(115)은 제2 액티브층(131)의 제2 채널영역(131a)과 중첩되도록 패터닝될 수 있다. 따라서, 제2 게이트 전극(134) 및 제2 게이트 절연층(115)은 제2 액티브층(131)의 제2 채널영역(131a)과 중첩할 수 있다. 제2 층간 절연층(116)은 제2 버퍼층(114), 제2 액티브층(131), 제2 게이트 전극(134) 상에 배치될 수 있다. 제2 층간 절연층(116)에는 제1 박막 트랜지스터(120)의 제1 액티브층(121) 및 제2 박막 트랜지스터(130)의 제2 액티브층(131)을 노출시키기 위한 컨택홀이 형성될 수 있다. 예를 들면, 제2 층간 절연층(116)에는 제1 박막 트랜지스터(120)에서 제1 액티브층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 노출하기 위한 컨택홀이 형성될 수 있다. 그리고, 제2 층간 절연층(116)에는 제2 박막 트랜지스터(130)에서 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)을 노출하기 위한 컨택홀이 형성될 수 있다. 제2 층간 절연층(116)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.As the insulating material layer and the metal material layer are etched using the photoresist pattern PR as a mask, the second gate insulating layer 115 and the second gate electrode 134 may be formed in the same pattern. The second gate insulating layer 115 may be disposed on the second active layer 131. The second gate insulating layer 115 may be formed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. The second gate insulating layer 115 may be patterned to overlap the second channel region 131a of the second active layer 131. The second gate electrode 134 may be disposed on the second gate insulating layer 114. The second gate electrode 134 is formed of molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), chromium (Cr), gold (Au), nickel (Ni), and neodymium (Nd). It may be formed of a single layer or multiple layers of one or alloys thereof. The second gate electrode 134 may be patterned to overlap the second active layer 131 and the second gate insulating layer 115. The second gate electrode 134 may be patterned to overlap the second channel region 131a of the second active layer 131. Also, the second gate insulating layer 115 may be patterned to overlap the second channel region 131a of the second active layer 131. Therefore, the second gate electrode 134 and the second gate insulating layer 115 may overlap the second channel region 131a of the second active layer 131. The second interlayer insulating layer 116 may be disposed on the second buffer layer 114, the second active layer 131, and the second gate electrode 134. Contact holes for exposing the first active layer 121 of the first thin film transistor 120 and the second active layer 131 of the second thin film transistor 130 may be formed in the second interlayer insulating layer 116. have. For example, a contact hole for exposing the first source region 121b and the first drain region 121c of the first active layer 121 in the first thin film transistor 120 to the second interlayer insulating layer 116. It can be formed. In addition, contact holes for exposing the second source region 131b and the second drain region 131c of the second active layer 131 in the second thin film transistor 130 are formed in the second interlayer insulating layer 116. Can be. The second interlayer insulating layer 116 may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof.

제2 층간 절연층(116) 상에는 연결전극(150), 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제2 드레인 전극(123), 그리고 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)이 배치될 수 있다. On the second interlayer insulating layer 116, the connection electrode 150, the first source electrode 122 and the second drain electrode 123 of the first thin film transistor 120, and the second of the second thin film transistor 130 The source electrode 132 and the second drain electrode 133 may be disposed.

제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(123)은 제1 게이트 절연층(112), 제1 층간 절연층(113), 제2 버퍼층(114), 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 제1 박막 트랜지스터(120)의 제1 액티브층(121)과 연결될 수 있다. 따라서, 제1 박막 트랜지스터(120)의 제1 소스 전극(122)은 제1 게이트 절연층(112), 제1 층간 절연층(113), 제2 버퍼층(114), 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 제1 액티브층(121)의 제1 소스 영역(121b)과 연결될 수 있다. 그리고, 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)은 제1 게이트 절연층(112), 제1 층간 절연층(113), 제2 버퍼층(114), 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 제1 액티브층(121)의 제1 드레인 영역(121c)과 연결될 수 있다.The first source electrode 122 and the first drain electrode 123 of the first thin film transistor 120 include a first gate insulating layer 112, a first interlayer insulating layer 113, a second buffer layer 114, and The first active layer 121 of the first thin film transistor 120 may be connected through a contact hole formed in the second interlayer insulating layer 116. Accordingly, the first source electrode 122 of the first thin film transistor 120 includes a first gate insulating layer 112, a first interlayer insulating layer 113, a second buffer layer 114, and a second interlayer insulating layer ( It may be connected to the first source region 121b of the first active layer 121 through the contact hole formed in 116). In addition, the first drain electrode 123 of the first thin film transistor 120 includes a first gate insulating layer 112, a first interlayer insulating layer 113, a second buffer layer 114, and a second interlayer insulating layer ( The first drain region 121c of the first active layer 121 may be connected through a contact hole formed in 116).

그리고, 연결 전극(150)은 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)과 전기적으로 연결될 수 있다. 그리고, 연결 전극(150)은 제2 버퍼층(114) 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 스토리지 커패시터(140)의 제2 커패시터 전극(142)과 전기적으로 연결될 수 있다. 따라서, 연결 전극(150)은 스토리지 커패시터(140)의 제2 커패시터 전극(142)과 제 2 박막 트랜지스터(130)의 제2 드레인 전극(133)을 전기적으로 연결시켜주는 역할을 할 수 있다. In addition, the connection electrode 150 may be electrically connected to the second drain electrode 133 of the second thin film transistor 130. In addition, the connection electrode 150 may be electrically connected to the second capacitor electrode 142 of the storage capacitor 140 through a contact hole formed in the second buffer layer 114 and the second interlayer insulating layer 116. Accordingly, the connection electrode 150 may serve to electrically connect the second capacitor electrode 142 of the storage capacitor 140 and the second drain electrode 133 of the second thin film transistor 130.

그리고, 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)은 제2 층간 절연층(116)에 형성된 컨택홀을 통해 제2 액티브층(131)과 연결될 수 있다. 따라서, 제2 박막 트랜지스터(130)의 제2 소스 전극(132)은 제2 층간 절연층(116)에 형성된 컨택홀을 통해 제2 액티브층(131)의 제2 소스 영역(131b)과 연결될 수 있으며, 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)은 제2 층간 절연층(116)에 형성된 컨택홀을 통해 제2 액티브층(131)의 제2 드레인 영역(131c)과 연결될 수 있다.In addition, the second source electrode 132 and the second drain electrode 133 of the second thin film transistor 130 may be connected to the second active layer 131 through a contact hole formed in the second interlayer insulating layer 116. have. Therefore, the second source electrode 132 of the second thin film transistor 130 may be connected to the second source region 131b of the second active layer 131 through a contact hole formed in the second interlayer insulating layer 116. The second drain electrode 133 of the second thin film transistor 130 may be connected to the second drain region 131c of the second active layer 131 through a contact hole formed in the second interlayer insulating layer 116. have.

연결전극(150), 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제2 드레인 전극(123), 그리고 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)은 동일한 공정에 의해 형성될 수 있다. 그리고, 연결전극(140), 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제2 드레인 전극(123), 그리고 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)은 동일한 물질로 형성될 수 있다. 연결전극(140), 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(123), 그리고 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들면, 연결전극(140), 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(123), 그리고 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 한정되지는 않는다. The connection electrode 150, the first source electrode 122 and the second drain electrode 123 of the first thin film transistor 120, and the second source electrode 132 and the second drain of the second thin film transistor 130 The electrode 133 can be formed by the same process. Then, the connection electrode 140, the first source electrode 122 and the second drain electrode 123 of the first thin film transistor 120, and the second source electrode 132 and the second of the second thin film transistor 130 The 2 drain electrodes 133 may be formed of the same material. The connection electrode 140, the first source electrode 122 and the first drain electrode 123 of the first thin film transistor 120, and the second source electrode 132 and the second drain of the second thin film transistor 130 The electrode 133 is one of molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), chromium (Cr), gold (Au), nickel (Ni), and neodymium (Nd), or a combination thereof. It may be formed of a single layer or multiple layers made of an alloy. For example, the connection electrode 140, the first source electrode 122 and the first drain electrode 123 of the first thin film transistor 120, and the second source electrode 132 of the second thin film transistor 130 And the second drain electrode 133 may be formed of a three-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti) made of a conductive metal material, but is not limited thereto.

연결 전극(150)은 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)과 서로 연결된 일체형으로 형성될 수 있다.The connection electrode 150 may be formed integrally with the second drain electrode 133 of the second thin film transistor 130.

제1 보호층(117)은 연결전극(140), 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제2 드레인 전극(123), 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133) 그리고 제2 층간 절연층(116) 상에 배치될 수 있다. 도 1에 도시된 바와 같이, 제1 보호층(117)에는 제2 드레인 전극(133)을 노출시키기 위한 컨택홀이 형성될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 제1 보호층(117)에는 제2 박막 트랜지스터(130)의 제2 소스 전극(132)을 노출시키기 위한 컨택홀이 형성될 수 있다. 또는, 제1 보호층(117)에는 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)과 전기적으로 연결된 연결 전극(150)을 노출시키기 위한 컨택홀이 형성될 수도 있다. 제1 보호층(117)은 제1 박막 트랜지스터(120)및 제2 박막 트랜지스터(130)의 상부를 평탄화하기 위한 유기물질층일수 있다. 예를 들면, 평탄화층(118)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 제1 보호층(117)은 제1 박막 트랜지스터(120)및 제2 박막 트랜지스터(130)를 보호하기 위한 무기물질층일 수 있다. 예를 들면, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기물질로 형성될 수 있다. 제1 보호층(117)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. The first protective layer 117 includes a connection electrode 140, a first source electrode 122 and a second drain electrode 123 of the first thin film transistor 120, and a second source electrode of the second thin film transistor 130. 132 and the second drain electrode 133 and the second interlayer insulating layer 116. As illustrated in FIG. 1, a contact hole for exposing the second drain electrode 133 may be formed on the first passivation layer 117, but is not limited thereto. For example, a contact hole for exposing the second source electrode 132 of the second thin film transistor 130 may be formed in the first protective layer 117. Alternatively, a contact hole for exposing the connection electrode 150 electrically connected to the second drain electrode 133 of the second thin film transistor 130 may be formed in the first protective layer 117. The first protective layer 117 may be an organic material layer for planarizing the upper portions of the first thin film transistor 120 and the second thin film transistor 130. For example, the planarization layer 118 is an organic material such as acrylic resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, etc. It can be formed of. However, the present invention is not limited thereto, and the first protective layer 117 may be an inorganic material layer for protecting the first thin film transistor 120 and the second thin film transistor 130. For example, it may be formed of an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx). The first protective layer 117 may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof.

보조전극(160)은 제1 보호층(117) 상에 배치될 수 있다. 그리고, 보조전극(160)은 제1 보호층(117)의 컨택홀을 통하여 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)과 연결될 수 있다. 보조전극(160)은 제2 박막 트랜지스터(130)과 발광소자(210)를 전기적으로 연결하는 역할을 할 수 있다. 예를 들어, 보조전극(160)은 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)과 발광소자(210)의 제1 전극(211)을 전기적으로 연결하는 역할을 할 수 있다. 보조전극(160)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 보조전극(160)은 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)과 동일한 물질로 형성될 수 있다.The auxiliary electrode 160 may be disposed on the first protective layer 117. Also, the auxiliary electrode 160 may be connected to the second drain electrode 133 of the second thin film transistor 130 through the contact hole of the first protective layer 117. The auxiliary electrode 160 may serve to electrically connect the second thin film transistor 130 and the light emitting device 210. For example, the auxiliary electrode 160 may serve to electrically connect the second drain electrode 133 of the second thin film transistor 130 and the first electrode 211 of the light emitting device 210. The auxiliary electrode 160 is one of molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), chromium (Cr), gold (Au), nickel (Ni), and neodymium (Nd), or It may be formed of a single layer or multiple layers of these alloys. The auxiliary electrode 160 may be formed of the same material as the second source electrode 132 and the second drain electrode 133 of the second thin film transistor 130.

제2 보호층(118)은 보조전극(160) 및 제1 보호층(117) 상에 배치될 수 있다. 그리고, 도 1에 도시된 바와 같이, 제2 보호층(118)에는 보조전극(160)을 노출시키기 위한 컨택홀이 형성될 수 있다. 제2 보호층(118)은 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)의 상부를 평탄화하기 위한 유기물질층일 수 있다. 예를 들면, 제2 보호층(118)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.The second protective layer 118 may be disposed on the auxiliary electrode 160 and the first protective layer 117. In addition, as illustrated in FIG. 1, a contact hole for exposing the auxiliary electrode 160 may be formed in the second protective layer 118. The second protective layer 118 may be an organic material layer for planarizing the upper portions of the first thin film transistor 120 and the second thin film transistor 130. For example, the second protective layer 118 may include acrylic resin, epoxy resin, phenolic resin, polyamide resin, and polyimide resin. It can be formed of an organic material.

발광소자(210)는 제2 보호층(118)상에 배치될 수 있다. 발광소자(210)는 제1 전극(211), 발광구조물(212), 및 제2 전극(213)을 포함할 수 있다. 발광소자(210)의 제1 전극(211)은 제2 보호층(118) 상에 배치될 수 있다. 제1 전극(211)은 제2 보호층(118)에 형성된 컨택홀을 통하여 보조전극(160)과 전기적으로 연결될 수 있다. 따라서, 발광소자(210)의 제1 전극(211)은 제2 보호층(118)에 형성된 컨택홀을 통하여 보조전극(160)과 연결됨으로써, 제2 박막 트랜지스터(130)와 전기적으로 연결될 수 있다. The light emitting device 210 may be disposed on the second protective layer 118. The light emitting device 210 may include a first electrode 211, a light emitting structure 212, and a second electrode 213. The first electrode 211 of the light emitting device 210 may be disposed on the second protective layer 118. The first electrode 211 may be electrically connected to the auxiliary electrode 160 through a contact hole formed in the second protective layer 118. Accordingly, the first electrode 211 of the light emitting device 210 may be electrically connected to the second thin film transistor 130 by being connected to the auxiliary electrode 160 through a contact hole formed in the second protective layer 118. .

제1 전극(211)은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루질 수 있다. 그리고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 제1 전극 전극(211)은 투명 도전막, 불투명 도전막, 및 투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로도 형성될 수 있다.The first electrode 211 may be formed of a multi-layer structure including a transparent conductive film and an opaque conductive film having high reflection efficiency. The transparent conductive film may be formed of a material having a relatively large work function value, such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). In addition, the opaque conductive film may be formed of a single layer or a multi-layer structure including Al, Ag, Cu, Pb, Mo, Ti or alloys thereof. For example, the first electrode electrode 211 may be formed in a structure in which a transparent conductive film, an opaque conductive film, and a transparent conductive film are sequentially stacked. However, the present invention is not limited thereto, and a transparent conductive film and an opaque conductive film may also be formed in a stacked structure.

본 명세서의 실시예에 따른 표시 장치(100)는 상부 발광(Top Emission)표시 장치이므로, 제1 전극(211)은 애노드 전극일 수 있다. 표시 장치(100)가 하부 발광(Bottom Emission)인 경우에는 제2 보호층(118) 상에 배치된 제1 전극(211)은 캐소드 전극일 수 있다. Since the display device 100 according to the exemplary embodiment of the present specification is a top emission display device, the first electrode 211 may be an anode electrode. When the display device 100 is a bottom emission, the first electrode 211 disposed on the second protective layer 118 may be a cathode electrode.

제1 전극(211) 및 제2 보호층(118) 상에는 뱅크(180)가 배치될 수 있다. 뱅크(180)에는 재1 전극(211)을 노출하기 위한 개구부가 형성될 수 있다. 뱅크(180)는 표시 장치(100)의 발광영역을 정의할 수 있으므로 화소 정의막이라고 할 수도 있다. 뱅크(180) 상에는 스페이서(190)가 더 배치될 수 있다. The bank 180 may be disposed on the first electrode 211 and the second protective layer 118. An opening for exposing the first electrode 211 may be formed in the bank 180. The bank 180 may define a light emitting region of the display device 100, and may also be referred to as a pixel defining layer. A spacer 190 may be further disposed on the bank 180.

제1 전극(211)상에는 발광층을 포함하는 발광 구조물(212)이 배치될 수 있다. A light emitting structure 212 including a light emitting layer may be disposed on the first electrode 211.

발광소자(210)의 발광 구조물(212)은 제1 전극(211) 상에 정공층, 발광층, 전자층 순으로 또는 역순으로 적층되어 형성될 수 있다. 이외에도 발광 구조물(212)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 구조물을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 구조물 중 어느 하나의 발광층은 청색광을 생성하고, 제1 및 제2 발광 구조물 중 나머지 하나의 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 구조물을 통해 백색광이 생성될 수 있다. 이 발광 구조물(212)에서 생성된 백색광은 발광 구조물(212) 상부에 위치하는 컬러 필터에 입사되어 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 구조물(212)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 예를 들면, 적색(R) 서브 화소의 발광 구조물(212)은 적색광을, 녹색(G) 서브 화소의 발광 구조물(212)은 녹색광을, 청색(B) 서브 화소의 발광 구조물(212)은 청색광을 생성할 수도 있다.The light emitting structure 212 of the light emitting device 210 may be formed on the first electrode 211 by being stacked in the order of a hole layer, a light emitting layer, and an electron layer. In addition, the light emitting structure 212 may include first and second light emitting structures facing each other with a charge generating layer interposed therebetween. In this case, one light emitting layer of the first and second light emitting structures generates blue light, and the other light emitting layer of the first and second light emitting structures generates yellow-green light, thereby allowing white light through the first and second light emitting structures. This can be generated. The white light generated by the light emitting structure 212 may be incident on a color filter positioned on the light emitting structure 212 to implement a color image. In addition, a color image may be implemented by generating color light corresponding to each sub-pixel in each light emitting structure 212 without a separate color filter. For example, the light emitting structure 212 of the red (R) sub pixel has red light, the light emitting structure 212 of the green (G) sub pixel has green light, and the light emitting structure 212 of the blue (B) sub pixel has blue light. You can also create

발광 구조물(212) 상에는 제2 전극(213)이 더 배치될 수 있다. 발광소자(210)의 제2 전극(213)은 발광 구조물(212)을 사이에 두고 제1 전극(211)과 대향하도록 발광 구조물(212)상에 배치될 수 있다. 본 명세서의 실시예에 따른 표시 장치(100)에서 제2 전극(213)은 캐소드 전극일 수 있다. 제2 전극(213) 상에는 수분 침투를 억제하는 봉지부(220)가 더 배치될 수 있다. The second electrode 213 may be further disposed on the light emitting structure 212. The second electrode 213 of the light emitting device 210 may be disposed on the light emitting structure 212 to face the first electrode 211 with the light emitting structure 212 therebetween. In the display device 100 according to the exemplary embodiment of the present specification, the second electrode 213 may be a cathode electrode. On the second electrode 213, an encapsulation portion 220 that suppresses water infiltration may be further disposed.

봉지부(220)는 제1 무기 봉지층(221), 제2 유기 봉지층(222), 및 제3 무기 봉지층(223)을 포함할 수 있다. 봉지부(220)의 제1 무기 봉지층(221)은 제2 전극(213)상에 배치될 수 있다. 그리고, 제2 유기 봉지층(222)은 제1 무기 봉지층(221)상에 배치될 수 있다. 또한, 제3 무기 봉지층(223)은 제2 유기 봉지층(222)상에 배치될 수 있다. 봉지부(220)의 제1 무기 봉지층(221) 및 제3 무기 봉지층(223)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기 물질로 형성될 수 있다. 봉지부(220)의 제2 유기 봉지층(222)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.The encapsulation unit 220 may include a first inorganic encapsulation layer 221, a second organic encapsulation layer 222, and a third inorganic encapsulation layer 223. The first inorganic encapsulation layer 221 of the encapsulation unit 220 may be disposed on the second electrode 213. In addition, the second organic encapsulation layer 222 may be disposed on the first inorganic encapsulation layer 221. Also, the third inorganic encapsulation layer 223 may be disposed on the second organic encapsulation layer 222. The first inorganic encapsulation layer 221 and the third inorganic encapsulation layer 223 of the encapsulation unit 220 may be formed of an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx). The second organic encapsulation layer 222 of the encapsulation unit 220 is an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, and a polyimide resin resin).

터치 센서부(320)는 봉지부(220)의 제3 무기 봉지층(223) 상에 배치될 수 있다. 터치 센서부(320)는 터치전극(323) 및 연결부(322)를 포함할 수 있다. The touch sensor unit 320 may be disposed on the third inorganic encapsulation layer 223 of the encapsulation unit 220. The touch sensor unit 320 may include a touch electrode 323 and a connection unit 322.

제3 무기 봉지층(223)상에 터치 센서부(320)의 연결부(322)가 배치될 수 있다. 예를 들어, 제3 무기 봉지층(223)상에 연결부(322)의 제1 연결부가 배치될 수 있다. 제1 연결부(322a)는 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전막으로 형성될 수도 있다. 연결부(322)의 제1 연결부(322a)의 하부면은 봉지부(220)의 상부면과 직접 접촉할 수 있다. 예를 들어, 제1 연결부(322a)의 하부면은 봉지부(220)의 제3 무기 봉지층(223)과 직접 접촉할 수 있다. The connection portion 322 of the touch sensor unit 320 may be disposed on the third inorganic encapsulation layer 223. For example, a first connection portion of the connection portion 322 may be disposed on the third inorganic encapsulation layer 223. The first connection portion 322a is any one of molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), chromium (Cr), gold (Au), nickel (Ni), and neodymium (Nd) Or it may be formed of a single layer or multiple layers of these alloys. However, it is not limited thereto, and may be formed of a transparent conductive film such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). The lower surface of the first connection portion 322a of the connection portion 322 may directly contact the upper surface of the encapsulation portion 220. For example, the lower surface of the first connection portion 322a may directly contact the third inorganic encapsulation layer 223 of the encapsulation portion 220.

봉지부(220) 및 제1 연결부(322a)상에 터치 절연층(311)의 제1 터치 절연층(311a)이 배치될 수 있다. 예를 들어, 제1 연결부(322a) 및 봉지부(220)의 제3 무기 봉지층(223)상에 제1 터치 절연층(311a)이 배치될 수 있다. 그리고, 제1 터치 절연층(311a)은 무기물질층 또는 유기물질층으로 이루어질 수 있다. 제1 터치 절연층(311a)이 무기물질층인 경우, 제1 터치 절연층(311a)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 그리고, 제1 터치 절연층(311a)이 유기물질층인 경우, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다. 제1 터치 절연층(311a)에는 제1 연결부(322a)를 노출시키기 위한 컨택홀이 형성될 수 있다. The first touch insulation layer 311a of the touch insulation layer 311 may be disposed on the encapsulation unit 220 and the first connection unit 322a. For example, the first touch insulating layer 311a may be disposed on the third inorganic encapsulation layer 223 of the first connection portion 322a and the encapsulation portion 220. In addition, the first touch insulating layer 311a may be formed of an inorganic material layer or an organic material layer. When the first touch insulating layer 311a is an inorganic material layer, the first touch insulating layer 311a may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. In addition, when the first touch insulating layer 311a is an organic material layer, an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin ( polyimide resin). A contact hole for exposing the first connection portion 322a may be formed in the first touch insulating layer 311a.

터치전극(323)의 제1 터치전극(323a) 및 제2 터치전극(323b)이 제1 터치 절연층(311a)상에 배치될 수 있다. 그리고, 도 3을 참조하면, 제2 연결부(322b)도 제1 터치 절연층(311a)상에 배치될 수 있다. 그리고, 제2 연결부(322b)는 복수의 제2 터치전극(323b)을 서로 연결할 수 있다. 제2 연결부(322b)는 제1 터치전극(323a) 및 제2 터치전극(323b)과 동일한 층에 배치될 수 있다. The first touch electrode 323a and the second touch electrode 323b of the touch electrode 323 may be disposed on the first touch insulating layer 311a. In addition, referring to FIG. 3, the second connection part 322b may also be disposed on the first touch insulating layer 311a. In addition, the second connection unit 322b may connect the plurality of second touch electrodes 323b to each other. The second connection part 322b may be disposed on the same layer as the first touch electrode 323a and the second touch electrode 323b.

제1 터치전극(323a)은 제1 터치 절연층(311a)의 컨택홀을 통하여 제1 연결부(322a)와 연결될 수 있다. 복수의 제1 터치전극(323a)은 제1 연결부(322a)에 의해 서로 연결될 수 있다. The first touch electrode 323a may be connected to the first connection unit 322a through the contact hole of the first touch insulating layer 311a. The plurality of first touch electrodes 323a may be connected to each other by the first connection portion 322a.

터치전극(323)의 제1 터치전극(323a) 및 제2 터치전극(323b)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전막으로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 제1 터치전극(323a) 및 제2 터치전극(323b)은 개구부를 가지는 불투명 도전막으로 형성될 수도 있다. 제1 터치전극(323a) 및 제2 터치전극(323b)이 개구부를 가지는 불투명 도전막으로 이루어지는 경우에는, 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. The first touch electrode 323a and the second touch electrode 323b of the touch electrode 323 may be formed of a transparent conductive film such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). However, the present invention is not limited thereto, and the first touch electrode 323a and the second touch electrode 323b may be formed of an opaque conductive film having an opening. When the first touch electrode 323a and the second touch electrode 323b are made of an opaque conductive film having an opening, molybdenum (Mo), copper (Cu), titanium (Ti), aluminum (Al), and chromium (Cr) ), gold (Au), nickel (Ni), and neodymium (Nd) may be formed of a single layer or multiple layers of any one or alloys thereof.

터치 절연층(311)의 제2 터치 절연층(311b)은 제1 터치전극(323a), 제2 터치전극(323b), 및 제1 터치 절연층(311a)상에 배치될 수 있다. 제2 터치 절연층(311b)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.The second touch insulating layer 311b of the touch insulating layer 311 may be disposed on the first touch electrode 323a, the second touch electrode 323b, and the first touch insulating layer 311a. The second touch insulating layer 311b may be formed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof.

명세서의 실시예에 따른 표시장치(100)는, 봉지부(220)상에 터치 센서부(320)를 배치하여 공정을 단순화할 수 있다. 그리고, 표시장치(100)의 두께를 줄일 수 있다. The display device 100 according to the exemplary embodiment of the specification may simplify the process by arranging the touch sensor unit 320 on the encapsulation unit 220. In addition, the thickness of the display device 100 can be reduced.

도 5는 본 명세서의 다른 실시예에 따른 표시장치를 나타내는 단면도이다. 도 4와 비교하여 차이점 위주로 설명하며, 중복된 설명은 생략하거나 간략히 설명하도록 한다. 예를 들면, 기판(110), 제1 버퍼층(111), 제1 게이트 절연층(112), 제1 층간 절연층(113), 제2 버퍼층(114), 제2 게이트 절연층(115), 제2 층간 절연층(116), 제1 보호층(117), 제2 보호층(118), 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(130), 스토리지 커패시터(140), 연결전극(150), 보조전극(160), 뱅크(180), 스페이서(190), 및 발광소자(210)는 실질적으로 동일하다. 따라서, 도 4와 실질적으로 동일한 도 5의 구성에 대한 중복된 설명은 생략하거나 간략히 설명한다. 5 is a cross-sectional view illustrating a display device according to another exemplary embodiment of the present specification. Compared to FIG. 4, the difference will be mainly described, and duplicate description will be omitted or briefly described. For example, the substrate 110, the first buffer layer 111, the first gate insulating layer 112, the first interlayer insulating layer 113, the second buffer layer 114, the second gate insulating layer 115, Second interlayer insulating layer 116, first protective layer 117, second protective layer 118, first thin film transistor 120, second thin film transistor 130, storage capacitor 140, connecting electrode ( 150), the auxiliary electrode 160, the bank 180, the spacer 190, and the light emitting element 210 are substantially the same. Accordingly, a duplicate description of the configuration of FIG. 5 that is substantially the same as FIG. 4 is omitted or briefly described.

도 5를 참조하면, 본 명세서의 다른 실시예에 따른 표시 장치(100)는 기판(110), 제1 버퍼층(111), 제1 게이트 절연층(112), 제1 층간 절연층(113), 제2 버퍼층(114), 제2 게이트 절연층(115), 제2 층간 절연층(116), 제1 보호층(117), 제2 보호층(118), 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(130), 스토리지 커패시터(140), 연결전극(150), 보조전극(160), 뱅크(180), 스페이서(190), 발광소자(210), 봉지부(220), 터치 절연층(311), 및 터치 센서부(320)를 포함할 수 있다. 그리고, 제1 박막 트랜지스터(120)의 제1 액티브층(121)은 저온 폴리 실리콘 물질로 이루어질 수 있으며, 제2 박막 트랜지스터(130)의 제2 액티브층(131)은 산화물 반도체로 이루어질 수 있다.Referring to FIG. 5, the display device 100 according to another exemplary embodiment of the present specification includes a substrate 110, a first buffer layer 111, a first gate insulating layer 112, a first interlayer insulating layer 113, Second buffer layer 114, second gate insulating layer 115, second interlayer insulating layer 116, first protective layer 117, second protective layer 118, first thin film transistor 120, first 2 thin film transistor 130, storage capacitor 140, connection electrode 150, auxiliary electrode 160, bank 180, spacer 190, light emitting device 210, encapsulation unit 220, touch insulation layer 311, and a touch sensor unit 320. In addition, the first active layer 121 of the first thin film transistor 120 may be made of a low temperature polysilicon material, and the second active layer 131 of the second thin film transistor 130 may be made of an oxide semiconductor.

기판(110)상에 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)가 배치될 수 있다. 그리고, 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)상에 발광소자(210)가 배치될 수 있다. The first thin film transistor 120 and the second thin film transistor 130 may be disposed on the substrate 110. In addition, the light emitting device 210 may be disposed on the first thin film transistor 120 and the second thin film transistor 130.

봉지부(220)가 발광소자(210)상에 배치될 수 있다. 예를 들어, 봉지부(220)는 발광소자(210)의 제2 전극(213)상에 배치될 수 있다. 도 5를 참조하면, 봉지부(220)는 제1 무기 봉지층(221), 제2 유기 봉지층(222), 및 제3 무기 봉지층(223)을 포함할 수 있다. 봉지부(220)의 제1 무기 봉지층(221)이 발광소자(210)의 제2 전극(213)상에 배치될 수 있다. 그리고, 제2 유기 봉지층(222)은 제1 무기 봉지층(221)상에 배치될 수 있다. The encapsulation unit 220 may be disposed on the light emitting device 210. For example, the encapsulation unit 220 may be disposed on the second electrode 213 of the light emitting device 210. Referring to FIG. 5, the encapsulation unit 220 may include a first inorganic encapsulation layer 221, a second organic encapsulation layer 222, and a third inorganic encapsulation layer 223. The first inorganic encapsulation layer 221 of the encapsulation unit 220 may be disposed on the second electrode 213 of the light emitting device 210. In addition, the second organic encapsulation layer 222 may be disposed on the first inorganic encapsulation layer 221.

터치 센서부(320)의 제1 연결부(322a)가 봉지부(220)의 제2 유기 봉지층(222)상에 배치될 수 있다. 그리고, 봉지부(220)의 제3 무기 봉지층(223)은 터치 센서부(320)의 제1 연결부(322a)상에 배치될 수 있다. 제3 무기 봉지층(223)은 터치 센서부(320)의 제1 연결부(322a)를 노출하기 위한 컨택홀이 형성될 수 있다. 예를 들어, 터치 센서부(320)의 제1 연결부(322a)는 제2 유기 봉지층(222)과 제3 무기 봉지층(223)사이에 배치될 수 있다. 그리고, 제1 연결부(322a)는 제3 무기 봉지층(223)의 컨택홀에 의해 노출될 수 있다. 예를 들어, 제1 연결부(322a)의 하부면은 제2 유기 봉지층(222)의 상부면과 직접 접촉할 수 있으며, 제1 연결부(322a)의 상부면은 제3 무기 봉지층(223)의 하부면과 직접 접촉할 수 있다. 그리고, 제1 연결부(322a)의 상부면은 제3 무기 봉지층(223)의 컨택홀에 의해 노출될 수 있다. The first connection portion 322a of the touch sensor unit 320 may be disposed on the second organic encapsulation layer 222 of the encapsulation unit 220. In addition, the third inorganic encapsulation layer 223 of the encapsulation unit 220 may be disposed on the first connection unit 322a of the touch sensor unit 320. A contact hole for exposing the first connection portion 322a of the touch sensor unit 320 may be formed in the third inorganic encapsulation layer 223. For example, the first connection portion 322a of the touch sensor unit 320 may be disposed between the second organic encapsulation layer 222 and the third inorganic encapsulation layer 223. In addition, the first connection portion 322a may be exposed by a contact hole of the third inorganic encapsulation layer 223. For example, the lower surface of the first connection portion 322a may directly contact the upper surface of the second organic encapsulation layer 222, and the upper surface of the first connection portion 322a may be the third inorganic encapsulation layer 223 It can directly contact the lower surface of the. In addition, the upper surface of the first connection portion 322a may be exposed by the contact hole of the third inorganic encapsulation layer 223.

터치 센서부(320)의 터치전극(323)이 제3 무기 봉지층(223)상에 배치될 수 있다. 터치전극(323)은 제1 터치전극(323a) 및 제2 터치전극(323b)을 포함할 수 있다. 예를 들어, 터치전극(323)은 제1 터치전극(323a) 및 제2 터치전극(323b)은 제3 무기 봉지층(223)상에 배치될 수 있다. 그리고, 제1 터치전극(323a)은 제3 무기 봉지층(223)의 컨택홀을 통하여 제1 연결부(322a)와 연결될 수 있다. 그리고, 도 3에 도시된 바와 같이, 복수의 제1 터치전극(323a)은 제1 연결부(322a)를 통하여 서로 연결될 수 있다. 그리고, 제2 연결부(322b)도 제1 터치전극(323a) 및 제2 터치전극(323b)이 배치된 동일한 층에 배치될 수 있다. 그리고, 제2 연결부(322b)는 복수의 제2 터치전극(323b)을 서로 연결할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 제2 연결부(322b)는 제1 터치전극(323a) 및 제2 터치전극(323b)과 같이 제3 무기 봉지층(223)상에 배치될 수 있다. 그리고, 제3 무기 봉지층(223)상에 배치된 제2 연결부(322b)는 제2 터치전극(323b)과 연결될 수 있다. 복수의 제2 터치전극(323b)는 제2 연결부(322b)를 통하여 서로 연결될 수 있다. The touch electrode 323 of the touch sensor unit 320 may be disposed on the third inorganic encapsulation layer 223. The touch electrode 323 may include a first touch electrode 323a and a second touch electrode 323b. For example, the first touch electrode 323a and the second touch electrode 323b of the touch electrode 323 may be disposed on the third inorganic encapsulation layer 223. In addition, the first touch electrode 323a may be connected to the first connection part 322a through the contact hole of the third inorganic encapsulation layer 223. In addition, as illustrated in FIG. 3, the plurality of first touch electrodes 323a may be connected to each other through the first connection portion 322a. Also, the second connection part 322b may also be disposed on the same layer on which the first touch electrode 323a and the second touch electrode 323b are disposed. In addition, the second connection unit 322b may connect the plurality of second touch electrodes 323b to each other. For example, as illustrated in FIG. 3, the second connection part 322b may be disposed on the third inorganic encapsulation layer 223 like the first touch electrode 323a and the second touch electrode 323b. . Also, the second connection part 322b disposed on the third inorganic encapsulation layer 223 may be connected to the second touch electrode 323b. The plurality of second touch electrodes 323b may be connected to each other through the second connection part 322b.

제3 무기 봉지층(223) 및 터치 센서부(320)의 제1 터치전극(323a) 및 제2 터치전극(323b)상에 터치 절연층(311)이 형성될 수 있다. 터치 절연층(311)은 터치 센서부(320)를 보호하기 위한 무기물질층일 수 있다. 예를 들면, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기물질로 형성될 수 있다. 터치 절연층(311)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 터치 절연층(311)은 제3 무기 봉지층(223)과 직접 접촉할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 터치 절연층(311)의 하부면은 제3 무기 봉지층(223)의 상부면과 직접 접촉할 수 있다. A touch insulating layer 311 may be formed on the first touch electrodes 323a and the second touch electrodes 323b of the third inorganic encapsulation layer 223 and the touch sensor unit 320. The touch insulating layer 311 may be an inorganic material layer for protecting the touch sensor unit 320. For example, it may be formed of an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx). The touch insulating layer 311 may be formed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers thereof. The touch insulating layer 311 may directly contact the third inorganic encapsulation layer 223. For example, as illustrated in FIG. 5, the lower surface of the touch insulating layer 311 may directly contact the upper surface of the third inorganic encapsulation layer 223.

본 명세서의 실시예에 따른 표시장치(100)에서 터치 센서부(320)의 제1 연결부(322a)를 봉지부(220)의 제2 유기 봉지층(222)과 제3 무기 봉지층(223)사이에 배치하여, 터치 절연층(311)의 두께를 감소할 수 있다. 그리고, 제조 공정단계를 줄일 수 있으므로, 생산 비용도 절감할 수 있는 효과가 있다. 봉지부(220)의 제3 무기 봉지층(223)을 터치 절연층(311)으로 이용하여, 터치 절연층(311)의 전체 두께를 줄일 수 있으므로, 표시 장치(100)를 더 얇게 제조할 수 있다. 그리고, 터치 절연층(311)의 형성 공정을 단순화하여, 생산 비용을 절감할 수 있다. The second organic encapsulation layer 222 and the third inorganic encapsulation layer 223 of the encapsulation unit 220 of the first connection unit 322a of the touch sensor unit 320 in the display device 100 according to the exemplary embodiment of the present specification Interposed therebetween, the thickness of the touch insulating layer 311 can be reduced. And, since the manufacturing process step can be reduced, there is an effect that can also reduce the production cost. Since the third inorganic encapsulation layer 223 of the encapsulation unit 220 is used as the touch insulation layer 311, the overall thickness of the touch insulation layer 311 can be reduced, so that the display device 100 can be manufactured thinner. have. And, by simplifying the process of forming the touch insulating layer 311, it is possible to reduce the production cost.

본 명세서의 실시예에 따른 표시 장치는 다음과 같이 설명될 수 있다.The display device according to the exemplary embodiment of the present specification may be described as follows.

본 명세서의 실시예에 따른 표시장치는, 기판, 기판상에 있는 박막 트랜지스터, 박막 트랜지스터 상에 있는 발광소자, 발광소자 상에 있는 봉지부, 봉지부 상에 있는 터치 센서부의 제1 연결부, 제1 연결부 상에 배치되며 제1 연결부를 노출하는 컨택홀을 포함하는 제1 터치 절연층, 제1 터치 절연층 상에 있는 터치 센서부의 복수의 제1 터치전극 및 복수의 제2 터치전극, 및 복수의 제1 터치전극 및 복수의 제2 터치전극상에 있는 제2 터치 절연층을 포함하고, 복수의 제1 터치전극은 제1 터치 절연층의 컨택홀을 통하여 제1 연결부와 연결될 수 있다.A display device according to an exemplary embodiment of the present specification includes a substrate, a thin film transistor on a substrate, a light emitting element on the thin film transistor, a sealing portion on the light emitting element, and a first connection portion of the touch sensor portion on the sealing portion, the first A first touch insulating layer disposed on the connection unit and including a contact hole exposing the first connection unit, a plurality of first touch electrodes and a plurality of second touch electrodes, and a plurality of touch sensor units on the first touch insulation layer A first touch electrode and a second touch insulating layer on the plurality of second touch electrodes may be included, and the plurality of first touch electrodes may be connected to the first connection unit through contact holes of the first touch insulating layer.

본 명세서의 실시예에 따르면, 제1 연결부의 하부면은 봉지부의 상부면과 직접 접촉할 수 있다. According to the exemplary embodiment of the present specification, the lower surface of the first connection portion may directly contact the upper surface of the encapsulation portion.

본 명세서의 실시예에 따르면, 봉지부는 제1 무기 봉지층, 제1 무기 봉지층 상에 있는 제3 무기 봉지층, 및 제1 무기 봉지층과 제3 무기 봉지층 사이에 있는 제2 유기 봉지층을 포함하며, 제1 연결부의 하부면은 봉지부의 제3 무기 봉지층과 직접 접촉할 수 있다. According to the exemplary embodiment of the present specification, the encapsulation unit includes a first inorganic encapsulation layer, a third inorganic encapsulation layer on the first inorganic encapsulation layer, and a second organic encapsulation layer between the first inorganic encapsulation layer and the third inorganic encapsulation layer. Including, the lower surface of the first connection portion may directly contact the third inorganic encapsulation layer of the encapsulation portion.

본 명세서의 실시예에 따르면, 제1 터치 절연층상에 배치되며, 복수의 제2 터치전극과 연결되는 제2 연결부를 포함할 수 있다. According to the exemplary embodiment of the present specification, the second connection unit is disposed on the first touch insulating layer and connected to the plurality of second touch electrodes.

본 명세서의 실시예에 따르면, 복수의 제1 터치전극은 제1 연결부에 의해 제1 방향으로 서로 연결되고, 복수의 제2 터치전극은 제2 연결부에 의해 제1 방향과 수직한 제2 방향으로 서로 연결될 수 있다.According to the exemplary embodiment of the present specification, the plurality of first touch electrodes are connected to each other in the first direction by the first connection unit, and the plurality of second touch electrodes are in the second direction perpendicular to the first direction by the second connection unit. Can be connected to each other.

본 명세서의 실시예에 따르면, 제1 연결부와 제2 연결부는 제1 터치 절연층을 사이에 두고 서로 교차할 수 있다. 본 명세서의 실시예에 따른 표시장치는, 기판, 기판상에 있는 박막 트랜지스터, 박막 트랜지스터 상에 있는 발광소자, 발광소자 상에 있는 제1 무기 봉지층, 제1 무기 봉지층 상에 있는 제3 무기 봉지층, 제1 무기 봉지층 및 제3 무기 봉지층 사이에 있는 제2 유기 봉지층, 제2 유기 봉지층 및 제3 무기 봉지층 사이에 있는 터치 센서부의 제1 연결부, 제3 무기 봉지층 상에 있는 터치 센서부의 복수의 제1 터치전극 및 복수의 제2 터치전극, 및 복수의 제1 터치전극 및 복수의 제2 터치전극 상에 있는 터치 절연층을 포함할 수 있다.According to the exemplary embodiment of the present specification, the first connection portion and the second connection portion may intersect each other with the first touch insulating layer interposed therebetween. The display device according to the exemplary embodiment of the present specification includes a substrate, a thin film transistor on a substrate, a light emitting element on the thin film transistor, a first inorganic encapsulation layer on the light emitting element, and a third inorganic on the first inorganic encapsulation layer. On the first connection, the third inorganic encapsulation layer, the second organic encapsulation layer between the encapsulation layer, the first inorganic encapsulation layer and the third inorganic encapsulation layer, the touch sensor portion between the second organic encapsulation layer and the third inorganic encapsulation layer The touch sensor unit may include a plurality of first touch electrodes and a plurality of second touch electrodes, and a touch insulating layer on the plurality of first touch electrodes and the plurality of second touch electrodes.

본 명세서의 실시예에 따르면, 제3 무기 봉지층은 터치 센서부의 제1 연결부를 노출하는 컨택홀을 포함할 수 있다.According to the exemplary embodiment of the present specification, the third inorganic encapsulation layer may include a contact hole exposing the first connection portion of the touch sensor unit.

본 명세서의 실시예에 따르면, 터치 센서부의 복수의 제1 터치전극은 제3 무기 봉지층의 컨택홀을 통하여 제1 연결부와 연결될 수 있다. According to the exemplary embodiment of the present specification, the plurality of first touch electrodes of the touch sensor unit may be connected to the first connection unit through the contact hole of the third inorganic encapsulation layer.

본 명세서의 실시예에 따르면, 복수의 제1 터치전극은 제1 연결부에 의해 제1 방향으로 연결될 수 있다.According to the exemplary embodiment of the present specification, the plurality of first touch electrodes may be connected in the first direction by the first connection unit.

본 명세서의 실시예에 따르면, 제3 무기 봉지층상에 배치되며, 복수의 제2 터치전극과 연결되는 제2 연결부를 포함할 수 있다. According to the exemplary embodiment of the present specification, the second connection unit is disposed on the third inorganic encapsulation layer and connected to the plurality of second touch electrodes.

본 명세서의 실시예에 따르면, 복수의 제2 터치전극은 제2 연결부에 의해 제1 방향과 수직한 제2 방향으로 서로 연결될 수 있다.According to the exemplary embodiment of the present specification, the plurality of second touch electrodes may be connected to each other in a second direction perpendicular to the first direction by the second connection unit.

본 명세서의 실시예에 따르면, 제1 연결부와 제2 연결부는 제3 무기 봉지층을 사이에 두고 서로 교차할 수 있다.According to the exemplary embodiment of the present specification, the first connection portion and the second connection portion may intersect each other with the third inorganic encapsulation layer therebetween.

본 명세서의 실시예에 따르면, 터치 절연층의 하부면은 제3 무기 봉지층의 상부면과 직접 접촉할 수 있다.According to the exemplary embodiment of the present specification, the lower surface of the touch insulating layer may directly contact the upper surface of the third inorganic encapsulation layer.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description and the accompanying drawings are merely illustrative of the technical spirit of the present invention, and those of ordinary skill in the art to which the present invention pertains combine combinations of configurations in a range not departing from the essential characteristics of the present invention. , Various modifications and variations such as separation, substitution and change will be possible. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the following claims, and all technical spirits within the equivalent range should be interpreted as being included in the scope of the present invention.

100: 표시 장치
110: 기판
120: 제1 박막 트랜지스터
130: 제2 박막 트랜지스터
140: 스토리지 커패시터
210: 발광소자
220: 봉지부
221: 제1 무기 봉지층
222: 제2 유기 봉지층
223: 제3 무기 봉지층
320: 터치 센서부
322a: 제1 연결부
322b: 제2 연결부
311: 터치 절연층
311a: 제1 터치 절연층
311b: 제2 터치 절연층
323: 터치전극
323a: 제1 터치전극
323b: 제2 터치전극
100: display device
110: substrate
120: first thin film transistor
130: second thin film transistor
140: storage capacitor
210: light emitting element
220: encapsulation
221: first inorganic encapsulation layer
222: second organic sealing layer
223: third weapon encapsulation layer
320: touch sensor unit
322a: first connection
322b: second connection
311: touch insulation layer
311a: first touch insulating layer
311b: second touch insulating layer
323: touch electrode
323a: first touch electrode
323b: second touch electrode

Claims (14)

기판;
상기 기판 상에 있는 박막 트랜지스터;
상기 박막 트랜지스터 상에 있는 발광소자;
상기 발광소자 상에 있는 봉지부;
상기 봉지부 상에 있는 터치 센서부의 제1 연결부;
상기 제1 연결부 상에 배치되며, 상기 제1 연결부를 노출하는 컨택홀을 포함하는 제1 터치 절연층,
상기 제1 터치 절연층 상에 있는 상기 터치 센서부의 복수의 제1 터치전극 및 복수의 제2 터치전극; 및
상기 복수의 제1 터치전극 및 상기 복수의 제2 터치전극 상에 있는 제2 터치 절연층을 포함하며, 상기 복수의 제1 터치전극은 상기 제1 터치 절연층의 상기 컨택홀을 통하여 상기 제1 연결부와 연결되는, 표시장치.
Board;
A thin film transistor on the substrate;
A light emitting element on the thin film transistor;
An encapsulation portion on the light emitting element;
A first connection unit of the touch sensor unit on the encapsulation unit;
A first touch insulating layer disposed on the first connection portion and including a contact hole exposing the first connection portion,
A plurality of first touch electrodes and a plurality of second touch electrodes of the touch sensor unit on the first touch insulating layer; And
And a second touch insulation layer on the plurality of first touch electrodes and the plurality of second touch electrodes, wherein the plurality of first touch electrodes are formed through the contact hole of the first touch insulation layer. A display device that is connected to the connection portion.
제1항에 있어서,
상기 제1 연결부의 하부면은 상기 봉지부의 상부면과 직접 접촉하는, 표시장치.
According to claim 1,
The lower surface of the first connection portion, the display device in direct contact with the upper surface of the sealing portion.
제2항에 있어서,
상기 봉지부는 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 있는 제3 무기 봉지층, 및 상기 제1 무기 봉지층과 상기 제3 무기 봉지층 사이에 있는 제2 유기 봉지층을 포함하며,
상기 제1 연결부의 상기 하부면은 상기 봉지부의 상기 제3 무기 봉지층과 직접 접촉하는, 표시장치.
According to claim 2,
The encapsulation portion includes a first inorganic encapsulation layer, a third inorganic encapsulation layer on the first inorganic encapsulation layer, and a second organic encapsulation layer between the first inorganic encapsulation layer and the third inorganic encapsulation layer,
The lower surface of the first connection portion, the display device in direct contact with the third inorganic encapsulation layer of the encapsulation.
제1항에 있어서,
상기 제1 터치 절연층 상에 배치되며, 상기 복수의 제2 터치전극과 연결되는 제2 연결부를 포함하는, 표시장치.
According to claim 1,
A display device disposed on the first touch insulating layer and including a second connection portion connected to the plurality of second touch electrodes.
제4항에 있어서,
상기 복수의 제1 터치전극은 상기 제1 연결부에 의해 제1 방향으로 서로 연결되고,
상기 복수의 제2 터치전극은 상기 제2 연결부에 의해 상기 제1 방향과 수직한 제2 방향으로 서로 연결되는, 표시장치.
The method of claim 4,
The plurality of first touch electrodes are connected to each other in a first direction by the first connection unit,
The plurality of second touch electrodes are connected to each other in a second direction perpendicular to the first direction by the second connection unit.
제4항에 있어서,
상기 제1 연결부와 상기 제2 연결부는 상기 제1 터치 절연층을 사이에 두고 서로 교차하는, 표시장치.
The method of claim 4,
The first connecting portion and the second connecting portion intersect each other with the first touch insulating layer interposed therebetween.
기판;
상기 기판 상에 있는 박막 트랜지스터;
상기 박막 트랜지스터 상에 있는 발광소자;
상기 발광소자 상에 있는 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 있는 제3 무기 봉지층, 상기 제1 무기 봉지층 및 상기 제3 무기 봉지층 사이에 있는 제2 유기 봉지층;
상기 제2 유기 봉지층 및 상기 제3 무기 봉지층 사이에 있는 터치 센서부의 제1 연결부;
상기 제3 무기 봉지층 상에 있는 터치 센서부의 복수의 제1 터치전극 및 복수의 제2 터치전극; 및
상기 복수의 제1 터치전극 및 상기 복수의 제2 터치전극 상에 있는 터치 절연층을 포함하는, 표시장치.
Board;
A thin film transistor on the substrate;
A light emitting element on the thin film transistor;
A first inorganic encapsulation layer on the light emitting device, a third inorganic encapsulation layer on the first inorganic encapsulation layer, a second organic encapsulation layer between the first inorganic encapsulation layer and the third inorganic encapsulation layer;
A first connection unit of a touch sensor unit between the second organic encapsulation layer and the third inorganic encapsulation layer;
A plurality of first touch electrodes and a plurality of second touch electrodes of the touch sensor unit on the third inorganic encapsulation layer; And
And a touch insulating layer on the plurality of first touch electrodes and the plurality of second touch electrodes.
제7항에 있어서,
상기 제3 무기 봉지층은 상기 터치 센서부의 상기 제1 연결부를 노출하는 컨택홀을 포함하는, 표시장치.
The method of claim 7,
The third inorganic encapsulation layer includes a contact hole exposing the first connection portion of the touch sensor unit.
제8항에 있어서,
상기 터치 센서부의 상기 복수의 제1 터치전극은 상기 제3 무기 봉지층의 상기 컨택홀을 통하여 상기 제1 연결부와 연결되는, 표시장치.
The method of claim 8,
The plurality of first touch electrodes of the touch sensor unit are connected to the first connection unit through the contact hole of the third inorganic encapsulation layer.
제9항에 있어서,
상기 복수의 제1 터치전극은 상기 제1 연결부에 의해 제1 방향으로 연결되는, 표시장치.
The method of claim 9,
The plurality of first touch electrodes are connected to the first direction by the first connection unit, a display device.
제10항에 있어서,
상기 제3 무기 봉지층상에 배치되며, 상기 복수의 제2 터치전극과 연결되는 제2 연결부를 포함하는, 표시장치.
The method of claim 10,
A display device disposed on the third inorganic encapsulation layer and including a second connection portion connected to the plurality of second touch electrodes.
제11항에 있어서,
상기 복수의 제2 터치전극은 상기 제2 연결부에 의해 상기 제1 방향과 수직한 제2 방향으로 서로 연결되는, 표시장치.
The method of claim 11,
The plurality of second touch electrodes are connected to each other in a second direction perpendicular to the first direction by the second connection unit.
제11항에 있어서,
상기 제1 연결부와 상기 제2 연결부는 상기 제3 무기 봉지층을 사이에 두고 서로 교차하는, 표시장치.
The method of claim 11,
The first connecting portion and the second connecting portion intersect each other with the third inorganic encapsulation layer therebetween.
제7항에 있어서,
상기 터치 절연층의 하부면은 상기 제3 무기 봉지층의 상부면과 직접 접촉하는, 표시장치.
The method of claim 7,
The lower surface of the touch insulating layer is in direct contact with the upper surface of the third inorganic encapsulation layer, a display device.
KR1020180147428A 2018-11-26 2018-11-26 Display apparatus Active KR102863810B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180147428A KR102863810B1 (en) 2018-11-26 2018-11-26 Display apparatus
KR1020250135093A KR20250144351A (en) 2018-11-26 2025-09-19 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180147428A KR102863810B1 (en) 2018-11-26 2018-11-26 Display apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020250135093A Division KR20250144351A (en) 2018-11-26 2025-09-19 Display apparatus

Publications (2)

Publication Number Publication Date
KR20200061757A true KR20200061757A (en) 2020-06-03
KR102863810B1 KR102863810B1 (en) 2025-09-23

Family

ID=71087868

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180147428A Active KR102863810B1 (en) 2018-11-26 2018-11-26 Display apparatus
KR1020250135093A Pending KR20250144351A (en) 2018-11-26 2025-09-19 Display apparatus

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020250135093A Pending KR20250144351A (en) 2018-11-26 2025-09-19 Display apparatus

Country Status (1)

Country Link
KR (2) KR102863810B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530474A (en) * 2020-10-30 2022-05-24 京东方科技集团股份有限公司 Display panel, display device and manufacturing method of display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530474A (en) * 2020-10-30 2022-05-24 京东方科技集团股份有限公司 Display panel, display device and manufacturing method of display panel
US12336413B2 (en) 2020-10-30 2025-06-17 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, display device, and manufacturing method of display panel

Also Published As

Publication number Publication date
KR102863810B1 (en) 2025-09-23
KR20250144351A (en) 2025-10-10

Similar Documents

Publication Publication Date Title
US11620012B2 (en) Display device
US12052902B2 (en) Organic light emitting display device
US20240381736A1 (en) Organic Light Emitting Display Having Touch Sensors and Method of Fabricating the Same, and Display Device
US11257877B2 (en) Display device
US10719152B2 (en) Display device and method of manufacturing the same
CN103579532B (en) Organic LED display device and manufacture method thereof
KR102362188B1 (en) Organic Light Emitting Device and Method of manufacturing the same
CN113130590B (en) Organic light emitting diode display device including touch sensor and manufacturing method thereof
KR102352741B1 (en) Display device
KR20180076689A (en) Display device
KR102331171B1 (en) Display device and method for manufacturing the same
KR20150073611A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20210086247A (en) Display apparatus
KR20100034436A (en) Organic electro-luminescent device and the method for fabricating thereof
KR20210070462A (en) Display device
KR101804121B1 (en) Organic light emitting device and manufacturing method the same
KR20250144351A (en) Display apparatus
KR101949675B1 (en) Organic light-emitting diode display device and method for driving the same
US20240224631A1 (en) Display Device
KR20220001837A (en) Display Apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601