[go: up one dir, main page]

KR20200023068A - Method for manufacturing a compound semiconductor solar cell - Google Patents

Method for manufacturing a compound semiconductor solar cell Download PDF

Info

Publication number
KR20200023068A
KR20200023068A KR1020180099443A KR20180099443A KR20200023068A KR 20200023068 A KR20200023068 A KR 20200023068A KR 1020180099443 A KR1020180099443 A KR 1020180099443A KR 20180099443 A KR20180099443 A KR 20180099443A KR 20200023068 A KR20200023068 A KR 20200023068A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
layer
lamination film
solar cell
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020180099443A
Other languages
Korean (ko)
Inventor
허윤호
신용일
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020180099443A priority Critical patent/KR20200023068A/en
Priority to PCT/KR2019/000297 priority patent/WO2020040369A1/en
Publication of KR20200023068A publication Critical patent/KR20200023068A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H01L31/18—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H01L31/022441—
    • H01L31/03046—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)

Abstract

The present invention relates to a method for manufacturing a compound semiconductor solar cell which can effectively remove a support film and a protective metal layer after an epitaxial lift-off (ELO) process. According to one aspect of the present invention, the method for manufacturing the compound semiconductor solar cell comprises: a step of forming a sacrificial layer on one surface of a mother substrate; a step of forming a compound semiconductor layer on the sacrificial layer by using a regular growth method; a step of attaching a first lamination film onto a first surface of the compound semiconductor layer by using an adhesive including an acrylic-based resin; a step of removing the sacrificial layer by performing an ELO process to separate the compound semiconductor layer and the first lamination film from the mother substrate; a step of forming a rear electrode on a second surface of the compound semiconductor layer; a step of attaching a second lamination film onto the rear electrode; a step of removing the first lamination film; and a step of forming a front electrode on the compound semiconductor layer. The step of removing the first lamination film uses any one method selected among (1) a method of using a force of 0.2-5 N/25 mm to strip, (2) a method of heating at a temperature of 60-200°C for 5 seconds to 20 minutes, and then stripping, (3) a method of emitting a light having a wavelength of 200-400 nm at an intensity of 20-600 mJ/cm^2 and then stripping, and (4) a method of using one or more solvents among acetone (2-propanone), isopropyl alcohol (isopropanol), 1-methyl-2-pyrrolidone (NMP), and dimethyl sulfoxide (DMSO) to strip.

Description

화합물 반도체 태양전지의 제조 방법{METHOD FOR MANUFACTURING A COMPOUND SEMICONDUCTOR SOLAR CELL}Method for manufacturing compound semiconductor solar cell {METHOD FOR MANUFACTURING A COMPOUND SEMICONDUCTOR SOLAR CELL}

본 발명은 화합물 반도체 태양전지의 제조 방법에 관한 것으로, 보다 상세하게는 화합물 반도체층을 지지하기 위한 지지 필름 또는 지지 필름과 보호 금속층을 ELO (Epitaxial Lift Off) 공정 후에 효과적으로 제거할 수 있는 화합물 반도체 태양전지의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a compound semiconductor solar cell, and more particularly, to a compound semiconductor embodiment capable of effectively removing a support film or support film for supporting a compound semiconductor layer and a protective metal layer after an epitaxial lift off (ELO) process. It is related with the manufacturing method of a battery.

갈륨 아세나이드(GaAs), 인듐 인(InP), 갈륨 알루미늄 아세나이드(GaAlAs), 갈륨 인듐 아세나이드(GaInAs) 등의 Ⅲ-V족 화합물 반도체를 사용하여 형성한 화합물 반도체층을 구비한 화합물 반도체 태양전지는 상기 화합물 반도체층을 형성하기 위한 모기판(GaAs 웨이퍼 또는 Ge 웨이퍼)을 화합물 반도체층과 분리하지 않고 태양전지의 구성 요소로 함께 사용하여 화합물 반도체 태양전지를 제조하는 방법, 또는 희생층을 이용하여 상기 모기판(GaAs 웨이퍼 또는 Ge 웨이퍼)을 상기 화합물 반도체층과 분리한 후 상기 화합물 반도체층만 태양전지의 구성 요소로 사용하여 화합물 반도체 태양전지를 제조하는 방법에 의해 제조할 수 있다.Compound semiconductor layer provided with compound semiconductor layer formed using III-V group compound semiconductors, such as gallium arsenide (GaAs), indium phosphorus (InP), gallium aluminum arsenide (GaAlAs), and gallium indium arsenide (GaInAs) The battery is a method of manufacturing a compound semiconductor solar cell using a mother substrate (GaAs wafer or Ge wafer) for forming the compound semiconductor layer as a component of the solar cell without separating from the compound semiconductor layer, or using a sacrificial layer By separating the mother substrate (GaAs wafer or Ge wafer) from the compound semiconductor layer can be prepared by a method of manufacturing a compound semiconductor solar cell using only the compound semiconductor layer as a component of the solar cell.

그리고 후자의 경우, 화합물 반도체층은 인버스(inverse) 성장법 또는 레귤러(regular) 성장법에 의해 형성하는데, 인버스 성장법은 전면 전극 쪽에 위치하는 층부터 후면 전극 쪽에 위치하는 층까지 순차적으로 형성하는 방법을 말하고, 레귤러 성장법은 후면 전극 쪽에 위치하는 층부터 전면 전극 쪽에 위치하는 층까지 순차적으로 형성하는 방법을 말한다.In the latter case, the compound semiconductor layer is formed by an inverse growth method or a regular growth method. The inverse growth method is a method of sequentially forming a layer located on the front electrode side to a layer located on the rear electrode side. In this case, the regular growth method refers to a method of sequentially forming a layer located on the rear electrode side to a layer located on the front electrode side.

상기 인버스 성장법은 공정이 레귤러 성장법에 비해 간단하지만 레귤러 성장법에 의해 형성한 경우에 비해 화합물 반도체 태양전지의 효율이 1 내지 2% 낮은 문제점이 있고, 레귤러 성장법은 인버스 성장법에 비해 몇 가지 추가 공정이 필요하지만 인버스 성장법에 의해 형성한 경우에 비해 화합물 반도체 태양전지의 효율을 높일 수 있는 효과가 있다.The inverse growth method has a problem that the process is simpler than the regular growth method, but the efficiency of the compound semiconductor solar cell is 1 to 2% lower than that formed by the regular growth method. Although an additional step is required, there is an effect of increasing the efficiency of the compound semiconductor solar cell as compared with the case formed by the inverse growth method.

본 발명은 레귤러 성장법을 이용하여 화합물 반도체층을 형성한 후 ELO (Epitaxial Lift Off) 공정에 의해 화합물 반도체층을 모기판으로부터 분리하는 화합물 반도체 태양전지의 제조 방법에 관한 것으로, 화합물 반도체층을 지지하기 위한 지지 필름 또는 지지 필름과 보호 금속층을 ELO (Epitaxial Lift Off) 공정 후에 효과적으로 제거할 수 있는 화합물 반도체 태양전지의 제조 방법을 제공하는데 그 목적이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a compound semiconductor solar cell in which a compound semiconductor layer is formed using a regular growth method, and then the compound semiconductor layer is separated from a mother substrate by an epitaxial lift off (ELO) process. It is an object of the present invention to provide a method for manufacturing a compound semiconductor solar cell capable of effectively removing a supporting film or a supporting film and a protective metal layer after the ELO process.

본 발명의 한 측면에 따른 화합물 반도체 태양전지의 제조 방법은, 모기판의 한쪽 면 위에 희생층을 형성하는 단계; 레귤러 성장법을 이용하여 상기 희생층 위에 화합물 반도체층을 형성하는 단계; 아크릴계 수지를 포함하는 점착제를 사용하여 상기 화합물 반도체층의 제1 면 위에 제1 라미네이션 필름을 부착하는 단계; ELO 공정을 실시하여 상기 희생층을 제거함으로써, 상기 화합물 반도체층 및 상기 제1 라미네이션 필름을 상기 모기판으로부터 분리하는 단계; 상기 화합물 반도체층의 제2 면 위에 후면 전극을 형성하는 단계; 상기 후면 전극 위에 제2 라미네이션 필름을 부착하는 단계; 상기 제1 라미네이션 필름을 제거하는 단계; 상기 화합물 반도체층의 제1 면 위에 전면 전극을 형성하는 단계를 포함하며, 상기 제1 라미네이션 필름을 제거하는 단계에서는 하기 4가지의 방법 중 어느 하나를 이용할 수 있다.Method of manufacturing a compound semiconductor solar cell according to an aspect of the present invention, forming a sacrificial layer on one side of the mother substrate; Forming a compound semiconductor layer on the sacrificial layer using a regular growth method; Attaching a first lamination film on a first surface of the compound semiconductor layer using an adhesive including an acrylic resin; Separating the compound semiconductor layer and the first lamination film from the mother substrate by performing an ELO process to remove the sacrificial layer; Forming a rear electrode on the second surface of the compound semiconductor layer; Attaching a second lamination film on the back electrode; Removing the first lamination film; Forming a front electrode on the first surface of the compound semiconductor layer, and removing the first lamination film may use any one of the following four methods.

(1) 0.2 내지 5N/25mm의 힘을 이용하여 상기 제1 라미네이션 필름을 박리함.(1) Peeling the said 1st lamination film using the force of 0.2-5N / 25mm.

(2) 60 내지 200℃의 온도로 5초 내지 20분동안 가열한 후 상기 제1 라미네이션 필름을 박리함.(2) The first lamination film was peeled off after heating at a temperature of 60 to 200 ° C. for 5 seconds to 20 minutes.

(3) 200 내지 400nm의 파장을 갖는 빛을 20 내지 600mJ/㎠의 강도로 조사하여 상기 제1 라미네이션 필름을 박리함.(3) peeling the first lamination film by irradiating light having a wavelength of 200 to 400 nm with an intensity of 20 to 600 mJ / cm 2.

(4) Acetone(2-propanone), Isopropyl alcohol(Isopropanol), NMP(1-Methyl-2-pyrrolidon), DMSO(Dimethyl sulfoxide) 중 하나 이상의 용매를 이용하여 상기 제1 라미네이션 필름을 박리함.(4) Peeling the first lamination film using at least one solvent of Acetone (2-propanone), Isopropyl alcohol (Isopropanol), NMP (1-Methyl-2-pyrrolidon), DMSO (dimethyl sulfoxide).

본 발명의 실시예에 있어서, 상기 화합물 반도체층을 형성하는 단계와 상기 제1 라미네이션 필름을 부착하는 단계 사이에는 상기 화합물 반도체층 위에, 화합물 반도체로 형성된 제1 보호층을 형성하는 단계: 및 상기 제1 보호층 위에, 제2 보호층을 증착하는 단계를 더 포함할 수 있다.In an embodiment of the present invention, the step of forming a first protective layer formed of a compound semiconductor on the compound semiconductor layer between the step of forming the compound semiconductor layer and the step of attaching the first lamination film: and the agent The method may further include depositing a second passivation layer on the first passivation layer.

이 경우, 상기 제1 라미네이션 필름은 상기 제2 보호층에 부착할 수 있다.In this case, the first lamination film may be attached to the second protective layer.

그리고 상기 제1 라미네이션 필름을 제거하는 단계와 상기 전면 전극을 형성하는 단계 사이에는 상기 제2 보호층을 제거하는 단계; 및 상기 제1 보호층을 제거하는 단계를 더 포함할 수 있다.And removing the second protective layer between removing the first lamination film and forming the front electrode; And removing the first protective layer.

상기 화합물 반도체층 중에서 상기 제1 보호층과 직접 접촉하는 층은 GaAs로 형성할 수 있고, 상기 제1 보호층은 상기 GaAs를 제외한 다른 화합물 반도체, 예를 들어 GaInP, AlInP, AlGaInP 중에서 선택된 어느 하나의 화합물 반도체로 형성할 수 있으며, 염산(HCL)을 포함하는 식각 용액으로 상기 제1 보호층을 제거할 수 있다.Among the compound semiconductor layers, a layer in direct contact with the first protective layer may be formed of GaAs, and the first protective layer may be formed of any one selected from other compound semiconductors except for GaAs, for example, GaInP, AlInP, and AlGaInP. The first protective layer may be formed of a compound semiconductor, and may be removed using an etching solution containing hydrochloric acid (HCL).

상기 제2 보호층은 구리로 형성된 제1 금속층과, 상기 제1 금속층과는 다른 금속으로 형성된 제2 금속층으로 형성할 수 있고, 수산화암모늄(NH4OH)과 과산화수소(H2O2)을 혼합한 식각 용액으로 상기 제1 금속층을 제거할 수 있다.The second protective layer may be formed of a first metal layer formed of copper, and a second metal layer formed of a metal different from the first metal layer, and mix ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ). One etching solution may remove the first metal layer.

상기 제2 보호층은 1㎛ 내지 10㎛의 두께로 형성할 수 있고, 상기 제1 금속층의 두께는 상기 제2 보호층의 두께의 80% 이상으로 형성하는 것이 바람직하다.The second protective layer may be formed to a thickness of 1㎛ 10㎛, it is preferable that the thickness of the first metal layer is formed to 80% or more of the thickness of the second protective layer.

상기 제2 금속층은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo) 중에서 선택된 적어도 하나 또는 이의 합금으로 형성할 수 있고, 요오드화칼륨(KI) 및 시안화칼륨(H2O2) 중 적어도 하나를 포함하는 식각 용액으로 상기 제2 금속층을 제거할 수 있다.The second metal layer may be formed of at least one selected from silver (Ag), gold (Au), platinum (Pt), palladium (Pd), nickel (Ni), molybdenum (Mo) or an alloy thereof, and may be formed of potassium iodide ( The second metal layer may be removed with an etching solution including at least one of KI) and potassium cyanide (H 2 O 2 ).

상기 제1 보호층과 상기 제1 금속층 사이, 및 상기 제1 금속층과 상기 제1 라미네이션 필름 사이 중 적어도 어느 한 위치에 상기 제2 금속층을 형성할 수 있다.The second metal layer may be formed at at least one position between the first protective layer and the first metal layer and between the first metal layer and the first lamination film.

상기 ELO 공정을 실시하는 단계와 상기 후면 전극을 형성하는 단계 사이에는 상기 제1 라미네이션 필름 위에 제1 지지 핸들을 부착하는 단계를 더 포함할 수 있다.The method may further include attaching a first support handle on the first lamination film between performing the ELO process and forming the back electrode.

상기 제2 라미네이션 필름을 부착하는 단계와 상기 제1 라미네이션 필름을 제거하는 단계 사이에는 상기 제2 라미네이션 필름 위에 제2 지지 핸들을 부착하는 단계; 및 상기 제1 지지 핸들을 제거하는 단계를 더 포함할 수 있다.Attaching a second support handle over the second lamination film between attaching the second lamination film and removing the first lamination film; And removing the first support handle.

상기 전면 전극을 형성하는 단계 이후에는 상기 제2 지지 핸들을 제거하는 단계, 및 상기 제2 라미네이션 필름을 제거하는 단계를 더 포함할 수 있다.After forming the front electrode, the method may further include removing the second support handle, and removing the second lamination film.

한 예로, 상기 아크릴계 수지로는 실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트를 사용할 수 있고, 이소시아네이트계 가교제 또는 메틸롤계 가교제 중 1종 또는 2종 물질을 혼합하여 형성한 열 경화제 및 가열에 의해 발포되는 미세구체로 형성된 발포제를 상기 아크릴계 수지와 혼합하여 상기 점착제를 형성할 수 있으며, 상기 점착제는 고형분이 상기 점착제의 전체 중량에 대해 10~60중량%가 되도록 형성할 수 있다.For example, the acrylic resin may be silicone acrylate, polyether acrylate, or polyester acrylate, and may be used for heat curing agent and heating formed by mixing one or two materials of isocyanate crosslinking agent or methylol crosslinking agent. The pressure-sensitive adhesive may be formed by mixing the foaming agent formed of the microspheres foamed with the acrylic resin, and the pressure-sensitive adhesive may be formed so that the solid content is 10 to 60% by weight based on the total weight of the pressure-sensitive adhesive.

다른 예로, 상기 아크릴계 수지로는 실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트를 사용할 수 있고, 벤조인에테르, 아민, 디아조늄염, 요오드늄염, 술포늄염 또는 메탈노센화합물 중 1종 또는 2종 이상의 물질을 혼합하여 형성한 광 경화제 및 광에 의해 발포되는 미세구체로 형성된 발포제를 상기 아크릴계 수지와 혼합하여 상기 점착제를 형성할 수 있으며, 상기 점착제는 고형분이 상기 점착제의 전체 중량에 대해 10~60중량%가 되도록 형성할 수 있다.As another example, the acrylic resin may be silicone acrylate, polyether acrylate or polyester acrylate, and may be one or two of benzoin ether, amine, diazonium salt, iodonium salt, sulfonium salt or metal nocene compound. The pressure-sensitive adhesive may be formed by mixing a photocuring agent formed by mixing at least one substance and a foaming agent formed of microspheres foamed by light with the acrylic resin, and the pressure-sensitive adhesive may have a solid content of about 10 to about the total weight of the pressure-sensitive adhesive. It may be formed to 60% by weight.

본 발명에 따른 화합물 반도체 태양전지의 제조 방법에 따르면, ELO 공정 후에 제1 라미네이션 필름을 효과적으로 제거할 있다.According to the method for producing a compound semiconductor solar cell according to the present invention, the first lamination film can be effectively removed after the ELO process.

그리고 화합물 반도체 태양전지를 제조하기 위한 공정 중에 사용되는 복수회의 식각 공정, 특히 ELO 공정과 보호층 제거 공정에서의 안정성을 확보하여 수율을 향상시킬 있다.In addition, the yield can be improved by securing stability in a plurality of etching processes, particularly, an ELO process and a protective layer removal process, used in the process for manufacturing the compound semiconductor solar cell.

도 1은 본 발명의 제1 실시예에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 블록도이다.
도 2는 도 1의 제조 방법을 구체적으로 나타내는 공정도이다.
도 3은 본 발명의 제2 실시예에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 블록도이다.
도 4는 도 3의 제조 방법을 구체적으로 나타내는 공정도이다.
도 5는 도 4에 도시한 제1 보호층과 제2 보호층의 다양한 실시예를 나타내는 단면도이다.
도 6은 도 1 또는 도 3의 제조 방법에 의해 제조한 화합물 반도체 태양전지의 사시도이다.
도 7은 종래의 제조 방법에 의해 ELO 공정을 실시한 후에 제1 라미네이션 필름과 하부 층의 계면에서 박리가 발생된 상태를 나타내는 사진과 본 발명의 제2 실시예의 제조 방법에 의해 ELO 공정을 실시한 후에 제2 보호층과 제1 라미네이션 필름의 계면에서 박리가 억제되는 상태를 나타내는 사진이다.1 is a block diagram illustrating a method of manufacturing a compound semiconductor solar cell according to a first embodiment of the present invention.
FIG. 2 is a flowchart specifically illustrating the manufacturing method of FIG. 1. FIG.
3 is a block diagram illustrating a method of manufacturing a compound semiconductor solar cell according to a second embodiment of the present invention.
4 is a flowchart illustrating the manufacturing method of FIG. 3 in detail.
5 is a cross-sectional view illustrating various embodiments of the first protective layer and the second protective layer illustrated in FIG. 4.
6 is a perspective view of a compound semiconductor solar cell manufactured by the manufacturing method of FIG. 1 or 3.
7 is a photograph showing a state in which peeling occurs at the interface between the first lamination film and the lower layer after the ELO process is performed by a conventional manufacturing method, and after the ELO process is performed by the manufacturing method of the second embodiment of the present invention. It is a photograph which shows the state in which peeling is suppressed at the interface of 2 protective layers and a 1st lamination film.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. It is not intended to limit the invention to the specific embodiments, it can be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention.

본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. In describing the present invention, terms such as first and second may be used to describe various components, but the components may not be limited by the terms. The terms may be used only for the purpose of distinguishing one component from another component.

예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

"및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.The term "and / or" may include a combination of a plurality of related items or any of a plurality of related items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.When a component is said to be "connected" or "coupled" to another component, it may be directly connected to or coupled to the other component, but other components may be present in the middle. Can be understood.

반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.On the other hand, when a component is referred to as being "directly connected" or "directly coupled" to another component, it may be understood that there is no other component in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions may include plural expressions unless the context clearly indicates otherwise.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It may be understood that the present invention does not exclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or a combination thereof.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. Unless defined otherwise, all terms used herein, including technical or scientific terms, may have the same meaning as commonly understood by one of ordinary skill in the art.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.Terms such as those defined in the commonly used dictionaries may be interpreted as having meanings consistent with the meanings in the context of the related art, and shall be interpreted in ideal or excessively formal meanings unless expressly defined in the present application. It may not be.

아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.In addition, the following embodiments are provided to more fully describe those skilled in the art, and the shape and size of the elements in the drawings may be exaggerated for clarity.

이하, 첨부도면을 참조하여 본 발명에 따른 화합물 반도체 태양전지의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a compound semiconductor solar cell according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 블록도이고, 도 4는 도 3의 제조 방법을 구체적으로 나타내는 공정도이다.3 is a block diagram illustrating a method of manufacturing a compound semiconductor solar cell according to the present invention, and FIG. 4 is a process diagram illustrating the manufacturing method of FIG. 3 in detail.

그리고 도 5는 도 4에 도시한 제1 보호층과 제2 보호층의 다양한 실시예를 나타내는 단면도이며, 도 6은 도 4의 제조 방법에 의해 제조한 화합물 반도체 태양전지의 사시도이다.5 is a cross-sectional view illustrating various embodiments of the first protective layer and the second protective layer illustrated in FIG. 4, and FIG. 6 is a perspective view of the compound semiconductor solar cell manufactured by the manufacturing method of FIG. 4.

먼저, 본 발명의 제조 방법에 의해 제조한 화합물 반도체 태양전지에 대해 도 6을 참조하여 설명한다.First, the compound semiconductor solar cell manufactured by the manufacturing method of this invention is demonstrated with reference to FIG.

화합물 반도체 태양전지는 광 흡수층(PV), 광 흡수층(PV)의 전면(front surface) 위에 위치하는 윈도우층(10), 윈도우층(10)의 전면 위에 위치하는 전면 전극(20), 윈도우층(10)과 전면 전극(20) 사이에 위치하는 전면 콘택층(30), 윈도우층(10) 위에 위치하는 반사 방지막(40), 광 흡수층(PV)의 후면 위에 위치하는 후면 콘택층(50) 및 후면 콘택층(50)의 후면 위에 위치하는 후면 전극(60)을 포함할 수 있다. The compound semiconductor solar cell includes a light absorbing layer PV, a window layer 10 positioned on the front surface of the light absorbing layer PV, a front electrode 20 positioned on the front surface of the window layer 10, and a window layer ( 10) the front contact layer 30 positioned between the front electrode 20, the antireflection film 40 positioned on the window layer 10, the rear contact layer 50 positioned on the rear surface of the light absorbing layer PV, and The rear electrode 60 may include a rear electrode 60 positioned on the rear surface of the rear contact layer 50.

여기서, 반사 방지막(40), 윈도우층(10), 전면 콘택층(30) 및 후면 콘택층(50) 중 적어도 하나는 생략될 수도 있지만, 도 6에 도시된 바와 같이 상기 층들이 구비된 경우를 일례로 설명한다.Here, at least one of the anti-reflection film 40, the window layer 10, the front contact layer 30, and the rear contact layer 50 may be omitted, but as shown in FIG. It demonstrates as an example.

광 흡수층(PV)은 III-VI족 반도체 화합물을 포함하여 형성될 수 있고, 제1 도전성 타입의 불순물(예, p형 불순물)이 도핑되는 p형 반도체층(PV-p)과, 제2 도전성 타입의 불순물(예, n형 불순물)이 도핑되는 n형 반도체층(PV-n)을 포함할 수 있다.The light absorbing layer PV may include a III-VI semiconductor compound, a p-type semiconductor layer PV-p doped with impurities of a first conductivity type (eg, p-type impurities), and a second conductivity It may include an n-type semiconductor layer (PV-n) doped with a type of impurities (for example, n-type impurities).

이러한 구성의 광 흡수층(PV)은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법, MBE(Molecular Beam Epitaxy) 방법 또는 에피택셜층을 형성하기 위한 임의의 다른 적절한 방법에 의해 모기판(mother substrate)으로부터 제조할 수 있다.The light absorbing layer (PV) of this configuration can be prepared from a mother substrate by a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy (MBE) method or any other suitable method for forming an epitaxial layer. Can be.

윈도우층(10)은 광 흡수층(PV)과 전면 전극(20) 사이에 형성될 수 있으며, III-VI족 반도체 화합물에 제2 도전성 타입의 불순물을 도핑하여 형성할 수 있다.The window layer 10 may be formed between the light absorbing layer PV and the front electrode 20, and may be formed by doping a group III-VI semiconductor compound with impurities of a second conductivity type.

하지만 윈도우층(10)은 n형 또는 p형의 불순물을 포함하지 않을 수도 있으며, 광 흡수층(PV)의 전면(front surface)을 패시베이션(passivation)하는 기능을 한다. However, the window layer 10 may not include n-type or p-type impurities, and functions to passivate the front surface of the light absorbing layer PV.

반사 방지막(40)은 윈도우층(10)의 전면 위 중에서 전면 전극(20) 및/또는 전면 콘택층(30)이 위치하는 영역을 제외한 나머지 영역에 위치할 수 있다.The anti-reflection film 40 may be located on the remaining area of the window layer 10 except for the area where the front electrode 20 and / or the front contact layer 30 is located.

이와 달리, 반사 방지막(40)은 노출된 윈도우층(10) 뿐만 아니라, 전면 콘택층(30) 및 전면 전극(20) 위에 배치될 수도 있다.Alternatively, the anti-reflection film 40 may be disposed on the front contact layer 30 and the front electrode 20 as well as the exposed window layer 10.

이 경우, 도시하지는 않았지만 화합물 반도체 태양전지는 복수의 전면 전극(20)을 물리적으로 연결하는 버스바 전극을 더 구비할 수 있으며, 버스바 전극은 반사 방지막(40)에 의해 덮여지지 않고 외부로 노출될 수 있다.In this case, although not shown, the compound semiconductor solar cell may further include a busbar electrode for physically connecting the plurality of front electrodes 20, and the busbar electrode is not covered by the anti-reflection film 40 and exposed to the outside. Can be.

이러한 구성의 반사 방지막(40)은 불화마그네슘, 황화아연, 티타늄 옥사이드, 실리콘 옥사이드, 이들의 유도체 또는 이들의 조합을 포함할 수 있다.The antireflection film 40 having such a configuration may include magnesium fluoride, zinc sulfide, titanium oxide, silicon oxide, derivatives thereof, or a combination thereof.

전면 전극(20)은 제1 방향(X-X')으로 길게 연장되어 형성될 수 있으며, 제1 방향과 직교하는 제2 방향(Y-Y')을 따라 복수개가 일정한 간격으로 이격될 수 있다.The front electrode 20 may be formed to extend in the first direction X-X ', and the plurality of front electrodes 20 may be spaced apart at regular intervals along the second direction Y-Y' perpendicular to the first direction. .

이러한 구성의 전면 전극(20)은 전기 전도성 물질을 포함하여 형성될 수 있으며, 일례로 금속인 금(Au), 게르마늄(Ge), 니켈(Ni) 중 적어도 하나를 포함하여 형성될 수 있다.The front electrode 20 having such a configuration may be formed by including an electrically conductive material. For example, the front electrode 20 may include at least one of gold (Au), germanium (Ge), and nickel (Ni).

윈도우층(10)과 전면 전극(20) 사이에 위치하는 전면 콘택층(30)은 III-VI족 반도체 화합물에 윈도우층(10)의 불순물 도핑농도보다 높은 도핑농도로 제2 불순물을 도핑하여 형성할 수 있다.The front contact layer 30 positioned between the window layer 10 and the front electrode 20 is formed by doping the group III-VI semiconductor compound with a second impurity at a doping concentration higher than the impurity doping concentration of the window layer 10. can do.

전면 콘택층(30)은 윈도우층(10)과 전면 전극(20) 간에 오믹 콘택(ohmic contact)을 형성한다.The front contact layer 30 forms an ohmic contact between the window layer 10 and the front electrode 20.

광 흡수층(PV)의 p형 반도체층(PV-p)의 후면, 광 흡수층(PV)이 후면 전계층을 구비하는 경우에는 후면 전계층의 후면 위에 위치하는 후면 콘택층(50)은 광 흡수층(PV)의 후면에 전체적으로 위치하며, III-VI족 반도체 화합물에 제1 도전성 타입의 불순물을 p형 반도체층(PV-p)보다 높은 도핑농도로 도핑하여 형성할 수 있다.When the back of the p-type semiconductor layer PV-p of the light absorbing layer PV and the light absorbing layer PV have a rear electric field layer, the rear contact layer 50 located on the rear of the rear electric field layer may be a light absorbing layer ( It is located on the back of the PV) as a whole, and may be formed by doping the III-VI semiconductor compound with a doping concentration higher than that of the p-type semiconductor layer PV-p.

이러한 후면 콘택층(50)은 후면 전극(160)과 오믹 콘택을 형성할 수 있다.The back contact layer 50 may form an ohmic contact with the back electrode 160.

후면 콘택층(50)의 후면 위에 위치하는 후면 전극(60)은 전면 전극(20)과는 다르게 후면 콘택층(50)의 후면에 전체적으로 위치하는 시트(Sheet) 형상의 도전체로 형성될 수 있다. 즉, 후면 전극(60)은 후면 콘택층(50)의 후면 전체에 위치하는 면 전극(sheet electrode)이라고도 말할 수 있다.Unlike the front electrode 20, the rear electrode 60 positioned on the rear surface of the rear contact layer 50 may be formed of a sheet-shaped conductor located entirely on the rear surface of the rear contact layer 50. That is, the rear electrode 60 may also be referred to as a sheet electrode positioned on the entire rear surface of the rear contact layer 50.

이때, 후면 전극(60)은 광 흡수층(PV)과 동일한 평면적으로 형성될 수 있으며, 금(Au), 백금(Pt), 티타늄(Ti), 텅스텐(W), 규소(Si), 니켈(Ni), 마그네슘(Mg), 팔라듐(Pd), 구리(Cu), 및 게르마늄(Ge) 중에서 선택된 적어도 어느 한 물질을 포함하는 단일막 또는 다중막으로 형성될 수 있고, 후면 전극을 형성하는 물질은 후면 콘택층의 도전성 타입에 따라 적절하게 선택될 수 있다.In this case, the rear electrode 60 may be formed in the same plane as the light absorbing layer PV, and may include gold (Au), platinum (Pt), titanium (Ti), tungsten (W), silicon (Si), and nickel (Ni). ), Magnesium (Mg), palladium (Pd), copper (Cu), and germanium (Ge) may be formed as a single film or a multi-layer including at least one material selected from, and the material forming the rear electrode is It may be appropriately selected depending on the conductivity type of the contact layer.

이하, 상기한 화합물 반도체 태양전지의 제조 방법에 대해 설명한다.Hereinafter, the manufacturing method of said compound semiconductor solar cell is demonstrated.

도 1은 본 발명의 제1 실시예에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 블록도이고, 도 2는 도 1의 제조 방법을 구체적으로 나타내는 공정도이다.1 is a block diagram illustrating a method of manufacturing a compound semiconductor solar cell according to a first embodiment of the present invention, and FIG. 2 is a process diagram illustrating the manufacturing method of FIG. 1 in detail.

그리고 도 3은 본 발명의 제2 실시예에 따른 화합물 반도체 태양전지의 제조 방법을 나타내는 블록도이고, 도 4는 도 3의 제조 방법을 구체적으로 나타내는 공정도이며, 도 5는 도 4에 도시한 제1 보호층과 제2 보호층의 다양한 실시예를 나타내는 단면도이다.3 is a block diagram illustrating a method of manufacturing a compound semiconductor solar cell according to a second embodiment of the present invention, FIG. 4 is a process diagram illustrating the manufacturing method of FIG. 3 in detail, and FIG. 1 is a cross-sectional view showing various embodiments of the protective layer and the second protective layer.

이하, 상기 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 제조 방법에 대해 먼저 설명한다.Hereinafter, a manufacturing method according to a first embodiment of the present invention will be described with reference to FIGS. 1 and 2.

제1 실시예의 제조 방법은 크게, 모기판의 한쪽 면 위에 희생층을 형성하는 단계(S110); 상기 희생층 위에 화합물 반도체층을 형성하는 단계(S120); 상기 화합물 반도체층의 제1 면 위에 제1 라미네이션 필름을 부착하는 단계(S130); ELO 공정을 실시하여 상기 희생층을 제거함으로써, 상기 화합물 반도체층 및 상기 제1 라미네이션 필름을 상기 모기판으로부터 분리하는 단계(S140); 상기 화합물 반도체층의 제2 면 위에 후면 전극을 형성하는 단계(S150); 상기 후면 전극 위에 제2 라미네이션 필름을 부착하는 단계(S160); 상기 제1 라미네이션 필름을 제거하는 단계(S170); 및 상기 화합물 반도체층의 제1 면 위에 전면 전극을 형성하는 단계(S180)를 포함한다.The manufacturing method of the first embodiment is large, forming a sacrificial layer on one side of the mother substrate (S110); Forming a compound semiconductor layer on the sacrificial layer (S120); Attaching a first lamination film on the first surface of the compound semiconductor layer (S130); Separating the compound semiconductor layer and the first lamination film from the mother substrate by performing an ELO process to remove the sacrificial layer (S140); Forming a rear electrode on the second surface of the compound semiconductor layer (S150); Attaching a second lamination film on the back electrode (S160); Removing the first lamination film (S170); And forming a front electrode on the first surface of the compound semiconductor layer (S180).

이에 대해 보다 상세히 설명하면, 먼저, 광 흡수층(PV)이 형성되는 적절한 격자 구조를 제공하기 위한 베이스로 작용하는 모기판(110, mother substrate)의 한쪽 면에 희생층(120)을 형성하고(S110), 희생층(120) 위에 화합물 반도체층(CS)을 형성한다(S120).In more detail, first, a sacrificial layer 120 is formed on one side of a mother substrate 110 serving as a base for providing an appropriate lattice structure in which a light absorbing layer PV is formed (S110). In operation S120, a compound semiconductor layer CS is formed on the sacrificial layer 120.

여기에서, 화합물 반도체층(CS)은 레귤러 성장법을 이용하여 희생층(120) 위에 후면 콘택층(50), 광 흡수층(PV), 윈도우층(10) 및 전면 콘택층(30)을 순차적으로 적층하는 것에 의해 형성할 수 있다In this case, the compound semiconductor layer CS sequentially forms the back contact layer 50, the light absorbing layer PV, the window layer 10, and the front contact layer 30 on the sacrificial layer 120 using the regular growth method. It can form by laminating

이어서, 상기 화합물 반도체층(CS) 위에 제1 라미네이션 필름(130)을 부착한다(S130).Subsequently, the first lamination film 130 is attached onto the compound semiconductor layer CS (S130).

제1 라미네이션 필름(130)은 지지 기판으로 작용하는 기재 필름(130B) 및 상기 기재 필름(130B)의 한쪽 면에 위치하는 점착제(130A)로 형성할 수 있다.The first lamination film 130 may be formed of a base film 130B serving as a support substrate and an adhesive 130A positioned on one side of the base film 130B.

기재 필름(130B)은 폴리에틸렌테레프탈레이트, 폴리비닐클로라이드, 에틸렌비닐아세테이트 등과 폴리올레핀 계열의 수지 또는 이의 공중합체로 형성될 수 있으며, 2 내지 200㎛의 두께로 형성될 수 있다.The base film 130B may be formed of polyethylene terephthalate, polyvinyl chloride, ethylene vinyl acetate, or the like, or a polyolefin-based resin or a copolymer thereof, and may have a thickness of 2 to 200 μm.

그런데, 본 실시예의 제조 방법에서는 제1 라미네이션 필름(130)을 화합물 반도체층(CS)의 제1 면에 직접 점착하고 있으므로, 기재 필름(130B)이 화합물 반도체층(CS)을 지지해야 한다.However, in the manufacturing method of the present embodiment, since the first lamination film 130 is directly adhered to the first surface of the compound semiconductor layer CS, the base film 130B must support the compound semiconductor layer CS.

따라서, 본 실시예의 제조 방법에 사용되는 제1 라미네이션 필름(130)의 기재 필름(130B)은 화합물 반도체층(CS)을 효과적으로 지지할 수 있도록 150 내지 200㎛의 두께로 형성되는 것이 바람직하다.Therefore, the base film 130B of the first lamination film 130 used in the manufacturing method of the present embodiment is preferably formed to a thickness of 150 to 200㎛ to effectively support the compound semiconductor layer (CS).

기재 필름(130B)을 화합물 반도체층(CS)의 제1 면에 점착하기 위한 점착제는 아크릴계 수지를 조성물로 포함할 수 있고, 상기 아크릴계 수지 외에 열 경화제, 광 경화제, 미세구체로 형성된 발포제 등을 선택적으로 더 포함할 수 있다.The pressure-sensitive adhesive for adhering the base film 130B to the first surface of the compound semiconductor layer CS may include an acrylic resin as a composition, and in addition to the acrylic resin, a heat curing agent, a light curing agent, a foaming agent formed of microspheres, and the like may be selected. It may further include as.

상기 아크릴계 수지로는 실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트를 사용할 수 있다.As the acrylic resin, silicone acrylate, polyether acrylate or polyester acrylate may be used.

한 예로, 상기 점착제는 실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트 계열의 수지로 형성될 수 있다.As one example, the pressure-sensitive adhesive may be formed of a silicone acrylate, polyether acrylate or polyester acrylate-based resin.

다른 예로, 상기 점착제는 아크릴계 수지(실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트)와, 열 경화제(이소시아네이트계 가교제 또는 메틸롤계 가교제 중 1종 또는 2종 물질을 혼합하여 형성함), 및 가열에 의해 발포되는 미세구체로 형성된 발포제를 혼합하여 형성할 수 있다. 이때, 점착제를 형성하는 조성물 중에서 고형분은 상기 점착제의 전체 중량에 대해 10~60중량%가 되도록 형성하는 것이 바람직하다.As another example, the pressure-sensitive adhesive may be formed by mixing an acrylic resin (silicone acrylate, polyether acrylate or polyester acrylate) with a thermosetting agent (isocyanate-based crosslinking agent or methylol-based crosslinking agent). It may be formed by mixing a blowing agent formed of microspheres that are foamed by heating. At this time, it is preferable to form solid content in the composition which forms an adhesive so that it may become 10 to 60 weight% with respect to the total weight of the said adhesive.

다른 예로, 상기 점착제는 아크릴계 수지(실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트)와, 광 경화제(벤조인에테르, 아민, 디아조늄염, 요오드늄염, 술포늄염 또는 메탈노센화합물 중 1종 또는 2종 이상의 물질을 혼합하여 형성함) 및 광에 의해 발포되는 미세구체로 형성된 발포제를 혼합하여 형성할 수 있다. 이때, 점착제를 형성하는 조성물 중에서 고형분은 상기 점착제의 전체 중량에 대해 10~60중량%가 되도록 형성하는 것이 바람직하다.In another example, the pressure-sensitive adhesive is one of an acrylic resin (silicone acrylate, polyether acrylate or polyester acrylate) and a light curing agent (benzoin ether, amine, diazonium salt, iodonium salt, sulfonium salt or metal nocene compound). Or a mixture of two or more materials) and a blowing agent formed of microspheres foamed by light. At this time, it is preferable to form solid content in the composition which forms an adhesive so that it may become 10 to 60 weight% with respect to the total weight of the said adhesive.

점착제가 열 또는 광에 의해 발포되는 발포제를 포함하는 경우, 제1 라미네이션 필름에 열을 가하거나 광을 조사하면 발포제가 발포되어 점착력이 저하되므로 기재 필름(130B)의 박리가 쉽게 이루어진다.When the pressure-sensitive adhesive includes a foaming agent that is foamed by heat or light, when the heat is applied to the first lamination film or irradiated with light, the foaming agent is foamed to lower the adhesive force, thereby easily peeling off the base film 130B.

본 실시예에서는 제1 라미네이션 필름(130)이 기재 필름(130B) 및 이 필름의 한쪽 면에 도포된 점착제로 구성되는 것을 예로 들어 설명하였지만, 제1 라미네이션 필름은 화합물 반도체층의 제1 면에 점착제를 도포한 후 점착제 위에 기재 필름의 조성물을 스핀 코팅, 바 코팅, 스크린 인쇄 등의 방법으로 도포하는 것에 의해 형성할 수도 있다.In the present exemplary embodiment, the first lamination film 130 is composed of a base film 130B and an adhesive applied to one side of the film. However, the first lamination film is a pressure-sensitive adhesive on the first surface of the compound semiconductor layer. After coating, the composition of the base film may be formed by applying a composition such as spin coating, bar coating or screen printing onto the pressure-sensitive adhesive.

다음으로, ELO 공정을 실시하여 희생층(120)을 제거한다(S140).Next, the sacrificial layer 120 is removed by performing an ELO process (S140).

ELO 공정에서는 불산(HF)을 식각 용액으로 사용할 수 있으며, ELO 공정을 실시하면, 상기 불산(HF)에 의해 희생층(120)이 제거되므로, 화합물 반도체층(CS) 및 제1 라미네이션 필름(130)을 모기판(110)과 분리할 수 있다.In the ELO process, hydrofluoric acid (HF) may be used as an etching solution. When the ELO process is performed, the sacrificial layer 120 is removed by the hydrofluoric acid (HF), and thus the compound semiconductor layer CS and the first lamination film 130 are used. ) May be separated from the mother substrate 110.

이어서, 제1 라미네이션 필름(130)이 화합물 반도체층(CS)의 하부에 위치하도록 배치한 상태에서 제1 라미네이션 필름(130)의 후면 위에 제1 지지 핸들(150)을 부착하고, 화합물 반도체층(CS) 위에 후면 전극(60)을 형성한다(S150).Subsequently, in a state where the first lamination film 130 is disposed below the compound semiconductor layer CS, the first support handle 150 is attached to the rear surface of the first lamination film 130, and the compound semiconductor layer ( A rear electrode 60 is formed on the CS (S150).

후면 전극(60)은 금(Au), 백금(Pt), 티타늄(Ti), 텅스텐(W), 규소(Si), 니켈(Ni), 마그네슘(Mg), 팔라듐(Pd), 구리(Cu), 및 게르마늄(Ge) 중에서 선택된 적어도 어느 한 물질을 포함하는 단일막 또는 다중막으로 형성할 수 있다.The rear electrode 60 includes gold (Au), platinum (Pt), titanium (Ti), tungsten (W), silicon (Si), nickel (Ni), magnesium (Mg), palladium (Pd), and copper (Cu) It may be formed as a single film or multiple films containing at least one material selected from, and germanium (Ge).

이어서, 후면 전극(60) 위에 제2 라미네이션 필름(160)을 부착한다(S160).Subsequently, the second lamination film 160 is attached onto the rear electrode 60 (S160).

제2 라미네이션 필름(160)은 제1 라미네이션 필름(130)과 동일한 구조로 형성할 수 있으며, 제1 라미네이션 필름(130)과 동일한 방법으로 부착할 수 있다.The second lamination film 160 may be formed in the same structure as the first lamination film 130 and may be attached in the same manner as the first lamination film 130.

하지만, 제2 라미네이션 필름(160)이 제1 라미네이션 필름(130)과 서로 다른 구조로 형성되는 것도 가능하다.However, it is also possible for the second lamination film 160 to have a different structure from the first lamination film 130.

계속하여, 제2 라미네이션 필름(160) 위에 제2 지지 핸들(170)을 부착한 상태에서 제1 지지 핸들(150)이 상부를 향하도록 배치하고, 이후, 제1 지지 핸들(150)과 제1 라미네이션 필름(130)을 제거한다(S170).Subsequently, in a state where the second support handle 170 is attached on the second lamination film 160, the first support handle 150 is disposed upward, and then, the first support handle 150 and the first support handle 150 are disposed upward. The lamination film 130 is removed (S170).

이때, 제1 라미네이션 필름(130)은 아래의 4가지 방법 중 어느 한 방법으로 제거할 수 있다.In this case, the first lamination film 130 may be removed by any one of the following four methods.

(1) 0.2 내지 5N/25mm의 힘을 이용하여 상기 제1 라미네이션 필름을 박리함.(1) Peeling the said 1st lamination film using the force of 0.2-5N / 25mm.

(2) 60 내지 200℃의 온도로 5초 내지 20분동안 가열한 후 상기 제1 라미네이션 필름을 박리함.(2) The first lamination film was peeled off after heating at a temperature of 60 to 200 ° C. for 5 seconds to 20 minutes.

(3) 200 내지 400nm의 파장을 갖는 빛을 20 내지 600mJ/㎠의 강도로 조사하여 상기 제1 라미네이션 필름을 박리함.(3) peeling the first lamination film by irradiating light having a wavelength of 200 to 400 nm with an intensity of 20 to 600 mJ / cm 2.

(4) Acetone(2-propanone), Isopropyl alcohol(Isopropanol), NMP(1-Methyl-2-pyrrolidon), DMSO(Dimethyl sulfoxide) 중 하나 이상의 용매를 이용하여 상기 제1 라미네이션 필름을 박리함.(4) Peeling the first lamination film using at least one solvent of Acetone (2-propanone), Isopropyl alcohol (Isopropanol), NMP (1-Methyl-2-pyrrolidon), DMSO (dimethyl sulfoxide).

위에서 말한 바와 같이, 제1 라미네이션 필름의 점착제는 실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트와 같은 아크릴계 수지를 조성물로 포함한다.As mentioned above, the pressure-sensitive adhesive of the first lamination film includes an acrylic resin such as silicone acrylate, polyether acrylate or polyester acrylate as a composition.

그런데, 아크릴계 조성물을 포함하는 점착제(130A)의 점착력은 일반적으로 0.2 내지 5N/25mm이다.By the way, the adhesive force of the adhesive 130A containing an acrylic composition is generally 0.2-5 N / 25mm.

따라서, 상기 (1)번 항목에 기재한 방법에 따라 0.2 내지 5N/25mm의 힘을 이용하여 제1 라미네이션 필름을 물리적으로 박리할 수 있다.Therefore, according to the method described in item (1), the first lamination film may be physically peeled off using a force of 0.2 to 5 N / 25 mm.

그리고 점착제(130A)가 가열에 의해 발포되는 미소구체로 형성된 발포제를 더 포함하는 경우에는 상기 (2)번 항목에 기재한 방법에 따라 60 내지 200℃의 온도로 5초 내지 20분동안 가열하여 발포제를 발포시키는 것에 의해 제1 라미네이션 필름을 박리할 수 있다.And if the pressure-sensitive adhesive (130A) further comprises a foaming agent formed of a microsphere foamed by heating, the foaming agent by heating for 5 seconds to 20 minutes at a temperature of 60 to 200 ℃ according to the method described in item (2) By foaming, the first lamination film can be peeled off.

그리고 점착제(130A)가 광에 의해 발포되는 미소구체로 형성된 발포제를 더 포함하는 경우에는 상기 (3)번 항목에 기재한 방법에 따라 200 내지 400nm의 파장을 갖는 빛을 20 내지 600mJ/㎠의 강도로 조사하여 발포제를 발포시키는 것에 의해 제1 라미네이션 필름을 박리할 수 있다.And when the pressure-sensitive adhesive (130A) further comprises a foaming agent formed of microspheres foamed by light, the intensity of 20 to 600mJ / ㎠ for light having a wavelength of 200 to 400nm according to the method described in item (3) The first lamination film can be peeled off by irradiating with a foaming agent.

이와 달리, 상기 아크릴계 점착제는 Acetone(2-propanone), Isopropyl alcohol(Isopropanol), NMP(1-Methyl-2-pyrrolidon), DMSO(Dimethyl sulfoxide) 중 하나 이상의 용매에 용해되는 물성을 가지므로, 상기 용매 중 하나를 이용하여 상기 점착제(130A)를 용해시키는 것에 의해 제1 라미네이션 필름을 박리할 수 있다.In contrast, the acrylic pressure-sensitive adhesive has a physical property that is dissolved in at least one solvent of Acetone (2-propanone), Isopropyl alcohol (Isopropanol), NMP (1-Methyl-2-pyrrolidon), DMSO (dimethyl sulfoxide), the solvent The first lamination film may be peeled off by dissolving the pressure-sensitive adhesive 130A using one of them.

이어서, 화합물 반도체층(CS)의 제1 면 위에 전면 전극(20)을 형성한다(S180).Subsequently, the front electrode 20 is formed on the first surface of the compound semiconductor layer CS (S180).

전면 전극(20)은 전면 전극을 형성하고자 하는 영역에만 금속을 증착하여 형성하거나, 전면 콘택층(30) 위에 전면 전극 물질을 증착한 후 패터닝하여 형성할 수 있다.The front electrode 20 may be formed by depositing a metal only on a region where the front electrode is to be formed, or by patterning after depositing a front electrode material on the front contact layer 30.

계속하여, 전면 전극(20)을 마스크(mask)로 사용하여 상기 전면 전극(20)에에 의해 커버되지 않은 영역의 전면 콘택층(30)을 패터닝한 후, 제2 지지 핸들(170)과 제2 라미네이션 필름(160)을 제거하여 도 6에 도시한 화합물 반도체 태양전지를 제조한다.Subsequently, after patterning the front contact layer 30 in the region not covered by the front electrode 20 using the front electrode 20 as a mask, the second support handle 170 and the second support pattern 170 are patterned. The lamination film 160 is removed to manufacture the compound semiconductor solar cell shown in FIG. 6.

이상에서는 화합물 반도체 태양전지가 1개의 광 흡수층을 구비한 것을 예로 들어 설명하였지만, 광 흡수층은 복수 개로 형성될 수도 있다.In the above description, the compound semiconductor solar cell is provided with one light absorbing layer as an example, but a plurality of light absorbing layers may be formed.

이 경우, 하부 광 흡수층은 장파장 대역의 빛을 흡수하여 광전 변환하는 GaAs 화합물을 포함할 수 있고, 상부 광 흡수층은 단파장 대역의 빛을 흡수하여 광전 변환하는 GaInP 화합물을 포함할 수 있으며, 상부 광 흡수층과 하부 광 흡수층 사이에는 터널 정션층이 위치할 수 있다. In this case, the lower light absorbing layer may include a GaAs compound that absorbs light in a long wavelength band and photoelectrically converts the upper light absorbing layer may include a GaInP compound that absorbs light in a short wavelength band and photoelectrically converts the upper light absorbing layer. The tunnel junction layer may be positioned between the lower light absorbing layer and the lower light absorbing layer.

그리고 광 흡수층의 p형 반도체층과 n형 반도체층 사이에는 진성 반도체층이 더 형성될 수도 있다.An intrinsic semiconductor layer may be further formed between the p-type semiconductor layer and the n-type semiconductor layer of the light absorbing layer.

이하, 도 3 및 도 5를 참조하여 본 발명의 제2 실시예에 따른 제조 방법을 설명한다.Hereinafter, a manufacturing method according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 3 and 5.

제2 실시예를 설명함에 있어서, 전술한 제1 실시예와 동일한 구성요소에 대해서는 상세한 설명을 생략한다.In describing the second embodiment, detailed descriptions of the same components as those of the first embodiment will be omitted.

본 발명의 제조 방법은 크게, 모기판의 한쪽 면 위에 희생층을 형성하는 단계(S210); 상기 희생층 위에 화합물 반도체층을 형성하는 단계(S220); 상기 화합물 반도체층의 제1 면 위에, 화합물 반도체로 형성된 제1 보호층을 형성하는 단계(S230); 상기 제1 보호층 위에, 금속으로 형성된 제2 보호층을 증착하는 단계(S240); 상기 제2 보호층 위에 제1 라미네이션 필름을 부착하는 단계(S250); ELO 공정을 실시하여 상기 희생층을 제거함으로써, 상기 화합물 반도체층, 상기 제1 및 제2 보호층, 및 상기 제1 라미네이션 필름을 상기 모기판으로부터 분리하는 단계(S260); 상기 화합물 반도체층 위에 후면 전극을 형성하는 단계(S270); 상기 후면 전극 위에 제2 라미네이션 필름을 부착하는 단계(S280); 상기 제1 라미네이션 필름을 제거하는 단계(S290); 상기 제2 보호층을 제거하는 단계(S300); 상기 제1 보호층을 제거하는 단계(S310); 및 상기 화합물 반도체층 위에 전면 전극을 형성하는 단계(S320)를 포함한다.The manufacturing method of the present invention is largely, forming a sacrificial layer on one side of the mother substrate (S210); Forming a compound semiconductor layer on the sacrificial layer (S220); Forming a first passivation layer formed of a compound semiconductor on the first surface of the compound semiconductor layer (S230); Depositing a second protective layer formed of a metal on the first protective layer (S240); Attaching a first lamination film on the second protective layer (S250); Separating the compound semiconductor layer, the first and second protective layers, and the first lamination film from the mother substrate by performing an ELO process to remove the sacrificial layer (S260); Forming a rear electrode on the compound semiconductor layer (S270); Attaching a second lamination film on the back electrode (S280); Removing the first lamination film (S290); Removing the second protective layer (S300); Removing the first protective layer (S310); And forming a front electrode on the compound semiconductor layer (S320).

이때, 상기 화합물 반도체층 중에서 상기 제1 보호층과 직접 접촉하는 층은 GaAs로 형성하고, 상기 제1 보호층은 상기 GaAs를 제외한 다른 화합물 반도체로 형성한다.In this case, one of the compound semiconductor layers directly contacting the first protective layer is formed of GaAs, and the first protective layer is formed of another compound semiconductor except for the GaAs.

이에 대해 보다 상세히 설명하면, 모기판(110, mother substrate)의 한쪽 면에 희생층(120)을 형성하고(S210), 희생층(120) 위에 화합물 반도체층(CS)을 형성한다(S220).In more detail, the sacrificial layer 120 is formed on one surface of the mother substrate 110 (S210), and the compound semiconductor layer CS is formed on the sacrificial layer 120 (S220).

여기에서, 화합물 반도체층(CS)은 전술한 제1 실시예와 동일하게 레귤러 성장법에 의해 형성한다.Here, the compound semiconductor layer CS is formed by the regular growth method as in the first embodiment described above.

화합물 반도체층(CS)이 전면 콘택층(30)을 포함하는 경우, 전면 콘택층(30)은 윈도우층(10) 위에 전체적으로 형성될 수 있고, 오믹 콘택을 위해 전기 전도도가 우수한 GaAs로 형성된다.When the compound semiconductor layer CS includes the front contact layer 30, the front contact layer 30 may be formed entirely on the window layer 10, and may be formed of GaAs having excellent electrical conductivity for ohmic contact.

이어서, 상기 화합물 반도체층(CS) 위에, 화합물 반도체로 형성된 제1 보호층(140A)을 형성하고(S230), 제1 보호층(140A) 위에 금속으로 형성된 제2 보호층(140B)을 형성한다(S240). 따라서, 제1 보호층(140A)과 제2 보호층(140B)을 포함하는 보호층(140)이 형성된다.Subsequently, a first protective layer 140A formed of a compound semiconductor is formed on the compound semiconductor layer CS (S230), and a second protective layer 140B formed of metal is formed on the first protective layer 140A. (S240). Therefore, the protective layer 140 including the first protective layer 140A and the second protective layer 140B is formed.

제1 보호층(140A)은 GaAs를 제외한 다른 화합물 반도체, 바람직하게는 GaInP, AlInP, AlGaInP 중에서 선택된 어느 하나의 화합물 반도체로 형성한다.The first protective layer 140A is formed of any compound semiconductor except GaAs, preferably any one compound semiconductor selected from GaInP, AlInP, and AlGaInP.

이와 같이, 제1 보호층(140A)과 전면 콘택층(30)을 서로 다른 화합물 반도체로 형성하면, 복수 회의 식각 공정, 특히 ELO 공정을 실시하는 동안 화합물 반도체층(CS)과 보호층(140A, 140B)이 박리되는 현상을 효과적으로 방지할 수 있으며, 보호층(140A, 140B)을 제거하는 공정을 실시하는 동안 화합물 반도체층(CS)의 일부분이 식각되는 현상을 효과적으로 방지할 수 있다.As such, when the first passivation layer 140A and the front contact layer 30 are formed of different compound semiconductors, the compound semiconductor layer CS and the passivation layer 140A, It is possible to effectively prevent the peeling of the 140B, and to effectively prevent the etching of a portion of the compound semiconductor layer CS during the process of removing the protective layers 140A and 140B.

희생층(120)과 화합물 반도체층(CS) 및 제1 보호층(140A)은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법, MBE(Molecular Beam Epitaxy) 방법 또는 에피택셜층을 형성하기 위한 임의의 다른 적절한 방법에 의해 형성할 수 있으며, 레귤러 성장법에 의해 형성할 수 있다.The sacrificial layer 120 and the compound semiconductor layer CS and the first protective layer 140A may be a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy method, or any other suitable method for forming an epitaxial layer. It can form by a method and can be formed by a regular growth method.

제2 보호층(140B)은 내식각성이 우수한 구리로 형성된 제1 금속층(140B-1)과, 제1 금속층과(140B-1)는 다른 금속으로 형성된 제2 금속층(140B-2)으로 형성할 수 있다.The second protective layer 140B may be formed of the first metal layer 140B-1 formed of copper having excellent etching resistance, and the first metal layer 140B-1 may be formed of the second metal layer 140B-2 formed of another metal. Can be.

이때, 제2 금속층(140B-2)은 제1 금속층(140B-1)의 표면이 산화되는 것을 방지할 수 있는 금속, 또는 제1 금속층(140B-1)을 제거하기 위해 사용하는 식각 용액에 대한 내식각성을 갖는 물질, 예를 들면 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo) 중에서 선택된 적어도 하나 또는 이의 합금으로 형성하는 것이 바람직하다.In this case, the second metal layer 140B-2 may be a metal that can prevent the surface of the first metal layer 140B-1 from being oxidized, or an etching solution used to remove the first metal layer 140B-1. It is preferable to form at least one selected from a material having corrosion resistance, for example, silver (Ag), gold (Au), platinum (Pt), palladium (Pd), nickel (Ni) and molybdenum (Mo). Do.

도 5는 제1 보호층(140A)과 제2 보호층(140B)의 다양한 실시예를 나타내는 단면도를 도시한 것으로, 도시한 바와 같이, 제2 금속층(140B-2)은 제1 보호층(140A)과 제1 금속층(140B-1) 사이, 및 제1 금속층(140B-1)과 제1 라미네이션 필름(130) 사이 중 적어도 어느 한 위치에 형성할 수 있으며, 제1 금속층(140B-1)이 적어도 2개인 경우 2개의 제1 금속층(140B-1) 사이에 제2 금속층(140B-2)을 더 형성할 수 있다.5 is a cross-sectional view illustrating various embodiments of the first passivation layer 140A and the second passivation layer 140B, and as shown, the second metal layer 140B-2 includes the first passivation layer 140A. ) And the first metal layer 140B-1 and between the first metal layer 140B-1 and the first lamination film 130, and the first metal layer 140B-1 may be formed. In the case of at least two, the second metal layer 140B-2 may be further formed between the two first metal layers 140B-1.

제2 금속층(140B-2)을 제1 보호층(140A)과 제1 금속층(140B-1) 사이에 형성하면, 제2 금속층(140B-2)을 제거하기 위한 식각 공정 및 ELO 공정을 실시하는 동안 제1 보호층(140A)을 보호할 수 있으므로, 제1 보호층(140A)과 제2 보호층(140B), 특히, 제1 보호층(140A)과 제1 금속층(140B-1) 사이에 발생하는 박리 현상을 방지할 수 있다.When the second metal layer 140B-2 is formed between the first protective layer 140A and the first metal layer 140B-1, an etching process and an ELO process for removing the second metal layer 140B-2 may be performed. Since the first protective layer 140A can be protected during the first protective layer 140A, the first protective layer 140A and the second protective layer 140B, in particular, between the first protective layer 140A and the first metal layer 140B-1. The peeling phenomenon which arises can be prevented.

그리고 제2 금속층(140B-2)을 제1 금속층(140B-1)과 제1 라미네이션 필름(130) 사이에 형성하면, 제2 금속층(140B-2)은 제1 금속층(140B-1)의 표면에 산화막이 형성되는 것을 억제할 수 있으므로, 식각 공정, 특히 ELO 공정을 실시하는 동안 제1 라미네이션 필름(130)과 제2 보호층(140B) 사이에 발생하는 박리 현상을 방지할 수 있다.When the second metal layer 140B-2 is formed between the first metal layer 140B-1 and the first lamination film 130, the second metal layer 140B-2 is formed on the surface of the first metal layer 140B-1. Since the oxide film can be prevented from being formed, the peeling phenomenon occurring between the first lamination film 130 and the second protective layer 140B can be prevented during the etching process, especially the ELO process.

제2 보호층(140B)은 1㎛ 내지 10㎛의 두께로 형성할 수 있으며, 화합물 반도체 태양전지의 제조 공정 중에 화합물 반도체층(CS)을 지지하기 위해 제1 금속층(140B-1)의 두께를 제2 보호층(140B)의 두께의 80% 이상으로 형성할 수 있다.The second protective layer 140B may be formed to a thickness of 1 μm to 10 μm, and the thickness of the first metal layer 140B-1 may be used to support the compound semiconductor layer CS during the manufacturing process of the compound semiconductor solar cell. It may be formed to 80% or more of the thickness of the second protective layer (140B).

계속하여, 제2 보호층(140B) 위에 제1 라미네이션 필름(130)을 부착한다(S250).Subsequently, the first lamination film 130 is attached onto the second protective layer 140B (S250).

본 실시예의 제조 방법에 따르면, 제1 라미네이션 필름(130)은 화합물 반도체층(CS)에 직접 점착되지 않고, 화합물 반도체층(CS)을 지지하기 위한 보호층(140)에 직접 점착된다.According to the manufacturing method of the present embodiment, the first lamination film 130 is not directly adhered to the compound semiconductor layer CS, but directly adhered to the protective layer 140 for supporting the compound semiconductor layer CS.

따라서, 본 실시예의 제조 방법에 사용되는 제1 라미네이션 필름(130)의 기재 필름은 전술한 제1 실시예의 기재 필름에 비해 얇은 두께로 형성하는 것도 가능하다.Therefore, it is also possible to form the base film of the 1st lamination film 130 used for the manufacturing method of this embodiment with a thin thickness compared with the base film of 1st Example mentioned above.

이 경우, 기재 필름은 100㎛ 이하의 두께로 형성될 수 있으며, 도 4에서는 제1 라미네이션 필름이 전술한 제1 실시예의 제1 라미네이션 필름보다 얇은 두께로 형성된 경우를 도시하였다.In this case, the base film may be formed to a thickness of 100 μm or less, and FIG. 4 illustrates a case in which the first lamination film is formed to have a thickness thinner than that of the first lamination film of the first embodiment.

다음으로, ELO 공정을 실시하여 희생층(120)을 제거한다(S260).Next, the sacrificial layer 120 is removed by performing an ELO process (S260).

ELO 공정을 실시할 때, 제1 라미네이션 필름(130)과 제2 보호층(140B)간의 접착력이 제2 금속층(140B-2)에 의해 유지되므로, 제1 라미네이션 필름(130)은 제2 보호층(140B)으로부터 박리되지 않는다.When performing the ELO process, since the adhesive force between the first lamination film 130 and the second protective layer 140B is maintained by the second metal layer 140B-2, the first lamination film 130 is the second protective layer. It does not peel off from 140B.

도 7의 우측 사진은 제2 실시예의 제조 방법에 따라 ELO 공정을 실시한 후 제1 라미네이션 필름(140)과 제2 보호층(130B) 사이의 박리가 억제된 것을 보여주는 사진이다.7 is a photograph showing that peeling between the first lamination film 140 and the second protective layer 130B is suppressed after performing the ELO process according to the manufacturing method of the second embodiment.

그리고 도 7의 좌측 사진은 화합물 반도체층의 제1 면 위에 단일막 구조의 보호 금속층을 증착한 후 제1 라미네이션 필름을 부착한 상태에서 ELO 공정을 실시한 종래 예의 경우 제1 라미네이션 필름과 보호 금속층의 계면에서 박리가 발생된 것을 보여주는 사진이다.7 shows the interface between the first lamination film and the protective metal layer in the conventional example in which the ELO process is performed in a state in which a single-layered protective metal layer is deposited on the first surface of the compound semiconductor layer and the first lamination film is attached thereto. It is a photograph showing that peeling occurred.

이어서, 제1 라미네이션 필름(130)이 제2 보호층(140B)의 하부에 위치하도록 배치한 상태에서 제1 라미네이션 필름(130)의 후면 위에 제1 지지 핸들(150)을 부착하고, 화합물 반도체층(CS) 위에 후면 전극(60)을 형성한다(S270).Subsequently, in a state in which the first lamination film 130 is disposed below the second protective layer 140B, the first support handle 150 is attached on the rear surface of the first lamination film 130, and the compound semiconductor layer The back electrode 60 is formed on the CS (S270).

이어서, 후면 전극(60) 위에 제2 라미네이션 필름(160)을 부착하고(S280), 제2 라미네이션 필름(160) 위에 제2 지지 핸들(170)을 부착한 상태에서 제1 지지 핸들(150)이 상부를 향하도록 배치한다.Subsequently, the second lamination film 160 is attached to the rear electrode 60 (S280), and the first support handle 150 is attached to the second support handle 170 on the second lamination film 160. Place it face up.

이후, 제1 지지 핸들(150)과 제1 라미네이션 필름(130)을 제거하고(S290), 제2 보호층(140B)을 제거한다(S300).Thereafter, the first support handle 150 and the first lamination film 130 are removed (S290), and the second protective layer 140B is removed (S300).

이때, 제1 금속층(140B-1)은 수산화암모늄(NH4OH)과 과산화수소(H2O2)을 혼합한 식각 용액을 사용하여 제거하고, 제2 금속층(140B-2)은 제1 금속층(140B-1)을 제거할 때 사용하는 식각 용액과는 다른 식각 용액, 예를 들어 요오드화칼륨(KI) 및 시안화칼륨(H2O2) 중 적어도 하나를 포함하는 식각 용액으로 제거한다.At this time, the first metal layer 140B-1 is removed using an etching solution in which ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) are mixed, and the second metal layer 140B-2 is removed from the first metal layer ( 140B-1) is removed with an etching solution different from the etching solution used for removing 140B-1), for example, an etching solution containing at least one of potassium iodide (KI) and potassium cyanide (H 2 O 2 ).

이러한 공정에 따르면, 제1 금속층(140B-1)은 제2 금속층(140B-2)을 제거하기 위해 사용되는 식각 용액에 대한 내식각성이 우수하므로, 제2 금속층(140B-2)을 제거하는 동안 제1 금속층(140B-1)은 제거되지 않는다.According to this process, since the first metal layer 140B-1 has excellent etching resistance to the etching solution used to remove the second metal layer 140B-2, while the second metal layer 140B-2 is removed. The first metal layer 140B-1 is not removed.

이때, 제2 금속층(140B-2)을 제1 보호층(140A)과 제1 금속층(140B-1) 사이에 형성한 경우에는 제1 금속층(140B-1)을 제거하기 위한 식각 공정 및 ELO 공정을 실시하는 동안 제1 보호층(140A)이 제2 금속층(140B-2)에 의해 보호되므로, 제1 보호층(140A)과 제2 보호층(140B) 사이에 발생하는 박리 현상이 방지된다.In this case, when the second metal layer 140B-2 is formed between the first protective layer 140A and the first metal layer 140B-1, an etching process and an ELO process for removing the first metal layer 140B-1 are performed. Since the first protective layer 140A is protected by the second metal layer 140B-2, the peeling phenomenon occurring between the first protective layer 140A and the second protective layer 140B is prevented.

또한, 제2 금속층(140B-2)을 제1 금속층(140B-1)과 제1 라미네이션 필름(130) 사이에 형성한 경우에는 제1 금속층(140B-1)의 표면에 산화막이 형성되는 것이 제2 금속층(140B-2)에 의해 억제되므로, 식각 공정, 특히 ELO 공정을 실시하는 동안 제2 보호층(140B)과 제1 라미네이션 필름(130) 사이에 발생하는 박리 현상이 방지된다.In addition, when the second metal layer 140B-2 is formed between the first metal layer 140B-1 and the first lamination film 130, an oxide film is formed on the surface of the first metal layer 140B-1. Since it is suppressed by the 2 metal layer 140B-2, the peeling phenomenon which arises between the 2nd protective layer 140B and the 1st lamination film 130 during an etching process, especially an ELO process is prevented.

계속하여, 제1 보호층(140A)을 제거한다(S310).Subsequently, the first protective layer 140A is removed (S310).

제1 보호층(140A)은 GaAs로 형성된 전면 콘택층이 내식각성을 갖는 염산(HCL)을 포함하는 식각 용액으로 제거할 수 있다.The first passivation layer 140A may be removed using an etching solution including hydrochloric acid (HCL) in which the front contact layer formed of GaAs has etching resistance.

이어서, 화합물 반도체층(CS)의 제1 면 위에 전면 전극(20)을 형성한다(S320).Subsequently, the front electrode 20 is formed on the first surface of the compound semiconductor layer CS (S320).

이상에서는 화합물 반도체 태양전지가 1개의 광 흡수층을 구비한 것을 예로 들어 설명하였지만, 광 흡수층은 복수 개로 형성될 수도 있다.In the above description, the compound semiconductor solar cell is provided with one light absorbing layer as an example, but a plurality of light absorbing layers may be formed.

이 경우, 하부 광 흡수층은 장파장 대역의 빛을 흡수하여 광전 변환하는 GaAs 화합물을 포함할 수 있고, 상부 광 흡수층은 단파장 대역의 빛을 흡수하여 광전 변환하는 GaInP 화합물을 포함할 수 있으며, 상부 광 흡수층과 하부 광 흡수층 사이에는 터널 정션층이 위치할 수 있다. In this case, the lower light absorbing layer may include a GaAs compound that absorbs light in a long wavelength band and photoelectrically converts the upper light absorbing layer may include a GaInP compound that absorbs light in a short wavelength band and photoelectrically converts the upper light absorbing layer. The tunnel junction layer may be positioned between the lower light absorbing layer and the lower light absorbing layer.

그리고 광 흡수층의 p형 반도체층과 n형 반도체층 사이에는 진성 반도체층이 더 형성될 수도 있다.An intrinsic semiconductor layer may be further formed between the p-type semiconductor layer and the n-type semiconductor layer of the light absorbing layer.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

10: 윈도우층 20: 전면 전극
30: 전면 콘택층 40: 반사 방지막
50: 후면 콘택층 60: 후면 전극
110: 모기판 120: 희생층
130: 제1 라미네이션 필름 130A: 기재 필름
130B: 점착제 130: 보호층
130A: 제1 보호층 130B: 제2 보호층
130B-1: 제1 금속층 130B-2: 제2 금속층
PV: 광 흡수층10: window layer 20: front electrode
30: front contact layer 40: antireflection film
50: rear contact layer 60: rear electrode
110: mother substrate 120: sacrificial layer
130: first lamination film 130A: base film
130B: Adhesive 130: Protective Layer
130A: first protective layer 130B: second protective layer
130B-1: first metal layer 130B-2: second metal layer
PV: light absorbing layer

Claims (14)

모기판의 한쪽 면 위에 희생층을 형성하는 단계;
레귤러 성장법을 이용하여 상기 희생층 위에 화합물 반도체층을 형성하는 단계;
아크릴계 수지를 포함하는 점착제를 사용하여 상기 화합물 반도체층의 제1 면 위에 제1 라미네이션 필름을 부착하는 단계;
ELO 공정을 실시하여 상기 희생층을 제거함으로써, 상기 화합물 반도체층 및 상기 제1 라미네이션 필름을 상기 모기판으로부터 분리하는 단계;
상기 화합물 반도체층의 제2 면 위에 후면 전극을 형성하는 단계;
상기 후면 전극 위에 제2 라미네이션 필름을 부착하는 단계;
상기 제1 라미네이션 필름을 제거하는 단계;
상기 화합물 반도체층의 제1 면 위에 전면 전극을 형성하는 단계
를 포함하며,
상기 제1 라미네이션 필름을 제거하는 단계에서는 하기 4가지의 방법 중 어느 하나를 이용하는 화합물 반도체 태양전지의 제조 방법.
(1) 0.2 내지 5N/25mm의 힘을 이용하여 상기 제1 라미네이션 필름을 박리함.
(2) 60 내지 200℃의 온도로 5초 내지 20분동안 가열한 후 상기 제1 라미네이션 필름을 박리함.
(3) 200 내지 400nm의 파장을 갖는 빛을 20 내지 600mJ/㎠의 강도로 조사하여 상기 제1 라미네이션 필름을 박리함.
(4) Acetone(2-propanone), Isopropyl alcohol(Isopropanol), NMP(1-Methyl-2-pyrrolidon), DMSO(Dimethyl sulfoxide) 중 하나 이상의 용매를 이용하여 상기 제1 라미네이션 필름을 박리함.Forming a sacrificial layer on one side of the mother substrate;
Forming a compound semiconductor layer on the sacrificial layer using a regular growth method;
Attaching a first lamination film on a first surface of the compound semiconductor layer using an adhesive including an acrylic resin;
Separating the compound semiconductor layer and the first lamination film from the mother substrate by performing an ELO process to remove the sacrificial layer;
Forming a rear electrode on the second surface of the compound semiconductor layer;
Attaching a second lamination film on the back electrode;
Removing the first lamination film;
Forming a front electrode on the first surface of the compound semiconductor layer
Including;
The method of manufacturing a compound semiconductor solar cell using any one of the following four methods in the step of removing the first lamination film.
(1) Peeling the said 1st lamination film using the force of 0.2-5N / 25mm.
(2) The first lamination film is peeled off after heating at a temperature of 60 to 200 ° C. for 5 seconds to 20 minutes.
(3) peeling the first lamination film by irradiating light having a wavelength of 200 to 400 nm with an intensity of 20 to 600 mJ / cm 2.
(4) Peeling the first lamination film using at least one solvent of Acetone (2-propanone), Isopropyl alcohol (Isopropanol), NMP (1-Methyl-2-pyrrolidon), DMSO (Dimethyl sulfoxide). 제1항에서,
상기 화합물 반도체층을 형성하는 단계와 상기 제1 라미네이션 필름을 부착하는 단계 사이에,
상기 화합물 반도체층 위에, 화합물 반도체로 형성된 제1 보호층을 형성하는 단계: 및
상기 제1 보호층 위에, 제2 보호층을 증착하는 단계
를 더 포함하고,
상기 제1 라미네이션 필름을 상기 제2 보호층에 부착하는 화합물 반도체 태양전지의 제조 방법.In claim 1,
Between forming the compound semiconductor layer and attaching the first lamination film,
Forming a first protective layer formed of a compound semiconductor on the compound semiconductor layer:
Depositing a second protective layer on the first protective layer
More,
A method of manufacturing a compound semiconductor solar cell attaching the first lamination film to the second protective layer. 제2항에서,
상기 제1 라미네이션 필름을 제거하는 단계와 상기 전면 전극을 형성하는 단계 사이에,
상기 제2 보호층을 제거하는 단계; 및
상기 제1 보호층을 제거하는 단계
를 더 포함하는 화합물 반도체 태양전지의 제조 방법.In claim 2,
Between removing the first lamination film and forming the front electrode,
Removing the second protective layer; And
Removing the first protective layer
Method for producing a compound semiconductor solar cell further comprising. 제3항에서,
상기 화합물 반도체층 중에서 상기 제1 보호층과 직접 접촉하는 층은 GaAs로 형성하고, 상기 제1 보호층은 상기 GaAs를 제외한 다른 화합물 반도체로 형성하는 화합물 반도체 태양전지의 제조 방법.In claim 3,
The method of manufacturing a compound semiconductor solar cell of the compound semiconductor layer is a layer directly contacting the first protective layer is formed of GaAs, the first protective layer is formed of a compound semiconductor other than the GaAs. 제4항에서,
상기 제1 보호층을 GaInP, AlInP, AlGaInP 중에서 선택된 어느 하나의 화합물 반도체로 형성하고,
염산(HCL)을 포함하는 식각 용액으로 상기 제1 보호층을 제거하는 화합물 반도체 태양전지의 제조 방법.In claim 4,
The first protective layer is formed of any one compound semiconductor selected from GaInP, AlInP, and AlGaInP,
Method of manufacturing a compound semiconductor solar cell to remove the first protective layer with an etching solution containing hydrochloric acid (HCL). 제5항에서,
상기 제2 보호층을 구리로 형성된 제1 금속층과, 상기 제1 금속층과는 다른 금속으로 형성된 제2 금속층으로 형성하며,
수산화암모늄(NH4OH)과 과산화수소(H2O2)을 혼합한 식각 용액으로 상기 제1 금속층을 제거하는 화합물 반도체 태양전지의 제조 방법.In claim 5,
The second protective layer is formed of a first metal layer formed of copper and a second metal layer formed of a metal different from the first metal layer,
A method of manufacturing a compound semiconductor solar cell, wherein the first metal layer is removed by an etching solution in which ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) are mixed. 제6항에서,
상기 제2 보호층을 1㎛ 내지 10㎛의 두께로 형성하고,
상기 제1 금속층의 두께를 상기 제2 보호층의 두께의 80% 이상으로 형성하는 화합물 반도체 태양전지의 제조 방법.In claim 6,
The second protective layer is formed to a thickness of 1㎛ 10㎛,
And forming a thickness of the first metal layer to 80% or more of a thickness of the second protective layer. 제7항에서,
은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo) 중에서 선택된 적어도 하나 또는 이의 합금으로 상기 제2 금속층을 형성하고,
요오드화칼륨(KI) 및 시안화칼륨(H2O2) 중 적어도 하나를 포함하는 식각 용액으로 상기 제2 금속층을 제거하는 화합물 반도체 태양전지의 제조 방법.In claim 7,
The second metal layer is formed of at least one or an alloy thereof selected from silver (Ag), gold (Au), platinum (Pt), palladium (Pd), nickel (Ni), and molybdenum (Mo),
A method of manufacturing a compound semiconductor solar cell, wherein the second metal layer is removed with an etching solution containing at least one of potassium iodide (KI) and potassium cyanide (H 2 O 2 ). 제8항에서,
상기 제1 보호층과 상기 제1 금속층 사이, 및 상기 제1 금속층과 상기 제1 라미네이션 필름 사이 중 적어도 어느 한 위치에 상기 제2 금속층을 형성하는 화합물 반도체 태양전지의 제조 방법.In claim 8,
And forming the second metal layer at at least one position between the first protective layer and the first metal layer and between the first metal layer and the first lamination film. 제1항 내지 제9항 중 어느 한 항에서,
상기 ELO 공정을 실시하는 단계와 상기 후면 전극을 형성하는 단계 사이에,
상기 제1 라미네이션 필름 위에 제1 지지 핸들을 부착하는 단계를 더 포함하는 화합물 반도체 태양전지의 제조 방법.The method according to any one of claims 1 to 9,
Between performing the ELO process and forming the back electrode,
The method of manufacturing a compound semiconductor solar cell further comprising attaching a first support handle on the first lamination film. 제10항에서,
상기 제2 라미네이션 필름을 부착하는 단계와 상기 제1 라미네이션 필름을 제거하는 단계 사이에,
상기 제2 라미네이션 필름 위에 제2 지지 핸들을 부착하는 단계; 및
상기 제1 지지 핸들을 제거하는 단계
를 더 포함하는 화합물 반도체 태양전지의 제조 방법.In claim 10,
Between attaching the second lamination film and removing the first lamination film,
Attaching a second support handle over the second lamination film; And
Removing the first support handle
Method for producing a compound semiconductor solar cell further comprising. 제11항에서,
상기 전면 전극을 형성하는 단계 이후에, 상기 제2 지지 핸들을 제거하는 단계, 및 상기 제2 라미네이션 필름을 제거하는 단계를 더 포함하는 화합물 반도체 태양전지의 제조 방법.In claim 11,
After the forming of the front electrode, removing the second support handle, and removing the second lamination film. 제1항 또는 제2항에서,
상기 아크릴계 수지로 실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트를 사용하고,
이소시아네이트계 가교제 또는 메틸롤계 가교제 중 1종 또는 2종 물질을 혼합하여 형성한 열 경화제 및 가열에 의해 발포되는 미세구체로 형성된 발포제를 상기 아크릴계 수지와 혼합하여 상기 점착제를 형성하며,
상기 점착제는 고형분이 상기 점착제의 전체 중량에 대해 10~60중량%가 되도록 형성하는 화합물 반도체 태양전지.The method of claim 1 or 2,
Silicone acrylate, polyether acrylate or polyester acrylate is used as the acrylic resin,
The pressure-sensitive adhesive is formed by mixing a thermal curing agent formed by mixing one or two of an isocyanate-based crosslinking agent or a methylol-based crosslinking agent and a foaming agent formed of microspheres foamed by heating with the acrylic resin,
The adhesive is a compound semiconductor solar cell formed so that the solid content is 10 to 60% by weight relative to the total weight of the adhesive. 제1항 또는 제2항에서,
상기 아크릴계 수지로 실리콘 아크릴레이트, 폴리에테르 아크릴레이트 또는 폴리에스테르 아크릴레이트를 사용하고,
벤조인에테르, 아민, 디아조늄염, 요오드늄염, 술포늄염 또는 메탈노센화합물 중 1종 또는 2종 이상의 물질을 혼합하여 형성한 광 경화제 및 광에 의해 발포되는 미세구체로 형성된 발포제를 상기 아크릴계 수지와 혼합하여 상기 점착제를 형성하며,
상기 점착제는 고형분이 상기 점착제의 전체 중량에 대해 10~60중량%가 되도록 형성하는 화합물 반도체 태양전지.The method of claim 1 or 2,
Silicone acrylate, polyether acrylate or polyester acrylate is used as the acrylic resin,
A photocuring agent formed by mixing one or two or more of a benzoin ether, an amine, a diazonium salt, an iodonium salt, a sulfonium salt, or a metal nocene compound, and a foaming agent formed of microspheres foamed by light with the acrylic resin Mixing to form the pressure-sensitive adhesive,
The adhesive is a compound semiconductor solar cell formed so that the solid content is 10 to 60% by weight relative to the total weight of the adhesive.
KR1020180099443A 2018-08-24 2018-08-24 Method for manufacturing a compound semiconductor solar cell Withdrawn KR20200023068A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180099443A KR20200023068A (en) 2018-08-24 2018-08-24 Method for manufacturing a compound semiconductor solar cell
PCT/KR2019/000297 WO2020040369A1 (en) 2018-08-24 2019-01-08 Method for manufacturing compound semiconductor solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180099443A KR20200023068A (en) 2018-08-24 2018-08-24 Method for manufacturing a compound semiconductor solar cell

Publications (1)

Publication Number Publication Date
KR20200023068A true KR20200023068A (en) 2020-03-04

Family

ID=69592690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180099443A Withdrawn KR20200023068A (en) 2018-08-24 2018-08-24 Method for manufacturing a compound semiconductor solar cell

Country Status (2)

Country Link
KR (1) KR20200023068A (en)
WO (1) WO2020040369A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230111385A (en) 2022-01-18 2023-07-25 동원산업 주식회사 parking lever fixing device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352824B2 (en) * 2007-07-20 2013-11-27 独立行政法人 宇宙航空研究開発機構 Manufacturing method of solar cell
JP2012054388A (en) * 2010-09-01 2012-03-15 Sharp Corp Method of manufacturing thin film compound solar cell
KR101996607B1 (en) * 2011-07-06 2019-10-01 더 리젠츠 오브 더 유니버시티 오브 미시간 Integrated solar collectors using epitaxial lift off and cold weld bonded semiconductor solar cells
EP2645429A1 (en) * 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
JP2014017366A (en) * 2012-07-09 2014-01-30 Sharp Corp Thin film compound solar battery cell and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230111385A (en) 2022-01-18 2023-07-25 동원산업 주식회사 parking lever fixing device

Also Published As

Publication number Publication date
WO2020040369A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
TWI643349B (en) Surface mount solar cell with integrated coverslip
JP5576273B2 (en) III-V compound thin film solar cell processing method
US5458694A (en) Multispectral photovoltaic component comprising a stack of cells, and method of manufacture
US20110048517A1 (en) Multijunction Photovoltaic Cell Fabrication
US20110048516A1 (en) Multijunction Photovoltaic Cell Fabrication
US20120255600A1 (en) Method of bonding and formation of back surface field (bsf) for multi-junction iii-v solar cells
CN106972082B (en) Method for repeatedly using substrate for manufacturing light-emitting element
US20180301576A1 (en) Compound semiconductor solar cell and method for manufacturing the same
KR20200023068A (en) Method for manufacturing a compound semiconductor solar cell
US10529874B2 (en) Method for manufacturing a compound semiconductor solar cell
KR101926621B1 (en) Manufacturing method a compound semiconductor solar cell
US10566473B2 (en) Compound semiconductor solar cell and method of manufacturing the same
US10861991B2 (en) Compound semiconductor solar cell and method of manufacturing the same
KR20200023070A (en) Method for manufacturing a compound semiconductor solar cell
KR101921240B1 (en) Compound semiconductor solar cell and method for manufacturing the same
JP4606959B2 (en) Solar cell with bypass diode
KR20200021772A (en) A compound semiconductor solar cell and method for manufacturing the same
KR102498522B1 (en) Compound semiconductor solar cell and manufacturing method thereof
KR20200021775A (en) Support handle and method for manufacturing a compound semiconductor solar cell using the same
US20180301575A1 (en) Compound semiconductor solar cell and method for manufacturing a front electrode of the solar cell
KR102559479B1 (en) Method for manufacturing a compound semiconductor solar cell
US10861998B2 (en) Compound semiconductor solar cell and method of manufacturing the same
KR20180119528A (en) Compound semiconductor solar cell and method for manufacturing the same
JPH01175269A (en) Solar battery

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180824

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination