[go: up one dir, main page]

KR20190099327A - 정보 처리 방법, 장치, 및 통신 시스템 - Google Patents

정보 처리 방법, 장치, 및 통신 시스템 Download PDF

Info

Publication number
KR20190099327A
KR20190099327A KR1020197022824A KR20197022824A KR20190099327A KR 20190099327 A KR20190099327 A KR 20190099327A KR 1020197022824 A KR1020197022824 A KR 1020197022824A KR 20197022824 A KR20197022824 A KR 20197022824A KR 20190099327 A KR20190099327 A KR 20190099327A
Authority
KR
South Korea
Prior art keywords
length
code block
segment
code
bit segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020197022824A
Other languages
English (en)
Other versions
KR102277337B1 (ko
Inventor
천 정
량 마
지에 슝
신 정
샤오쟌 류
웨준 웨이
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20190099327A publication Critical patent/KR20190099327A/ko
Application granted granted Critical
Publication of KR102277337B1 publication Critical patent/KR102277337B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 출원은 정보 처리 방법, 장치, 및 통신 시스템을 개시한다. 상기 정보 처리 방법은 통신 시스템에 적용될 수 있고, 입력 시퀀스를 획득하는 단계; 및 입력 시퀀스와 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하는 단계를 포함할 수 있다. 여기서, 상기 코드 블록 각각은 입력 시퀀스 내의 입력 비트 세그먼트를 포함하고, 상기 코드 블록 중 적어도 하나는 길이가 L인 순환 중복 검사(CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함하며, B, Z, 및 C는 0보다 큰 정수이고, L은 0보다 크거나 같고 Z보다 작은 정수이다. 상기 정보 처리 방법에서, 상기 입력 시퀀스가 처리된 후에 출력되는 코드 블록이 채널 코딩 요구사항을 만족할 수 있다.

Description

정보 처리 방법, 장치, 및 통신 시스템
본 출원은 2017년 1월 5일에 중국 특허청에 출원된 중국 특허출원 제201710008135.6호("INFORMATION PROCESSING METHOD, DEVICE, AND COMMUNICATIONS SYSTEM")에 대해 우선권을 주장하는 바이며, 그 전체 내용이 원용에 의해 본 명세서에 포함된다.
본 발명의 실시예는 통신 분야에 관한 것으로, 상세하게는 정보 처리 방법, 장치, 및 통신 시스템에 관한 것이다.
통신 시스템에서, 통신 장치들(예를 들어, 기지국 또는 단말기) 간에는 제어 정보 또는 데이터 정보가 보통 정보 시퀀스로서 전송된다. 무선 전파 환경이 복잡하고 변하기 쉬우므로, 전송되는 정보 시퀀스가 간섭에 민감하며 오류가 발생할 수 있다. 확실하게 정보 시퀀스를 전송하기 위하여, 송신단의 장치가 정보 시퀀스에 대해 CRC, 분할(segmentation) 및 검사, 채널 코딩, 레이트 매칭, 및 인터리빙을 수행하고, 인터리빙된 코딩된 비트를 변조 심볼에 매핑하여 변조 심볼을 수신단의 장치에 전송한다. 변조 심볼을 수신한 후, 수신단의 통신 장치가 디인터리빙(de-interleaving), 디레이트 매칭(de-rate matching), 디코딩, 연결, 및 CRC를 통해 정보 시퀀스를 복원한다. 이러한 과정을 통해 전송 오류가 감소될 수 있고 데이터 전송의 신뢰도가 개선될 수 있다.
성능 향상을 위해, 저밀도 패리티 검사(Low Density Parity Check, LDPC) 코드와 폴라(Polar) 코드와 같은 새로운 채널 코딩 방식이 5세대 이동 통신 시스템에 도입되는 것이 고려되어 왔다. LDPC 코드는 희소 검사 행렬(sparse check matrix)을 갖는 일종의 선형 블록 코드이며, 구조가 유연하고 또한 복호화 복잡도가 낮다는 특징을 갖는다. LDPC 코드를 디코딩하는 것이 부분적 병렬 반복 디코딩 알고리즘을 사용하므로, LDPC 코드는 기존의 터보 코드보다 처리량이 더 많다. 통신 시스템에 자주 사용되는 LDPC 코드가 특별한 구조적 특징을 가지고 있으며, LDPC 코드의 기저 행렬이 m*n개의 원소를 가지고 있다. z가 리프팅을 위한 리프팅 팩터로서 사용되면, (m*z)*(n*z)개의 원소를 갖는 검사 행렬 H가 획득될 수 있다. 다시 말해, 패리티 검사 행렬 H는 m*n개의 블록 행렬을 포함한다. 각각의 블록 행렬은 모두 0인 z*z 행렬이거나 또는 단위 행렬(identity matrix)에 대해 순환 시프트를 수행하여 획득된다. 리프팅 팩터 z는 시스템에 의해 지원되는 코드 블록 크기와 정보 데이터 크기에 의해 일반적으로 결정된다.
상이한 채널 코딩 방법이 사용됨에 따라, 통신 시스템은 상이한 코딩 능력과 디코딩 능력을 가지고 있다. 시스템 코딩 성능과 디코딩 성능을 더 잘 향상시키기 위해서는, 채널 코딩 요구사항을 만족하도록 정보 시퀀스를 처리하는 방법이 해결되어야 할 문제이다.
이를 고려하여, 입력 시퀀스에 대해 처리를 수행하여 출력되는 코드 블록이 채널 코딩 요구사항을 만족할 수 있도록, 본 발명의 실시예는 정보 처리 방법, 장치, 및 통신 시스템을 제공한다.
제1 양태에 따르면, 통신 시스템에서의 정보 처리 방법이 제공된다. 상기 정보 처리 방법은,
입력 시퀀스를 획득하는 단계 - 상기 입력 시퀀스의 길이가 B임; 및
상기 입력 시퀀스 및 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하는 단계를 포함한다. 여기서, 상기 코드 블록 각각은 상기 입력 시퀀스 내의 입력 비트 세그먼트를 포함하고, 상기 코드 블록 중 적어도 하나는 길이가 L인 순환 중복 검사(cyclic redundancy check, CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함하며, B, Z, 및 C는 0보다 큰 정수이고, L은 0보다 크거나 같고 Z보다 작은 정수이다.
상기 코드 블록 길이 세트 내의 최대 코드 블록 길이가 상기 입력 시퀀스에 대해 프로세스를 수행하여 획득되는 코드 블록에 대해 고려되기 때문에, 채널 코딩 입력에 대한 코드 블록 길이 요구사항이 만족될 수 있고 또한 코드 블록의 개수도 감소될 수 있다.
전술한 양태의 가능한 실시 형태에서, B > Z이고 또한 상기 코드 블록 각각이 길이가 L인 CRC 비트 세그먼트를 포함하면,
Figure pct00001
이고 - 여기서,
Figure pct00002
는 숫자를 상위 정수로 반올림하는 것을 나타냄 -; 상기 C개의 코드 블록 중 적어도 하나는 길이가 K3인 세그먼트를 포함한다. 여기서, 상기 세그먼트는 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함하고,
Figure pct00003
이다.
선택적으로, 길이가 K3인 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F3인 필러 비트 세그먼트(filler bit segment)를 더 포함하고, F3 = I3 -K3이며, I3은 코드 블록 길이 세트 내에서 K3보다 크거나 같은 최소 코드 블록 길이이다.
전술한 구현에 기반한 가능한 다른 실시 형태에서, 상기 C개의 코드 블록 중 적어도 하나는 길이가 K4인 세그먼트를 포함하고,
Figure pct00004
이며, 길이가 K4인 상기 세그먼트를 포함하는 코드 블록의 개수가
Figure pct00005
이고, 길이가 K3인 상기 세그먼트를 포함하는 코드 블록의 개수가 C3 = C-C4이다.
선택적으로, 길이가 K4인 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F4인 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 상기 코드 블록 길이 세트 내에서 K4보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다.
전술한 방식에서, 상기 입력 시퀀스에 대해 프로세스를 수행하여 획득되는 상기 코드 블록에서, 상기 코드 블록의 코드 레이트가 안정될(balanced) 수 있도록, 임의의 2개의 코드 블록의 코드 블록 길이가 동일하거나 또는 상기 코드 블록 길이 세트 내의 2개의 인접한 코드 블록 길이이고, 상기 임의의 2개의 코드 블록 내의 유효 정보 비트의 개수가 최대 1 비트만큼 다르다. 시스템 성능 변동을 피할 수 있도록, 이러한 코드 블록이 코딩 또는 디코딩을 위한 입력으로서 사용된다.
전술한 양태의 가능한 또 다른 실시 형태에서, B ≤ Z이면, C=1이다. 상기 코드 블록 내의 CRC 비트 세그먼트의 길이가 L=0이고; 다르게 말하면, 상기 코드 블록은 CRC 비트 세그먼트를 포함하지 않는다. 코드 블록 길이(I0)가 상기 코드 블록 길이 세트 내에서 B보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이면, 상기 코드 블록 내의 필러 비트 세그먼트의 길이가 I0 - B이다.
전술한 양태의 가능한 또 다른 실시 형태에서, 채널 인코딩 방식에서 자기 검사 능력(self-check capability)이 제공되면, CRC 비트 세그먼트가 추가될 수 없고; 다르게 말하면, L=0이다. 이 경우,
Figure pct00006
이고, 상기 C개의 코드 블록은 입력 비트 세그먼트가 K5의 길이를 가진 적어도 하나의 코드 블록을 포함하고,
Figure pct00007
이다.
선택적으로, 상기 입력 비트 세그먼트가 K5의 길이를 갖는 상기 코드 블록은 길이가 F5인 필러 비트 세그먼트를 더 포함하고, F5 = I5 - K5이며, I5는 상기 코드 블록 길이 세트 내에서 K5보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다.
전술한 실시 형태에 기반한 가능한 또 다른 실시 형태에서, 상기 C개의 코드 블록은 입력 비트 세그먼트가 K6의 길이를 가진 적어도 하나의 코드 블록을 더 포함하고, K6 = B/C이며, 상기 C개의 코드 블록에서, 상기 입력 비트 세그먼트가 K6의 길이를 갖는 코드 블록의 개수가
Figure pct00008
이고, 상기 입력 비트 세그먼트가 K5의 길이를 갖는 코드 블록의 개수가 C5 = C-C6이다.
전술한 실시 형태에서, 시스템 CRC 오버헤드가 줄어들 수 있도록, 상기 입력 시퀀스에 대해 프로세스를 수행하여 획득되는 상기 코드 블록은 상기 CRC 비트 세그먼트를 포함하지 않는다.
전술한 양태에 기반한 가능한 또 다른 실시 형태에서, L>0이면, 상기 코드 블록 각각은 CRC 비트 세그먼트를 포함한다. 상기 CRC 비트 세그먼트는 상기 코드 블록 각각 내의 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이거나, 또는 상기 CRC 비트 세그먼트는 상기 코드 블록 각각 내의 입력 비트 세그먼트와 필러 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이다.
제2 양태에 따르면, 통신 시스템에서의 정보 처리 방법이 제공된다. 상기 정보 처리 방법은,
입력 시퀀스를 획득하는 단계 - 상기 입력 시퀀스의 길이가 B임;
코드 블록 그룹의 최대 개수(Gmax)와 각각의 코드 블록 그룹 내의 코드 블록 내의 최대 개수(M), 상기 입력 시퀀스, 및 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z) 중 하나에 기초하여, 코드 블록 그룹의 개수(G)와 각각의 코드 블록 그룹 내의 코드 블록의 개수를 결정하는 단계; 및
상기 입력 시퀀스, 상기 코드 블록 그룹의 개수(G), 및 각각의 코드 블록 그룹 내의 코드 블록의 개수에 기초하여 C개의 코드 블록을 획득하는 단계를 포함한다.
제1 양태 또는 제2 양태의 가능한 실시 형태에서, 상기 C개의 코드 블록은 CRC 비트 세그먼트를 포함하는 G개의 코드 블록을 포함한다. 여기서, G는 0보다 크고 C보다 작거나 같은 정수이다.
제1 양태 또는 제2 양태의 가능한 다른 실시 형태에서, 상기 C개의 코드 블록은 G개의 코드 블록 그룹에 속하고, 상기 코드 블록 그룹 각각은 CRC 비트 세그먼트를 포함하는 하나의 코드 블록을 가지고 있으며, 각각의 CRC 비트 세그먼트는 하나의 코드 블록 그룹 내의 적어도 하나의 코드 블록 내의 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이거나, 또는 각각의 CRC 비트 세그먼트는 하나의 코드 블록 그룹 내의 적어도 하나의 코드 블록 내의 입력 비트 세그먼트와 필러 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이다.
코드 블록 그룹이 상기 입력 시퀀스에 대해 프로세스를 수행하여 획득되는 복수의 코드 블록에 CRC 비트 세그먼트를 추가하기 때문에, 시스템 CRC 오버헤드가 줄어들 수 있다. 또한, ACK 피드백이 코드 블록 그룹에 의해 수행되는 경우, 성능이 더 좋으며 또한 시스템 효율이 개선된다.
전술한 구현에 기반한 가능한 또 다른 실시 형태에서,
Figure pct00009
이거나 또는
Figure pct00010
이다. 여기서, M은 0보다 큰 정수이고,
Figure pct00011
이며, Gmax > 0이며, Gmax는 코드 블록 그룹의 지원되는 최대 개수이고,
Figure pct00012
이다.
전술한 구현에 기반한 가능한 또 다른 실시 형태에서, 상기 G개의 코드 블록 그룹은 C9개의 코드 블록을 포함하는 적어도 하나의 코드 블록 그룹을 포함하고,
Figure pct00013
이다.
선택적으로, 상기 G개의 코드 블록 그룹은 C10개의 코드 블록을 포함하는 적어도 하나의 코드 블록 그룹을 포함하고,
Figure pct00014
이며, C10개의 코드 블록을 포함하는 코드 블록 그룹의 개수가
Figure pct00015
이고, C9개의 코드 블록을 포함하는 코드 블록 그룹의 개수가 G1 = G- G2이다.
전술한 실시 형태에서, 상기 코드 블록 그룹이 일치하는 블록 오류율(block error rate, BLER)과 일치하는 누락된 검출 성능을 갖는 경향이 있을 수 있도록, 임의의 2개의 코드 블록 그룹은 최대 하나의 코드 블록만큼 다르다.
제3 양태에 따르면, 통신 시스템에서의 정보 처리 방법이 제공된다. 상기 정보 처리 방법은,
출력 시퀀스의 길이와 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하는 단계; 및
상기 C개의 코드 블록에 기초하여 상기 출력 시퀀스를 획득하는 단계를 포함한다. 여기서, 상기 코드 블록 각각은 상기 출력 시퀀스 내의 출력 비트 세그먼트를 포함하고, 상기 코드 블록 중 적어도 하나는 길이가 L인 순환 중복 검사(CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함하고, B, Z, 및 C는 0보다 큰 정수이며, L은 0보다 크거나 같고 Z보다 작은 정수이다.
제4 양태에 따르면, 통신 장치가 제공된다. 상기 통신 장치는,
입력 시퀀스를 획득하도록 구성된 획득 유닛; 및
상기 입력 시퀀스와 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하도록 구성된 처리 유닛을 포함한다. 여기서, 상기 코드 블록 각각은 상기 입력 시퀀스 내의 입력 비트 세그먼트를 포함하고, 상기 코드 블록 중 적어도 하나는 길이가 L인 순환 중복 검사(CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함하며, B, Z, 및 C는 0보다 큰 정수이고, L은 0보다 크거나 같고 Z보다 작은 정수이다.
상기 통신 장치는 전술한 양태에서 설명된 송신단의 장치에 의해 수행되는 정보 처리 방법을 수행하도록 구성될 수 있다. 세부사항에 대해서는, 전술한 양태의 설명을 참조하라.
가능한 설계에서, 본 출원에서 제공되는 상기 통신 장치는 전술한 방법 설계에서 송신단의 장치의 프로세스를 수행하도록 구성되는 대응하는 모듈 또는 유닛을 포함할 수 있다. 상기 모듈 또는 유닛은 소프트웨어, 또는 하드웨어, 또는 소프트웨어와 하드웨어일 수 있다.
제5 양태에 따르면, 통신 장치가 제공된다. 상기 통신 장치는,
출력 시퀀스의 길이와 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하도록 구성된 획득 유닛; 및
상기 획득 유닛에 의해 획득된 상기 C개의 코드 블록에 기초하여 상기 출력 시퀀스를 획득하도록 구성된 처리 유닛을 포함한다. 여기서, 상기 코드 블록 각각은 상기 출력 시퀀스 내의 출력 비트 세그먼트를 포함하고, 상기 코드 블록 중 적어도 하나는 길이가 L인 순환 중복 검사(CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함하고, B, Z, 및 C는 0보다 큰 정수이며, L은 0보다 크거나 같고 Z보다 작은 정수이다.
상기 통신 장치는 전술한 양태에서 설명된 수신단의 장치에 의해 수행되는 정보 처리 방법을 수행하도록 구성될 수 있다. 세부사항에 대해서는, 전술한 양태의 설명을 참조하라.
가능한 설계에서, 본 출원에서 제공되는 상기 통신 장치는 전술한 방법 설계에서 상기 수신단의 장치의 동작(behavior)을 수행하도록 구성되는 대응하는 모듈 또는 유닛을 포함할 수 있다. 상기 모듈 또는 유닛은 소프트웨어, 또는 하드웨어, 또는 소프트웨어와 하드웨어일 수 있다.
제6 양태에 따르면, 본 발명의 일 실시예는 통신 시스템을 제공하며, 상기 통신 시스템은 전술한 양태에서 설명된 통신 장치를 포함한다.
또한, 본 발명의 일 실시예는 컴퓨터 저장 매체를 제공하며, 상기 컴퓨터 저장 매체는 전술한 양태를 수행하도록 설계된 프로그램을 포함한다.
상기 정보 처리 방법에 따르면, 본 발명의 실시예의 통신 장치와, 통신 시스템에서, 상기 코드 블록의 코드 레이트 간의 차이가 안정될 수 있도록, 상기 입력 시퀀스에 대해 프로세스를 수행하여 획득되는 코드 블록이 서로 다른 채널 인코딩 방식으로 코드 블록 길이 세트 요구사항을 만족할 수 있다. 상기 통신 시스템의 처리 성능이 향상될 수 있도록, 이러한 코드 블록이 코딩 또는 디코딩에 사용된다.
도 1은 본 발명의 일 실시예에 따른 통신 시스템을 개략적으로 나타낸 구조도이다.
도 2는 본 발명의 다른 실시예에 따른 정보 처리 방법의 흐름도이다.
도 3은 본 발명의 또 다른 실시예에 따른 코드 블록을 개략적으로 나타낸 구조도이다.
도 4는 본 발명의 또 다른 실시예에 따른 코드 블록을 개략적으로 나타낸 구조도이다.
도 5는 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다.
도 6은 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다.
도 7은 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다.
도 8은 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다.
도 9는 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 흐름도이다.
도 10은 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 흐름도이다.
도 11은 본 발명의 또 다른 실시예에 따른 통신 장치를 개략적으로 나타낸 구조도이다.
도 12는 본 발명의 또 다른 실시예에 따른 수신단의 장치를 개략적으로 나타낸 구조도이다.
이하, 본 발명의 실시예에서의 첨부 도면을 참조하여 본 발명의 실시예의 기술적 해결책에 대해 명확하고 완전하게 설명한다. 설명되는 실시예가 본 발명의 모든 실시예가 아니라 일부 실시예에 불과하다는 것을 이해할 수 있을 것이다. 창의적인 노력 없이 본 발명의 실시예에 기초하여 당업자에 의해 획득되는 다른 모든 실시예는 본 발명의 보호 범위에 포함될 것이다.
도 1에 도시된 바와 같이, 통신 시스템(100)은 통신 장치(10)와 통신 장치(11)를 포함한다. 통신 장치(10)와 통신 장치(11) 간에는 제어 정보 또는 데이터 정보가 정보 시퀀스로서 송수신된다. 통신 장치(10)는 송신단의 장치의 역할을 하고, 전송 블록(transmission block, TB)에 기초하여 정보 시퀀스를 송신하며, 전송 블록 CRC 비트가 각각의 전송 블록에 부착된다. 전송 블록 CRC 비트가 부착된 전송 블록이 입력 시퀀스로서 사용된다. 입력 시퀀스의 길이가 최대 코드 블록 길이(Z)보다 작으면, 코드 블록 길이 세트 내의 코드 블록 길이에 기초하여 삽입되는 필러 비트를 갖는 입력 시퀀스가 인코더에 입력되어 채널 코딩을 수행한다. 입력 시퀀스의 길이가 최대 코드 블록 길이(Z)를 초과하면, 입력 시퀀스는 복수의 입력 비트 세그먼트로 분할되며, 인코더에 입력되는 각각의 코드 블록(code block, CB)은 입력 비트 세그먼트 중 하나를 포함한다. 또한, CRC 비트 세그먼트가 일부 코드 블록 또는 모든 코드 블록에 부착되어 코드 블록의 에러 검출 성능을 향상시킬 수 있거나, 또는 각각의 코드 블록의 블록 길이가 블록 길이 세트에 정의된 허용 가능한 코드 블록 길이와 같을 수 있도록, 필러 비트가 일부 코드 블록 또는 모든 코드 블록에 삽입될 수 있다. 통신 장치(10)는 각각의 코드 블록에 대해 채널 코딩, 예컨대 LDPC 코드 기반의 코딩을 수행하여 대응하는 인코딩된 블록을 획득한다. 각각의 인코딩된 블록은 코딩 전에 존재하는 복수의 정보 비트와 코딩을 통해 생성되는 복수의 패리티 비트(집합적으로 코딩된 비트라고 함)를 포함한다.
인코딩된 블록은 서브블록 인터리빙(sub-block interleaving) 이후에 통신 장치(10)의 원형 버퍼(circular buffer)에 저장되고, 통신 장치(10)는 원형 버퍼로부터 인코딩된 비트의 세그먼트(인코딩된 비트 세그먼트라고도 함)를 선택한다. 인코딩된 비트 세그먼트는 송신을 위해 인터리빙되고 변조 심볼에 매핑된다. 재전송 중에, 통신 장치(10)는 송신을 위해 원형 버퍼로부터 다른 인코딩된 비트 세그먼트를 선택한다. 원형 버퍼 내의 모든 데이터가 전송되었으면, 인코딩된 비트가 원형 버퍼의 전단부에서부터 다시 선택된다.
통신 장치(11)는 수신단의 장치로서 사용되고, 수신되는 변조 심볼을 복조하며, 디인터리빙(de-interleaving) 후에 소프트 버퍼(soft buffer) 내의 대응하는 위치에 수신되는 인코딩된 비트 세그먼트의 소프트 값을 저장한다. 재전송이 일어나면, 통신 장치(11)는 재전송되는 인코딩된 비트 세그먼트의 소프트 값을 결합(combine)하고, 결합된 소프트 값을 소프트 버퍼에 저장한다. 여기서, 결합이란, 다른 시간에 수신되는 코딩된 비트가 동일한 위치에 있으면, 다른 시간에 수신되는 코딩된 비트의 소프트 값이 결합된다는 것을 의미한다. 통신 장치(11)는 소프트 버퍼 내의 모든 소프트 값을 인코딩하여 정보 시퀀스 내의 코드 블록을 획득한다. 통신 장치(11)가 전송 블록 크기를 획득할 수 있기 때문에, 통신 장치(11)는 전송 블록이 분할되는 코드 블록의 개수와 각각의 코드 블록의 길이를 결정할 수 있다. 통신 장치(11)는 각각의 코드 블록 내의 출력 비트 세그먼트를 획득할 수 있다. 상기 코드 블록이 CRC 비트 세그먼트를 포함하면, 통신 장치(11)는 CRC 비트 세그먼트를 이용하여 상기 코드 블록 내의 출력 비트 세그먼트 또는 상기 코드 블록 내의 출력 비트 세그먼트와 필러 비트 세그먼트를 더 검사할 수 있다. 통신 장치(11)는 출력 비트 세그먼트를 출력 시퀀스, 즉 전송 블록에 연결하고, 전송 블록을 추가로 검사하고 연결함으로써 최종적으로 정보 시퀀스를 획득한다. 통신 장치(11)가 통신 장치(10)의 정보 처리 방법의 역 과정을 수행한다는 것을 알 수 있다.
본 발명의 실시예에서, 예를 들어, 통신 장치(10)가 기지국과 같은 통신 시스템 내의 네트워크 장치일 수 있고, 따라서 통신 장치(11)가 단말기일 수 있다는 것을 유의해야 한다. 대안적으로, 통신 장치(10)는 통신 시스템 내의 단말기일 수 있으며, 따라서 통신 장치(11)는 통신 시스템 내의 네트워크 장치, 예컨대 기지국일 수 있다.
이해가 용이하도록, 이하에서는 본 출원에 관련된 일부 명사를 설명한다.
본 출원에서, "네트워크"와 "시스템" 등의 명사가 흔히 혼용되어 사용되지만, 이러한 명사의 의미가 당업자에 의해 이해될 수 있다. 단말기는 통신 기능을 갖는 장치이며, 핸드헬드 장치(handheld device), 차량용 장치(in-vehicle device), 웨어러블 장치, 컴퓨팅 장치, 또는 무선 모뎀에 연결된 다른 처리 장치, 또는 무선 통신 기능을 갖는 장치를 포함할 수 있다. 다른 네트워크에서는 단말기가 다른 명칭, 예를 들어 사용자 장비, 모바일 스테이션, 가입자 유닛, 스테이션, 셀룰러 폰, 개인 정보 단말기, 무선 모뎀, 무선 통신 장치, 핸드헬드 장치, 랩탑 컴퓨터, 무선 전화기, 및 무선 가입자 회선 스테이션(wireless local loop station)을 가지고 있을 수 있다. 설명의 편의를 위해, 본 출원에서는 이러한 장치를 단순하게 단말기라고 한다. 기지국(base station, BS)은 기지국 장치라고도 할 수 있으며, 무선 통신 기능을 제공하기 위해 무선 액세스 네트워크에 배치되는 장치이다. 다른 무선 접속 시스템에서는 기지국이 다른 명칭을 가지고 있을 수 있다. 예를 들어, 범용 이동 통신 시스템(Universal Mobile Telecommunications System, UMTS) 네트워크에서의 기지국을 NodeB(NodeB)라고 하거나, 또는 LTE 네트워크에서의 기지국을 진화된 NodeB(evolved NodeB, 또는 eNB, 또는 eNodeB)라고 하거나, 또는 5세대 네트워크에서의 기지국은 다른 명칭을 가지고 있을 수 있다. 본 발명에서는 이에 대해 제한하지 않는다.
도 2는 본 발명의 일 실시예에 따른 통신 시스템에서의 정보 처리 방법의 흐름도이다. 정보 처리 방법은 송신단의 장치에 적용될 수 있고, 다음의 단계를 포함한다.
201. 입력 시퀀스를 획득한다.
본 발명의 실시예에서, 입력 시퀀스는 전송 블록 또는 전송 블록 CRC 비트가 부착되는 전송 블록일 수 있다. 여기서, 전송 블록은 제어 정보 또는 데이터 정보를 전송하는 데 사용된다. 전송 블록 또는 전송 블록 CRC 비트가 부착되는 전송 블록으로서 송신단의 장치에 의해 획득되는 전송 블록은 코드 블록 분할을 위한 입력 시퀀스로서 사용될 수 있다.
입력 시퀀스의 길이가 B이고; 다르게 말하면, 입력 시퀀스는 B개의 비트를 포함한다. B개의 비트는 일반적으로 b0, b1, …, bB-1로서 표현될 수 있고, B는 0보다 큰 정수이다.
202. 단계 201에서 획득된 입력 시퀀스와 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득한다. 여기서, 코드 블록 각각은 입력 시퀀스 내의 입력 비트 세그먼트를 포함하고, 코드 블록 중 적어도 하나는 코드 블록 길이가 L인 순환 중복 검사(cyclic redundancy check, CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함한다.
Z와 C는 모두 0보다 큰 정수이고, L은 0보다 크거나 같고 Z보다 작은 정수이다.
코드 블록 길이 세트는 일반적으로 시스템에 정의되고, 하나 이상의 허용 가능한 코드 블록 길이를 포함하며, 최대 코드 블록 길이가 Z이다. 다른 채널 인코딩 방식에서는 코드 블록 길이 세트가 다를 수 있다. 예를 들어, LDPC 코딩이 채널 코딩에 사용된다. LDPC 기저 행렬(base matrix)의 크기가 34*50이고, 정보 비트에 대응하는 열의 개수가 16이며, 리프팅 팩터 z의 값이 {8, 10, 12, 14, 16, 20, 24, 28, 32, 40, 48, 56, 64, 80, 96, 112, 128, 160, 192, 224, 256, 320, 384} 중에서 선택되면, 코드 블록 길이 세트 내의 코드 블록 길이가 16*z, 즉 리프팅 팩터 z와 정보 비트에 대응하는 열의 개수의 곱이고, 최대 코드 블록 길이(Z)가 16*384=6144 비트이다. 본 명세서에서는 예가 설명될 뿐이며, 이러한 예가 제한을 구성하지 않는다는 것을 유의해야 한다.
송신단의 장치가 입력 시퀀스에 대해 코드 블록 분할을 수행하여 획득하는 각각의 코드 블록이 코드 블록 분할의 출력 시퀀스이고, 각각의 코드 블록은 cr0, cr1, cr2, cr3,…, cr(Kr-1)로서 표현될 수 있다. 여기서, r은 코드 블록 번호이고, 0 ≤ r < C이며, Kr은 코드 블록(r)의 코드 블록 길이, 즉 코드 블록(r) 내의 비트의 수이다.
가능한 일 실시 형태에서, 입력 시퀀스는 최대 코드 블록 길이(Z)에 기초하여 C개의 입력 비트 세그먼트로 분할된다. 이 경우, C개의 코드 블록에서, 코드 블록 i가 입력 비트 세그먼트 i를 포함하고, 코드 블록 j가 입력 비트 세그먼트 j를 포함하며, 기타 등등이다(0 ≤ i이고, j < C임).
입력 비트 세그먼트 외에, 코드 블록은 선택적으로 CRC 비트 세그먼트와 필러 비트 세그먼트 중 적어도 하나를 포함할 수 있다. 여기서, CRC 비트 세그먼트의 길이가 L이다.
사용되는 새로운 채널 코딩 방식, 예컨대 LDPC 코딩이 더 나은 자기 검사 성능을 제공하고, CRC 비트 세그먼트 부착의 방식이 유연하다. 길이가 L인 CRC 비트 세그먼트가 각각의 입력 비트 세그먼트에 부착될 수 있고; 길이가 L인 하나의 CRC 비트 세그먼트가 전체로서 복수의 입력 비트 세그먼트에 부착될 수 있거나; 또는 입력 비트 세그먼트가 CRC 비트 세그먼트와 함께 부착되지 않기 때문에, 이때 L=0이다. 따라서, C개의 코드 블록에서, CRC 비트 세그먼트를 포함하는 코드 블록의 개수가 C일 수도 있고, 다르게 말하면, 각각의 코드 블록이 CRC 비트 세그먼트를 포함하고; CRC 비트 세그먼트를 포함하는 코드 블록의 개수가 G일 수도 있거나(G는 0보다 크고 C보다 작거나 같은 정수임), 다르게 말하면, 복수의 코드 블록 중 하나가 CRC 비트 세그먼트를 포함하거나; 또는 CRC 비트 세그먼트를 포함하는 코드 블록의 개수가 0일 수도 있거나, 다르게 말하면, 코드 블록 중 어느 코드 블록도 CRC 비트 세그먼트를 포함하지 않거나, 또는 L=0이다.
설명의 편의를 위해, 본 발명의 실시예에서, 입력 비트 세그먼트를 포함하는 비트 세그먼트와 코드 블록 내의 CRC 비트 세그먼트를 때로는 세그먼트라고도 한다. 다르게 말하면, 상기 세그먼트는 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함한다. 코드 블록 길이 세트 내의 블록 길이 K와 코드 블록 내의 세그먼트의 길이 간의 차이가 0이 아니고 또한 K가 세그먼트의 길이보다 크거나 같은 최소 코드 블록 길이이면, 상기 코드 블록은 필러 비트 세그먼트를 더 포함하고, 필러 비트 세그먼트의 길이가 허용 가능한 블록 길이 K와 세그먼트의 길이 간의 차이이다. 필러 비트 세그먼트는 값이 <NULL>인 하나 이상의 비트를 포함하고, 값이 <NULL>인 비트가 일부 시스템에서 "0"으로 설정될 수도 있다.
상기 코드 블록이 필러 비트 세그먼트를 포함하면, CRC 비트 세그먼트는 세그먼트에 대해 생성되는 패리티 비트 세그먼트일 수 있거나, 또는 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트일 수 있다. 예를 들어, 코드 블록 내의 입력 비트 세그먼트가 먼저 검사되어 CRC 비트 세그먼트를 생성할 수 있고, 그런 다음 필러 비트 세그먼트가 삽입된다. 다른 예를 들면, 필러 비트 세그먼트가 코드 블록에 먼저 삽입될 수 있고, 그런 다음 코드 블록 내의 입력 비트 세그먼트와 필러 비트 세그먼트가 검사되어 CRC 비트 세그먼트를 생성하며, CRC 비트 세그먼트가 코드 블록에 부착된다. 여기서는 코드 블록 내의 입력 비트 세그먼트, 필러 비트 세그먼트, 및 CRC 비트 세그먼트의 위치에 대해 한정하지 않는다. CRC 비트 세그먼트는 코드 블록의 마지막 세그먼트, 예컨대 도 3에 도시된 코드 블록 1에 배치될 수 있거나, 또는 필러 비트 세그먼트는 코드 블록 내의 입력 비트 세그먼트, 예컨대 도 4에 도시된 코드 블록 2 앞에 배치될 수 있다. 본 명세서에서는 예가 설명될 뿐이며, 이러한 예는 본 발명에서의 제한을 구성하지 않는다는 것을 유의해야 한다.
본 발명의 본 실시예에서 제공되는 정보 처리 방법에 따르면, 최대 코드 블록 길이 세트 내의 코드 블록 길이가 입력 시퀀스가 처리된 후에 획득되는 코드 블록에 대해 고려되므로, 채널 코딩 입력에 대한 코드 블록 길이 요구사항이 만족될 수 있고 또한 코드 블록의 개수도 줄어들 수 있다.
입력 시퀀스에 기초하여 생성되는 C개의 코드 블록으로 인해, 각각의 코드 블록 길이가 코드 블록 길이 세트 내의 코드 블록 길이일 필요가 있다. 코드 블록 길이 세트 내의 코드 블록 길이가 길이의 오름차순 또는 내림차순으로 배열된다. 코드 블록의 코드 레이트가 안정될 수 있도록, 생성되는 C개의 코드 블록 중 어느 2개의 길이가 동일하거나 또는 코드 블록 길이 세트 내의 2개의 인접한 코드 블록 길이이다. 코드 블록 분할이 복수의 방식으로 구현될 수 있다.
도 5를 참조하면, 도 5는 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다. 이 방식에서, 하나의 코드 블록만이 필러 비트 세그먼트를 포함한다. 이는 코드 블록 길이 세트 내의 2개의 인접한 코드 블록 길이가 비교적 작은 차이를 갖는 경우에 적용 가능하다. 도 5에 도시된 바와 같이, 정보 처리 방법은 다음의 내용을 포함한다.
B > Z이고 또한 코드 블록 각각이 길이가 L인 CRC 비트 세그먼트를 포함하면, C는
Figure pct00016
를 만족하고,
Figure pct00017
는 상위 정수로 반올림하는 것을 나타낸다. 다시 말해, C의 값이
Figure pct00018
의 값과 같다. B/(Z-L)이 정수이면, B/(Z-L)의 값이
Figure pct00019
과 같고, 또한
Figure pct00020
의 값과 같다는 것을 이해할 수 있을 것이다. C가
Figure pct00021
C = B/(Z-L)를 만족한다는 것을 고려할 수 있다. C개의 코드 블록에서, C1은 코드 블록 길이가 K1인 코드 블록이고, C2는 코드 블록 길이가 K2인 코드 블록이다. 여기서, K1 은 코드 블록 길이 세트 내에서,
Figure pct00022
을 만족하는 코드 블록 길이 중 최소 코드 블록 길이이고, K2는 코드 블록 길이 세트 내에서 K1보다 작은 코드 블록 길이 중 최대 코드 블록 길이이며,
Figure pct00023
이고, C1 = C-C2이고,
Figure pct00024
은 하위 정수로 숫자를 반올림하는 것을 나타낸다. 코드 블록 길이가 K2인 코드 블록 중 하나가 필러 비트 세그먼트를 포함하고, 상기 필러 비트 세그먼트의 길이가 F=C1·K1+C2·K2-(B+C·L)이다. ~를 이해할 수 있을 것이다 that 본 출원에서의 반올림(
Figure pct00025
) 또는 반내림(
Figure pct00026
)을 위해, 반올림될 파라미터가 정수이면, 상기 파라미터는 상위 정수로 반올림되지 않거나 또는 하위 정수로 반올림되지 않을 수 있거나, 또는 상기 정수 파라미터는 반올림될 수 있거나, 또는 상기 정수 파라미터는 반내림될 수 있고, 그 결과는 동일하다.
도 5로부터 알 수 있는 것은, 길이가 B인 입력 시퀀스가 코드 블록의 결정된 개 및 결정된 코드 블록 길이에 기초하여 C개의 입력 비트 세그먼트로 분할된다는 것이다. 입력 비트 세그먼트 중 하나가 K2-L-F의 길이를 갖고 있고, C2-1개의 입력 비트 세그먼트가 K2-L의 길이를 가지고 있으며, C1개의 입력 비트 세그먼트가 K1-L의 길이를 갖고 있다. 길이가 K2인 C2개의 코드 블록이 있고, 길이가 K1인 C1개의 코드 블록이 있다. 코드 블록 길이가 K2인 코드 블록으로서 필러 비트 세그먼트를 포함하는 코드 블록 내의 입력 비트 세그먼트의 길이가 K2-L-F이고, 코드 블록 길이가 K2인 코드 블록으로서 필러 비트 세그먼트를 포함하지 않는 코드 블록 내의 입력 비트 세그먼트의 길이가 K2-L이며, 코드 블록 길이가 K1인 코드 블록 내의 입력 비트 세그먼트의 길이가 K1-L이다. 도면에 도시된 필러 비트 세그먼트의 위치가 예에 불과하며, 제1 코드 블록에 한정되지 않거나, 또는 코드 블록의 시작에 한정되지 않는다는 것을 유의해야 한다. 상기 필러 비트 세그먼트는 코드 블록 내의 CRC 비트 세그먼트 뒤에 있을 수 있다.
B=32000 비트, Z=6144 비트, L=24 비트, 및 전술한 실시예에서 사용된 LDPC 코드 블록 길이 세트를 예로 들면, 코드 블록의 개수가
Figure pct00027
이고, CRC 비트 세그먼트가 부착되는 각각의 코드 블록의 길이가
Figure pct00028
=32144 비트이며, 코드 블록 길이 세트 내에서
Figure pct00029
을 만족하는 코드 블록 길이 중 최소 코드 블록 길이가 6144 비트이고, 코드 블록 길이 세트 내에서 K1보다 작은 코드 블록 길이 중 최대 코드 블록 길이(K2)가 5120 비트이다. 이 경우, 6개의 코드 블록은 코드 블록 길이가 K1=6144 비트인 2개의 코드 블록을 포함하고, 코드 블록 길이가 K2=5120 비트인 4개의 코드 블록을 포함한다. 코드 블록 길이가 K2인 코드 블록 중 하나는 길이가 624 비트인 필러 비트 세그먼트를 더 포함한다. 예를 들어, 코드 블록 길이가 K2인 제1 코드 블록은 길이가 624개의 비트인 필러 비트 세그먼트를 포함할 수 있다. 여기서는 예를 설명하는 것에 불과하며, 이러한 예가 제한을 구성하지 않는다는 것을 유의해야 한다.
선택적으로, 이 방식에서, 입력 시퀀스의 길이가 B ≤ Z이면, C=1이다. 코드 블록 내의 CRC 비트 세그먼트의 길이가 L=0이고; 다르게 말하면, 상기 코드 블록이 CRC 비트 세그먼트를 포함하지 않는다. 코드 블록 길이 세트 내의 코드 블록 길이(I0)가 B보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이면, 상기 코드 블록 내의 필러 비트 세그먼트의 길이가 I0 - B이다.
도 6을 참조하면, 도 6은 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다. 도 6에 도시된 바와 같이, 상기 정보 처리 방법은 다음의 내용을 포함한다.
B > Z이고 또한 코드 블록 각각이 길이가 L인 CRC 비트 세그먼트를 포함하면,
Figure pct00030
이다. 여기서,
Figure pct00031
은 상위 정수로 반올림하는 것을 나타낸다. 입력 시퀀스와 CRC 비트 세그먼트의 총 길이가
Figure pct00032
이다. 전술한 실시예에서 설명된 바와 같이, 세그먼트가 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함한다. 이 경우, 안정된 분할이 수행된 후에, 코드 블록 중 적어도 하나의 코드 블록 내의 세그먼트의 길이가 K3이다. 다르게 말하면, C개의 코드 블록 중 적어도 하나가 길이가 K3인 세그먼트를 포함한다. K3이
Figure pct00033
를 만족하고; 다르게 말하면, K3의 값이
Figure pct00034
와 같다. K3이 정수라는 것을 알 수 있다.
Figure pct00035
을 C로 나눌 수 있으면,
Figure pct00036
는 정수이고,
Figure pct00037
라는 것을 이해할 수 있을 것이다. 다시 말해,
Figure pct00038
를 C로 나눌 수 있으면, k3의 값이
Figure pct00039
의 값과 같다. 반올림 연산이
Figure pct00040
에 대해 수행되지 않을 수 있거나, 또는
Figure pct00041
는 상위 정수로 반올림되거나 또는 하위 정수로 반올림될 수 있고, k3의 값의 결과에 영향을 미치지 않는다.
세그먼트가 K3의 길이를 갖는 코드 블록은 길이가 F3인 필러 비트 세그먼트를 더 포함하고, F3 = I3 -K3이며, I3은 코드 블록 길이 세트 내에서 K3보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다. F3이 0이면, 세그먼트가 K3의 길이를 갖는 코드 블록은 필러 비트 세그먼트를 포함하지 않는다.
또한, C개의 코드 블록 중 적어도 하나가 길이가 K4인 세그먼트를 포함하고, K4는
Figure pct00042
를 만족하고; 다르게 말하면, K4의 값이
Figure pct00043
의 값과 같다. K4가 정수라는 것을 알 수 있다. C개의 코드 블록에서, 길이가 K4인 세그먼트를 포함하는 코드 블록의 개수가
Figure pct00044
이고, 길이가 K3인 세그먼트를 포함하는 코드 블록의 개수가 C3 = C-C4이다.
Figure pct00045
을 C로 나눌 수 있으면,
Figure pct00046
가 정수이고,
Figure pct00047
이라는 것을 이해할 수 있을 것이다. 다시 말해,
Figure pct00048
을 C로 나눌 수 있으면, k4의 값이
Figure pct00049
의 값과 같다. 반올림 연산이
Figure pct00050
에 대해 수행되지 않을 수 있거나, 또는
Figure pct00051
가 상위 정수로 반올림되거나 또는 하위 정수로 반올림될 수 있고, 이는 K4의 결과에 영향을 미친다.
Figure pct00052
이고, %가 모듈러 연산을 나타내면, 다르게 말하면,
Figure pct00053
을 C로 나눌 수 있으면, K4= K3이고,
Figure pct00054
은
Figure pct00055
와 같다. 다시 말해, K3 또는 K4가
Figure pct00056
과 같다. C개의 코드 블록 각각이 길이가 K3 또는 K4인 세그먼트를 포함하면, 다르게 말하면, 세그먼트가 K3 또는 K4의 길이를 갖는 C개의 코드 블록이 있다.
세그먼트가 K4의 길이를 갖는 코드 블록은 길이가 F4인 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 코드 블록 길이 세트 내에서 K4보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다. F4가 0이면, 세그먼트가 K4의 길이를 갖는 코드 블록은 필러 비트 세그먼트를 포함하지 않는다.
도 6으로부터 알 수 있는 것은, 길이가 B인 입력 시퀀스가 코드 블록의 결정된 개수 및 결정된 코드 블록 길이에 기초하여 C개의 입력 비트 세그먼트로 분할된다는 것이다. C4개의 입력 비트 세그먼트가 K4-L의 길이를 갖고, C3개의 입력 비트 세그먼트가 K3-L의 길이를 갖는다. 세그먼트가 K4의 길이를 갖는 C4개의 코드 블록으로서 코드 블록 길이가 I4인 코드 블록이 있고, 세그먼트가 K3의 길이를 갖는 코드 블록으로서 코드 블록 길이가 I3인 C3개의 코드 블록이 있다. 세그먼트가 K4의 길이를 갖는 코드 블록 내의 입력 비트 세그먼트의 길이가 K4-L이고, 세그먼트가 K3의 길이를 갖는 코드 블록 내의 입력 비트 세그먼트의 길이가 K3-L이다. 상기 필러 비트 세그먼트는 모든 코드 블록에 잘 분산된다. 도면에 도시된 필러 비트 세그먼트의 위치가 단지 예에 불과하며, 코드 블록의 중간 위치에 한정되지 않는다는 것을 유의해야 한다. 필러 비트 세그먼트는 코드 블록 내의 입력 비트 세그먼트 앞에 있을 수 있거나, 또는 코드 블록 내의 CRC 비트 세그먼트 뒤에 있을 수 있다.
B=32000 비트이면, L=24 비트이고, 전술한 LDPC 코드 블록 길이 세트가 여전히 예로서 사용된다. LDPC 기저 행렬 내의 정보 비트에 대응하는 열의 개수가 16이고, 최대 코드 블록 길이 세트 내의 코드 블록 길이가 Z=16*384=6144 비트이며, 블록의 개수가
Figure pct00057
이고, CRC 비트 세그먼트가 부착되는 각각의 코드 블록의 길이가
Figure pct00058
비트이다. 안정된 분할이 수행된 후에, K3은 5358 비트이고, K4는 5357 비트이다. 상기 분할 이후에, 세그먼트가 5358 비트의 길이를 갖는 2개의 코드 블록과 세그먼트가 5357 비트의 길이를 갖는 4개의 코드 블록이 획득된다. K3보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이(I3)가 6144 비트이고, 세그먼트가 K3의 길이를 갖는 코드 블록을 인코딩하는 채널에 사용되는 LDPC 행렬의 리프팅 팩터 z가 K3/16보다 크거나 같은 리프팅 팩터 중 최소값(384)이다. K4보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이(I4)가 6144 비트이고, 세그먼트가 K4의 길이를 갖는 코드 블록을 인코딩하는 채널에 사용되는 LDPC 행렬의 리프팅 팩터 z가 K4/16보다 크거나 같은 리프팅 팩터 중 최소값(384)이다. 따라서, 세그먼트가 5358 비트의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이가 786 비트이고, 세그먼트가 5357 비트의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이가 787 비트이다.
B=25604 비트이고, L=24 비트이며, 전술한 LDPC 코드 블록 길이 세트가 또 다른 예로서 사용된다. Z=16*384=6144 비트이고, 블록의 개수가
Figure pct00059
이며, CRC 비트 세그먼트가 부착되는 각각의 코드 블록의 길이가
Figure pct00060
비트이다. 안정된 분할이 수행된 후에, K3은 5121 비트이고, K4는 5120 비트이다. 상기 분할 이후, 세그먼트가 5121 비트의 길이를 갖는 4개의 코드 블록과 세그먼트가 5120 비트의 길이를 갖는 4개의 코드 블록이 획득된다. K3보다 크거나 같은 코드 블록 길이 내의 최소 코드 블록 길이(I3)가 6144 비트이고, 세그먼트가 K3의 길이를 갖는 코드 블록을 인코딩하는 채널에 사용되는 LDPC 행렬 내의 리프팅 팩터 z는 K3/16보다 크거나 같은 리프팅 팩터 중 최소값(384)이다. K4보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이(I4)가 5120 비트이고, 세그먼트가 K4의 길이를 갖는 코드 블록을 인코딩하는 채널에 사용되는 LDPC 행렬 내의 리프팅 팩터 z는 K4/16보다 크거나 같은 리프팅 팩터 중 최소 리프팅 팩터(320)이다. 따라서, 세그먼트가 5358 비트의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이가 1023 비트이고, 세그먼트가 5357 비트의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이가 0 비트이다.
위에서는 단지 예를 설명하였을 뿐이며, 이러한 예가 제한을 구성하지 않는다는 것을 유의해야 한다.
선택적으로, 이 방식에서, 입력 시퀀스의 길이가 B≤Z을 만족하면, C=1이다. 코드 블록 내의 CRC 비트 세그먼트의 길이가 L=0이고; 다르게 말하면, 상기 코드 블록은 CRC 비트 세그먼트를 포함하지 않는다. 코드 블록 길이 세트 내의 코드 블록 길이(I0)가 B보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이면, 상기 코드 블록 내의 필러 비트 세그먼트의 길이가 I0 - B이다.
상기 코드 블럭에 포함된 입력 비트와 CRC 비트를 대개 유효 정보 비트라고 하며, 유효 정보 비트의 개수가 코드 블럭의 코드 레이트를 계산하기 위한 분자이다. 코드 블록 길이 세트 내의 인접한 코드 블록 길이가 비교적 큰 차이를 갖고 있는 경우, 하나의 코드 블록이 다수의 필러 비트를 포함하고 또한 다른 코드 블록이 필러 비트를 포함하지 않으면, 2개의 다른 코드 블록 내의 유효 정보 비트의 개수 간에는 비교적 큰 차이가 있다. 또한, 코딩 및 레이트 매칭이 코드 블록에 대해 수행된 후에 출력되는 시퀀스의 길이가 일반적으로 동일하거나 또는 안정되어 있다. 다르게 말하면, 코드 블록의 코드 레이트를 계산하기 위한 분모가 기본적으로 같다. 결과적으로, 코드 블록의 코드 레이트 간에는 비교적 큰 차이가 존재하므로, 시스템 코딩 또는 디코딩 중에 전체 성능이 저하된다. 전술한 방식에서, 입력 시퀀스가 처리된 후에 획득되는 코드 블록에서, 코드 블록의 코드 레이트가 안정될 수 있도록, 임의의 2개의 코드 블록의 코드 블록 길이가 동일하거나 또는 코드 블록 길이 세트 내의 2개의 인접한 코드 블록 길이이고, 임의의 2개의 코드 블록 내의 유효 정보 비트의 개수가 최대 1 비트만큼 다르며, 필러 비트 세그먼트가 코드 블록에 잘 분산된다. 시스템 성능 변동을 피할 수 있도록, 이러한 코드 블록이 코딩 또는 디코딩을 위한 입력으로서 사용된다.
도 7을 참조하면, 도 7은 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다. 이 방식에서, CRC 비트 세그먼트가 각각의 코드 블록에 추가되지 않는다. 다르게 말하면, L=0이다. FIG, 7에 도시된 바와 같이, 상기 정보 처리 방법은 다음의 내용을 포함한다.
코드 블록의 개수가
Figure pct00061
이고, C개의 코드 블록은 입력 비트 세그먼트가 K5의 길이를 갖는 적어도 하나의 코드 블록을 포함하며,
Figure pct00062
이다.
입력 비트 세그먼트가 K5의 길이를 갖는 코드 블록은 길이가 F5인 필러 비트 세그먼트를 더 포함하고, F5 = I5 - K5이며, I5는 코드 블록 길이 세트 내에서 K5보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다.
C개의 코드 블록은 입력 비트 세그먼트가 K6의 길이를 갖는 적어도 하나의 코드 블록을 더 포함하고,
Figure pct00063
이며, C개의 코드 블록 입력 비트 세그먼트가 K6의 길이를 갖는 C6개의 코드 블록 및 입력 비트 세그먼트가 K5의 길이를 갖는 C5개의 코드 블록을 포함한다. 여기서,
Figure pct00064
이고, C5 = C-C6이다.
B%C=0이고 또한 %가 모듈러 연산을 나타내면, K6= K5이고, C개의 코드 블록 각각은 길이가 K5인 입력 비트 세그먼트를 포함한다. 다르게 말하면, 입력 비트 세그먼트가 K5의 길이를 갖는 C개의 코드 블록이 있다.
입력 비트 세그먼트가 K6의 길이를 갖는 코드 블록은 길이가 F6인 필러 비트 세그먼트를 더 포함하고, F6 = I6 - K6이며, I6은 코드 블록 길이 세트 내에서 K6보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다.
도 7로부터 알 수 있는 것은, 길이가 B인 입력 시퀀스가 코드 블록의 결정된 개수 및 결정된 코드 블록 길이에 기초하여 C개의 입력 비트 세그먼트로 분할된다는 것이다. C6개의 입력 비트 세그먼트가 K6의 길이를 갖고, C5개의 입력 비트 세그먼트가 K5의 길이를 갖는다. 입력 비트 세그먼트가 K6의 길이를 갖는 코드 블록으로서 코드 블록 길이가 I6인 C6개의 코드 블록이 있고, 입력 비트 세그먼트가 K5의 길이를 갖는 코드 블록으로서 코드 블록 길이가 I5인 C5개의 코드 블록이 있다. 필러 비트 세그먼트는 모든 코드 블록에 잘 분산된다. 도면에 도시된 필러 비트 세그먼트의 위치가 단지 예에 불과하며, 코드 블록의 끝에 제한되지 않는다는 것을 유의해야 한다. 필러 비트 세그먼트는 코드 블록 내의 입력 비트 세그먼트 앞에 있을 수 있거나, 또는 코드 블록 내의 입력 비트 세그먼트 뒤에 있을 수 있다.
B=32000 비트이고, 전술한 LDPC 코드 블록 길이 세트가 여전히 예로서 사용된다. Z=16*384=6144개의 비트이고, 블록의 개수가
Figure pct00065
이다. 안정된 분할이 수행된 후에, K5는 5334 비트이고, K6은 5333 비트이며, 입력 비트 세그먼트가 K5의 길이를 갖는 4개의 코드 블록이 있고, 입력 비트 세그먼트가 K6의 길이를 갖는 2개의 코드 블록이 있으며, I5= I6=6144 비트이다. 따라서, 입력 비트 세그먼트가 K5의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이가 810 비트이고, 입력 비트 세그먼트가 K6의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이가 811 비트이다. 여기서는 예를 설명되는 것에 불과하며, 이러한 예가 제한을 구성하지 않는다는 것을 유의해야 한다.
정보 코딩에 있어서 더 나은 자기 검사 성능이 제공되면, 시스템 CRC 오버헤드가 줄어들 수 있도록, 입력 시퀀스가 처리된 후에 획득되는 코드 블록은 CRC 비트 세그먼트를 포함하지 않는다.
도 8을 참조하면, 도 8은 본 발명의 또 다른 실시예에 따른 정보 처리 방법의 개략도이다. 상기 정보 처리 방법은 하나의 CRC 비트 세그먼트가 복수의 입력 비트 세그먼트에 추가되는 시나리오에 적용될 수 있다. 이 경우, C개의 코드 블록은 CRC 비트 세그먼트를 포함하는 G개의 코드 블록을 포함한다(G는 0보다 크고 C보다 작거나 같은 정수임). 도 8에 도시된 바와 같이, 상기 정보 처리 방법은 다음의 내용을 포함한다.
C개의 코드 블록은 G개의 코드 블록 그룹에 속하고, CRC 비트 세그먼트를 각각의 코드 블록 그룹에 포함하는 코드 블록이 하나이다. 임의의 코드 블록 그룹 내의 CRC 비트 세그먼트는 코드 블록 그룹 내의 적어도 하나의 코드 블록 내의 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트 일 수 있거나, 또는 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트와 코드 블록 그룹 내의 적어도 하나의 코드 블록 내의 필러 비트 세그먼트일 수 있다. 예를 들어, CRC 비트 세그먼트는 CRC 비트 세그먼트를 포함하기 위해 코드 블록 내의 입력 비트 세그먼트에 대해서만 생성되는 패리티 비트 세그먼트일 수 있거나, 또는 코드 블록 그룹 내의 모든 코드 블록 내의 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트일 수 있거나, 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함하는 코드 블록 내의 필러 비트 세그먼트에 대해서만 생성되는 패리티 비트 세그먼트일 수 있거나, 또는 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트와 코드 블록 그룹 내의 모든 코드 블록 내의 필러 비트 세그먼트일 수 있다. 본 발명의 본 실시예에서는 이에 대해 제한하지 않는다는 것을 유의해야 한다.
코드 블록 그룹이 입력 시퀀스가 처리된 후에 획득되는 복수의 코드 블록에 CRC 비트 세그먼트를 부착하기 때문에, 시스템 CRC 오버헤드가 줄어들 수 있다. 또한, ACK 피드백이 코드 블록 그룹에 의해 수행되는 경우, 성능이 더 좋고 또한 시스템 효율이 향상된다.
가능한 일 실시 형태에서, 입력 시퀀스는 C개의 입력 비트 세그먼트로 분할되고, C개의 입력 비트 세그먼트는 G개의 그룹으로 분할된다. 이 경우, 대응하는 입력 비트 세그먼트를 하나의 그룹에 포함하는 코드 블록이 하나의 코드 블록 그룹에 속한다. 다시 말해, C개의 코드 블록은 G개의 코드 블록 그룹에 속한다.
가능한 다른 실시 형태에서, 입력 시퀀스는 G개의 비트 그룹으로 분할되고, 각각의 비트 그룹은 추가로 분할되어 총 C개의 입력 비트 세그먼트가 획득된다. C개의 코드 블록이 G개의 코드 블록 그룹에 속할 수 있도록, 동일한 비트 그룹 내의 입력 비트 세그먼트를 포함하는 코드 블록이 하나의 코드 블록 그룹 내에 있다.
본 발명의 일 실시예에서, 코드 블록 그룹의 개수(G)가 하나의 코드 블록 그룹에 포함된 코드 블록의 최대 개수(M)에 기초하여 결정될 수 있다. 예를 들어,
Figure pct00066
,
Figure pct00067
이며, G는 0보다 크고 C보다 작거나 같은 정수이고, M은 0보다 큰 정수이며,
Figure pct00068
이다.
예를 들어, B=92000이고, Z=6144이며, L=24이고, M은 4이다. G=4이고 C=15인 제1 그룹화 결과가 획득될 수 있다. 다르게 말하면, 입력 시퀀스에 기초하여 4개의 코드 블록 그룹과 15개의 코드 블록이 획득될 수 있다.
본 발명의 다른 실시예에서, 코드 블록 그룹의 개수(G)가 코드 블록 그룹의 최대 개수(Gmax)에 기초하여 결정될 수 있다. 예를 들어,
Figure pct00069
이고, Gmax>0이며; G < Gmax이면, C=G이거나; 또는 G = Gmax이면,
Figure pct00070
이다.
예를 들어, B=92000이고, Z=6144이며, L=24이고, Gmax는 4이다. G=4이고 C=15인 제2 그룹화 결과가 획득될 수 있다. 다르게 말하면, 입력 시퀀스에 기초하여 4개의 코드 블록 그룹과 15개의 코드 블록이 획득될 수 있다.
전술한 실시예에 따라, 코드 블록 그룹의 코드 블록 개수가 안정될 수 있도록, G개의 코드 블록 그룹은 C9개의 코드 블록을 포함하는 적어도 하나의 코드 블록 그룹을 포함하고(
Figure pct00071
임); G개의 코드 블록 그룹은 추가적으로, C10개의 코드 블록을 포함하는 적어도 하나의 코드 블록 그룹을 포함하며(
Figure pct00072
), C10개의 코드 블록을 포함하는 코드 블록 그룹의 개수가
Figure pct00073
이고, C9개의 코드 블록을 포함하는 코드 블록 그룹의 개수가 G1 = G- G2이다.
전술한 예의 제1 그룹화 결과 또는 제2 그룹화 결과가 예로서 사용된다. 따라서, C9=4이고, C10=3이며, 3개의 코드 블록 그룹이 있고, 각각의 코드 블록 그룹이 4개의 코드 블록을 포함하며, 3개의 코드 블록을 포함하는 하나의 코드 블록 그룹이 있다. 15개의 코드 블록은 3개의 코드 블록, 4개의 코드 블록, 4개의 코드 블록, 및 4개의 코드 블록을 개별적으로 포함하는 4개의 코드 블록 그룹으로 분할된다.
전술한 실시예의 방법에서, 코드 블록 그룹이 일치하는 블록 오류율(block error rate, BLER)과 일치하는 누설 검출 성능을 갖는 경향이 있을 수 있도록, 그룹화하여 획득되는 코드 블록 그룹 중 어느 2개의 코드 블록 카운트가 최대 하나만큼 다를 수 있다.
본 발명의 다른 실시예에서, 모든 코드 블록 그룹이 안정된 입력 비트 세그먼트 길이와 안정된 CRC 비트 세그먼트 길이를 가질 수 있도록, G개의 코드 블록 그룹은 C9개의 코드 블록을 포함하는 적어도 하나의 코드 블록 그룹을 포함하고(
Figure pct00074
이고,
Figure pct00075
임); G개의 코드 블록 그룹은 추가적으로, C10개의 코드 블록을 포함하는 적어도 하나의 코드 블록 그룹을 포함한다(
Figure pct00076
이고,
Figure pct00077
이며, C10개의 코드 블록을 포함하는 코드 블록 그룹의 개수가
Figure pct00078
이고, C9개의 코드 블록을 포함하는 코드 블록 그룹의 개수가 G3 = G- G4임). 코드 블록 그룹의 개수(G)가 하나의 코드 블록 그룹에 포함된 코드 블록의 최대 개수(M)에 기초하여 결정될 수 있다. 예를 들어,
Figure pct00079
이거나, 또는 코드 블록 그룹의 개수(G)가 코드 블록 그룹의 최대 개수(Gmax)에 기초하여 결정될 수 있다. 예를 들어,
Figure pct00080
이다.
예를 들어, B=92000이고, Z=6144이며, L=24이고, M은 4이다. G=4이고, P1=P2=23024이며, C9=C10=4이고, 각각의 코드 블록 그룹은 4개의 코드 블록을 포함하며, 총 16개의 코드 블록이 있다.
전술한 실시예의 방법에서, 그룹화에 의해 획득되는 모든 블록 그룹에 포함된 유효 정보 비트의 개수가 최대 하나의 비트만큼 다르다.
도 8으로부터 알 수 있는 것은, 길이가 B인 입력 시퀀스가 코드 블록의 결정된 개수, 코드 블록 그룹의 결정된 개수, 및 결정된 코드 블록 길이에 기초하여 C개의 입력 비트 세그먼트로 분할되고, C개의 코드 블록이 G개의 코드 블록 그룹에 속하며, 길이가 L인 CRC 비트 세그먼트가 각각의 코드 블록 그룹 내의 하나의 코드 블록에 부착된다는 것이다. G2개의 코드 블록 그룹 각각은 C10개의 코드 블록을 포함하고, G1개의 코드 블록 그룹 각각은 C9개의 코드 블록을 포함한다.
전술한 설명은 예이며, 이러한 예는 본 발명에서의 제한을 구성하지 않는다는 것을 유의해야 한다.
선택적으로, 이 방식에서, 입력 시퀀스의 길이가
Figure pct00081
을 만족하고, G=1이다. C개의 코드 블록 내의 CRC 비트 세그먼트의 길이가 L=0이고; 다르게 말하면, 코드 블록 중 어느 코드 블록도 CRC 비트 세그먼트를 포함하지 않는다. 코드 블록 분할에 대해서는 도 7을 참조하고, 여기서는 세부사항에 대해 다시 설명하지 않는다.
도 9는 본 발명의 또 다른 실시예에 따른 통신 시스템에서의 정보 처리 방법의 흐름도이다. 상기 정보 처리 방법이 송신단의 장치에 적용될 수 있으며, 다음의 단계를 포함한다.
901. 입력 시퀀스를 획득한다. 여기서, 입력 시퀀스의 길이가 B이다.
902. 코드 블록 그룹의 최대 개수(Gmax)와 각각의 코드 블록 그룹 내의 코드 블록 내의 최대 개수(M), 입력 시퀀스, 및 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z) 중 하나에 기초하여, 코드 블록 그룹의 개수(G)와 각각의 코드 블록 그룹 내의 코드 블록의 개수를 결정한다.
코드 블록 그룹의 최대 개수(Gmax), 입력 시퀀스, 및 최대 코드 블록 길이(Z)에 기초하여 G개의 코드 블록 그룹을 획득하거나, 또는 각각의 코드 블록 그룹 내의 가장 큰 코드 블록 그룹(M), 입력 시퀀스, 및 최대 코드 블록 길이(Z)에 기초하여 G개의 코드 블록 그룹을 획득하고, 각각의 코드 블록 그룹 내의 코드 블록 개수를 결정하는 실시 형태에 대해서는, 도 8에서 설명된 전술한 분할 실시 형태를 참조할 수 있으며, 여기서는 세부사항에 대해 다시 설명하지 않는다.
903. 입력 시퀀스, 코드 블록 그룹의 개수(G), 및 각각의 코드 블록 그룹 내의 코드 블록의 개수에 기초하여 C개의 코드 블록을 획득한다.
코드 블록의 개수(C)가 코드 블록 그룹의 개수(G)와 각각의 코드 블록 그룹 내의 코드 블록 개수에 기초하여 획득될 수 있다. 입력 시퀀스는 C개의 입력 비트 세그먼트로 분할되고, 각각의 코드 블록은 입력 비트 세그먼트 중 하나를 포함한다. 각각의 코드 블록 그룹은 CRC 비트 세그먼트가 부착되는 하나의 코드 블록을 포함한다. 임의의 코드 블록 그룹 내의 CRC 비트 세그먼트가 코드 블록 그룹 내의 적어도 하나의 코드 블록 내의 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트일 수 있거나, 또는 입력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트 및 코드 블록 그룹 내의 적어도 하나의 코드 블록 내의 필러 비트 세그먼트일 수 있다.
코드 블록이 안정되도록 보장하기 위해, 코드 블록의 길이는 G개의 CRC 비트 세그먼트가 부착되는 입력 시퀀스 길이(
Figure pct00082
)에 기초하여 결정될 수 있고, 코드 블록의 길이에 기초하여 코드 블록 분할이 수행된다.
설명의 편의를 위해, 본 발명의 본 실시예에서, 각각의 코드 블록에 포함되는 필러 비트 세그먼트 외의 비트를 혼합된 세그먼트(mixed segment)라고 한다. 혼합된 세그먼트는 입력 비트 세그먼트, 또는 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함한다는 것을 알 수 있다. 하나의 코드 블록 그룹에서, 단 하나의 코드 블록 내의 혼합된 세그먼트가 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함하고, 다른 코드 블록 내의 혼합된 세그먼트가 입력 비트 세그먼트만을 포함한다.
C개의 코드 블록 중 적어도 하나가 길이가 K7인 혼합된 세그먼트를 포함하고,
Figure pct00083
이다.
혼합된 세그먼트가 K7의 길이를 갖는 코드 블록은 길이가 F7인 필러 비트 세그먼트를 더 포함하고, F7= I7 -K7이며, I7은 코드 블록 길이 세트 내에서 K7보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다.
또한, C개의 코드 블록 중 적어도 하나가 길이가 K8인 혼합된 세그먼트를 포함하고,
Figure pct00084
이며, C개의 코드 블록에서, 길이가 K8인 혼합된 세그먼트를 포함하는 코드 블록의 개수가
Figure pct00085
이고, 길이가 K7인 혼합된 세그먼트를 포함하는 코드 블록의 개수가 C7 = C-C8이다.
Figure pct00086
이고 또한 %가 모듈러 연산을 나타내면, K8= K7이고, C개의 코드 블록 각각은 길이가 K7인 입력 비트 세그먼트 또는 길이가 K7인 혼합된 세그먼트를 포함한다. 다르게 말하면, 혼합된 세그먼트가 K7의 길이를 갖는 C개의 코드 블록이 있다.
혼합된 세그먼트가 K8의 길이를 갖는 코드 블록은 길이가 F8인 필러 비트 세그먼트를 더 포함하고, F8 = I8 - K8이며, I8은 코드 블록 길이 세트 내에서 K8보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이이다.
예를 들어, B=92000이고, M=4이며, Z= 6144이고, L=24이다. 이 경우, 코드 블록 그룹의 개수가
Figure pct00087
이고, G=4이며, 코드 블록의 개수가
Figure pct00088
이고, C=15이다. 15개의 코드 블록은 3개의 코드 블록, 4개의 코드 블록, 4개의 코드 블록, 및 4개의 코드 블록을 개별적으로 포함하는 4개의 코드 블록 그룹으로 분할된다. 안정된 분할이 수행된 후에, K7은 6140 비트이고, K8은 6139 비트이며, 혼합된 세그먼트가 K7의 길이를 갖는 11개의 코드 블록이 있고, 혼합된 세그먼트가 K8의 길이를 갖는 4개의 코드 블록이 있다. 혼합된 세그먼트가 K7의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이는 4 비트이고, 혼합된 세그먼트가 K8의 길이를 갖는 코드 블록 내의 필러 비트 세그먼트의 길이는 5 비트이다. 예를 들어, 그룹 0 내지 그룹 2 내의 11개의 코드 블록 내의 혼합된 세그먼트의 길이가 6140 비트일 수 있고, 그룹 3 내의 4개의 코드 블록 내의 혼합된 세그먼트의 길이가 6139 비트일 수 있다. 표 1은 이 블록 분할 방식에서 입력 비트 세그먼트의 길이, CRC 비트 세그먼트의 길이, 각각의 코드 블록 내의 필러 비트 세그먼트의 길이의 예를 나타낸다. 물론, 코드 블록 0 내지 코드 블록 3 내의 혼합된 세그먼트의 길이가 6139일 수 있고, 코드 블록 4 내지 코드 블록 14 내의 혼합된 세그먼트의 길이가 6140일 수 있다.
(표 1) 코드 블록 분할의 예
Figure pct00089
전술한 설명이 예이며, 이러한 예가 제한을 구성하지 않는다는 것을 유의해야 한다.
CRC 검사 오버헤드가 줄어들 수 있고 또한 시스템 성능이 추가로 향상될 수 있도록, CRC 비트가 코드 블록 그룹에 의해 부착된다. 하이브리드 자동 반복 요청((hybrid automatic repeat request, HARQ)이 시스템에 사용되고 그룹 단위로 확인응답/부정응답(ACK/NACK) 정보를 피드백하면, 코드 블록 그룹에 기반한 CRC 부착이 피드백 시그널링 오버헤드를 줄일 수 있고 또한 시스템 전송 효율을 개선할 수 있다.
전술한 실시예의 정보 처리 방법에 따르면, 통신 장치(10)가 인코딩된 블록을 획득하기 위해 C개의 코드 블록 각각을 추가로 인코딩할 수 있다. 통신 장치(10)는 시스템에 사용되는 채널 인코딩 방식으로 각각의 코드 블록을 인코딩하고, 구체적으로, 단계 202에서 각각의 출력 시퀀스(cr0, cr1, cr2, cr3,…, cr(Kr-1))를 인코더에 대한 입력 시퀀스로서 이용하여 인코딩, LDPC 코딩, 또는 폴라 코딩을 수행할 수 있다. 이에 한정되지 않는다. 상기 코드 블록을 인코딩한 후에, 통신 장치(10)는 인코딩된 블록을 수신단의 장치에 송신한다.
도 10은 본 발명의 또 다른 실시예에 따른 통신 시스템에서의 정보 처리 방법이다. 상기 정보 처리 방법은 수신단 장치에 적용될 수 있다. 도 10에 도시된 바와 같이, 상기 정보 처리 방법은 다음의 단계를 포함한다.
1001. 출력 시퀀스의 길이와 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득한다.
본 발명의 실시예에서, 출력 시퀀스는 출력 시퀀스 전송 블록 또는 전송 블록 CRC가 부착되는 전송 블록일 수 있다. 여기서, 상기 전송 블록은 전송 블록 크기에 기초하여 정보 시퀀스에 대해 블록 분할을 수행하여 획득될 수 있고, 제어 정보 또는 데이터 정보를 전송하도록 구성된다. 수신된 코드 블록에 기초하여 수신단의 장치에 의해 획득되는 전송 블록 또는 전송 블록 CRC가 부착되는 전송 블록이 코드 블록 분할을 위한 출력 시퀀스로서 사용될 수 있다. 송신단의 장치에 의해 수행되는 프로세스와 수신단의 장치에 의해 수행되는 프로세스가 서로 역이므로, 수신단의 장치가 코드 블록 분할을 수행하는 출력 시퀀스는 송신단 장치가 코드 블록 분할을 수행하는 입력 시퀀스와 동일하다.
통신 장치(11)가 수신되는 전송 블록 크기(TB 크기), 즉 출력 시퀀스의 길이를 획득하고, 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)를 획득하여 출력 시퀀스 내의 코드 블록의 개수(C)를 결정할 수 있다.
통신 장치(11)는 통신 장치(10)에 의해 송신된 C개의 코딩된 블록을 수신하고, 디코더가 C개의 코딩된 블록을 디코딩한 후에, C개의 코드 블록을 획득한다.
1002. 단계 1002에서 획득된 C개의 코드 블록에 기초하여 출력 시퀀스를 획득한다.
각각의 코드 블록은 출력 시퀀스 내의 출력 비트 세그먼트를 포함하고, 적어도 하나의 코드 블록은 길이가 L인 순환 중복 검사(CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함한다. B, Z, 및 C는 0보다 큰 정수이고, L은 0보다 크거나 같고 Z보다 작은 정수이다.
단계 1001에서, 코드 블록의 개수를 결정하는 것 외에, 통신 장치(11)는 코드 블록의 길이, 코드 블록 내의 출력 비트 세그먼트의 길이, CRC 비트 세그먼트의 길이(L), 및 필러 비트 세그먼트의 길이를 결정할 수 있다. 세부사항에 대해서는, 도 5 내지 도 8에 도시된 실시예에서의 코드 블록 분할의 예를 참조하고, 상기 예는 코드 블록의 개수, 코드 블록의 길이, CRC 비트 세그먼트의 길이(L), 및 필러 비트 세그먼트의 길이를 결정하는 방법을 설명한다. 여기서는 세부사항에 대해 다시 설명하지 않는다. 통신 장치(11)는 코드 블록으로부터 출력 비트 세그먼트를 획득하고, 그런 다음 출력 비트 세그먼트를 연결하여 출력 시퀀스를 획득한다.
출력 비트 세그먼트 외에, 상기 코드 블록은 길이가 L인 CRC 비트 세그먼트를 포함한다. CRC 비트 세그먼트가 코드 블록 내의 출력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이면, 통신 장치(11)는 CRC 비트 세그먼트에 기초하여 코드 블록 내의 출력 비트 세그먼트를 검사하고, 검사가 성공하면, 통신 장치(11)는 코드 블록 내의 출력 비트 세그먼트가 정확하다고 결정하고, 검사를 통과한 다른 출력 비트 세그먼트에 추가로 연결될 수 있다. CRC 비트 세그먼트가 코드 블록 내의 출력 비트 세그먼트와 필러 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이면, 통신 장치(11)는 CRC 비트 세그먼트에 기초하여 코드 블록 내의 출력 비트 세그먼트와 필러 비트 세그먼트를 검사하고, 검사가 성공하면, 통신 장치(11)는 코드 블록 내의 출력 비트 세그먼트와 필러 비트 세그먼트가 정확하다고 결정하고, 검사를 통과한 또 다른 출력 비트 세그먼트를 코드 블록 내의 출력 비트 세그먼트에 추가로 연결한다. CRC 비트 세그먼트가 복수의 코드 블록 내의 출력 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이면, 통신 장치(11)는 CRC 비트 세그먼트에 기초하여 이러한 코드 블록 내의 출력 비트 세그먼트를 검사하고, 검사가 성공하면, 통신 장치(11)는 이러한 출력 비트 세그먼트를 검사를 통과한 또 다른 출력 비트 세그먼트에 연결한다. CRC 비트 세그먼트가 복수의 코드 블록 내의 출력 비트 세그먼트와 필러 비트 세그먼트에 대해 생성되는 패리티 비트 세그먼트이면, 통신 장치(11)는 CRC 비트 세그먼트에 기초하여 이러한 코드 블록 내의 출력 비트 세그먼트와 필러 비트 세그먼트를 검사하고, 검사가 성공하면, 통신 장치(11)는 이러한 출력 비트 세그먼트를 검사를 통과한 또 다른 출력 비트 세그먼트에 연결한다.
통신 장치(11)에 의해 수행되는 정보 처리 방법은 통신 장치(10)에 의해 수행되는 역 과정이다. 코드 블록의 개수, 코드 블록의 길이, 필러 비트 세그먼트의 길이, 및 CRC 비트 세그먼트의 부착에 대해서는, 도 5 내지 도 8에서 설명된 코드 블록 분할의 예를 참조하라. 유일한 차이는, 통신 장치(11)에 대한 출력 시퀀스와 출력 비트 세그먼트가 통신 장치(10)에 대한 입력 시퀀스와 입력 비트 세그먼트에 대응한다는 것이다. 상기 정보 처리 방법과 효과가 전술한 실시예에서 설명되었으므로, 여기서는 세부사항에 대해 다시 설명하지 않는다.
도 11은 본 발명의 또 다른 실시예에 따른 통신 장치를 개략적으로 나타낸 구조도이다. 상기 통신 장치는 도 1에 도시된 통신 시스템에 적용될 수 있다. 통신 장치(10)는 획득 유닛(101)과 처리 유닛(102)을 포함할 수 있다.
획득 유닛(101)는 입력 시퀀스를 획득하도록 구성된다. 처리 유닛(102)은 입력 시퀀스와 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하도록 구성된다. 여기서, 코드 블록 각각은 입력 시퀀스 내의 입력 비트 세그먼트를 포함하고, 코드 블록 중 적어도 하나는 길이가 L인 순환 중복 검사(CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함하며, B, Z, 및 C는 0보다 큰 정수이고, L은 0보다 크거나 같고 Z보다 작은 정수이다. 상기 통신 장치는 전술한 방법 실시예를 구현하도록 구성될 수 있다. 전술한 방법 실시예의 설명을 참조하고, 여기서는 세부사항에 대해 다시 설명하지 않는다.
통신 장치(10)는 인코딩 유닛(103)을 더 포함할 수 있다. 인코딩 유닛(103)은 인코더, 또는 인코딩 회로라고도 할 수 있으며, 처리 유닛(102)에 의해 출력되는 코드 블록을 인코딩하도록, 예를 들어 전술한 실시예에서 C개의 코드 블록 각각에 대해 LDPC 코딩을 수행하도록 주로 구성된다
통신 장치(10)는 송수신기 유닛(104)을 더 포함할 수 있고, 송수신기 유닛(104)은 송수신기, 송수신기, 또는 송수신기 회로라고도 할 수 있다. 송수신기 유닛(104)은 무선 주파수 신호를 송수신하도록, 예를 들어 인코딩 유닛(103)에 의해 인코딩되는 인코딩된 블록을 통신 장치(11)에 송신하도록 주로 구성된다.
통신 장치(10)는 다른 유닛, 예를 들어 전송 블록 CRC를 생성하도록 구성된 유닛, 레이트 매칭 유닛(rate matching unit), 인터리빙 유닛(interleaving unit), 및 변조 유닛을 더 포함할 수 있고, 이러한 유닛은 도 1의 통신 장치(10)의 대응하는 기능을 개별적으로 구현하도록 구성될 수 있다.
통신 장치(10)가 도 1의 통신 장치(10)의 기능을 구현하기 위해 하나 이상의 메모리와 프로세서를 포함할 수 있다는 것을 유의해야 한다. 메모리와 프로세서는 각각의 유닛 상에 배치될 수 있다. 대안적으로, 복수의 유닛은 동일한 메모리와 동일한 프로세서를 공유할 수 있다.
도 12는 통신 장치를 개략적으로 나타낸 구조도이다. 상기 통신 장치는 도 1에 도시된 통신 시스템에 적용될 수 있다. 통신 장치(11)가 획득 유닛(111)과 처리 유닛(112)을 포함할 수 있다.
획득 유닛(111)은 출력 시퀀스의 길이 및 코드 블록 길이 세트 내의 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하도록 구성된다.
처리 유닛(112)은 획득 유닛(111)에 의해 획득되는 C개의 코드 블록에 기초하여 출력 시퀀스를 획득하도록 구성된다. 여기서, 상기 코드 블록 각각은 출력 시퀀스 내의 출력 비트 세그먼트를 포함하고, 상기 코드 블록 중 적어도 하나는 길이가 L인 순환 중복 검사(CRC) 비트 세그먼트를 포함하거나, 또는 필러 비트 세그먼트를 포함하며, B, Z, 및 C는 0보다 큰 정수이고, L은 0보다 크거나 같고 Z보다 작은 정수이다.
획득 유닛(111)과 처리 유닛(112)은 전술한 방법 실시예의 정보 처리 방법을 구현하도록 구성될 수 있다. 세부사항에 대해서는 전술한 방법 실시예의 설명을 참조하고, 여기서는 세부사항에 대해 다시 설명하지 않는다.
통신 장치(11)는 디코딩 유닛(113)를 더 포함할 수 있다. 디코딩 유닛(113)은 디코더 또는 디코딩 회로라고도 할 수 있으며, 송수신기 유닛(114)에 의해 수신되는 인코딩된 블록을 디코딩하도록 주로 구성된다.
통신 장치(11)는 송수신기 유닛(114)을 더 포함할 수 있고, 송수신기 유닛(114)은 송수신기, 송수신기, 또는 송수신기 회로라고도 할 수 있다. 송수신기 유닛(114)은 무선 주파수 신호를 송수신하도록, 통신 장치(10)에 의해 송신되는 인코딩된 블록으로서 전술한 방법 실시예에 있는 인코딩된 블록을 수신하도록 주로 구성된다.
통신 장치(11)는 다른 유닛, 예를 들어 전송 블록 CRC를 수행하도록 구성된 유닛, 디레이트 매칭 유닛(de-rate matching unit), 디인터리빙 유닛(de-interleaving unit), 및 복조 유닛을 더 포함할 수 있으며, 이러한 유닛들은 도 1의 통신 장치(11)의 대응하는 기능을 개별적으로 구현하도록 구성된다.
통신 장치(11)가 도 1의 통신 장치(11)의 기능을 구현하기 위해 하나 이상의 메모리와 프로세서를 포함할 수 있다는 것을 유의해야 한다. 메모리와 프로세서는 각각의 유닛 상에 배치될 수 있다. 대안적으로, 복수의 유닛은 동일한 메모리와 동일한 프로세서를 공유할 수 있다.
당업자는 본 발명의 실시예에서 나열된 다양한 예시적인 논리 블록 (illustrative logic block)들과 단계(step)들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합을 이용하여 구현될 수 있다는 것을 더 이해할 수 있다. 이러한 기능이 하드웨어 또는 소프트웨어를 이용하여 구현되는지 여부가 전체 시스템의 구체적인 적용과 설계 요구사항에 따라 달라진다. 당업자는 각각의 구체적인 적용을 위해 설명된 기능을 구현하기 위해 다양한 방법을 사용할 수 있지만, 이러한 구현이 본 발명의 실시예의 범위를 벗어난다고 간주해서는 안 된다.
본 발명의 실시예에서 설명된 다양한 예시적인 논리 유닛과 회로는 범용 프로세서, 디지털 신호 프로세서, 주문형 반도체(application-specific integrated circuit, ASIC), 필드 프로그래머블 게이트 어레이(field programmable gate array, FPGA) 또는 다른 프로그램 가능한 논리 장치, 디스크리트 게이트(discrete gate) 또는 트랜지스터 로직, 디스크리트 하드웨어 컴포넌트, 또는 이들의 임의의 조합의 설계를 이용하여 전술한 기능을 구현하거나 또는 작동될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있다. 선택적으로, 범용 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수도 있다. 프로세서는 대안적으로, 컴퓨팅 장치의 조합, 예컨대 디지털 신호 프로세서와 마이크로 프로세서, 복수의 마이크로프로세서, 디지털 신호 프로세서 코어와 함께 하나 이상의 마이크로 프로세서, 또는 임의의 다른 유사한 구성에 의해 대안적으로 구현될 수 있다.
본 발명의 실시예에서 설명되는 방법 또는 알고리즘의 단계가 하드웨어, 또는 프로세서에 의해 실행되는 소프트웨어 유닛, 또는 이들의 조합에 직접 내장될 수 있다. 소프트웨어 유닛은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈식 자기 디스크(removable magnetic disk), CD-ROM, 또는 당해 분야의 다른 형태의 저장 매체에 저장될 수 있다. 예를 들어, 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록, 저장 매체는 프로세서에 연결될 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서와 저장 매체는 ASIC에 배치될 수 있고, ASIC은 UE에 배치될 수 있다. 선택적으로, 프로세서와 저장 매체는 UE의 서로 다른 구성 요소에 배치될 수 있다.
전술한 실시예의 설명과 함께, 당업자는 본 발명이 하드웨어, 펌웨어, 또는 이들의 조합에 의해 구현될 수 있다는 것을 명확하게 이해할 수 있을 것이다. 본 발명이 소프트웨어에 의해 구현되는 경우, 전술한 기능이 컴퓨터 판독가능 매체에 저장되거나 또는 컴퓨터 판독가능 매체 내의 하나 이상의 명령이나 코드로서 전송될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터 저장 매체와 통신 매체를 포함하고, 통신 매체는 컴퓨터 프로그램이 한 장소에서 다른 장소로 전송될 수 있게 하는 임의의 매체를 포함한다. 저장 매체는 컴퓨터에 액세스 가능한 임의의 유효한 매체일 수 있다. 이하에서는 예를 제공하지만 한정하지 않는다. 컴퓨터 판독가능 매체는 명령 또는 데이터 구조의 형태로 예상되는 프로그램 코드를 싣고 있거나 또는 저장하고 있을 수 있으면서 컴퓨터에 의해 액세스될 수 있는 RAM, ROM, EEPROM, CD-ROM, 또는 다른 광 디스크 스토리지 또는 디스크 저장 매체, 또는 다른 자기 저장 장치, 또는 임의의 다른 매체를 포함할 수 있다. 또한, 어떠한 연결도 컴퓨터 판독가능 매체로서 적절하게 정의될 수 있다. 예를 들어, 동축 케이블, 광 파이버/케이블, 트위스티드 페어(twisted pair), 디지털 가입자 회선(digital subscriber line, DSL), 또는 적외선, 무선 및 마이크로파와 같은 무선 기술을 이용하여 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 전송되면, 동축 케이블, 광 파이버/케이블, 트위스티드 페어, DSL 또는 적외선, 무선 및 마이크로파와 같은 무선 기술은 이들이 속한 매체의 고정에 포함된다. 예를 들어, 본 발명에서 사용되는 디스크(Disk)와 디스크(disc)는 CD, 레이저 디스크, 광 디스크, 디지털 다기능 디스크(DVD), 플로피 디스크, 및 블루레이 디스크를 포함한다. 여기서, 디스크는 일반적으로 자기 수단에 의해 데이터를 복사하며, 디스크는 레이저를 이용하여 광학적으로 데이터를 복사한다. 전술한 조합은 또한 컴퓨터 판독가능 매체의 보호 범위에 포함되어야 한다.
요약하면, 전술한 내용은 본 발명의 기술적 해결책의 예시적인 실시예에 불과하며, 본 발명의 보호 범위를 제한하려는 것이 아니다. 본 발명의 사상 및 원리를 벗어나지 않는 한 어떠한 수정, 등가의 대체, 또는 개선도 본 발명의 보호 범위에 속할 것이다.

Claims (37)

  1. 통신 시스템에서의 정보 처리 방법으로서,
    입력 시퀀스를 획득하는 단계 - 상기 입력 시퀀스의 길이가 B임; 및
    상기 입력 시퀀스와 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하는 단계 - B > Z인 경우, 상기 코드 블록 각각은 상기 입력 시퀀스 내의 입력 비트 세그먼트와, 길이가 L인 순환 중복 검사(cyclic redundancy check, CRC) 비트 세그먼트로서 상기 입력 비트 세그먼트에 대응하고 있는 CRC 비트 세그먼트를 포함하고, B, Z, C, 및 L은 0보다 큰 정수임 -
    를 포함하는 정보 처리 방법.
  2. 제1항에 있어서,
    B > Z이면, B, Z, C, 및 L은
    Figure pct00090
    을 만족하고, 상기 C개의 코드 블록 중 적어도 하나는 길이 K3의 세그먼트를 포함하며, 상기 세그먼트는 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함하고, K3은
    Figure pct00091
    를 만족하는, 정보 처리 방법.
  3. 제2항에 있어서,
    (B+CㆍL)%C=0이고 또한 %가 모듈러 연산(modulo operation)을 나타내면, 상기 C개의 코드 블록 각각은 길이가 K3인 상기 세그먼트를 포함하는, 정보 처리 방법.
  4. 제1항에 있어서,
    B > Z이면, B, Z, C, 및 L은
    Figure pct00092
    를 만족하고, 상기 C개의 코드 블록 중 적어도 하나는 길이가 K3인 세그먼트를 포함하며, K3은 K3 = (B+CㆍL)/C를 만족하고, (B+CㆍL)을 C로 나눌 수 있는, 정보 처리 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F3인 필러 비트 세그먼트(filler bit segment)를 더 포함하고, F3 = I3 - K3이며, I3은 코드 블록 길이 세트 내에서 K3보다 크거나 같은 코드 블록 길이 중 최소값인, 정보 처리 방법.
  6. 제2항 내지 제4항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F3인 필러 비트 세그먼트를 더 포함하고, F3 = I3 - K3이며, I3은 저밀도 패리티 검사(low-density parity-check, LDPC) 기저 행렬(base matrix) 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이며, 리프팅 팩터 z는
    Figure pct00093
    보다 크거나 같은 리프팅 팩터 중 최소값인, 정보 처리 방법.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F3인 필러 비트 세그먼트를 더 포함하고, F3 = I3 - K3이며, I3은 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이고, I3은 K3보다 크거나 같으며, 리프팅 팩터 z는 I3이 I3≥K3을 만족하게 하는 리프팅 팩터 중 최소값인, 정보 처리 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록에서, 길이 F3의 상기 필러 비트 세그먼트는 상기 CRC 비트 세그먼트 뒤에 위치하는, 정보 처리 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    B > Z이면, B, Z, C, 및 L은
    Figure pct00094
    을 만족하고, 상기 C개의 코드 블록 중 적어도 하나는 길이 K4의 세그먼트를 포함하며, K4는
    Figure pct00095
    를 만족하는, 정보 처리 방법.
  10. 제9항에 있어서,
    길이 K4의 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F4인 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 코드 블록 길이 세트 내에서 K4보다 크거나 같은 코드 블록 길이 중 최소값인, 정보 처리 방법.
  11. 제9항에 있어서,
    길이 K4의 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F4인 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이고, 리프팅 팩터 z는
    Figure pct00096
    보다 크거나 같은 리프팅 팩터 중 최소값인, 정보 처리 방법.
  12. 제9항에 있어서,
    길이 K4의 상기 세그먼트를 포함하는 상기 코드 블록은 길이가 F4인 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이고, 리프팅 팩터 z는 I4가 I4≥ K4를 만족하게 하는 리프팅 팩터 중 최소값인, 정보 처리 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 코드 블록 길이는 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱인, 정보 처리 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    L=24인, 정보 처리 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    B≤Z이면, C=1인, 정보 처리 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    B≤Z이면, C=1이고 L=0인, 정보 처리 방법.
  17. 통신 장치로서,
    입력 시퀀스를 획득하도록 구성된 획득 유닛 - 상기 입력 시퀀스의 길이가 B임 -; 및
    상기 입력 시퀀스와 최대 코드 블록 길이(Z)에 기초하여 C개의 코드 블록을 획득하도록 구성된 처리 유닛 - B > Z인 경우, 상기 코드 블록 각각은 길이가 L인 순환 중복 검사(cyclic redundancy check, CRC) 비트 세그먼트로서 상기 입력 비트 세그먼트에 대응하고 있는 CRC 비트 세그먼트와 상기 입력 시퀀스 내의 입력 비트 세그먼트를 포함하고, B, Z, C, 및 L은 0보다 큰 정수임 -
    을 포함하는 통신 장치.
  18. 제17항에 있어서,
    B > Z이면, B, Z, C, 및 L은
    Figure pct00097
    을 만족하고, 상기 C개의 코드 블록 중 적어도 하나는 길이 K3의 세그먼트를 포함하며, 상기 세그먼트는 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함하고, K3은
    Figure pct00098
    를 만족하는, 통신 장치.
  19. 제18항에 있어서,
    (B+CㆍL)%C=0이고 또한 %가 모듈러 연산(modulo operation)을 나타내면, 상기 C개의 코드 블록 각각은 길이 K3의 상기 세그먼트를 포함하는, 통신 장치.
  20. 제17항에 있어서,
    B > Z이면, B, Z, C, 및 L은
    Figure pct00099
    을 만족하고, 상기 C개의 코드 블록 중 적어도 하나는 길이 K3의 세그먼트를 포함하며, K3은 K3 = (B+CㆍL)/C를 만족하고, (B+CㆍL)을 C로 나눌 수 있는, 통신 장치.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록은 길이 F3의 필러 비트 세그먼트를 더 포함하고, F3 = I3 -K3이며, I3은 코드 블록 길이 세트 내에서 K3보다 크거나 같은 코드 블록 길이 중 최소 코드 블록 길이인, 통신 장치.
  22. 제18항 내지 제20항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록은 길이 F3의 필러 비트 세그먼트를 더 포함하고, F3 = I3 -K3이며, I3은 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이고, 리프팅 팩터 z는
    Figure pct00100
    보다 크거나 같은 리프팅 팩터 중 최소값인, 통신 장치.
  23. 제18항 내지 제20항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록은 길이 F3의 필러 비트 세그먼트를 더 포함하고, F3 = I3 -K3이며, I3은 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이고, I3은 K3보다 크거나 같으며, 리프팅 팩터 z는 I3이 I3≥K3을 만족하게 하는 최소 리프팅 팩터인, 통신 장치.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서,
    길이 K3의 상기 세그먼트를 포함하는 상기 코드 블록에서, 길이 F3의 상기 필러 비트 세그먼트는 상기 CRC 비트 세그먼트 뒤에 위치하는, 통신 장치.
  25. 제17항에 있어서,
    상기 C개의 코드 블록 중 적어도 하나는 길이 K4의 세그먼트를 포함하고, 상기 세그먼트는 입력 비트 세그먼트와 CRC 비트 세그먼트를 포함하며, K4는 K4 =(B+CㆍL)/C를 만족하는, 통신 장치.
  26. 제25항에 있어서,
    (B+CㆍL)%C=0이고 또한 %가 모듈러 연산을 나타내면, 상기 C개의 코드 블록 각각은 길이 K4의 상기 세그먼트를 포함하는, 통신 장치.
  27. 제25항 또는 제26항에 있어서,
    길이 K4의 상기 세그먼트를 포함하는 상기 코드 블록은 길이 F4의 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 코드 블록 길이 세트 내에서 K4보다 크거나 같은 코드 블록 길이 중 최소값인, 통신 장치.
  28. 제25항 또는 제26항에 있어서,
    길이 K4의 상기 세그먼트를 포함하는 상기 코드 블록은 길이 F4의 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이고, 리프팅 팩터 z는
    Figure pct00101
    보다 크거나 같은 리프팅 팩터 중 최소값인, 통신 장치.
  29. 제25항 또는 제26항에 있어서,
    길이 K4의 상기 세그먼트를 포함하는 상기 코드 블록은 길이 F4의 필러 비트 세그먼트를 더 포함하고, F4 = I4 - K4이며, I4는 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱이고, 리프팅 팩터 z는 I4가 I4≥K4를 만족하게 하는 최소 리프팅 팩터인, 통신 장치.
  30. 제17항 내지 제29항 중 어느 한 항에 있어서,
    상기 코드 블록 길이는 상기 저밀도 패리티 검사(LDPC) 기저 행렬 내의 정보 비트에 대응하는 열의 개수와 리프팅 팩터 z의 곱을 만족하는, 통신 장치.
  31. 제17항 내지 제30항 중 어느 한 항에 있어서,
    L=24인, 통신 장치.
  32. 제17항 내지 제31항 중 어느 한 항에 있어서,
    B≤Z이면, C=1인, 통신 장치.
  33. 제17항 내지 제32항 중 어느 한 항에 있어서,
    B≤Z이면, C=1이고 L= 0인, 통신 장치.
  34. 통신 장치로서,
    상기 통신 장치는 적어도 하나의 프로세서와 상기 적어도 하나의 프로세서에 연결된 적어도 하나의 메모리를 포함하고, 상기 프로세서는 제1항 내지 제16항 중 어느 한 항에 따른 정보 처리 방법을 수행하도록 구성된, 통신 장치.
  35. 컴퓨터 판독가능 저장매체로서,
    상기 컴퓨터 판독가능 저장매체는 명령을 포함하고, 상기 명령은 컴퓨터 상에서 실행될 때 상기 컴퓨터로 하여금 제1항 내지 제16항 중 어느 한 항에 따른 정보 처리 방법을 수행할 수 있게 하는, 컴퓨터 판독가능 저장매체.
  36. 컴퓨터 프로그램 제품으로서,
    상기 컴퓨터 프로그램 제품은 컴퓨터 상에서 실행될 때 상기 컴퓨터로 하여금 제1항 내지 제16항 중 어느 한 항에 따른 정보 처리 방법을 수행할 수 있게 하는 컴퓨터 프로그램 제품.
  37. 통신 시스템으로서,
    상기 통신 시스템은 제1 통신 장치와 제2 통신 장치를 포함하고, 상기 제1 통신 장치는 정보 시퀀스를 입력 시퀀스로서 이용하여 제1항 내지 제16항 중 어느 한 항에 따른 정보 처리 방법을 수행하도록 구성되고, 상기 제1 통신 장치는 추가적으로, 상기 C개의 코드 블록에 대해 채널 코딩, 레이트 매칭, 인터리빙, 및 변조의 작업 중 적어도 하나를 수행하여 출력 신호를 생성하고, 상기 제2 통신 장치에 상기 출력 신호를 송신하도록 구성되며; 상기 제2 통신 장치는 상기 제1 통신 장치로부터 상기 출력 신호를 포함하는 신호를 수신하고, 복조, 역인터리빙, 역레이트 매칭, 및 디코딩의 작업 중 적어도 하나를 수행하여 상기 정보 시퀀스를 획득하도록 구성된, 통신 시스템.
KR1020197022824A 2017-01-05 2018-01-05 정보 처리 방법, 장치, 및 통신 시스템 Active KR102277337B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710008135.6A CN108282246B (zh) 2017-01-05 2017-01-05 信息处理的方法、设备和通信系统
CN201710008135.6 2017-01-05
PCT/CN2018/071643 WO2018127152A1 (zh) 2017-01-05 2018-01-05 信息处理的方法、设备和通信系统

Publications (2)

Publication Number Publication Date
KR20190099327A true KR20190099327A (ko) 2019-08-26
KR102277337B1 KR102277337B1 (ko) 2021-07-13

Family

ID=62789253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022824A Active KR102277337B1 (ko) 2017-01-05 2018-01-05 정보 처리 방법, 장치, 및 통신 시스템

Country Status (9)

Country Link
US (2) US10659195B2 (ko)
EP (2) EP3550749B1 (ko)
JP (1) JP7026689B2 (ko)
KR (1) KR102277337B1 (ko)
CN (2) CN110430010B (ko)
BR (1) BR112019013900B1 (ko)
ES (1) ES2916425T3 (ko)
RU (1) RU2750510C2 (ko)
WO (1) WO2018127152A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025159451A1 (ko) * 2024-01-22 2025-07-31 삼성전자 주식회사 통신 또는 방송 시스템에서 데이터의 부호화 및 복호화 방법 및 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108289010B (zh) * 2017-01-09 2022-04-15 中兴通讯股份有限公司 一种数据处理方法和装置
CN113411892B (zh) 2017-03-08 2023-09-29 Lg 电子株式会社 在无线通信系统中发送和接收无线电信号的方法和装置
US20180287752A1 (en) * 2017-03-29 2018-10-04 Kt Corporation Method and apparatus for configuring transport block to transmit data
US10680660B2 (en) * 2017-06-05 2020-06-09 Huawei Technologies Co., Ltd. Method and apparatus for distributing assistant bits in encoding
WO2019033422A1 (en) 2017-08-18 2019-02-21 Nokia Solutions And Networks Oy USE OF BASIC GRAPHICS LDPC FOR NR
US10547330B2 (en) * 2017-11-01 2020-01-28 Shanghai Langbo Communication Technology Company Limited Method and device in user equipment and base station for wireless communication
WO2019095190A1 (en) * 2017-11-16 2019-05-23 Qualcomm Incorporated Reduced overhead error detection code design for decoding a codeword
CN111385269B (zh) * 2018-12-29 2021-02-12 广州市百果园网络科技有限公司 数据传输方法和装置
US11374686B2 (en) * 2020-02-04 2022-06-28 Qualcomm Incorporated Parity check bits for non-coherent communication
CN112821987B (zh) * 2021-04-16 2021-08-31 苏州华兴源创科技股份有限公司 信道编码中的数据处理方法、计算机设备及存储介质
CN113114426A (zh) * 2021-04-21 2021-07-13 上海道生物联技术有限公司 一种两段式编码、调制发送方法及发送端
CN115412732A (zh) * 2021-05-28 2022-11-29 华为技术有限公司 数据处理方法及装置
WO2022261984A1 (zh) * 2021-06-18 2022-12-22 华为技术有限公司 通信方法和通信装置
CN114785455B (zh) * 2022-04-02 2025-03-07 广州慧睿思通科技股份有限公司 解速率匹配方法、装置、芯片、设备及存储介质
US12308963B2 (en) * 2023-07-26 2025-05-20 Qualcomm Incorporated Polar coding techniques for higher-order modulation schemes
CN120915379A (zh) * 2025-10-11 2025-11-07 南京邮电大学 一种可见光通信发送方法、接收方法及可见光通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508605B1 (ko) * 2000-04-26 2005-08-17 마츠시타 덴끼 산교 가부시키가이샤 부호화 장치, 부호화 방법, 이동국 장치 및 기지국 장치
KR101633326B1 (ko) * 2009-02-27 2016-06-24 엘지전자 주식회사 전송 방법
KR20170095294A (ko) * 2014-12-08 2017-08-22 삼성전자주식회사 전력 효율적인 디코더를 가능하게 하는 병렬 연접 ldpc 컨벌루션 코드를 위한 방법 및 장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868075B1 (en) * 1999-09-28 2005-03-15 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for compressed mode communications over a radio interface
EP1216522B1 (en) * 1999-09-30 2007-01-10 Telefonaktiebolaget LM Ericsson (publ) Transmit power control
JP2001223670A (ja) * 2000-02-09 2001-08-17 Nec Corp 拡散符号生成器及びそれを用いるｃｄｍａ通信装置並びにそれらに用いる拡散符号生成方法
US7227851B1 (en) * 2000-11-17 2007-06-05 Lucent Technologies Inc. Transport channel multiplexing system and method
KR100713331B1 (ko) * 2000-12-23 2007-05-04 삼성전자주식회사 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법
CA2371556C (en) * 2001-02-19 2005-08-23 Samsung Electronics Co., Ltd. Dpch multiplexing apparatus and method for outer loop power control in a w-cdma communication system
KR100762632B1 (ko) * 2001-10-17 2007-10-01 삼성전자주식회사 부호 분할 다중 접속 통신 시스템에서 전송 채널 다중화/역다중화 장치 및 방법
KR100594021B1 (ko) * 2003-11-13 2006-06-30 삼성전자주식회사 무선통신 시스템에서 패킷 송수신을 위한 비트 스크램블링방법 및 장치
US8238374B2 (en) * 2004-08-17 2012-08-07 Intellectual Ventures I Llc Methods and apparatus for balancing modulation in cellular communications over noisy channels
US8566676B2 (en) * 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
EP1973234A1 (en) * 2007-03-20 2008-09-24 Nokia Siemens Networks Gmbh & Co. Kg Optimised code block segmentation for turbo encoding
KR101467013B1 (ko) * 2007-04-30 2014-12-01 인터디지탈 테크날러지 코포레이션 Ｍｉｍｏ 무선 통신 시스템에서의 에러 검출 및 검사의 피드백 시그널링
US8386878B2 (en) * 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 ｃｒｃ 부착 방법
US7853857B2 (en) * 2007-09-14 2010-12-14 Motorola Mobility, Inc. Multi-layer cyclic redundancy check code in wireless communication system
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
CN101159514A (zh) * 2007-10-31 2008-04-09 中兴通讯股份有限公司 一种传输块循环冗余码的添加方法
CN101431396A (zh) * 2007-11-09 2009-05-13 松下电器产业株式会社 在拆分码字中分配填充比特的方法
WO2009096658A1 (en) * 2008-01-31 2009-08-06 Lg Electronics Inc. Method for determining transport block size and signal transmission method using the same
CN101667884A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 信道编码方法及装置、信道译码方法及装置
WO2010047111A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 無線送信装置、無線受信装置、及び符号化データ送信方法
US8560911B2 (en) * 2009-09-14 2013-10-15 Samsung Electronics Co., Ltd. System and method for structured LDPC code family
US8732565B2 (en) * 2010-06-14 2014-05-20 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing in a gigabit LDPC decoder
CN102136887A (zh) * 2011-04-18 2011-07-27 中兴通讯股份有限公司 传输块循环冗余校验方法及装置
WO2013001706A1 (ja) * 2011-06-29 2013-01-03 日本電気株式会社 無線送受信装置、通信システム及びそれらに用いるチャネルコーディング処理方法
US9160485B2 (en) * 2012-12-03 2015-10-13 Lg Electronics Inc. Method and apparatus for encoding transport block
US9008203B2 (en) * 2013-03-13 2015-04-14 Sony Corporation Transmitters, receivers and methods of transmitting and receiving
CN104868925B (zh) * 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
US9602235B2 (en) * 2014-06-27 2017-03-21 Texas Instruments Incorporated Code block segmentation and configuration for concatenated turbo and RS coding
CN105471545B (zh) * 2014-09-10 2020-07-21 中兴通讯股份有限公司 一种数据包处理方法及装置
CN105991227B (zh) * 2015-02-15 2020-03-03 中兴通讯股份有限公司 数据编码方法及装置
US10148290B2 (en) * 2015-04-06 2018-12-04 Lg Electronics Inc. Method and apparatus for encoding or decoding channel code in a wireless communication system
CN105007140B (zh) * 2015-08-18 2018-02-16 北京思朗科技有限责任公司 基于crc校验的harq处理方法及装置
JP2019149589A (ja) * 2016-07-08 2019-09-05 シャープ株式会社 基地局装置、端末装置、通信方法、および、集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508605B1 (ko) * 2000-04-26 2005-08-17 마츠시타 덴끼 산교 가부시키가이샤 부호화 장치, 부호화 방법, 이동국 장치 및 기지국 장치
KR101633326B1 (ko) * 2009-02-27 2016-06-24 엘지전자 주식회사 전송 방법
KR20170095294A (ko) * 2014-12-08 2017-08-22 삼성전자주식회사 전력 효율적인 디코더를 가능하게 하는 병렬 연접 ldpc 컨벌루션 코드를 위한 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025159451A1 (ko) * 2024-01-22 2025-07-31 삼성전자 주식회사 통신 또는 방송 시스템에서 데이터의 부호화 및 복호화 방법 및 장치

Also Published As

Publication number Publication date
CN110430010A (zh) 2019-11-08
RU2019124482A (ru) 2021-02-05
JP7026689B2 (ja) 2022-02-28
ES2916425T3 (es) 2022-07-01
EP3550749A1 (en) 2019-10-09
EP4080800A1 (en) 2022-10-26
EP3550749B1 (en) 2022-04-20
US10659195B2 (en) 2020-05-19
BR112019013900B1 (pt) 2022-08-23
CN108282246B (zh) 2023-09-01
EP4080800B1 (en) 2025-03-12
EP4080800C0 (en) 2025-03-12
JP2020504529A (ja) 2020-02-06
RU2750510C2 (ru) 2021-06-30
US11438099B2 (en) 2022-09-06
US20190173499A1 (en) 2019-06-06
KR102277337B1 (ko) 2021-07-13
RU2019124482A3 (ko) 2021-02-10
BR112019013900A2 (pt) 2020-02-04
EP3550749A4 (en) 2019-12-18
CN108282246A (zh) 2018-07-13
US20200220657A1 (en) 2020-07-09
WO2018127152A1 (zh) 2018-07-12
CN110430010B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
KR102277337B1 (ko) 정보 처리 방법, 장치, 및 통신 시스템
US20250183914A1 (en) Apparatus and method for channel coding in communication system
EP4064573B1 (en) Decoding of quasi-cyclic ldpc codes for a 5g mobile communications system
US11742987B2 (en) Method and apparatus for processing information, communications device, and communications system
JP5320584B2 (ja) 多重層巡回冗長検査コードを使用する無線通信装置
CN108173621B (zh) 数据传输的方法、发送设备、接收设备和通信系统
CN115173999B (zh) 用于处理控制信息的系统和方法
EP3624350A1 (en) Information processing method and communication device
EP4250571A2 (en) Information processing method and communication apparatus
WO2018103638A1 (zh) 数据传输的方法、发送设备、接收设备和通信系统

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20190802

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190802

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200324

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20201020

Patent event code: PE09021S02D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210413

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210708

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210708

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 5

End annual number: 5