[go: up one dir, main page]

KR20190040328A - 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 Download PDF

Info

Publication number
KR20190040328A
KR20190040328A KR1020197008751A KR20197008751A KR20190040328A KR 20190040328 A KR20190040328 A KR 20190040328A KR 1020197008751 A KR1020197008751 A KR 1020197008751A KR 20197008751 A KR20197008751 A KR 20197008751A KR 20190040328 A KR20190040328 A KR 20190040328A
Authority
KR
South Korea
Prior art keywords
silicon wafer
notch
wafer
polishing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020197008751A
Other languages
English (en)
Other versions
KR102165589B1 (ko
Inventor
마사시 니시무라
히로노리 타나카
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20190040328A publication Critical patent/KR20190040328A/ko
Application granted granted Critical
Publication of KR102165589B1 publication Critical patent/KR102165589B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H10P52/00—
    • H10P90/123—
    • H10P90/128—
    • H10P90/129—
    • H10P95/90—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

디바이스 형성 공정의 열처리에 있어서, 노치부로부터 슬립이 발생하는 것을 억제할 수 있는 실리콘 웨이퍼의 모따기 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼를 제공한다. 노치를 갖는 실리콘 웨이퍼를 연마하는 방법에 있어서, 실리콘 웨이퍼의 적어도 일측의 주면측에 있어서, 경면 모따기 연마 처리에 의해, 노치를 오버폴리싱하는 것을 특징으로 한다.

Description

실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
본 발명은, 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼에 관한 것으로서, 특히, 디바이스 형성 공정의 열처리 시에, 실리콘 웨이퍼 외주부에 형성된 노치부로부터 슬립(slip)이 발생하는 것을 억제할 수 있는 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼에 관한 것이다.
반도체 디바이스의 기판이 되는 실리콘 웨이퍼는, 이하와 같이 얻어진다. 먼저, 웨이퍼 제조 공정에 있어서, 초크랄스키(CZochralski, CZ)법 등에 의해 육성된 단결정 실리콘 잉곳의 외주부에 대하여 연삭 처리를 실시하여 잉곳의 직경을 규정값으로 조정한 후, 슬라이싱하여 다수의 실리콘 웨이퍼로 만든다. 계속해서, 얻어진 실리콘 웨이퍼에 대하여 모따기 처리, 평탄화(래핑) 처리, 양면 연마 처리, 마무리 연마 처리 등을 실시한 후, 최종 세정하여, 각종 품질 검사를 행하여 이상이 확인되지 않으면 제품으로서 완성하고 출하한다.
출하된 실리콘 웨이퍼 위에는 다양한 반도체 디바이스가 만들어진다. 이 디바이스 형성 공정에서는, 실리콘 웨이퍼에 복수 회의 열처리가 실시되는데, 최근, 이러한 열처리로서 급속 승강온 처리가 많이 사용되고 있다. 그 결과, 실리콘 웨이퍼 표리면의 온도차 등에 기인하여 웨이퍼에 부하되는 응력이 증대되고 있다. 따라서, 실리콘 웨이퍼 속(中)에 석출된 산소 석출물이나, 디바이스 형성 공정의 이송 시에 형성되는 이송 흠집(상처), 및 열처리 시에 실리콘 웨이퍼를 지지하는 웨이퍼 서포트와의 접촉에 의해 웨이퍼 외주부 이면(裏面)에 형성되는 접촉 흠집 등으로부터 전위(轉位)가 형성되면, 형성된 전위가 응력에 의해 전파됨으로써 발생하는 슬립이 문제가 되는 사례가 증가하고 있다.
슬립이 발생하면, 국소적인 변형의 원인이 되고, 디바이스 형성 공정에 있어서, 실리콘 웨이퍼 위에 디바이스 패턴을 전사하는 포토리소그래피 공정에서 오버레이(중첩） 에러를 일으켜, 디바이스의 수율을 저하시킬 수 있다. 그 때문에, 급속 승강온 열처리에 제공하여도, 슬립이 발생하지 않도록 하는 것이 매우 중요하다.
이러한 배경 하, 특허 문헌 1에는, Grown-in 결함이 존재하지 않는 결정에, 소정의 열처리에 의해 실리콘 웨이퍼 내부의 석출물의 밀도와 사이즈를 제어함으로써, 디바이스 형성 공정에 있어서, 급속 승강온 열처리에 제공한 경우에 있어서도, 산소 석출물이나 이송 흠집, 접촉 흠집으로부터의 슬립의 신전(伸展)을 방지하는 방법에 대해 기재되어 있다.
그런데, 실리콘 웨이퍼의 외주부에는, 특정 결정 방향을 나타내는 노치가 형성되는 경우가 많다. 예를 들면, 결정면이 (100)면인 실리콘 웨이퍼에는, <110> 방향 등을 나타내는 노치가 형성된다. 이 노치는, 전술한 웨이퍼 제조 공정에 있어서, 육성한 단결정 실리콘 잉곳의 직경을 조정한 후, 예를 들면 숫돌을 잉곳의 축방향으로 이동시킴으로써 형성된다(예를 들면, 특허 문헌 2 참조).
특허 문헌 1 : 일본 특허 공개 2010-228931호 공보 특허 문헌 2 : 일본 특허 공개 2005-219506호 공보
전술한 바와 같이 형성된 노치 및 그 근방의 영역(이하, "노치부"라고 함)에는, 그 형상의 특수성 때문에 열처리 시에 열 응력이 집중되기 쉽다. 또한, 노치의 가공 시에 노치 끝면에 형성된 데미지는 그 후의 모따기 처리에 의해 제거하기가 어려워 남기가 쉽다. 그 때문에, 디바이스 형성 공정의 열처리 시에, 노치부로부터 슬립이 발생하기 쉽다.
또한, 특허 문헌 1에는, 실리콘 웨이퍼 속의 석출물의 밀도와 사이즈의 제어에 의해, 웨이퍼 이면 외주부의 이송 흠집이나 접촉 흠집으로부터의 슬립 발생을 방지할 수 있다고 되어 있으나, 본 발명자의 검토 결과, 디바이스 형성 공정의 열처리 시에, 노치부의 이송 흠집이나 접촉 흠집으로부터 슬립이 발생하는 것이 밝혀졌다.
이와 같이, 디바이스 형성 공정의 열처리 시에, 노치 끝면의 가공 데미지(damage)나, 노치부의 흠집으로부터 슬립이 발생하기 쉬움에도 불구하고, 이러한 슬립 발생을 억제하는 방법은 아직까지 확립되지 않았다.
따라서, 본 발명의 목적은, 디바이스 형성 공정의 열처리 시에, 실리콘 웨이퍼 외주부에 형성된 노치부로부터의 슬립 발생을 억제할 수 있는 실리콘 웨이퍼의 모따기 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼를 제공하는 것에 있다.
상기 과제를 해결하는 본 발명의 요지 구성은 이하와 같다.
(1) 노치를 갖는 실리콘 웨이퍼를 모따기 연마하는 방법에 있어서, 상기 실리콘 웨이퍼의 적어도 일측의 주면(主面) 측에 있어서, 경면(鏡面) 모따기 연마 처리에 의해, 상기 노치를 오버폴리싱(overpolishing)하는 것을 특징으로 하는 실리콘 웨이퍼의 모따기 연마 방법.
(2) 상기 (1)에 있어서, 상기 오버폴리싱은, 상기 노치의 깊이를 D[mm]라고 하였을 때, 상기 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 1.7×D[mm] 이상이 되도록 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
(3) 상기 (2)에 있어서,
상기 오버폴리싱은, 상기 거리가 1.95×D[mm] 이상이 되도록 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
(4) 상기 (1) 내지 (3) 중 어느 하나에 있어서,
상기 오버폴리싱은, 상기 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 3.0 mm 이하가 되도록 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
(5) 상기 (1) 내지 (4) 중 어느 하나에 있어서,
상기 실리콘 웨이퍼의 외주부의 산소 농도가 10.1×1017 atoms/cm3(ASTM F121-1979) 이상인, 실리콘 웨이퍼의 모따기 연마 방법.
(6) 상기 (1) 내지 (5) 중 어느 하나에 있어서,
노치 끝면의 가공 데미지를 현재화(顯在化)시킴에 의하여 모두 제거하는 실리콘 웨이퍼의 모따기 연마 방법.
(7) 상기 (6)에 있어서,
상기 가공 데미지의 현재화는, 상기 실리콘 웨이퍼를 900℃ 이상 1150℃ 이하의 제1 온도에서 제1 열처리를 실시하고, 이어서 1100℃ 이상 1200℃ 이하의 제2 온도에서 제2 열처리를 실시한 후, 에칭 레이트가 1.3 μm/분 이하인 선택 에칭 처리를 실시함으로써 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
(8) 상기 (7)에 있어서,
상기 선택 에칭 처리는 라이트 에칭법에 의해 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
(9) 소정의 방법에 의해 실리콘 잉곳을 육성하고, 육성한 실리콘 잉곳을 슬라이싱하여 실리콘 웨이퍼를 얻은 후, 얻어진 실리콘 웨이퍼에 대하여, 상기 (1) 내지 (8)에 기재된 실리콘 웨이퍼의 모따기 연마 방법에 의해 경면 모따기 연마 처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
(10) 상기 (9)에 있어서,
상기 소정의 방법은 초크랄스키법인, 실리콘 웨이퍼 제조 방법.
(11) 노치를 갖는 실리콘 웨이퍼에 있어서,
상기 실리콘 웨이퍼의 적어도 일측의 주면측에 있어서, 상기 노치의 깊이를 D[mm]라고 하였을 때, 상기 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 1.7×D[mm] 이상인 것을 특징으로 하는 실리콘 웨이퍼.
(12) 상기 (11)에 있어서,
상기 거리가 1.95×D[mm] 이상인, 실리콘 웨이퍼.
(13) 상기 (11) 또는 (12)에 있어서,
상기 거리가 3.0 mm 이하인, 실리콘 웨이퍼.
(14) 상기 (11) 내지 (13) 중 어느 하나에 있어서,
외주부의 산소 농도가 10.1×1017 atoms/cm3(ASTM F121-1979) 이상인, 실리콘 웨이퍼.
(15) 상기 (11) 내지 (14) 중 어느 하나에 있어서,
상기 노치에 있어서의 가공 데미지가 제로인, 실리콘 웨이퍼.
본 발명에 따르면, 디바이스 형성 공정의 열처리 시에, 노치부로부터 슬립이 발생하는 것을 억제할 수 있다.
도 1은 노치의 경면 모따기 연마 처리를 설명하는 모식도이다.
도 2는 노치의 연마 영역을 설명하는 모식도이다.
(실리콘 웨이퍼의 모따기 연마 방법)
이하, 도면을 참조하여, 본 발명의 실시 형태에 대하여 설명하기로 한다. 본 발명에 따른 실리콘 웨이퍼의 모따기 연마 방법은, 노치를 갖는 실리콘 웨이퍼를 모따기 연마하는 방법이다. 여기서, 실리콘 웨이퍼의 적어도 일측의 주면측에 있어서, 경면 모따기 연마 처리에 의해, 상기 노치를 오버폴리싱하는 것을 특징으로 한다.
전술한 바와 같이, 노치부에는, 그 형상의 특수성 때문에, 디바이스 형성 공정의 열처리 시에 열 응력이 집중되어 슬립이 발생하기 쉽다. 그리고, 슬립 발생의 원인 중, 노치 끝면에 형성된 가공 데미지를 완전히 제거하는 것은, 제거되었는지 여부의 판정을 할 수 없기 때문에 어렵다.
한편, 일반적으로, 디바이스 형성 공정에 있어서는, 웨이퍼 이면의 외주부를 홀딩(保持)하여 이송이나 지지를 행한다. 그 때문에, 웨이퍼 이면 외주부에 형성되는 이송 흠집이나 접촉 흠집을 전혀 형성하지 않도록 하는 것은 어렵다. 그러나, 본 발명자의 검토 결과, 웨이퍼 이면 외주부의 이송 흠집이나 접촉 흠집 중, 슬립 발생의 기점이 되고 있는 것은 어디까지나 노치부에 존재하는 흠집뿐으로서, 노치부 이외의 영역에 존재하는 이송 흠집이나 접촉 흠집으로부터 슬립은 발생하지 않는 것이 밝혀졌다.
따라서 본 발명자는, 이러한 노치부의 이송 흠집이나 접촉 흠집을 기점으로 하는 슬립 발생을 억제하는 방법에 대하여 검토하였다.
전술한 바와 같이, 형상의 특수성 때문에, 노치부에는 열처리 시에 열 응력(應力)이 집중되기 쉽다. 따라서, 이 열처리에 의해 생긴 열 응력이 슬립 발생의 커다란 요인 중 하나이다. 그러나, 이 요인에 대해서는, 노치의 형상이 규격으로 결정되어 있는 한 해결은 어렵다.
따라서, 본 발명자는, 실리콘 웨이퍼 이면 외주부와 웨이퍼 서포트와의 접촉부에 발생하는 접촉압(接觸壓)에 주목하였다. 즉, 디바이스 형성 공정의 열처리 시에 있어서는, 실리콘 웨이퍼는 웨이퍼 서포트에 의해 그 외주부가 지지되어 있고, 실리콘 웨이퍼 이면 외주부와 웨이퍼 서포트와의 접촉부에는, 실리콘 웨이퍼의 자중에 기인하는 접촉압이 발생한다.
웨이퍼 서포트에 의해 지지되는 웨이퍼 외주부의 영역은, 현 상태에서는, 웨이퍼 외주 끝부터 중심 쪽으로 2 mm 정도까지의 영역인데, 앞으로는, 지지 영역은 현재보다 좁아질 것이 예상된다. 또한, 실리콘 웨이퍼의 대구경화가 진행되면, 웨이퍼의 자중도 늘어나게 된다. 그 결과, 앞으로는 상기 접촉압은 현재보다 증가하고, 슬립이 보다 발생하기 쉬워질 것이 예상된다.
따라서 본 발명자는, 상기 접촉압을 노치부로 저감시키면, 열 응력의 집중이 있었다고 해도, 이송 흠집이나 접촉 흠집을 기점으로 하는 슬립 발생을 억제할 수 있지 않을까 생각했다. 그리고, 상기 접촉압을 저감시키려면, 실리콘 웨이퍼의 적어도 일측의 주면측, 즉, 적어도 웨이퍼 서포트와 접촉하는 실리콘 웨이퍼의 이면측에 있어서, 경면 모따기 연마 처리에 의해, 노치를 오버폴리싱하는 것이 매우 유효하다는 것을 발견한 것이다.
일반적으로, "오버폴리싱"이란, 웨이퍼 외주부의 모따기 처리 시에, 통상보다 더 웨이퍼 면내 방향 내측까지 연마되는 것을 의미하고 있다. 통상은, 웨이퍼의 유효 면적을 보다 크게 하여, 보다 많이 디바이스를 제조할 수 있도록 모따기 폭을 작게, 즉, 오버폴리싱을 억제 혹은 방지하도록 모따기 연마 처리가 행해진다. 그러나, 본 발명에 있어서는, 노치부의 이송 흠집이나 접촉 흠집으로부터 슬립이 발생하는 것을 억제하기 위하여, 경면 모따기 연마 처리에 의해, 의도적으로 노치를 오버폴리싱한다.
이 노치의 오버폴리싱에 의해, 적어도 일측의 주면인 영역의 평탄면에 테이퍼 가공 처리가 실시되기 때문에, 웨이퍼 이면 외주부와 웨이퍼 서포트가 접촉하는 면적이 저감되어 노치부의 접촉압이 저감된다. 따라서, 후술하는 실시예에 나타낸 바와 같이, 노치부의 이송 흠집이나 접촉 흠집에 인가되는 응력이 저감된다. 또한, 이송 흠집이나 접촉 흠집 자체도 저감되기 때문에, 슬립의 발생을 억제할 수 있다.
도 1은, 노치의 경면 모따기 연마 처리를 설명하는 모식도이다. 노치(N)에 대한 경면 모따기 연마 처리는, 테이블(T) 위에 실리콘 웨이퍼(W)를 올려놓고, 연마 패드(P)를 연직 방향에 대하여 소정의 경사 각도로 노치(N)에 대고, 연마 패드(P)를 회전시킴으로써 행할 수 있다.
노치(N)의 오버폴리싱은, 노치(N)를 경면 모따기 연마 처리할 때, 연마 패드(P)의 연직 방향으로부터의 경사 각도나, 연마 패드(P)의 경도, 연마 시간, 슬러리의 종류 등의 연마 조건을 적절하게 설정함으로써 행할 수 있다.
상기 오버폴리싱은, 노치의 깊이를 D[mm]라 하였을 때, 실리콘 웨이퍼(W)의 외주 끝부터 노치(N)의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 1.7×D[mm] 이상이 되도록 행하는 것이 바람직하다. 이에 따라, 후술하는 실시예에 나타낸 바와 같이, 웨이퍼 이면 외주부와 웨이퍼 서포트 사이의 접촉압이 저감됨으로써 노치부의 이송 흠집이나 접촉 흠집에 인가되는 응력이 저감되어, 노치부의 이송 흠집이나 접촉 흠집으로부터의 슬립 발생을 억제할 수 있다.
특히, 후술하는 실시예에 나타낸 바와 같이, 실리콘 웨이퍼 외주부의 산소 농도가 높은(예를 들면, 10.1×1017 atoms/cm3 이상) 경우에는, 노치부의 이송 흠집이나 접촉 흠집으로부터 슬립이 발생하는 것을 완전히 방지할 수 있다.
노치의 깊이(D)는, SEMI 규격에 의해 규정되어 있다. 예를 들면, 직경 300 mm의 웨이퍼에 대해서는, 1.00 mm+0.25 mm-0.00 mm이다. 즉, 직경이 300 mm인 웨이퍼의 경우에는, 노치의 깊이(D)는 1.00 mm 이상 1.25 mm 이하로 할 것이 규정되어 있다. 따라서, 노치의 깊이(D)가 1.00 mm인 경우에는, 실리콘 웨이퍼(W)의 외주 끝부터 노치(N)의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리를 1.7 mm 이상으로 함으로써, 상기한 효과를 이룰 수 있다. 마찬가지로, 노치의 깊이(D)가 1.25 mm인 경우에는, 상기 거리를 1.95 mm 이상으로 함으로써, 상기한 효과를 이룰 수 있다.
단, 본 발명에 있어서, "실리콘 웨이퍼의 외주 끝부터 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리"란, 도 2(a)에 도시한 바와 같이, 노치(N)의 웨이퍼 지름 방향 내측 끝(T)에 있어서의, 실리콘 웨이퍼의 외주 끝(E)과 노치(N)의 오버폴리싱 영역의 웨이퍼 지름 방향 내측 끝(I)까지의 거리(L)를 의미하고 있다. 여기서, "실리콘 웨이퍼(W)의 외주 끝(E)"은, 노치(N) 이외의 영역의 외주 끝(E')을 노치(N)에 외삽한 위치를 의미하고 있다.
그리고, 상기 거리(L)는, 도 2(b)에 도시한 바와 같이, 상기 노치(N)의 웨이퍼 지름 방향 내측 끝(I)에 있어서의, 노치의 깊이(D)와, 노치(N)의 웨이퍼 지름 방향 내측 끝(T)에 있어서의 모따기 폭(M)과, 오버폴리싱 폭(W)의 합과 같다.
또한, 상기 오버폴리싱은, 상기 거리(L)가 1.95×D[mm] 이상이 되도록 행하는 것이 보다 바람직하다. 이에 따라, 후술하는 실시예에 나타낸 바와 같이, 웨이퍼 이면 외주부와 웨이퍼 서포트 사이의 접촉압이 더 저감됨으로써, 노치부의 이송 흠집이나 접촉 흠집으로의 응력이 보다 저감되고, 이에 더하여 이송 흠집이나 접촉 흠집 자체도 저감될 수 있기 때문에, 노치부의 이송 흠집이나 접촉 흠집으로부터의 슬립 발생을 더 억제할 수 있다. 또한, 실리콘 웨이퍼 외주부의 산소 농도가 낮은(예를 들면, 9.8×1017 atoms/cm3 미만) 경우라도, 디바이스 형성 공정에 있어서, 웨이퍼 이면 외주부에 형성된 접촉 흠집으로부터의 슬립의 발생을 완전히 방지할 수 있다.
한편, 상기 거리(L)의 상한에 대해서는, 슬립을 억제하는 점에서는 특별히 한정되지 않으나, 가공의 곤란성이라는 점에서, 3.0 mm 이하로 하는 것이 바람직하다.
단, 본 발명자의 검토에 따르면, 노치로부터 웨이퍼 지름 방향 내측으로 충분히 떨어진 위치에 존재하는 흠집으로부터는 슬립은 발생하지 않는다. 구체적으로는, 본 발명자는, 노치부의 흠집 중, 외주 끝으로부터 8 mm의 위치에 존재하는 흠집으로부터는 슬립이 발생하지 않는 것을 확인한 바 있다.
또한, 실리콘 웨이퍼의 외주부의 산소 농도가 9.8×1017 atoms/cm3(ASTM F121-1979) 이상인 것이 바람직하다. 실리콘 웨이퍼 속의 산소는, 전위를 피닝(pinning)하여 슬립의 발생을 억제하는 효과를 갖는다. 이러한 산소에 의한 피닝 효과를 충분히 얻기 위하여, 실리콘 웨이퍼의 외주부의 산소 농도는 9.8×1017 atoms/cm3(ASTM F121-1979) 이상인 것이 바람직하다. 보다 바람직하게는, 외주부의 산소 농도는 10.1×1017 atoms/cm3(ASTM F121-1979) 이상이다. 덧붙여, 본 발명에 있어서, "실리콘 웨이퍼의 외주부"란, 웨이퍼 외주 끝부터 웨이퍼 중심 방향 10 mm까지의 환형의 영역을 의미하고 있다.
나아가, 노치 끝면에 형성된 가공 데미지를 현재화시켜, 저감시키는 것이 바람직하다. 전술한 바와 같이, 디바이스 형성 공정의 열처리에 있어서, 노치를 형성할 때 형성된 노치 끝면의 가공 데미지를 기점으로 하여 슬립이 발생하는 경우가 있다. 그리고, 이 노치 끝면의 가공 데미지는, 흠집과는 달리 현재화시키지 않는 한 관찰할 수 없기 때문에, 제거하기는 어렵다. 본 발명자는, 이들을 현재화시킬 수 있는 방법을 검토하였다.
그 결과, 본 발명자는, 본 발명자의 선 출원인 일본 특허 출원 2015-223807호 명세서에 기재되어 있는 바와 같이, 실리콘 웨이퍼에 대하여, 비교적 저온인 900℃ 이상 1150℃ 이하의 제1 온도에서 행하는 제1 열처리 이후에, 제1 온도보다 고온인 900℃ 이상 1150℃ 이하의 제2 온도에서 행하는 제2 열처리를 실시하고, 그 후, 에칭 레이트가 1.3 μm 이하인 선택 에칭 처리를 실시함으로써, 노치 끝면의 가공 데미지를 산화 유기 적층 결함 산소 유기 결함(Oxidation induced Stacking Fault, OSF)으로서 현재화시킬 수 있음을 발견하였다. 이하, 가공 데미지를 OSF로서 현재화하는 방법을 설명한다.
상기 제1 열처리는, 적절한 열처리 로를 사용하여 행할 수 있는데, 상기 실리콘 웨이퍼를 열처리 로에 투입할 때의 온도는, 650℃ 이상 800℃ 이하로 하는 것이 바람직하다. 또한, 제1 온도까지의 승온 속도는, 3℃/초 이상 6℃/초 이하로 하는 것이 바람직하다.
제1 열처리를 실시하는 시간은, 30분 이상 300분 이하로 하는 것이 바람직하다. 여기서, 30분 이상으로 함으로써, 가공 데미지 부근에 실리콘 웨이퍼 속의 산소를 응집시켜 OSF 핵을 형성할 수 있다. 한편, 300분을 초과하면, OSF 핵 형성 효과는 포화되어 바뀌지 않는다.
또한, 제1 열처리를 행하는 분위기는, 특별히 한정되지 않으나, 가공 데미지 부근에 실리콘 웨이퍼 속의 산소를 응집시키는 점에서, 제1 열처리는 건조 산소 가스 분위기 하에서 행하는 것이 바람직하다.
다음, 제1 열처리를 실시한 평가 대상 실리콘 웨이퍼에 대하여, 1100℃ 이상 1200℃ 이하의 제2 온도에서 제2 열처리를 실시한다. 여기서, 제2 온도를 1100℃ 미만인 경우에는, OSF의 형성가 반드시 충분하지 않기 때문이다. 한편, 1200℃를 초과하면, 격자간 실리콘의 확산이 빨라지고, 그 결과, OSF의 형성이 어려워지기 때문이다.
제2 열처리를 실시하는 시간은, 30분 이상 200분 이하로 하는 것이 바람직하다. 여기서, 30분 이상으로 함으로써, 제1 열처리에 의해 형성된 OSF 핵을 기점으로 하여 OSF를 형성할 수 있다. 한편, 200분을 초과하여도, OSF 형성 효과는 포화되어 바뀌지 않는다.
또한, 제2 열처리를 행하는 분위기는, 특별히 한정되지 않으나, OSF를 효율적으로 형성하는 점에서, 수증기를 포함하는 습식(wet) 산소 가스 분위기 하에서 행하는 것이 바람직하다.
계속해서, 상기 제2 열처리를 거친 평가 대상 실리콘 웨이퍼에 대하여, 1.3 μm/분 이하의 에칭 레이트의 선택 에칭 처리를 실시한다. 이에 따라, 노치 끝면 위의 가공 데미지를 OSF로서 현재화시킬 수 있다. 또한, 에칭 레이트가 과도하게 느리면, OSF로서 현재화시키는데 시간이 과도하게 소요되어 실용적이지 않기 때문에, 에칭 레이트는 0.05 μm/분 이상이 바람직하다.
상기 1.3 μm/분 이하의 에칭 레이트는, 예를 들면, 에칭액의 조제에 의해 행할 수 있다. 구체적으로는, Si의 선택 에칭은 Si의 산화와 Si 산화물의 제거로 진행한다. 이 Si 산화물 제거에 의해 에칭은 진행되어 가기 때문에, 산화를 위한 약품과 산화막 제거를 위한 약품의 비율, 및 산화와 산화물 제거를 동시에 억제하기 위한 완충제의 첨가량을 조정함으로써, 에칭 레이트를 1.3 μm/분 이하로 할 수 있다. 산화를 위한 약품으로는 예를 들면 질산이나 크롬산, 산화막 제거를 위한 약품으로는 예를 들면 불화 수소산(Hydrofluoric Acid), 완충제로는 예를 들면 물이나 아세트산을 들 수 있다.
상기 에칭 레이트가 1.3 μm/분 이하인 선택 에칭 처리를 행하는 기존의 방법으로는, 라이트 에칭법이나, 불산과 질산의 혼합액에 의한 대시 에칭법, 등이 존재한다. 그 중에서도 특히, 면 거칠어짐 등에 의한, OSF의 관찰 용이함의 점에서, 라이트 에칭법이 바람직하다. 덧붙여, 라이트 에칭법의 에칭 레이트는 1.0 μm/분이다.
에칭 처리를 실시하는 시간은, 1초 이상 180초 이하로 하는 것이 바람직하다. 여기서, 1초 이상으로 함으로써, 제1 열처리에 의해 형성된 OSF 핵을 기점으로 하여 OSF를 형성할 수 있다. 한편, 180초를 초과하면, 면 거칠어짐이 발생하고, 그 외란의 영향으로, OSF의 관찰이 어려워진다. 보다 바람직하게는, 5초 이상 30초 이하이다.
이상의 처리에 의해, 실리콘 웨이퍼의 노치 끝면 위에 존재하는 가공 데미지를 OSF로서 현재화시킬 수 있기 때문에, 예를 들면 광학 현미경에 의해, 노치 끝면을 관찰함으로써, 가공 데미지를 OSF로서 검출할 수 있다.
후술하는 실시예에 나타낸 바와 같이, 노치 끝면의 가공 데미지를 전술한 방법에 의해 현재화할 수 있다면, 경면 모따기 연마 처리를 실시할 때의 연마 패드나 슬러리를 적절하게 선택함으로써, 상기 가공 데미지를 저감시킬 수 있다는 것을 알 수 있었다. 나아가, 연마 패드와 슬러리와의 조합에 의해서는, 가공 데미지를 완전히 제거할 수 있다는 것도 알 수 있었다.
이와 같이 하여 노치 끝면의 가공 데미지를 현재화시켜 저감시킴으로써, 가공 데미지를 기점으로 하는 슬립을 억제할 수 있다. 나아가, 가공 데미지를 모두 없앰으로써, 노치 끝면의 가공 데미지로부터의 슬립 발생을 방지할 수 있다.
상기 노치 끝면의 가공 데미지의 저감은, 노치를 오버폴리싱하는 경면 모따기 연마 처리와 동일한 공정으로 행할 수도, 오버폴리싱과 다른 공정으로 행할 수도 있다.
단, 오버폴리싱에 의한 작용 효과는, 웨이퍼 이면 외주부와 웨이퍼 서포트 사이의 접촉압과, 웨이퍼 이면에 생기는 이송 흠집이나 접촉 흠집에 관한 것이기 때문에, 상기 오버폴리싱은 웨이퍼의 이면측에 대해서만 행할 수도 있다.
이상으로부터, 본 발명에 따른 실리콘 웨이퍼의 모따기 연마 방법에 의해, 디바이스 형성 공정의 열처리 시에 노치부로부터 슬립이 발생하는 것을 억제할 수 있다.
(실리콘 웨이퍼 제조 방법)
다음, 본 발명에 따른 실리콘 웨이퍼 제조 방법에 대하여 설명한다. 본 발명에 따른 실리콘 웨이퍼 제조 방법은, 소정의 방법에 의해 실리콘 잉곳을 육성하고, 육성한 실리콘 잉곳을 슬라이싱하여 실리콘 웨이퍼를 얻은 후, 얻어진 실리콘 웨이퍼에 대하여, 상기한 본 발명에 따른 실리콘 웨이퍼의 모따기 연마 방법에 의해 노치의 경면 모따기 연마 처리를 실시하는 것을 특징으로 하고 있다. 따라서, 상기 노치부의 경면 모따기 연마 처리 이외의 공정에 대해서는 일절 한정되지 않는다. 이하, 본 발명의 실리콘 웨이퍼 제조 방법의 일례를 나타내었다.
먼저, CZ법에 의해, 석영 도가니에 투입된 다결정 실리콘을 1400℃ 정도로 융용하고, 이어서 종결정을 액면에 담가 회전시키면서 인상함으로써, 예를 들면, 결정면이 (100)면인 단결정 실리콘 잉곳을 제조한다. 여기서, 원하는 저항률을 얻기 위하여, 예를 들면 붕소나 인 등을 도핑한다. 또한, 잉곳의 제조 시에 자기장을 인가하는 자기장 인가 초크랄스키(Magnetic field CZochralski, MCZ)법을 이용함으로써, 실리콘 잉곳 속의 산소 농도를 제어할 수 있다.
이어서, 얻어진 단결정 실리콘 잉곳의 외주부에 연삭 처리를 실시하여 직경을 균일하게 한 후, 잉곳의 외주면에 적절한 형상을 갖는 숫돌을 바짝 대고, 잉곳의 축방향의 이동을 반복함으로써, 예를 들면 <110> 방향을 나타내는 노치를 형성한다.
계속해서, 와이어 소(wire saw)나 내주날 절단기를 사용하여, 노치가 형성된 단결정 실리콘 블록에 대하여, 예를 들면 1 mm 정도의 두께로 슬라이싱하여 실리콘 웨이퍼를 얻는다.
그 후, 얻어진 실리콘 웨이퍼의 외주부에 대하여 1차 모따기 처리를 실시한다. 이 1차 모따기 처리는, 트루잉(truing)에 의해 모따기 형상에 대응하는 형상의 홈이 미리 외주부에 형성된 정밀 연삭(精硏) 숫돌을 사용한 연마나, 컨투어링(contouring) 가공 등에 의해 행할 수 있다. 구체적으로는, 먼저, 예를 들면 #600 정도의 메탈 본딩된(metal-bonded) 원기둥 숫돌을 실리콘 웨이퍼의 외주부에 바짝 대고, 소정의 형상으로 거칠게 모따기하는 1차 모따기 처리를 실시한다. 이에 따라, 실리콘 웨이퍼의 외주부는, 원하는 라운드진 형상으로 가공된다.
마찬가지로, 노치에 대해서도 1차 모따기 처리를 실시한다. 그 때에는, 실리콘 웨이퍼 외주부 전체에 대하여 행한 숫돌보다 작은 직경(웨이퍼와 미끄러져 접촉(摺接)하는 곳의 직경이, 예를 들면 1 mm)의, 예를 들면 #600의 메탈 본딩된 것을 사용할 수 있다. 구체적으로는, 숫돌을 회전시키면서 노치에 바짝 대고, 숫돌을 노치의 윤곽을 따라 이동시킴으로써, 모따기 처리를 행할 수 있다.
그 후, 실리콘 웨이퍼의 주면에 대하여 1차 평탄화 처리(래핑 처리)를 실시한다. 이 1차 평탄화 처리에서는, 실리콘 웨이퍼를 서로 평행한 한 쌍의 래핑 정반 사이에 배치하고, 래핑 정반 사이에, 예를 들면 알루미나 연마입자(砥粒)와 분산제와 물의 혼합물로 이루어지는 래핑액을 공급하면서, 소정의 가압 하에서 회전 및 슬라이딩(摺動) 이동시킨다. 이에 따라, 실리콘 웨이퍼의 표리면을 기계적으로 래핑하여, 웨이퍼의 평행도를 높인다. 그 때, 실리콘 웨이퍼의 래핑량은, 웨이퍼 표리 양면을 합하여 40~100 μm 정도이다.
이어서, 정밀 연삭 숫돌을 사용한 원반형의 숫돌을 사용한 연마나, 컨투어링 가공 등에 의해, 1차 평탄화 처리가 실시된 실리콘 웨이퍼의 외주부에 대하여 2차 모따기 처리를 실시한다. 이 2차 모따기 처리는, 1차 모따기 처리보다 가는, 예를 들면 #2000의 메탈 본딩된 모따기용 숫돌을 사용하여 행한다.
마찬가지로, 노치에 대해서도 2차 모따기 처리를 실시한다. 그 때에는, 실리콘 웨이퍼 외주부 전체에 대하여 행한 숫돌보다 작은 직경(웨이퍼와 미끄러져 접촉하는 곳의 직경이, 예를 들면 1 mm)인, 예를 들면 #2000의 메탈 본딩된 것을 사용할 수 있다. 구체적으로는, 숫돌을 회전시키면서 노치에 바짝 대고, 숫돌을 노치의 윤곽을 따라 이동시킴으로써 행한다.
그 후, 2차 모따기 처리가 실시된 실리콘 웨이퍼에 대하여, 에칭 처리를 실시한다. 구체적으로는, 불산, 질산, 아세트산, 인산 중 적어도 하나로 이루어지는 수용액을 사용한 산 에칭, 혹은 수산화 칼륨 수용액이나 수산화 나트륨 수용액 등을 사용한 알칼리 에칭 혹은 상기 산 에칭과 알칼리 에칭의 병용에 의해, 이전 공정까지의 처리에 의해 생긴 웨이퍼의 왜곡을 제거한다.
계속해서, 에칭 처리가 실시된 실리콘 웨이퍼에 대하여, 평면 연삭 처리를 실시하여, 웨이퍼의 평탄성을 높인다. 이 평면 연삭 처리는, 평면 연삭 장치를 사용하여 행할 수 있다. 이 평면 연삭 처리의 숫돌로는, 예를 들면 다이아몬드 연마입자의 분포 중심 입자 직경이 0.7 μm인 #8000의 비트리파이드(vitrified) 연삭 숫돌을 사용할 수 있다.
그 후, 양면 연마 처리 장치를 사용하여, 평면 연삭 처리가 실시된 실리콘 웨이퍼에 대하여 양면 연마 처리를 실시한다. 이 양면 연마 처리는, 캐리어 플레이트의 구멍부에 실리콘 웨이퍼를 끼워넣은 후, 캐리어 플레이트를 연마포를 접착한 상부 정반 및 하부 정반으로 사이에 끼우고, 상하부 정반과 웨이퍼 사이에, 예를 들면 콜로이달 실리카 등의 슬러리를 흘려넣고, 상하부 정반 및 캐리어를 서로 반대 방향으로 회전시켜 행한다. 이에 따라, 웨이퍼 표면의 요철을 저감시켜 평탄도가 높은 웨이퍼를 얻을 수 있다.
계속해서, 실리콘 웨이퍼의 외주부에 대하여 경면 모따기 연마 처리를 실시한다. 이 경면 모따기 연마 처리는, 예를 들면 원통 형상의 우레탄 버프를 모터 회전시키는 경면 모따기 연마 장치를 사용하여 행할 수 있다. 경면 모따기 연마 처리는, 모터에 의해 우레탄 버프를 회전시키고, 이 회전 중인 버프의 외주면에 실리콘 웨이퍼의 외주부를 접촉시킨다. 이에 따라, 웨이퍼 외주부가 경면 마감된다.
마찬가지로, 노치에 대해서도 경면 모따기 연마 처리를 실시한다. 이 경면 모따기 연마 처리는, 디스크 형상으로 성형된 우레탄 버프를 회전시키면서 노치에 바짝 대서 행한다. 본 발명에 있어서는, 이 경면 모따기 연마 처리에 의해, 상기한 본 발명에 따른 실리콘 웨이퍼의 가공 방법에 따라, 노치를 오버폴리싱한다. 이에 따라, 디바이스 형성 공정에 있어서, 웨이퍼 이면 외주부에 이송 흠집이나 접촉 흠집이 형성되어도, 노치부 이면에 있어서의 접촉압을 저감시킬 수 있고, 노치부로부터 슬립이 발생하는 것을 억제할 수 있다.
그 후, 편면 연마 장치를 사용하여, 경면 모따기 연마 처리가 실시된 실리콘 웨이퍼에 대하여 편면 연마 처리를 실시한다. 이 편면 연마 처리는, 스웨이드 소재의 연마포를 사용하여, 연마액으로, 예를 들면 콜로이달 실리카를 포함하는 알칼리성의 연마액을 사용하여 행할 수 있다.
다음, 마무리 연마 처리가 실시된 실리콘 웨이퍼를 세정 공정으로 이송하고, 예를 들면, 암모니아수, 과산화 수소수 및 물의 혼합물인 SC-1 세정액이나, 염산, 과산화수소수 및 물의 혼합물인 SC-2 세정액을 사용하여, 웨이퍼 표면의 파티클이나 유기물, 금속 등을 제거한다.
마지막으로, 세정된 실리콘 웨이퍼를 검사 공정으로 이송하고, 웨이퍼의 평탄도, 웨이퍼 표면의 LPD의 수, 데미지, 웨이퍼 표면의 오염 등을 검사한다. 이들 검사를 통과하여, 소정의 제품 품질을 만족시키는 웨이퍼만이 제품으로서 출하된다.
단, 전술한 단계에서 얻어진 웨이퍼에 대하여, 필요에 따라 어닐링 처리나 에피택셜 막 성장 처리를 실시함으로써, 어닐링 웨이퍼나 에피택셜 웨이퍼, SOI(Silicon On Insulator) 웨이퍼 등을 얻을 수 있다.
이와 같이 하여, 디바이스 형성 공정에 있어서, 노치부로부터 슬립이 발생하는 것을 억제할 수 있는 실리콘 웨이퍼를 제조할 수 있다.
(실리콘 웨이퍼)
계속해서, 본 발명에 따른 실리콘 웨이퍼에 대하여 설명하기로 한다. 본 발명에 따른 실리콘 웨이퍼는, 노치를 갖는 실리콘 웨이퍼로서, 노치의 깊이를 D[mm]라 하였을 때, 실리콘 웨이퍼의 적어도 일측의 주면측에 있어서, 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 1.7×D[mm] 이상인 것을 특징으로 한다.
상기 본 발명에 따른 실리콘 웨이퍼에 의해, 디바이스 형성 공정의 열처리에 있어서, 웨이퍼 이면에 형성된, 노치부의 이송 흠집이나 접촉 흠집을 기점으로 하여 슬립이 발생하는 것을 억제할 수 있다. 그리고, 웨이퍼의 산소 농도가 높은(예를 들면, 10.1×1017 atoms/cm3 이상) 경우에는, 슬립의 발생을 완전히 방지할 수 있다.
또한, 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 1.95×D[mm] 이상인 것이 보다 바람직하다. 이에 따라, 실리콘 웨이퍼의 산소 농도가 낮은(예를 들면, 10.1×1017 atoms/cm3 미만) 경우라도, 웨이퍼 이면에 형성된, 노치부의 이송 흠집이나 접촉 흠집을 기점으로 하여 슬립이 발생하는 것을 완전히 방지할 수 있다.
상기 실리콘 웨이퍼의 외주 끝부터 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리는, 이면의 이송 흠집이나 접촉 흠집을 기점으로 하는 슬립의 발생을 방지하는 점에서는 특별히 제한되지 않으나, 가공의 곤란성이라는 점에서, 3.0 mm 이하인 것이 바람직하다.
또한, 실리콘 웨이퍼 외주부의 산소 농도가 9.8×1017 atoms/cm3(ASTM F121-1979) 이상인 것이 바람직하다. 산소는, 전위를 피닝하는 효과를 갖는 것이 알려져 있다. 따라서, 외주부의 산소 농도를 9.8×1017 atoms/cm3(ASTM F121-1979)로 함으로써, 노치부에서 발생한 전위를 피닝하여, 슬립이 발생하는 것을 억제할 수 있다. 보다 바람직하게는, 외주부의 산소 농도는 10.1×1017 atoms/cm3(ASTM F121-1979) 이상이다.
나아가, 노치에 있어서의 가공 데미지가 없는, 즉 노치 끝면에 있어서의 가공 데미지가 제로인 것이 바람직하다. 전술한 바와 같이, 노치 끝면의 가공 데미지는 슬립 발생의 기점이 될 수 있다. 따라서, 노치 끝면의 가공 데미지를 없앰으로써, 노치의 가공 데미지를 기점으로 하는 슬립 발생을 방지할 수 있다.
실시예 1
이하, 본 발명의 실시예에 대하여 설명하는데, 본 발명은 하기의 실시예에 전혀 한정되는 것이 아니다.
<가공 데미지를 현재화시킴에 따른, 노치 끝면의 경면 모따기 연마 처리 조건의 검토>
모따기부 끝면의 경면 모따기 연마 처리에 있어서, 실리콘 웨이퍼의 노치 끝면에 형성된 가공 데미지를 제거하는 능력이 있는 연마 패드와 슬러리와의 조합을 검토할 필요가 있다. 먼저, 노치를 동일한 조건으로 형성, 1차 모따기 처리, 및 2차 모따기 처리된 실리콘 웨이퍼를 4장 준비하였다. 또한, 연마 패드로서, 경질의 것과 연질의 것, 슬러리로서, 비중이 낮은 것과 비중이 높은 것을 준비하였다. 이들 연마 패드와 슬러리의 4개의 조합에 대하여, 실리콘 웨이퍼의 노치에 대하여 경면 모따기 연마 처리를 실시하였다.
상기 노치 끝면의 가공 데미지를 평가함에 있어서, 본 발명자가 선 출원한 일본 특허 출원 2015-223807호 명세서에 기재되어 있는 방법을 사용하여, 상기 가공 데미지를 OSF로서 현재화시켰다.
구체적으로는, 먼저, 종형 열처리 로의 내부에 건조 산소 가스를 도입하고, 로 안을 건조 산소 가스 분위기로 만든 후, 로 내의 온도를 700℃로 승온하였다. 계속해서, 노치에 대하여 경면 모따기 연마 처리가 실시된 실리콘 웨이퍼를 열처리 로 내에 투입하고, 승온 속도:6℃/초로 제1 열처리 온도인 1000℃까지 승온시킨 후, 180분간 보유 유지(保持)하여, 실리콘 웨이퍼에 대하여 제1 열처리를 실시하였다.
이어서, 로 내의 분위기를 습식 산소 가스 분위기로 전환하고, 승온 속도:6℃/초로 제2 열처리 온도인 1150℃까지 승온한 후, 110분간 보유 유지하고, 실리콘 웨이퍼에 대하여 제2 열처리를 실시하였다. 마지막으로, 강온 속도:2℃/초로 700℃까지 강온한 후, 열처리 로에서 샘플을 꺼내고, 실온에서 냉각하였다.
다음, 전술한 바와 같이 열처리를 실시한 실리콘 웨이퍼에 대하여, 라이트 에칭 처리를 실시하였다. 구체적으로는, 실리콘 웨이퍼에 대하여, 에칭액으로, HF를 30 cm3, CH3COOH를 30 cm3, Cu(NO3)2를 1g, CrO3(5M)를 15 cm3, HNO3를 15cm3, 물을 30 cm3의 비율로 혼합한 용액을 사용하여, 에칭 처리를 10초간 실시하였다.
상기 열처리 및 에칭 처리에 의해 생긴 OSF를, 광학 현미경으로 관찰하고, 개수를 세었다. 얻어진 OSF의 수를 표 1에 나타내었다.
슬러리의 종류 연마 패드의 종류 연마 시간(초) 노치 끝면의 OSF의 수
A A 7 15
B 2
B A 8
B 0
가공 데미지를 현재화시킴으로써, 경질의 연마 패드 A와 비중이 낮은 슬러리 A의 조합이, 가공 데미지의 제거 능력이 가장 낮고, 연질의 연마 패드 B와 비중이 높은 슬러리 B의 조합이, 가공 데미지의 제거 능력이 가장 높다는 것을 알 수 있었다. 또한, 슬러리보다 연마 패드를 적절하게 선택하는 것이, 가공 데미지의 제거 능력을 높이는 점에서는 효과적이라는 것도 알 수 있었다. 이는, 경질의 연마 패드에 의해, 노치 끝면에 대한 밀착도가 향상되기 때문이라고 생각된다.
실시예 2
<슬립 발생 억제 효과의 검토>
먼저, 노치를 동일한 조건으로 형성, 1차 모따기 처리, 및 2차 모따기 처리된 실리콘 웨이퍼(직경:300 mm, 노치의 깊이:0.1 mm, 산소 농도:9.8×1017 atoms/cm3)를 8장 준비하였다. 다음, 이들 실리콘 웨이퍼에 대하여, 가공 데미지가 없는 연마 패드 B와 슬러리 B의 조합 조건 하, 노치의 연직 방향에 대하여 패드를 대는 경사 각도와 연마 시간을 표 2에 나타낸 바와 같이 변량시켜 경면 모따기 연마 처리를 실시함으로써, 오버폴리싱, 즉, 외주 끝부터 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝이 서로 다른 샘플을 작성하였다.
연마 경사 각도
(°)		 연마 시간
(초)		 웨이퍼 외주 끝부터 연마 영역 내측 끝까지의 거리(mm) 노치부 이면의 흠집 수 웨이퍼 외주부의 산소 농도(atoms/cm3) 노치부로부터의 슬립 발생 유무
35 7 1.65 10 9.8×1017 있음
10.1×1017 있음
10 1.67 8 9.8×1017 있음
10.1×1017 있음
14 1.7 9 9.8×1017 있음
10.1×1017 없음
40 1.8 6 9.8×1017 있음
10.1×1017 없음
50 7 1.95 4 9.8×1017 없음
10.1×1017 없음
10 2 1 9.8×1017 없음
10.1×1017 없음
14 2.1 0 9.8×1017 없음
10.1×1017 없음
40 2.8 0 9.8×1017 없음
10.1×1017 없음
이어서, 각 실리콘 웨이퍼에 대하여, 표준적인 디바이스 형성 공정의 열처리 이력을 모방한 모의 열처리를 실시하였다.
계속해서, 상기 모의 열처리 시에 도입된, 웨이퍼 이면의 노치부의 이송 흠집 및 접촉 흠집의 수를 세었다. 또한, 광학 현미경을 사용하여, 노치부로부터 발생한 슬립의 발생 상황을 살펴보았다. 나아가, 웨이퍼 외주 끝부터 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리를 측정하였다. 얻어진 결과를 표 2에 나타내었다.
상기 처리 및 평가를, 산소 농도가 10.1×1017 atoms/cm3인 실리콘 웨이퍼 8장에 대해서도 동일하게 행한 결과에 대해서도 표 2에 나타내었다.
표 2에 나타낸 바와 같이, 웨이퍼 외주 끝과 연마 영역의 웨이퍼 지름 방향 내측 끝 사이의 거리가 1.7 mm 이상에서, 노치부로부터 슬립이 발생하지 않게 된다는 것을 알 수 있다. 또한, 웨이퍼 외주 끝과 연마 영역의 웨이퍼 지름 방향 내측 끝 사이의 거리가 1.7 mm보다 커지면, 노치부 이면의 이송 흠집 및 접촉 흠집이 감소한다는 것도 알 수 있다.
또한, 표 2로부터, 실리콘 웨이퍼 외주부의 산소 농도가 10.1×1017 atoms/cm3로 높은 경우에는, 웨이퍼 외주 끝과 연마 영역의 웨이퍼 지름 방향 내측 끝 사이의 거리가 1.7 mm 이상이면, 슬립의 발생을 완전히 방지할 수 있다는 것을 알 수 있다. 나아가, 웨이퍼 외주 끝과 연마 영역의 웨이퍼 지름 방향 내측 끝 사이의 거리가 1.95 mm 이상인 경우에는, 실리콘 웨이퍼 외주부의 산소 농도가 9.8×1017 atoms/cm3로 낮은 경우라도, 슬립의 발생을 완전히 방지할 수 있다는 것도 알 수 있다.
그리고, 오버폴리싱함으로써, 노치부 이면에 이송 흠집이나 접촉 흠집이 도입되어도, 형성된 흠집으로부터의 슬립 발생이 억제되고 있다는 것을 알 수 있다. 이는, 실리콘 웨이퍼 외주부와 웨이퍼 서포트 간의 접촉압이 저감되어, 노치부의 이송 흠집이나 접촉 흠집에 인가되는 응력이 저감되었기 때문이라고 생각된다.
본 발명에 따르면, 디바이스 형성 공정의 열처리 시에, 노치부로부터 슬립이 발생하는 것을 억제할 수 있기 때문에, 반도체 산업에 있어서 유용하다.

Claims (15)

  1. 노치를 갖는 실리콘 웨이퍼를 모따기 연마하는 방법에 있어서,
    상기 실리콘 웨이퍼의 적어도 일측의 주면측에 있어서, 경면 모따기 연마 처리에 의해, 상기 노치를 오버폴리싱하는 것을 특징으로 하는 실리콘 웨이퍼의 모따기 연마 방법.
  2. 청구항 1에 있어서,
    상기 오버폴리싱은, 상기 노치의 깊이를 D[mm]라고 하였을 때, 상기 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 1.7×D[mm] 이상이 되도록 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
  3. 청구항 2에 있어서,
    상기 오버폴리싱은, 상기 거리가 1.95×D[mm] 이상이 되도록 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 오버폴리싱은, 상기 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 3.0 mm 이하가 되도록 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 실리콘 웨이퍼의 외주부의 산소 농도가 10.1×1017 atoms/cm3(ASTM F121-1979) 이상인, 실리콘 웨이퍼의 모따기 연마 방법.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서,
    노치 끝면의 가공 데미지를 현재화시킴으로써 모두 제거하는, 실리콘 웨이퍼의 모따기 연마 방법.
  7. 청구항 6에 있어서,
    상기 가공 데미지의 현재화는, 상기 실리콘 웨이퍼를 900℃ 이상 1150℃ 이하의 제1 온도에서 제1 열처리를 실시하고, 이어서 1100℃ 이상 1200℃ 이하의 제2 온도에서 제2 열처리를 실시한 후, 에칭 레이트가 1.3 μm/분 이하인 선택 에칭 처리를 실시함으로써 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
  8. 청구항 7에 있어서,
    상기 선택 에칭 처리는 라이트 에칭법에 의해 행하는, 실리콘 웨이퍼의 모따기 연마 방법.
  9. 소정의 방법에 의해 실리콘 잉곳을 육성하고, 육성한 실리콘 잉곳을 슬라이싱하여 실리콘 웨이퍼를 얻은 후, 얻어진 실리콘 웨이퍼에 대하여, 청구항 1 내지 8에 기재된 실리콘 웨이퍼의 모따기 연마 방법에 의해 경면 모따기 연마 처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
  10. 청구항 9에 있어서,
    상기 소정의 방법은 초크랄스키법인, 실리콘 웨이퍼 제조 방법.
  11. 노치를 갖는 실리콘 웨이퍼에 있어서,
    상기 실리콘 웨이퍼의 적어도 일측의 주면측에 있어서, 상기 노치의 깊이를 D[mm]라고 하였을 때, 상기 실리콘 웨이퍼의 외주 끝부터 상기 노치의 연마 영역의 웨이퍼 지름 방향 내측 끝까지의 거리가 1.7×D[mm] 이상인 것을 특징으로 하는 실리콘 웨이퍼.
  12. 청구항 11에 있어서,
    상기 거리가 1.95×D[mm] 이상인, 실리콘 웨이퍼.
  13. 청구항 11 또는 12에 있어서,
    상기 거리가 3.0 mm 이하인, 실리콘 웨이퍼.
  14. 청구항 11 내지 13 중 어느 한 항에 있어서,
    외주부의 산소 농도가 10.1×1017 atoms/cm3(ASTM F121-1979) 이상인, 실리콘 웨이퍼.
  15. 청구항 11 내지 14 중 어느 한 항에 있어서,
    상기 노치에 있어서의 가공 데미지가 제로인, 실리콘 웨이퍼.
KR1020197008751A 2016-10-13 2017-08-23 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼 Active KR102165589B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016202039A JP6589807B2 (ja) 2016-10-13 2016-10-13 シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
JPJP-P-2016-202039 2016-10-13
PCT/JP2017/030148 WO2018070108A1 (ja) 2016-10-13 2017-08-23 シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ

Publications (2)

Publication Number Publication Date
KR20190040328A true KR20190040328A (ko) 2019-04-17
KR102165589B1 KR102165589B1 (ko) 2020-10-14

Family

ID=61906278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008751A Active KR102165589B1 (ko) 2016-10-13 2017-08-23 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼

Country Status (6)

Country Link
JP (1) JP6589807B2 (ko)
KR (1) KR102165589B1 (ko)
CN (1) CN110140195B (ko)
DE (1) DE112017005226B4 (ko)
TW (1) TWI680512B (ko)
WO (1) WO2018070108A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6717353B2 (ja) * 2018-10-22 2020-07-01 株式会社Sumco レーザマーク付きシリコンウェーハの製造方法
JP6939752B2 (ja) * 2018-11-19 2021-09-22 株式会社Sumco シリコンウェーハのヘリカル面取り加工方法
CN114267589B (zh) * 2021-12-27 2025-09-02 西安奕斯伟材料科技股份有限公司 一种晶圆表面损伤深度测量方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002018684A (ja) * 2000-07-12 2002-01-22 Nippei Toyama Corp 半導体ウェーハのノッチ研削装置及び半導体ウェーハ
JP2005219506A (ja) 2005-03-22 2005-08-18 Rigaku Corp 単結晶インゴットの位置決め用治具と同治具を用いた位置決め加工方法
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
JP2010228931A (ja) 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176824A (ja) * 1999-12-17 2001-06-29 Mitsubishi Materials Silicon Corp 半導体ウェーハ、その面取り面の加工方法およびその装置
JP2002346772A (ja) * 2001-05-21 2002-12-04 Sumitomo Mitsubishi Silicon Corp レーザマーキングウェーハ
JP2003077872A (ja) * 2001-09-06 2003-03-14 Speedfam Co Ltd 半導体ウェハ研磨装置及び研磨方法
JP2003177100A (ja) * 2001-12-12 2003-06-27 Sumitomo Mitsubishi Silicon Corp 鏡面面取りウェーハの品質評価方法
JP2004281550A (ja) * 2003-03-13 2004-10-07 Dowa Mining Co Ltd 半導体ウエハおよびその面取り加工方法
JP5979081B2 (ja) * 2013-05-28 2016-08-24 信越半導体株式会社 単結晶ウェーハの製造方法
JP6176855B2 (ja) 2014-05-29 2017-08-09 京セラドキュメントソリューションズ株式会社 画像形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002018684A (ja) * 2000-07-12 2002-01-22 Nippei Toyama Corp 半導体ウェーハのノッチ研削装置及び半導体ウェーハ
JP2005219506A (ja) 2005-03-22 2005-08-18 Rigaku Corp 単結晶インゴットの位置決め用治具と同治具を用いた位置決め加工方法
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
JP2010228931A (ja) 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
CN110140195A (zh) 2019-08-16
WO2018070108A1 (ja) 2018-04-19
TW201820474A (zh) 2018-06-01
JP2018064046A (ja) 2018-04-19
CN110140195B (zh) 2022-11-08
JP6589807B2 (ja) 2019-10-16
DE112017005226B4 (de) 2025-05-22
DE112017005226T5 (de) 2019-07-18
TWI680512B (zh) 2019-12-21
KR102165589B1 (ko) 2020-10-14

Similar Documents

Publication Publication Date Title
CN110079862B (zh) 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
KR102373801B1 (ko) 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
TWI478228B (zh) Silicon wafer manufacturing method
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
US20100009521A1 (en) Method of producing semiconductor wafer
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
KR20090125058A (ko) 실리콘 단결정 웨이퍼의 마무리 연마방법 및 실리콘 단결정 웨이퍼
KR101390307B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN101626876A (zh) 用于制造用于等离子体处理设备的硅物质的方法
KR102165589B1 (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
US10395933B2 (en) Method for manufacturing semiconductor wafer
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP2010040876A (ja) 半導体ウェーハの製造方法
WO2010128671A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP5515253B2 (ja) 半導体ウェーハの製造方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
JP4075426B2 (ja) シリコンウェーハの製造方法
JP2004221435A (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JP2003203890A (ja) シリコンウェーハの製造方法
JP2010034239A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000