[go: up one dir, main page]

KR20190028301A - Processing method of wafer - Google Patents

Processing method of wafer Download PDF

Info

Publication number
KR20190028301A
KR20190028301A KR1020180103485A KR20180103485A KR20190028301A KR 20190028301 A KR20190028301 A KR 20190028301A KR 1020180103485 A KR1020180103485 A KR 1020180103485A KR 20180103485 A KR20180103485 A KR 20180103485A KR 20190028301 A KR20190028301 A KR 20190028301A
Authority
KR
South Korea
Prior art keywords
wafer
sealing material
sealing
cutting groove
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180103485A
Other languages
Korean (ko)
Other versions
KR102627958B1 (en
Inventor
가츠히코 스즈키
유리 반
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190028301A publication Critical patent/KR20190028301A/en
Application granted granted Critical
Publication of KR102627958B1 publication Critical patent/KR102627958B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08Devices involving relative movement between laser beam and workpiece
    • B23K26/0823Devices involving rotation of the workpiece
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L27/146
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10P54/00
    • H10P72/50
    • H10P72/7402
    • H10W10/00
    • H10W10/01
    • H10W46/00
    • H10W74/014
    • H10W74/016
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/30Organic material
    • B23K2103/42Plastics
    • H10P72/7416
    • H10W46/301
    • H10W72/012
    • H10W74/00
    • H10W74/129

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

The present invention is to provide a method for processing a wafer, which is capable of performing an alignment process through a sealing material containing carbon black coated on a surface of a wafer. A method for processing a wafer, in which devices each having a plurality of bumps are formed on each region of a surface partitioned by a plurality of division-intended lines formed to cross each other, comprises: a cutting groove forming process for forming a cutting groove having the depth corresponding to the finishing depth of a device chip by means of a cutting blade along the division-intended line from a surface side of the wafer; a sealing process for, after performing the cutting groove forming process, sealing the surface of the wafer including the cutting groove by using a sealing material; a grinding process for, after performing the sealing process, exposing the sealing material in the cutting groove by grinding the wafer from the rear side of the wafer to the finishing thickness of the device chip; an alignment process for, after performing the grinding process, detecting an alignment mark by penetrating the sealing material through an infrared photographing means from the surface side of the wafer to photograph the surface side of the wafer, and detecting the division-intended line to be processed by a laser beam on the basis of the alignment mark; and a division process for, after performing the alignment process, irradiating the laser beam of a wavelength having absorption with respect to the sealing material along the division-intended line from the surface side of the wafer, and dividing the wafer into individual device chip having a surface and four sides surrounded by the sealing material by abrasion processing.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF WAFER}[0001] PROCESSING METHOD OF WAFER [0002]

본 발명은, 웨이퍼를 가공하여 5S 몰드 패키지를 형성하는 웨이퍼의 가공 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of processing a wafer by processing a wafer to form a 5S mold package.

LSI나 NAND형 플래시 메모리 등의 각종 디바이스의 소형화 및 고밀도 실장화를 실현하는 구조로서, 예컨대 디바이스 칩을 칩 사이즈로 패키지화한 칩 사이즈 패키지(CSP)가 실용에 제공되고, 휴대전화나 스마트폰 등에 널리 사용되고 있다. 또한, 최근에는 이 CSP 중에서, 칩의 표면뿐만 아니라 전체 측면을 밀봉재로 밀봉한 CSP, 소위 5S 몰드 패키지가 개발되어 실용화되고 있다.As a structure for realizing miniaturization and high-density mounting of various devices such as LSI and NAND type flash memory, for example, a chip size package (CSP) in which device chips are packaged in a chip size is provided for practical use, . In recent years, CSP, a so-called 5S mold package, in which not only the surface of the chip but also the entire side surface of the chip is sealed with a sealing material has been developed and put to practical use.

종래의 5S 몰드 패키지는, 이하의 공정에 의해 제작되고 있다.The conventional 5S mold package is manufactured by the following process.

(1) 반도체 웨이퍼(이하, 웨이퍼라고 약칭하는 경우가 있음)의 표면에 디바이스(회로) 및 범프라고 불리는 외부 접속 단자를 형성한다.(1) An external connection terminal called a device (circuit) and a bump is formed on the surface of a semiconductor wafer (hereinafter sometimes abbreviated as a wafer).

(2) 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 웨이퍼를 절삭하고, 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성한다.(2) The wafer is cut along the line to be divided from the front side of the wafer to form a cutting groove having a depth corresponding to the finish thickness of the device chip.

(3) 웨이퍼의 표면을 카본 블랙이 들어 있는 밀봉재로 밀봉한다.(3) The surface of the wafer is sealed with a sealing material containing carbon black.

(4) 웨이퍼의 이면측을 디바이스 칩의 마무리 두께까지 연삭하여 절삭홈 내의 밀봉재를 노출시킨다.(4) The back side of the wafer is ground to the finish thickness of the device chip to expose the sealing material in the cutting groove.

(5) 웨이퍼의 표면은 카본 블랙이 들어 있는 밀봉재로 밀봉되어 있기 때문에, 웨이퍼 표면의 외주 부분의 밀봉재를 제거하여 타깃 패턴 등의 얼라인먼트 마크를 노출시키고, 이 얼라인먼트 마크에 기초하여 절삭해야 할 분할 예정 라인을 검출하는 얼라인먼트를 실시한다.(5) Since the surface of the wafer is sealed with a sealing material containing carbon black, the sealing material at the outer peripheral portion of the wafer surface is removed to expose the alignment marks such as the target pattern, and based on this alignment mark, An alignment for detecting a line is performed.

(6) 얼라인먼트에 기초하여, 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 웨이퍼를 절삭하여, 표면 및 전체 측면이 밀봉재로 밀봉된 5S 몰드 패키지로 분할한다.(6) Based on the alignment, the wafer is cut along the line to be divided from the front side of the wafer, and the wafer is divided into a 5S mold package in which the front surface and the entire side surface are sealed with a sealing material.

전술한 바와 같이, 웨이퍼의 표면은 카본 블랙을 포함하는 밀봉재로 밀봉되어 있기 때문에, 웨이퍼 표면에 형성되어 있는 디바이스 등은 육안으로는 전혀 볼 수 없다. 이 문제를 해결하여 얼라인먼트를 가능하게 하기 위해서, 상기 (5)에서 기재한 바와 같이, 웨이퍼 표면의 밀봉재의 외주 부분을 제거하여 타깃 패턴 등의 얼라인먼트 마크를 노출시키고, 이 얼라인먼트 마크에 기초하여 절삭해야 할 분할 예정 라인을 검출하여 얼라인먼트를 실행하는 기술을 본 출원인은 개발하였다(일본 특허 공개 제2013-074021호 공보 및 일본 특허 공개 제2016-015438호 공보 참조).As described above, since the surface of the wafer is sealed with the sealing material containing carbon black, devices formed on the wafer surface can not be seen by the naked eye at all. In order to solve this problem and enable alignment, as described in (5) above, the peripheral portion of the sealing material on the surface of the wafer is removed to expose an alignment mark such as a target pattern, (See Japanese Patent Application Laid-Open Nos. 2013-074021 and 2016-015438). [0004] The present invention has been made in view of the above circumstances.

[특허문헌 1] 일본 특허 공개 제2013-074021호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2013-074021 [특허문헌 2] 일본 특허 공개 제2016-015438호 공보[Patent Document 2] JP-A-2016-015438

그러나, 상기 공개 공보에 기재된 얼라인먼트 방법에서는, 다이싱용의 절삭 블레이드 대신에 에지 트리밍용의 폭이 넓은 절삭 블레이드를 스핀들에 장착하여 웨이퍼의 외주 부분의 밀봉재를 제거하는 공정이 필요하고, 절삭 블레이드의 교환 및 에지 트리밍에 의해 외주 부분의 밀봉재를 제거하는 시간이 걸려, 생산성이 나쁘다고 하는 문제가 있다.However, in the alignment method described in the above publication, a step of removing a sealing material on the outer peripheral portion of the wafer by mounting a cutting blade having a wide width for edge trimming on the spindle is required in place of the cutting blade for dicing, It takes time to remove the sealing material of the outer circumferential portion by the edge trimming, resulting in a problem of poor productivity.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 웨이퍼 표면에 피복된 카본 블랙을 포함하는 밀봉재를 통하여 얼라인먼트 공정을 실시 가능한 웨이퍼의 가공 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of processing a wafer capable of performing an alignment process through a sealing material containing carbon black coated on a wafer surface.

본 발명에 따르면, 교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 각각 복수의 범프를 갖는 디바이스가 형성된 웨이퍼의 가공 방법으로서, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 절삭 블레이드에 의해 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정과, 상기 절삭홈 형성 공정을 실시한 후, 상기 절삭홈을 포함하는 상기 웨이퍼의 표면을 밀봉재로 밀봉하는 밀봉 공정과, 상기 밀봉 공정을 실시한 후, 상기 웨이퍼의 이면측으로부터 상기 디바이스 칩의 마무리 두께까지 상기 웨이퍼를 연삭하여 상기 절삭홈 내의 상기 밀봉재를 노출시키는 연삭 공정과, 상기 연삭 공정을 실시한 후, 상기 웨이퍼의 표면측으로부터 적외선 촬상 수단에 의해 상기 밀봉재를 투과하여 웨이퍼의 표면측을 촬상하여 얼라인먼트 마크를 검출하고, 상기 얼라인먼트 마크에 기초하여 레이저 가공해야 할 상기 분할 예정 라인을 검출하는 얼라인먼트 공정과, 상기 얼라인먼트 공정을 실시한 후, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 상기 밀봉재에 대하여 흡수성을 갖는 파장의 레이저 빔을 조사하여, 어블레이션 가공에 의해 상기 밀봉재에 의해 표면 및 4측면이 위요(圍繞)된 개개의 디바이스 칩으로 분할하는 분할 공정을 구비하고, 상기 밀봉 공정에서는, 상기 적외선 촬상 수단이 수광하는 적외선이 투과하는 투과성을 갖는 밀봉재에 의해 상기 웨이퍼의 표면이 밀봉되는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.According to the present invention, there is provided a method of processing a wafer in which a device having a plurality of bumps is formed in each region of a surface partitioned by a plurality of lines to be divided formed so as to cross each other, A cutting groove forming step of forming a cutting groove with a depth corresponding to the finishing thickness of the device chip by the blade; and a sealing step of sealing the surface of the wafer including the cutting groove with a sealing material after the cutting groove forming step is performed A grinding step of grinding the wafer from the back side of the wafer to the finishing thickness of the device chip to expose the sealing material in the cutting groove after the sealing step is performed; And the infrared rays are transmitted through the sealing material from the front surface side by the infrared ray imaging means, An alignment step of detecting an alignment mark and detecting the line to be divided to be laser-machined based on the alignment mark; and an alignment step of aligning the line to be divided And a dividing step of dividing the surface and the four side surfaces into individual device chips surrounded by the sealing material by ablation processing by irradiating the sealing material with a laser beam of a wavelength having absorbency, In the sealing step, the surface of the wafer is sealed by a sealing material having permeability through which infrared rays received by the infrared imaging means are transmitted.

바람직하게는, 얼라인먼트 공정에서 이용하는 적외선 촬상 수단은 InGaAs 촬상 소자를 포함한다.Preferably, the infrared imaging means used in the alignment step includes an InGaAs imaging element.

본 발명의 웨이퍼 가공 방법에 따르면, 적외선 촬상 수단이 수광하는 적외선이 투과하는 밀봉재로 웨이퍼의 표면을 밀봉하고, 적외선 촬상 수단에 의해 밀봉재를 투과하여 웨이퍼에 형성된 얼라인먼트 마크를 검출하며, 얼라인먼트 마크에 기초하여 얼라인먼트를 실시할 수 있도록 하였기 때문에, 종래와 같이 웨이퍼 표면의 외주 부분의 밀봉재를 제거하지 않고, 간단히 얼라인먼트 공정을 실시할 수 있다. 따라서, 웨이퍼의 표면측으로부터 밀봉재에 대하여 흡수성을 갖는 파장의 레이저 빔을 분할 예정 라인을 따라 조사하여, 어블레이션 가공에 의해 웨이퍼를 개개의 디바이스 칩으로 분할할 수 있다.According to the wafer processing method of the present invention, the surface of the wafer is sealed with a sealing material through which infrared rays received by the infrared ray imaging means are transmitted, the alignment mark formed on the wafer is transmitted through the sealing material by the infrared ray imaging means, Therefore, the alignment process can be carried out simply without removing the sealing material at the outer peripheral portion of the wafer surface as in the prior art. Therefore, the wafer can be divided into individual device chips by ablation processing by irradiating the sealing material with a laser beam having a water absorbing property from the surface side of the wafer along the line to be divided.

도 1은 반도체 웨이퍼의 사시도이다.
도 2는 제1 절삭홈 형성 공정을 도시한 사시도이다.
도 3은 밀봉 공정을 도시한 사시도이다.
도 4는 연삭 공정을 도시한 일부 단면 측면도이다.
도 5는 얼라인먼트 공정을 도시한 단면도이다.
도 6의 (A)는 분할 공정을 도시한 단면도, 도 6의 (B)는 분할 공정을 도시한 확대 단면도이다.
1 is a perspective view of a semiconductor wafer.
2 is a perspective view showing a first cutting groove forming process.
3 is a perspective view showing the sealing process.
4 is a partial cross-sectional side view showing the grinding process.
5 is a cross-sectional view showing the alignment process.
FIG. 6A is a cross-sectional view showing a dividing step, and FIG. 6B is an enlarged sectional view showing a dividing step.

이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 본 발명의 가공 방법으로 가공하는 데 알맞은 반도체 웨이퍼(이하, 단순히 웨이퍼라 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. 1, there is shown a front side perspective view of a semiconductor wafer 11 (hereinafter simply referred to as a wafer) suitable for processing by the processing method of the present invention.

반도체 웨이퍼(11)의 표면(11a)에 있어서는, 복수의 분할 예정 라인(스트리트)(13)이 격자형으로 형성되어 있고, 직교하는 분할 예정 라인(13)에 의해 구획된 각 영역에는 IC, LSI 등의 디바이스(15)가 형성되어 있다.On the surface 11a of the semiconductor wafer 11, a plurality of lines 13 to be divided (streets) 13 are formed in a lattice shape, and IC, LSI And the like are formed.

각 디바이스(15)의 표면에는 복수의 전극 범프(이하, 단순히 범프라고 약칭하는 경우가 있음)(17)를 갖고 있고, 웨이퍼(11)는 각각 복수의 범프(17)를 구비한 복수의 디바이스(15)가 형성된 디바이스 영역(19)과, 디바이스 영역(19)을 위요하는 외주 잉여 영역(21)을 그 표면에 구비하고 있다.Each of the devices 15 has a plurality of electrode bumps 17 (hereinafter may be simply referred to as bumps) 17 on the surface thereof. The wafers 11 are each provided with a plurality of bumps 17 A device region 19 formed with the device region 19 and an outer peripheral region 21 surrounding the device region 19 are provided on the surface thereof.

본 발명 실시형태의 웨이퍼의 가공 방법에서는, 우선, 제1 공정으로서, 웨이퍼(11)의 표면측으로부터 분할 예정 라인(13)을 따라 절삭 블레이드에 의해 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정을 실시한다. 이 절삭홈 형성 공정을 도 2를 참조하여 설명한다.In the method of processing a wafer according to the embodiment of the present invention, firstly, as a first step, a cutting groove is formed along the line to be divided 13 from the front side of the wafer 11, A cutting groove forming step is performed. The cutting groove forming process will be described with reference to FIG.

절삭 유닛(10)은, 스핀들(12)의 선단부에 착탈 가능하게 장착된 절삭 블레이드(14)와, 촬상 수단(촬상 유닛)(18)을 갖는 얼라인먼트 유닛(16)을 구비하고 있다. 촬상 유닛(18)은, 가시광으로 촬상하는 현미경 및 카메라를 갖는 것 외에, 적외선 화상을 촬상하는 적외선 촬상 소자를 구비하고 있다. 본 실시형태에서는, 적외선 촬상 소자로서 InGaAs 촬상 소자를 채용하였다.The cutting unit 10 is provided with a cutting blade 14 detachably mounted on the distal end portion of the spindle 12 and an alignment unit 16 having an image pickup means (image pickup unit) The imaging unit 18 includes a microscope and a camera for imaging with visible light, and an infrared imaging device for imaging an infrared image. In this embodiment, an InGaAs imaging element is employed as an infrared imaging element.

절삭홈 형성 공정을 실시하기 전에, 우선 촬상 유닛(18)으로 웨이퍼(11)의 표면을 가시광으로 촬상하고, 각 디바이스(15)에 형성되어 있는 타깃 패턴 등의 얼라인먼트 마크를 검출하며, 이 얼라인먼트 마크에 기초하여 절삭해야 할 분할 예정 라인(13)을 검출하는 얼라인먼트를 실시한다.The surface of the wafer 11 is picked up with visible light by the image pickup unit 18 to detect an alignment mark such as a target pattern formed on each device 15, Alignment to detect the line to be divided 13 to be cut is performed.

얼라인먼트 실시 후, 화살표 R1 방향으로 고속 회전하는 절삭 블레이드(14)를 웨이퍼(11)의 표면(11a) 측으로부터 분할 예정 라인(13)을 따라 디바이스 칩의 마무리 두께에 상당하는 깊이로 절입시키고, 웨이퍼(11)를 흡인 유지한 도시하지 않은 척 테이블을 화살표 X1 방향으로 가공 이송함으로써, 분할 예정 라인(13)을 따라 절삭홈(23)을 형성하는 절삭홈 형성 공정을 실시한다.The cutting blade 14 rotating at a high speed in the direction of the arrow R1 is cut from the surface 11a side of the wafer 11 along the line to be divided 13 to a depth corresponding to the finish thickness of the device chip, A cutting groove forming step of forming the cutting grooves 23 along the line to be divided 13 is performed by transferring the chuck table (not shown) sucked and held by the chuck table 11 in the direction of the arrow X1.

이 절삭홈 형성 공정을, 절삭 유닛(10)을 분할 예정 라인(13)의 피치씩 가공 이송 방향 X1과 직교하는 방향으로 인덱싱 이송하면서, 제1 방향으로 신장되는 분할 예정 라인(13)을 따라 차례로 실시한다.This cutting groove forming step is carried out along the line to be divided 13 extending in the first direction while the cutting unit 10 is being indexed and transferred in the direction orthogonal to the machining feed direction X1 by the pitch of the dividing line 13 Conduct.

계속해서, 도시하지 않은 척 테이블을 90° 회전시킨 후, 제1 방향에 직교하는 제2 방향으로 신장되는 분할 예정 라인(13)을 따라 동일한 절삭홈 형성 공정을 차례로 실시한다.Subsequently, after the chuck table (not shown) is rotated by 90 degrees, the same cutting groove forming step is performed in order along the line to be divided 13 extending in the second direction orthogonal to the first direction.

절삭홈 형성 공정을 실시한 후, 도 3에 도시된 바와 같이, 웨이퍼(11)의 표면(11a)에 밀봉재(20)를 도포하여, 절삭홈(23)을 포함하는 웨이퍼(11)의 표면(11a)을 밀봉재로 밀봉하는 밀봉 공정을 실시한다. 밀봉재(20)는 유동성이 있기 때문에, 밀봉 공정을 실시하면, 절삭홈(23) 내에 밀봉재(20)가 충전된다.The sealing material 20 is applied to the front surface 11a of the wafer 11 to form the surface 11a of the wafer 11 including the cutting groove 23 ) Is sealed with a sealing material. Since the sealing material 20 has fluidity, when the sealing step is performed, the sealing material 20 is filled in the cutting groove 23. [

밀봉재(20)로서는, 질량%로 에폭시 수지 또는 에폭시 수지+페놀 수지 10.3%, 실리카 필러 85.3%, 카본 블랙 0.1∼0.2%, 그 밖의 성분 4.2∼4.3%를 포함하는 조성으로 하였다. 그 밖의 성분으로는, 예컨대, 금속수산화물, 삼산화안티몬, 이산화규소 등을 포함한다.As the sealing material 20, a composition including 10.3% by weight of epoxy resin or epoxy resin + phenol resin, 85.3% by silica filler, 0.1-0.2% by carbon black, and 4.2-4.3% by other components was used as the mass%. Other components include, for example, metal hydroxides, antimony trioxide, silicon dioxide and the like.

이러한 조성의 밀봉재(20)로 웨이퍼(11)의 표면(11a)을 피복하여 웨이퍼(11)의 표면(11a)을 밀봉하면, 밀봉재(20) 내에 극히 소량 포함되어 있는 카본 블랙에 의해 밀봉재(20)가 흑색이 되기 때문에, 밀봉재(20)를 통해 웨이퍼(11)의 표면(11a)을 보는 것은 통상 곤란하다.When the surface 11a of the wafer 11 is covered with the sealing material 20 having such a composition and the surface 11a of the wafer 11 is sealed with the sealing material 20, It is usually difficult to see the surface 11a of the wafer 11 through the sealing material 20. [

여기서, 밀봉재(20) 내에 카본 블랙을 혼입시키는 것은, 주로 디바이스(15)의 정전 파괴를 방지하기 위함이며, 현재 시점에서 카본 블랙을 함유하지 않는 밀봉재는 시판되고 있지 않다.Here, the incorporation of carbon black in the sealing material 20 is mainly intended to prevent electrostatic breakdown of the device 15, and a sealing material not containing carbon black at present is not commercially available.

밀봉재(20)의 도포 방법은 특별히 한정되지 않지만, 범프(17)의 높이까지 밀봉재(20)를 도포하는 것이 바람직하고, 계속해서 에칭에 의해 밀봉재(20)를 에칭하여, 범프(17)의 헤드를 돌출시킨다.The method of applying the sealing material 20 is not particularly limited but it is preferable to apply the sealing material 20 to the height of the bumps 17 and then the sealing material 20 is etched by the etching, .

밀봉 공정을 실시한 후, 웨이퍼(11)의 이면(11b) 측으로부터 디바이스 칩의 마무리 두께까지 웨이퍼(11)를 연삭하여, 제1 절삭홈(23) 내의 밀봉재(20)를 노출시키는 연삭 공정을 실시한다.A grinding process is performed to expose the sealing material 20 in the first cut groove 23 by grinding the wafer 11 from the backside 11b side of the wafer 11 to the finished thickness of the device chip do.

이 연삭 공정을 도 4를 참조하여 설명한다. 웨이퍼(11)의 표면(11a)에 표면 보호 테이프(22)를 접착하고, 연삭 장치의 척 테이블(24)에서 표면 보호 테이프(22)를 통해 웨이퍼(11)를 흡인 유지한다.This grinding process will be described with reference to Fig. The surface protection tape 22 is adhered to the surface 11a of the wafer 11 and the wafer 11 is sucked and held on the chuck table 24 of the grinding apparatus through the surface protective tape 22. [

연삭 유닛(26)은, 스핀들 하우징(28) 내에 회전 가능하게 수용되어 도시하지 않은 모터에 의해 회전 구동되는 스핀들(30)과, 스핀들(30)의 선단에 고정된 휠 마운트(32)와, 휠 마운트(32)에 착탈 가능하게 장착된 연삭휠(34)을 포함하고 있다. 연삭휠(34)은, 환형의 휠 베이스(36)와, 휠 베이스(36)의 하단 외주에 고착된 복수의 연삭 지석(38)으로 구성된다.The grinding unit 26 includes a spindle 30 rotatably received in a spindle housing 28 and rotationally driven by a motor not shown, a wheel mount 32 fixed to the tip of the spindle 30, And a grinding wheel 34 detachably mounted on the mount 32. The grinding wheel 34 is composed of an annular wheel base 36 and a plurality of grinding wheels 38 fixed to the outer periphery of the lower end of the wheel base 36.

연삭 공정에서는, 척 테이블(24)을 화살표 a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭휠(34)을 화살표 b로 나타내는 방향으로 예컨대 6000 rpm으로 회전시킴과 더불어, 도시하지 않은 연삭 유닛 이송 기구를 구동하여 연삭휠(34)의 연삭 지석(38)을 웨이퍼(11)의 이면(11b)에 접촉시킨다.In the grinding process, the chuck table 24 is rotated at, for example, 6000 rpm in the direction indicated by the arrow b while rotating the chuck table 24 at 300 rpm in the direction indicated by the arrow a, The grinding wheel 38 of the grinding wheel 34 is brought into contact with the rear face 11b of the wafer 11 by driving the mechanism.

그리고, 연삭휠(34)을 미리 정해진 연삭 이송 속도로 아래쪽으로 미리 정해진 양 연삭 이송하면서 웨이퍼(11)의 이면(11b)을 연삭한다. 접촉식 또는 비접촉식 두께 측정 게이지로 웨이퍼(11)의 두께를 측정하면서, 웨이퍼(11)를 미리 정해진 두께, 예컨대 100 ㎛로 연삭하여, 절삭홈(23) 내에 매설된 밀봉재(20)를 노출시킨다.Then, the back surface 11b of the wafer 11 is ground while the grinding wheel 34 is fed with a predetermined grinding downward at a predetermined grinding feed rate. The wafer 11 is ground to a predetermined thickness, for example, 100 占 퐉, while the thickness of the wafer 11 is measured by a contact or non-contact thickness gauge to expose the sealing material 20 buried in the cut groove 23.

연삭 공정을 실시한 후, 웨이퍼(11)의 표면(11a) 측으로부터 적외선 촬상 수단에 의해 밀봉재(20)를 통해 웨이퍼(11)의 표면(11a)을 촬상하고, 웨이퍼(11)의 표면에 형성되어 있는 적어도 2개의 타깃 패턴 등의 얼라인먼트 마크를 검출하며, 이들 얼라인먼트 마크에 기초하여 레이저 가공해야 할 분할 예정 라인(13)을 검출하는 얼라인먼트 공정을 실시한다.The surface 11a of the wafer 11 is picked up by the infrared image pickup means from the surface 11a side of the wafer 11 through the sealing material 20 after the grinding process and is formed on the surface of the wafer 11 And an alignment step of detecting a line to be divided 13 to be laser-processed based on these alignment marks is performed.

이 얼라인먼트 공정에 대해서, 도 5를 참조하여 상세히 설명한다. 얼라인먼트 공정을 실시하기 전에, 웨이퍼(11)의 이면(11b) 측을 외주부가 환형 프레임(F)에 장착된 다이싱 테이프(T)에 접착한다.This alignment process will be described in detail with reference to FIG. The outer peripheral portion of the back surface 11b side of the wafer 11 is bonded to the dicing tape T mounted on the annular frame F before the alignment process.

얼라인먼트 공정에서는, 도 5에 도시된 바와 같이, 다이싱 테이프(T)를 통해 절삭 장치의 척 테이블(40)에서 웨이퍼(11)를 흡인 유지하고, 웨이퍼(11)의 표면(11a)을 밀봉하고 있는 밀봉재(20)를 위쪽으로 노출시킨다. 그리고, 클램프(42)로 환형 프레임(F)을 클램프하여 고정한다.5, the wafer 11 is sucked and held in the chuck table 40 of the cutting apparatus through the dicing tape T, the surface 11a of the wafer 11 is sealed The sealing member 20 is exposed upward. Then, the annular frame (F) is clamped and fixed by the clamp (42).

얼라인먼트 공정에서는, 도 2에 도시된 절삭 장치의 촬상 유닛(18)과 동일한 레이저 가공 장치의 촬상 유닛(18)의 적외선 촬상 소자로 웨이퍼(11)의 표면(11a)을 촬상한다. 밀봉재(20)는, 촬상 유닛(18)의 적외선 촬상 소자가 수광하는 적외선이 투과하는 밀봉재로 구성되어 있기 때문에, 적외선 촬상 소자에 의해 웨이퍼(11)의 표면(11a)에 형성된 적어도 2개의 타깃 패턴 등의 얼라인먼트 마크를 검출할 수 있다.In the alignment step, the surface 11a of the wafer 11 is imaged by the infrared imaging element of the imaging unit 18 of the same laser machining apparatus as the imaging unit 18 of the cutting apparatus shown in Fig. The sealing material 20 is formed of a sealing material through which the infrared rays received by the infrared ray imaging element of the image pickup unit 18 are transmitted so that at least two target patterns formed on the surface 11a of the wafer 11 by the infrared ray imaging element And the like can be detected.

바람직하게는, 적외선 촬상 소자로서 감도가 높은 InGaAs 촬상 소자를 채용한다. 바람직하게는, 촬상 유닛(18, 18A)은, 노광 시간 등을 조정할 수 있는 익스포저를 구비하고 있다.Preferably, an InGaAs imaging element having high sensitivity is used as the infrared imaging element. Preferably, the image pickup units 18 and 18A are provided with exposures capable of adjusting the exposure time and the like.

계속해서, 이들 얼라인먼트 마크를 연결한 직선이 가공 이송 방향과 평행해지도록 척 테이블(40)을 θ 회전시키고, 얼라인먼트 마크와 분할 예정 라인(13)의 중심과의 거리만큼 척 테이블(40)을 가공 이송 방향 X1(도 6의 (A) 참조)과 직교하는 방향으로 더 이동시킴으로써, 레이저 가공해야 할 분할 예정 라인(13)을 검출한다.Subsequently, the chuck table 40 is rotated in the &thetas; so that the straight line connecting these alignment marks is parallel to the processing transfer direction, and the chuck table 40 is machined by the distance between the alignment mark and the center of the line to be divided 13 (See Fig. 6 (A)) in the transfer direction X1 (see Fig. 6 (A)), thereby detecting the line to be divided 13 to be subjected to laser processing.

얼라인먼트 공정을 실시한 후, 도 6의 (A)에 도시된 바와 같이, 웨이퍼(11)의 표면(11a) 측으로부터 분할 예정 라인(13)을 따라 레이저 가공 장치의 레이저 헤드(집광기)(46)로부터 밀봉재(20)에 대하여 흡수성을 갖는 파장(예컨대, 355 ㎚)의 레이저 빔(LB)을 조사하여, 어블레이션 가공에 의해 도 6의 (B)에 도시된 바와 같은 레이저 가공홈(25)을 형성하고, 웨이퍼(11)를 표면(11a) 및 4개의 측면이 밀봉재(20)에 의해 위요된 개개의 디바이스 칩(27)으로 분할하는 분할 공정을 실시한다.6 (A), the laser beam is focused from the surface 11a side of the wafer 11 along the line to be divided 13 to the laser head (light condenser) 46 of the laser processing apparatus A laser beam LB having an absorbing wavelength (e.g., 355 nm) is irradiated onto the sealing material 20 to form a laser machining groove 25 as shown in Fig. 6B by ablation processing And the wafer 11 is subjected to a dividing step in which the surface 11a and the four side surfaces of the wafer 11 are divided into individual device chips 27 straddled by the sealing material 20. [

이 분할 공정을, 제1 방향으로 신장되는 분할 예정 라인(13)을 따라 차례로 실시한 후, 척 테이블(40)을 90° 회전시키고, 제1 방향에 직교하는 제2 방향으로 신장되는 분할 예정 라인(13)을 따라 차례로 실시함으로써, 도 6의 (B)에 도시된 바와 같이, 웨이퍼(11)를 표면(11a) 및 4개의 측면이 밀봉재(20)에 의해 밀봉된 개개의 디바이스 칩(27)으로 분할할 수 있다.This dividing step is sequentially performed along the dividing line 13 extending in the first direction and then the chuck table 40 is rotated by 90 degrees and the dividing line extending in the second direction orthogonal to the first direction 13, the wafer 11 is transferred to the surface 11a and the individual device chips 27 whose four sides are sealed by the sealing material 20, as shown in Fig. 6 (B) Can be divided.

이 분할 공정에서 사용하는 레이저 빔(LB)의 빔 직경은 절삭홈 형성 공정에서 사용하는 절삭 블레이드(14)의 폭보다 작기 때문에, 도 6의 (B)에 도시된 레이저 가공홈(25)을 형성하면, 디바이스 칩(27)의 측면은 밀봉재(20)로 밀봉되게 된다.Since the beam diameter of the laser beam LB used in the dividing step is smaller than the width of the cutting blade 14 used in the cutting groove forming step, the laser machining groove 25 shown in Fig. 6B is formed The side surface of the device chip 27 is sealed with the sealing material 20.

이와 같이 하여 제조한 디바이스 칩(27)은, 디바이스 칩(27)의 표리를 반전시켜 범프(17)를 머더 보드의 도전 패드에 접속하는 플립 칩 본딩에 의해, 머더 보드에 실장할 수 있다.The device chip 27 thus manufactured can be mounted on the motherboard by flip chip bonding in which the front and back of the device chip 27 are inverted and the bumps 17 are connected to the conductive pads of the motherboard.

10 : 절삭 유닛 11 : 반도체 웨이퍼
13 : 분할 예정 라인 14 : 절삭 블레이드
15 : 디바이스 16 : 얼라인먼트 유닛
17 : 전극 범프 18, 18A : 촬상 유닛
20 : 밀봉재 23 : 절삭홈
25 : 레이저 가공홈 26 : 연삭 유닛
27 : 디바이스 칩 34 : 연삭휠
38 : 연삭 지석 46 : 레이저 헤드(집광기)
10: cutting unit 11: semiconductor wafer
13: Line to be divided 14: Cutting blade
15: Device 16: Alignment unit
17: electrode bumps 18, 18A: image pickup unit
20: sealing material 23: cutting groove
25: laser machining groove 26: grinding unit
27: device chip 34: grinding wheel
38: grinding stone 46: laser head (condenser)

Claims (2)

교차하여 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 각각 복수의 범프를 갖는 디바이스가 형성된 웨이퍼의 가공 방법으로서,
상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 절삭 블레이드에 의해 디바이스 칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정과,
상기 절삭홈 형성 공정을 실시한 후, 상기 절삭홈을 포함하는 상기 웨이퍼의 표면을 밀봉재로 밀봉하는 밀봉 공정과,
상기 밀봉 공정을 실시한 후, 상기 웨이퍼의 이면측으로부터 상기 디바이스 칩의 마무리 두께까지 상기 웨이퍼를 연삭하여 상기 절삭홈 내의 상기 밀봉재를 노출시키는 연삭 공정과,
상기 연삭 공정을 실시한 후, 상기 웨이퍼의 표면측으로부터 적외선 촬상 수단에 의해 상기 밀봉재를 투과하여 웨이퍼의 표면측을 촬상하여 얼라인먼트 마크를 검출하고, 상기 얼라인먼트 마크에 기초하여 레이저 가공해야 할 상기 분할 예정 라인을 검출하는 얼라인먼트 공정과,
상기 얼라인먼트 공정을 실시한 후, 상기 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 상기 밀봉재에 대하여 흡수성을 갖는 파장의 레이저 빔을 조사하여, 어블레이션 가공에 의해 상기 밀봉재에 의해 표면 및 4측면이 위요(圍繞)된 개개의 디바이스 칩으로 분할하는 분할 공정을 포함하고,
상기 밀봉 공정에서는, 상기 적외선 촬상 수단이 수광하는 적외선이 투과하는 투과성을 갖는 밀봉재에 의해 상기 웨이퍼의 표면이 밀봉되는 것을 특징으로 하는 웨이퍼의 가공 방법.
There is provided a method of processing a wafer in which devices each having a plurality of bumps are formed in respective regions of a surface partitioned by a plurality of lines to be divided,
A cutting groove forming step of forming a cutting groove having a depth corresponding to the finishing thickness of the device chip from the front side of the wafer by the cutting blade along the line to be divided,
A sealing step of sealing the surface of the wafer including the cut groove with a sealing material after performing the cutting groove forming step,
A grinding step of grinding the wafer from the back side of the wafer to the finishing thickness of the device chip after the sealing step to expose the sealing material in the cutting groove;
After the grinding process is performed, the sealing material is transmitted from the front side of the wafer by the infrared image pickup means to pick up the front side of the wafer to detect the alignment mark, and based on the alignment mark, An alignment step of detecting an alignment mark,
After the alignment step is performed, a laser beam of a wavelength having an absorbing property is applied to the sealing material from the surface side of the wafer along the line to be divided along the dividing line, and the surface and four sides of the sealing material are abraded And dividing the device chip into individual device chips,
Wherein in the sealing step, the surface of the wafer is sealed by a sealing material having permeability through which infrared rays received by the infrared imaging unit are transmitted.
제1항에 있어서, 상기 얼라인먼트 공정에서 이용하는 상기 적외선 촬상 수단은 InGaAs 촬상 소자를 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.The method of processing a wafer according to claim 1, wherein the infrared imaging unit used in the alignment process includes an InGaAs imaging device.
KR1020180103485A 2017-09-08 2018-08-31 Processing method of wafer Active KR102627958B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017172835A JP6976650B2 (en) 2017-09-08 2017-09-08 Wafer processing method
JPJP-P-2017-172835 2017-09-08

Publications (2)

Publication Number Publication Date
KR20190028301A true KR20190028301A (en) 2019-03-18
KR102627958B1 KR102627958B1 (en) 2024-01-19

Family

ID=65441494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180103485A Active KR102627958B1 (en) 2017-09-08 2018-08-31 Processing method of wafer

Country Status (6)

Country Link
JP (1) JP6976650B2 (en)
KR (1) KR102627958B1 (en)
CN (1) CN109494189B (en)
DE (1) DE102018215245A1 (en)
SG (1) SG10201807733PA (en)
TW (1) TWI788410B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023209909A1 (en) * 2022-04-27 2023-11-02 ヤマハ発動機株式会社 Dicing device, semiconductor chip manufacturing method, and semiconductor chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003165893A (en) * 2001-11-30 2003-06-10 Shin Etsu Chem Co Ltd Epoxy resin composition for semiconductor encapsulation and semiconductor device
JP2003321594A (en) * 2002-04-26 2003-11-14 Hitachi Chem Co Ltd Epoxy resin molding compound for sealing and electronic component device
JP2005538572A (en) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド Cutting method for wafer coating and die separation
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
JP2015023078A (en) * 2013-07-17 2015-02-02 株式会社ディスコ Wafer processing method
JP2016015438A (en) 2014-07-03 2016-01-28 株式会社ディスコ Alignment method
JP2017108089A (en) * 2015-12-04 2017-06-15 株式会社東京精密 Laser processing apparatus and laser processing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006721A (en) * 2002-03-28 2004-01-08 Toshiba Corp Semiconductor device
JP4168988B2 (en) * 2004-07-21 2008-10-22 沖電気工業株式会社 Manufacturing method of semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003165893A (en) * 2001-11-30 2003-06-10 Shin Etsu Chem Co Ltd Epoxy resin composition for semiconductor encapsulation and semiconductor device
JP2003321594A (en) * 2002-04-26 2003-11-14 Hitachi Chem Co Ltd Epoxy resin molding compound for sealing and electronic component device
JP2005538572A (en) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド Cutting method for wafer coating and die separation
JP2013074021A (en) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd Alignment method
JP2015023078A (en) * 2013-07-17 2015-02-02 株式会社ディスコ Wafer processing method
JP2016015438A (en) 2014-07-03 2016-01-28 株式会社ディスコ Alignment method
JP2017108089A (en) * 2015-12-04 2017-06-15 株式会社東京精密 Laser processing apparatus and laser processing method

Also Published As

Publication number Publication date
TW201913870A (en) 2019-04-01
KR102627958B1 (en) 2024-01-19
SG10201807733PA (en) 2019-04-29
JP2019050248A (en) 2019-03-28
CN109494189B (en) 2023-10-13
DE102018215245A1 (en) 2019-03-14
CN109494189A (en) 2019-03-19
TWI788410B (en) 2023-01-01
JP6976650B2 (en) 2021-12-08

Similar Documents

Publication Publication Date Title
KR102631710B1 (en) Method for processing wafer
KR102631711B1 (en) Method for processing wafer
KR102581138B1 (en) Method for processing wafer
KR102619266B1 (en) Method for processing wafer
KR102581132B1 (en) Method for processing wafer
KR102581129B1 (en) Processing method of wafer
KR102631706B1 (en) Method for processing wafer
KR20190028301A (en) Processing method of wafer
KR102581127B1 (en) Method for processing wafer
KR102581131B1 (en) Method for processing wafer
KR102627412B1 (en) Processing method of wafer
KR102581128B1 (en) Method for processing wafer
JP2019054187A (en) Wafer processing method

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000