KR20180129298A - Method for Reading PRAM to Improve Dispersion and Apparatus Therefor - Google Patents
Method for Reading PRAM to Improve Dispersion and Apparatus Therefor Download PDFInfo
- Publication number
- KR20180129298A KR20180129298A KR1020170065103A KR20170065103A KR20180129298A KR 20180129298 A KR20180129298 A KR 20180129298A KR 1020170065103 A KR1020170065103 A KR 1020170065103A KR 20170065103 A KR20170065103 A KR 20170065103A KR 20180129298 A KR20180129298 A KR 20180129298A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- current path
- change memory
- current
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 상변화 메모리를 읽기(read)위한 기술에 관한 것으로서, 보다 구체적으로 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 상변화 메모리 읽기 방법 및 장치에 관한 것이다.[0001] The present invention relates to a technique for reading a phase change memory, and more particularly, to a method for reading a phase change memory by improving the threshold voltage dispersion of a resistive switching element constituting the phase change memory, Memory read method and apparatus.
MLC(Multi-Level Cell) PRAM은 고집적도, 비휘발성, 높은 내구성, 낮은 읽기/쓰기 지연속도 등 다양한 이점들을 보이면서 차세대 메모리 중 가장 유력한 후보로 각광 받고 있다.Multi-Level Cell (MLC) PRAMs are emerging as the most promising candidates for next-generation memory, with many advantages such as high integration, non-volatility, high durability and low read / write latency.
현재 삼성전자를 비롯하여 타 경쟁업체들은 PRAM의 상용화를 및 양산화를 위해 크로스 바 어레이(Cross-bar array) 구조를 기반으로 한 연구 및 제품 개발을 진행하고 있다. Cross-bar Array PRAM은 상단의 비트 라인(Bit Line)과 하단의 소스 라인(Source Line) 사이에 선택 소자인 오보닉 임계 스위칭(OTS; Ovonic Threshold Switching) 소자와 상변화 물질인 Charcogenide 물질이 콘택(contact) 물질을 이용하여 수직으로 연결된 구조를 가지고 있다.Currently, Samsung Electronics and other competitors are conducting research and product development based on a cross-bar array structure to commercialize and mass-produce PRAM. The cross-bar array PRAM has an Ovonic Threshold Switching (OTS) device as a selection device between a bit line at an upper bit line and a source line at a lower stage, and a charge- contact structure.
OTS는 바이어스가 임계 전압(Vth)을 넘어 서는 경우 전류가 흐르는 특성을 가지고 있으며, 이러한 특성을 사용하여 PRAM의 선택 소자로써 역할을 수행한다. The OTS has a characteristic that a current flows when a bias exceeds a threshold voltage (Vth), and plays a role as a selection device of a PRAM using such a characteristic.
하지만, OTS의 임계 전압은 기준 임계 전압에서 약 ± 0.5[V]의 산포를 가지며, 이러한 임계 전압 산포는 PRAM의 동작에 있어서 전류 및 전압 감지 마진에 미치기 때문에 PRAM 읽기 동작에 의해 읽혀진 데이터의 정확성에 문제가 발생할 수 있다.However, since the threshold voltage of the OTS has a spread of about ± 0.5 [V] at the reference threshold voltage, and this threshold voltage spread is proportional to the current and voltage detection margin in the operation of the PRAM, the accuracy of the data read by the PRAM reading operation Problems can arise.
따라서, 저항성 스위칭 소자의 임계 전압 산포를 개선하여 PRAM에 저장된 데이터를 정확하게 읽을 수 있는 읽기 방법 및 장치에 대한 필요성이 대두된다.Thus, there is a need for a reading method and apparatus that can accurately read data stored in the PRAM by improving the threshold voltage dispersion of the resistive switching element.
본 발명의 실시예들은, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 상변화 메모리 읽기 방법 및 장치를 제공한다.Embodiments of the present invention provide a method and apparatus for reading a phase change memory that can read data stored in a phase change memory normally by improving the threshold voltage distribution of a resistive switching element constituting the phase change memory.
본 발명의 일 실시예에 따른 상변화 메모리 읽기 방법은 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가하는 단계; 미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 단계; 및 상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 읽기 동작을 수행하는 단계를 포함한다.According to another aspect of the present invention, there is provided a phase change memory read method including: applying a linearly increasing voltage based on a threshold voltage of a resistive switching device constituting a phase change memory, Increasing a current of the current path as the voltage is increased using a pre-established current path; And performing a reading operation of the phase change memory using the linearly increasing voltage and the current increasing through the current path.
상기 전류 패스의 전류를 증가시키는 단계는 상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시킬 수 있다.The step of increasing the current of the current path may increase the current of the current path by decreasing the resistance value of the current path as the voltage increases.
상기 전류 패스는 상기 저항성 스위칭 소자와 상기 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 상기 저항성 스위칭 소자 및 상기 상변화 메모리의 셀과 병렬적으로 형성될 수 있다.The current path may be formed in parallel with the resistive switching element and the cell of the phase change memory between the resistive switching element and the source line in which the cell of the phase change memory is formed.
상기 전류 패스는 가변 저항과 가변 저항 소자 중 적어도 하나를 포함할 수 있다.The current path may include at least one of a variable resistance and a variable resistance element.
상기 전압을 인가하는 단계는 상기 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가할 수 있다.The step of applying the voltage may apply a read voltage that increases linearly to a voltage that is set to be greater than a maximum threshold voltage of the resistive switching element.
본 발명의 일 실시예에 따른 상변화 메모리 읽기 장치는 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가하는 전압 인가부; 미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 전류 패스부; 및 상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 읽기 동작을 수행하는 제어부를 포함한다.The phase-change memory read apparatus according to an embodiment of the present invention includes a voltage-applying unit for applying a linearly-increasing voltage based on a threshold voltage of a resistive switching element constituting a phase-change memory, ; A current path portion that increases a current of the current path as the voltage increases by using a pre-formed current path; And a controller for performing the read operation of the phase change memory using the linearly increasing voltage and the current increasing through the current path.
상기 전류 패스부는 상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시킬 수 있다.The current path portion may increase the current of the current path by decreasing the resistance value of the current path as the voltage increases.
상기 전류 패스부는 상기 저항성 스위칭 소자와 상기 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 상기 저항성 스위칭 소자 및 상기 상변화 메모리의 셀과 병렬적으로 형성될 수 있다.The current path portion may be formed in parallel with the resistive switching element and the cell of the phase change memory between the resistive switching element and the bit line and the source line in which the cell of the phase change memory is formed.
상기 전류 패스부는 가변 저항과 가변 저항 소자 중 적어도 하나를 포함할 수 있다.The current path portion may include at least one of a variable resistor and a variable resistor.
상기 전압 인가부는 상기 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가할 수 있다.The voltage applying unit may apply a read voltage that increases linearly to a voltage that is set to be greater than a maximum threshold voltage of the resistive switching device.
본 발명의 실시예들에 따르면, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있다.According to embodiments of the present invention, the data stored in the phase change memory can be read normally by improving the threshold voltage distribution of the resistive switching elements constituting the phase change memory.
본 발명의 실시예들에 따르면, 셀 데이터를 판별하기 위해 전류를 센싱하는 과정에서, 저항성 스위칭 소자 예를 들어, OTS 소자에 의한 임계 전압 산포 영향을 개선하기 위하여 선형적으로 증가하는 읽기 전압을 인가하고, 읽기 전압이 증가함에 따라 전류 패스의 저항 값을 감소시켜 전류 패스에 흐르는 전류를 증가시킴으로써, 셀에 흐르는 전류를 항상 유사한 값으로 유지하면서 저항성 스위칭 소자의 임계 전압 산포 영향이 최소화되는 읽기 동작을 수행할 수 있다.According to embodiments of the present invention, in the process of sensing the current for discriminating the cell data, a linearly increasing read voltage is applied to improve the influence of the threshold voltage dispersion by the resistive switching element, for example, the OTS element And the current flowing through the current path is increased by decreasing the resistance value of the current path as the reading voltage is increased so that the reading operation in which the influence of the threshold voltage dispersion of the resistive switching element is minimized while the current flowing through the cell is always maintained at a similar value Can be performed.
도 1은 기존의 읽기 동작과 본 발명의 읽기 동작을 설명하기 위한 예시도를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 방법에 대한 동작 흐름도를 나타낸 것이다.
도 3은 본 발명에 따른 동작을 설명하기 위한 예시도를 나타낸 것이다.
도 4는 셀 전류를 제어하기 위한 회로 구조를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 장치에 대한 구성을 나타낸 것이다.FIG. 1 illustrates an example of a conventional read operation and a read operation of the present invention.
FIG. 2 is a flowchart illustrating an operation of a phase-change memory read method according to an embodiment of the present invention.
Fig. 3 shows an exemplary diagram for explaining the operation according to the present invention.
4 shows a circuit structure for controlling the cell current.
5 illustrates a configuration of a phase-change memory read device according to an embodiment of the present invention.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. In addition, the same reference numerals shown in the drawings denote the same members.
본 발명의 실시예들은, 선형적으로 증가하는 전압과 전압의 증가에 따라 전류를 제어할 수 있는 전류 패스를 이용하여 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 방법 및 장치를 제공하는 것을 그 요지로 한다.Embodiments of the present invention can improve the threshold voltage distribution of a resistive switching element that configures a phase change memory using a linearly increasing voltage and a current path that can control the current with increasing voltage, And to provide a method and an apparatus capable of normally reading data stored in a storage medium.
여기서, 전류 패스는 저항성 스위치와 메모리 셀로 이루어지고 비트 라인과 소스 라인 사이에 형성되는 셀 어레이와 병렬적으로 형성될 수 있으며, 가변 저항 또는 MOSFET와 같이 저항이 가변될 수 있는 가변 저항 소자를 포함할 수 있다.Here, the current path may be formed in parallel with a cell array formed of a resistive switch and a memory cell and formed between a bit line and a source line, and may include a variable resistance element such as a variable resistance or a MOSFET, .
도 1은 기존의 읽기 동작과 본 발명의 읽기 동작을 설명하기 위한 예시도를 나타낸 것으로, 도 1에 도시된 바와 같이 기존 PRAM에서 데이터를 읽기 위한 읽기 동작은 일정 읽기 전압(VREAD)을 인가하고 이 때 감지되는 전류를 센싱하여 메모리 셀에 저장된 셀의 정보를 출력한다. 하지만, 저항성 스위칭 소자 예를 들어, OTS 소자의 임계 전압 산포에 의해 저항성 스위칭 소자의 임계 전압이 클 경우 읽기 전압에서 OTS소자가 턴온(turn-on)되지 않게 되어 읽기 동작을 수행할 수 없는 경우가 발생하게 된다.FIG. 1 illustrates an example of a conventional read operation and a read operation of the present invention. As shown in FIG. 1, a read operation for reading data in a conventional PRAM applies a constant read voltage V READ At this time, the sensing current is sensed to output information of the cell stored in the memory cell. However, when the threshold voltage of the resistive switching element, for example, the threshold voltage of the OTS element is large due to the dispersion of the threshold voltage of the OTS element, the reading operation can not be performed because the OTS element is not turned on at the reading voltage .
본 발명은 도 1b에 도시된 바와 같이, 톱니(saw-tooth) 모양으로 증가하는 읽기 전압 예를 들어, 선형적으로 증가하는 전압을 인가하고, 최고 전압을 OTS 소자의 임계 전압 산포에 의한 턴온 전압 이상의 전압으로 설정함으로써, OTS 소자의 임계 전압 산포가 큰 경우와 작은 경우 모두 정상적으로 OTS 소자를 턴온시키고 이를 통해 정상적인 읽기 동작을 수행할 수 있다. 이러한 본 발명에 대해 도 2 내지 도 5를 참조하여 상세히 설명하면 다음과 같다.As shown in FIG. 1B, the present invention increases the read voltage in the form of a saw-tooth, for example, by applying a linearly increasing voltage, and the highest voltage to a turn-on voltage It is possible to normally turn on the OTS element in both the case where the threshold voltage scattering of the OTS element is large and the case where the threshold voltage scatter is large, thereby performing a normal reading operation. The present invention will now be described in detail with reference to FIGS. 2 to 5. FIG.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 방법에 대한 동작 흐름도를 나타낸 것이다.FIG. 2 is a flowchart illustrating an operation of a phase-change memory read method according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시예에 따른 방법은 상변화 메모리의 읽기 동작을 수행하기 위하여, 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압 즉, 읽기 전압을 인가한다(S210).Referring to FIG. 2, a method according to an embodiment of the present invention applies a linearly increasing voltage, that is, a read voltage, based on a threshold voltage of a resistive switching device S210).
여기서, 단계 S210은 상변화 메모리를 구성하는 저항성 스위칭 소자들 예를 들어, OTS 소자들에 대해 미리 측정 또는 설정된 임계 전압 범위 즉, 도 2b와 도 3a에 도시된 바와 같이 임계 전압 산포에 기초하여 최대 임계 전압보다 큰 전압까지 선형적으로 증가하는 읽기 전압(310)을 인가할 수 있다.Here, step S210 is a step of determining the threshold voltage range, which is the threshold voltage range previously measured or set for the resistive switching elements constituting the phase change memory, for example, OTS elements, that is, A
즉, PRAM의 저항 산포가 일정 범위 내의 값으로 설정이 되어 있는 경우, 도 3a에 도시된 바와 같이 읽기 전압(310)이 증가함에 따라 셀에 흐르는 전류(ICell)의 크기가 증가하는 형태를 보이게 되고, 이는 셀 데이터를 판별하기 위한 전류를 센싱하는 과정에서 읽기 오류가 발생할 수 있는 문제를 야기할 수 있다.That is, when the resistance scattering of the PRAM is set to a value within a certain range, as shown in FIG. 3A, the magnitude of the current I cell flowing in the cell increases as the
따라서, 본 발명은 전류 패스를 이용할 수 있다.Therefore, the present invention can use a current path.
즉, 본 발명은 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스를 통해 흐르는 전류를 증가시킨다(S220).That is, the present invention uses the current path to increase the current flowing through the current path as the read voltage increases (S220).
여기서, 단계 S220은 도 3b에 도시된 바와 같이, 가변 저항 또는 MOSFET와 같이 가변저항으로 사용될 수 있는 가변 저항 소자를 포함하는 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스의 저항 값(Rpath)(320)을 감소시킴으로써, 전류 패스에 흐르는 전류(Ipath)(330)가 증가되어 읽기 전압이 증가하더라도 셀에 흐르는 전류(ICell)가 항상 유사한 값으로 유지되어 읽기 동작을 정확하게 수행할 수 있다.Herein, in step S220, as shown in FIG. 3B, the resistance value of the current path (R path) increases as the read voltage increases by using a current path including a variable resistance or a variable resistance element that can be used as a variable resistance such as a MOSFET ) 320, the current (I path ) 330 flowing in the current path is increased so that the current (I cell ) flowing in the cell is maintained at a similar value at all times even if the reading voltage increases, have.
본 발명에서의 전류 패스는 도 4에 도시된 바와 같이, 상변화 메모리의 비트 라인(bit-line)과 소스 라인(source-line) 사이에 형성되는 저항성 스위칭 소자(OTS)와 셀(PRAM) 어레이와 병렬적으로 연결된다. 물론, 이러한 전류 패스의 저항 값은 읽기 전압의 증가에 따라 저항 값의 변화를 제어할 수 있는 제어 수단에 의해 제어될 수 있다.The current path in the present invention includes a resistive switching element (OTS) formed between a bit-line and a source-line of a phase change memory and a cell (PRAM) array In parallel. Of course, the resistance value of this current path can be controlled by a control means capable of controlling the change of the resistance value in accordance with the increase of the read voltage.
이 때, 도 4에 도시된 구조를 이용하여 읽기 동작을 수행하는 경우 크로스 바 어레이(Cross-bar array)에서 제기되고 있는 스니크 리키지(Sneak Leakage)와 같은 어레이 리키지 발생에 있어서, 비선택 소자에 의해 항상 낮은 저항 값을 갖는 전류 패스가 존재하기 때문에 리키지가 발생하기 전에 전류 패스를 통해 리키지 전류를 제거할 수 있다.At this time, in the case of performing read operation using the structure shown in FIG. 4, in the case of array rekey generation such as sneak leaking in a cross-bar array, Because there is always a current path with a low resistance value by the device, it is possible to remove the leakage current through the current path before the leakage occurs.
단계 S210과 S220에 의해 선형적으로 증가하는 읽기 전압이 인가되고, 읽기 전압의 증가에 따라 전류 패스를 통해 흐르는 전류가 증가되면 선형적으로 증가하는 읽기 전압과 전류 패스를 통해 증가하는 전류를 이용하여 상변화 메모리의 읽기 동작을 수행한다(S230).If a linearly increasing read voltage is applied in steps S210 and S220 and the current flowing through the current path increases with the increase of the read voltage, the current increases through the linearly increasing read voltage and current path The read operation of the phase change memory is performed (S230).
이와 같이, 본 발명의 실시예에 따른 방법은 선형적으로 증가하는 읽기 전압과 읽기 전압의 증가에 따라 전류를 제어할 수 있는 전류 패스를 이용하여 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압 산포를 개선함으로써, 상변화 메모리에 저장된 데이터를 정상적으로 읽을 수 있는 읽기 동작을 수행할 수 있다.As described above, according to the method of the present invention, a threshold voltage distribution of a resistive switching element constituting a phase-change memory using a current path capable of controlling a current according to a linearly increasing reading voltage and a reading voltage It is possible to perform a read operation capable of normally reading data stored in the phase change memory.
또한, 본 발명에 따른 방법은 가변 저항 또는 MOSFET와 같이 가변저항으로 사용될 수 있는 가변 저항 소자를 포함하는 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스의 저항 값을 감소시킴으로써, 전류 패스에 흐르는 전류가 증가되어 읽기 전압이 증가하더라도 셀에 흐르는 전류가 항상 유사한 값으로 유지되어 읽기 동작을 정확하게 수행할 수 있다.In addition, the method according to the present invention reduces the resistance value of the current path as the read voltage increases by using a current path including a variable resistance element or a variable resistance element that can be used as a variable resistance such as a MOSFET, Even if the read voltage is increased due to the increase of the current, the current flowing in the cell is always maintained at a similar value, so that the read operation can be accurately performed.
도 5는 본 발명의 일 실시예에 따른 상변화 메모리 읽기 장치에 대한 구성을 나타낸 것으로, 상술한 도 1 내지 도 4에서 설명한 상변화 메모리 읽기 방법을 수행하는 장치에 대한 구성을 나타낸 것이다.FIG. 5 shows a configuration of a phase-change memory read device according to an embodiment of the present invention, and shows a configuration of an apparatus for performing the phase-change memory read method described with reference to FIG. 1 to FIG.
도 5를 참조하면, 본 발명에 따른 상변화 메모리 읽기 장치(500)는 전압 인가부(510), 전류 패스부(520) 및 제어부(530)를 포함한다.5, the phase-change
전압 인가부(510)는 상변화 메모리의 읽기 동작을 위하여, 상변화 메모리를 구성하는 저항성 스위칭 소자의 임계 전압에 기초하여 선형적으로 증가하는 전압을 인가한다.The
여기서, 전압 인가부(510)는 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가할 수 있다.Here, the
전류 패스부(520)는 미리 구비된 전류 패스를 이용하여 읽기 전압이 증가함에 따라 전류 패스의 전류를 증가시킨다.The
여기서, 전류 패스부(520)는 읽기 전압이 증가함에 따라 전류 패스의 저항 값을 감소 예를 들어, 선형적으로 감소시킴으로써, 전류 패스의 전류를 증가시킬 수 있다.Here, the
이 때, 전류 패스부(520)는 저항성 스위칭 소자와 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 저항성 스위칭 소자 및 상변화 메모리의 셀과 병렬적으로 형성될 수 있으며, 가변 저항, MOSFET와 같이 가변저항으로 사용될 수 있는 가변 저항 소자 중 적어도 하나를 포함할 수 있다.At this time, the
제어부(530)는 선형적으로 증가하는 읽기 전압과 전류 패스를 통해 증가하는 전류를 이용하여 상변화 메모리의 읽기 동작을 수행한다.The
비록, 도 5의 상변화 메모리 읽기 장치에서 그 설명이 생략되었더라도, 도 1 내지 도 4의 상변화 메모리 읽기 방법에 기재된 모든 내용을 포함할 수 있다는 것은 이 기술 분야에 종사하는 당업자에게 있어서 자명하다.It should be apparent to those skilled in the art that although the description is omitted in the phase change memory read device of FIG. 5, it may include all of the contents described in the phase change memory read method of FIGS. 1-4.
이상에서 설명된 시스템 또는 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 시스템, 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The system or apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the systems, devices, and components described in the embodiments may be implemented in various forms such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array ), A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.
실시예들에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to embodiments may be implemented in the form of a program instruction that may be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.
Claims (10)
미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 단계; 및
상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 읽기 동작을 수행하는 단계
를 포함하는 상변화 메모리 읽기 방법.
Applying a linearly increasing voltage based on a threshold voltage of a resistive switching element constituting a phase change memory for a read operation of the phase change memory;
Increasing a current of the current path as the voltage is increased using a pre-established current path; And
Performing a read operation of the phase change memory using the linearly increasing voltage and the current increasing through the current path
/ RTI >
상기 전류 패스의 전류를 증가시키는 단계는
상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시키는 것을 특징으로 하는 상변화 메모리 읽기 방법.
The method according to claim 1,
The step of increasing the current in the current path
And increasing the current in the current path by decreasing the resistance value of the current path as the voltage increases.
상기 전류 패스는
상기 저항성 스위칭 소자와 상기 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 상기 저항성 스위칭 소자 및 상기 상변화 메모리의 셀과 병렬적으로 형성되는 것을 특징으로 하는 상변화 메모리 읽기 방법.
The method according to claim 1,
The current path
Wherein the resistive switching element and the phase change memory cell are formed in parallel with the resistive switching element and the cell of the phase change memory between the bit line and the source line in which the cell of the phase change memory is formed.
상기 전류 패스는
가변 저항과 가변 저항 소자 중 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 읽기 방법.
The method according to claim 1,
The current path
A variable resistor and a variable resistor element.
상기 전압을 인가하는 단계는
상기 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가하는 것을 특징으로 하는 상변화 메모리 읽기 방법.
The method according to claim 1,
The step of applying the voltage
Wherein a reading voltage that increases linearly increases to a voltage that is set to be greater than a maximum threshold voltage of the resistive switching element.
미리 구비된 전류 패스를 이용하여 상기 전압이 증가함에 따라 상기 전류 패스의 전류를 증가시키는 전류 패스부; 및
상기 선형적으로 증가하는 전압과 상기 전류 패스를 통해 증가하는 전류를 이용하여 상기 상변화 메모리의 읽기 동작을 수행하는 제어부
를 포함하는 상변화 메모리 읽기 장치.
A voltage applying unit for applying a linearly increasing voltage based on a threshold voltage of the resistive switching element constituting the phase change memory for a read operation of the phase change memory;
A current path portion that increases a current of the current path as the voltage increases by using a pre-formed current path; And
A controller for performing a read operation of the phase change memory using the linearly increasing voltage and the current increased through the current path,
And a phase change memory.
상기 전류 패스부는
상기 전압이 증가함에 따라 상기 전류 패스의 저항 값을 감소시킴으로써, 상기 전류 패스의 전류를 증가시키는 것을 특징으로 하는 상변화 메모리 읽기 장치.
The method according to claim 6,
The current path portion
And increases the current of the current path by decreasing the resistance value of the current path as the voltage increases.
상기 전류 패스부는
상기 저항성 스위칭 소자와 상기 상변화 메모리의 셀이 형성되는 비트 라인과 소스 라인 사이에, 상기 저항성 스위칭 소자 및 상기 상변화 메모리의 셀과 병렬적으로 형성되는 것을 특징으로 하는 상변화 메모리 읽기 장치.
The method according to claim 6,
The current path portion
Wherein the resistive switching element and the phase change memory cell are formed in parallel with the resistive switching element and the cell of the phase change memory between the bit line and the source line in which the cell of the phase change memory is formed.
상기 전류 패스부는
가변 저항과 가변 저항 소자 중 적어도 하나를 포함하는 것을 특징으로 하는 상변화 메모리 읽기 장치.
The method according to claim 6,
The current path portion
And at least one of a variable resistor and a variable resistive element.
상기 전압 인가부는
상기 저항성 스위칭 소자의 최대 임계 전압보다 크게 설정된 전압까지 선형적으로 증가하는 읽기 전압을 인가하는 것을 특징으로 하는 상변화 메모리 읽기 장치.
The method according to claim 6,
The voltage application unit
And a reading voltage which linearly increases up to a voltage that is set to be higher than a maximum threshold voltage of the resistive switching element is applied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170065103A KR102056397B1 (en) | 2017-05-26 | 2017-05-26 | Method for Reading PRAM to Improve Dispersion and Apparatus Therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170065103A KR102056397B1 (en) | 2017-05-26 | 2017-05-26 | Method for Reading PRAM to Improve Dispersion and Apparatus Therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180129298A true KR20180129298A (en) | 2018-12-05 |
| KR102056397B1 KR102056397B1 (en) | 2019-12-16 |
Family
ID=64744128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170065103A Expired - Fee Related KR102056397B1 (en) | 2017-05-26 | 2017-05-26 | Method for Reading PRAM to Improve Dispersion and Apparatus Therefor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102056397B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020204628A1 (en) * | 2019-04-02 | 2020-10-08 | 김준성 | Method for reading cross point-type memory array including two-terminal switching material |
| KR102203953B1 (en) * | 2019-12-20 | 2021-01-15 | 한경대학교 산학협력단 | Method and Circuit for Data read method of phase change memory with reduced variation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7876607B2 (en) * | 2008-12-12 | 2011-01-25 | Stephen Tang | Reading threshold switching memory cells |
-
2017
- 2017-05-26 KR KR1020170065103A patent/KR102056397B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020204628A1 (en) * | 2019-04-02 | 2020-10-08 | 김준성 | Method for reading cross point-type memory array including two-terminal switching material |
| US11996146B2 (en) | 2019-04-02 | 2024-05-28 | Jun-Sung Kim | Method for reading cross point-type memory array including two-terminal switching material |
| KR102203953B1 (en) * | 2019-12-20 | 2021-01-15 | 한경대학교 산학협력단 | Method and Circuit for Data read method of phase change memory with reduced variation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102056397B1 (en) | 2019-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5321928B2 (en) | Management of readout distribution of phase change memory | |
| KR102810757B1 (en) | 3-state programming of memory cells | |
| JP6082827B2 (en) | Apparatus, sensing circuit, and method of compensating for increase in word line voltage | |
| US8929127B2 (en) | Current generator for nonvolatile memory device and write and/or read currents calibrating method using the same | |
| US20160005463A1 (en) | Resistive memory device, resistive memory, and operating method of the resistive memory device | |
| EP3121817B1 (en) | Resistive memory apparatus and writing method thereof | |
| US10332595B2 (en) | Determining resistance states of memristors in a crossbar array | |
| US20140211540A1 (en) | Method and apparatus for read measurement of a plurality of resistive memory cells | |
| TWI748558B (en) | Distribution-following access operations for a memory device | |
| CN109872751B (en) | Memory device and operation method thereof | |
| TW201727628A (en) | Semiconductor device and compensation method therefore | |
| TW202105381A (en) | Adaptive write operations for a memory device | |
| US9576650B2 (en) | Read measurement of a plurality of resistive memory cells for alleviating resistance and current drift | |
| JP6202576B2 (en) | Nonvolatile memory device and control method thereof | |
| KR20130021739A (en) | Resistive memory device, test system of the resistive memory device, and testing method of the resistive memory device | |
| KR102056397B1 (en) | Method for Reading PRAM to Improve Dispersion and Apparatus Therefor | |
| US11380394B2 (en) | Voltage profile for reduction of read disturb in memory cells | |
| KR102395535B1 (en) | Test Circuit Block, Variable Resistance Memory Device Including the same And Method of Forming The Variable Resistance Memory Device | |
| KR101979987B1 (en) | Phase-Change Memory Sensing Apparatus with Dynamic Reference for Compensating Resistance Drift and Method Therefor | |
| EP4115420B1 (en) | Modified write voltage for memory devices | |
| KR102701797B1 (en) | Phase Change Memory Device Having a Cross Point Array type And Method of Driving the Same | |
| KR102014916B1 (en) | Phase-Change Memory Sensing Apparatus with Compensation of Resistance Drift and Method Therefor | |
| KR102203953B1 (en) | Method and Circuit for Data read method of phase change memory with reduced variation | |
| US20130107619A1 (en) | Conditioning phase change memory cells | |
| KR20180129297A (en) | Method for Reading PRAM to Improve Dispersion Using Pre-Sensing and Apparatus Therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| AMND | Amendment | ||
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| AMND | Amendment | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PX0901 | Re-examination |
St.27 status event code: A-2-3-E10-E12-rex-PX0901 |
|
| PX0701 | Decision of registration after re-examination |
St.27 status event code: A-3-4-F10-F13-rex-PX0701 |
|
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20221211 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20221211 |