[go: up one dir, main page]

KR20180048937A - 멤브레인 조립체를 제조하는 방법 - Google Patents

멤브레인 조립체를 제조하는 방법 Download PDF

Info

Publication number
KR20180048937A
KR20180048937A KR1020187009174A KR20187009174A KR20180048937A KR 20180048937 A KR20180048937 A KR 20180048937A KR 1020187009174 A KR1020187009174 A KR 1020187009174A KR 20187009174 A KR20187009174 A KR 20187009174A KR 20180048937 A KR20180048937 A KR 20180048937A
Authority
KR
South Korea
Prior art keywords
membrane
border
layer
stack
planar substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020187009174A
Other languages
English (en)
Other versions
KR102823373B1 (ko
Inventor
조머 실베스터 하우벨링
에릭 빌럼 펠릭스 카시미리
타마라 드루지니나
폴 얀센
마이클 알프레드 요세푸스 쿠이켄
마르티누스 헨드리쿠스 안토니우스 린더스
시코 오스터호프
마리아 피터
빌렘 조안 반 데르 잔데
피테르-잔 반 조울
베아트리스 루이스 마리에-요셉 카트리엔 베르브루게
요하네스 페트루스 마르티누스 베르나두스 베르묄런
데이비드 페르디난드 블레스
빌렘-피테르 보르투이젠
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20180048937A publication Critical patent/KR20180048937A/ko
Application granted granted Critical
Publication of KR102823373B1 publication Critical patent/KR102823373B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70983—Optical system protection, e.g. pellicles or removable covers for protection of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H10P50/242—
    • H10P76/00—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

EUV 리소그래피를 위한 멤브레인 조립체를 제조하는 방법이 개시되며, 상기 방법은: 평면 기판 및 적어도 하나의 멤브레인 층을 포함한 스택을 제공하는 단계 -평면 기판은 내부 구역, 및 내부 구역 주위의 보더 구역을 포함함- ; 평면 기판의 내부 구역이 노출되도록 지지체 상에 스택을 위치시키는 단계; 및 비-액체 에천트를 이용하여 평면 기판의 내부 구역을 선택적으로 제거하여, 멤브레인 조립체가: 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인; 및 멤브레인을 유지하는 보더 -보더는 평면 기판의 보더 구역으로부터 형성됨- 를 포함하도록 하는 단계를 포함한다.

Description

멤브레인 조립체를 제조하는 방법
본 출원은 2015년 9월 2일에 출원된 EP 출원 15183437.1의 우선권을 주장하며, 이는 본 명세서에서 그 전문이 인용참조된다.
본 발명은 멤브레인 조립체(membrane assembly)를 제조하는 방법, 및 멤브레인 조립체에 관한 것이다.
리소그래피 장치는 기판 상에, 통상적으로는 기판의 타겟부 상에 원하는 패턴을 적용시키는 기계이다. 리소그래피 장치는, 예를 들어 집적 회로(IC)의 제조 시에 사용될 수 있다. 그 경우, 대안적으로 마스크 또는 레티클이라 칭하는 패터닝 디바이스가 IC의 개별층 상에 형성될 회로 패턴을 생성하기 위해 사용될 수 있다. 이 패턴은 기판(예컨대, 실리콘 웨이퍼) 상의 (예를 들어, 다이의 부분, 하나의 다이, 또는 수 개의 다이를 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 패턴의 전사는, 통상적으로 기판 상에 제공된 방사선-감응재(레지스트)층 상으로의 이미징(imaging)을 통해 수행된다. 일반적으로, 단일 기판은 연속하여 패터닝되는 인접한 타겟부들의 네트워크를 포함할 것이다.
리소그래피는 IC들, 및 다른 디바이스들 및/또는 구조체들의 제조 시 핵심 단계들 중 하나로서 폭넓게 인식된다. 하지만, 리소그래피를 이용하여 구성되는 피처들의 치수들이 더 작아짐에 따라, 리소그래피는 소형 IC 또는 다른 디바이스들 및/또는 구조체들이 제조될 수 있게 하는 데 더 결정적인 인자(critical factor)가 되고 있다.
패턴 프린팅의 한계들의 이론적 추산은 수학식 1에 나타낸 바와 같은 분해능에 대한 레일리 기준(Rayleigh criterion)에 의해 설명될 수 있다:
Figure pct00001
이때, λ는 사용되는 방사선의 파장이고, NA는 패턴을 프린트하는 데 사용되는 투영 시스템의 개구수(numerical aperture)이며, k1은 레일리 상수라고도 칭하는 공정 의존성 조정 인자(process-dependent adjustment factor)이고, CD는 프린트된 피처의 피처 크기(또는 임계 치수)이다. 수학식 1에 따르면, 피처들의 프린트가능한 최소 크기의 감소는 세 가지 방식으로: 즉, 노광 파장 λ를 단축함으로써, 개구수 NA를 증가시킴으로써, 또는 k1의 값을 감소시킴으로써 얻어질 수 있다.
노광 파장을 단축하고, 이에 따라 프린트가능한 최소 크기를 감소시키기 위해, 극자외(EUV) 방사선 소스를 사용하는 것이 제안되었다. EUV 방사선은 10 내지 20 nm의 범위, 예를 들어 13 내지 14 nm의 범위 내의 파장을 갖는 전자기 방사선이다. 또한, 예를 들어 6.7 nm 또는 6.8 nm와 같이 5 내지 10 nm의 범위 내에서 10 nm 미만의 파장을 갖는 EUV 방사선이 사용될 수 있다고 제안되었다. 이러한 방사선은 극자외 방사선 또는 연질 x-방사선(soft x-ray radiation)이라고 칭해진다. 가능한 소스들로는, 예를 들어 레이저-생성 플라즈마 소스, 방전 플라즈마 소스, 또는 전자 저장 링에 의해 제공되는 싱크로트론 방사선(synchrotron radiation)에 기초한 소스들을 포함한다.
리소그래피 장치는 패터닝 디바이스(예를 들어, 마스크 또는 레티클)를 포함한다. 방사선이 패터닝 디바이스를 통해 제공되거나 이로부터 반사되어, 기판 상에 이미지를 형성한다. 공기부유 입자들 및 다른 형태들의 오염으로부터 패터닝 디바이스를 보호하기 위해 멤브레인 조립체가 제공될 수 있다. 패터닝 디바이스를 보호하는 멤브레인 조립체는 펠리클(pellicle)이라고 칭해질 수 있다. 패터닝 디바이스의 표면 상의 오염은 기판의 제조 결함들을 야기할 수 있다. 멤브레인 조립체는 보더(border) 및 보더에 걸쳐 스트레칭(stretch)되는 멤브레인을 포함할 수 있다. 예를 들어, 멤브레인의 얇음으로 인해, 공정 시 멤브레인 조립체가 변형되지 않고 멤브레인 조립체를 제조하는 것은 어렵다.
또한, 공정 시 멤브레인 조립체가 손상되거나 오염되지 않고 멤브레인 조립체를 제조하는 것은 어렵다. 예를 들어, 멤브레인은 멤브레인 조립체를 제조하는 공정 동안 멤브레인 상에 쌓이는 원치 않는 오염 입자들을 갖거나, 바람직하지 않게 산화될 수 있다.
펠리클과 같은 멤브레인 조립체가 그 제조 동안 변형, 손상, 또는 오염될 가능성을 감소시키는 것이 바람직하다.
본 발명의 일 실시형태에 따르면, EUV 리소그래피를 위한 멤브레인 조립체를 제조하는 방법이 제공되고, 상기 방법은: 평면 기판 및 적어도 하나의 멤브레인 층을 포함한 스택(stack)을 제공하는 단계 -평면 기판은 내부 구역, 내부 구역 주위의 보더 구역, 보더 구역 주위의 브리지 구역(bridge region), 및 브리지 구역 주위의 에지 구역(edge region)을 포함함- ; 평면 기판의 브리지 구역에 인접한 적어도 하나의 멤브레인 층을 통해 브리지 홈을 형성하는 단계; 평면 기판의 내부 구역 및 브리지 구역을 선택적으로 제거하여, 멤브레인 조립체가: 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인; 멤브레인을 유지하는 보더 -보더는 평면 기판의 보더 구역으로부터 형성됨- ; 보더 주위의 에지 섹션 -에지 섹션은 평면 기판의 에지 구역으로부터 형성됨- ; 및 보더와 에지 섹션 사이의 브리지 -브리지는 적어도 하나의 멤브레인 층에 의해 형성됨- 를 포함하도록 하는 단계; 및 에지 섹션에 인접한 적어도 하나의 멤브레인 층이 브리지 홈에 의해 멤브레인으로부터 분리되도록 보더로부터 에지 섹션을 분리하는 단계를 포함한다.
본 발명의 일 실시형태에 따르면, EUV 리소그래피를 위한 멤브레인 조립체를 제조하는 방법이 제공되고, 상기 방법은: 평면 기판 및 적어도 하나의 멤브레인 층을 포함한 스택을 제공하는 단계 -평면 기판은 내부 구역 및 내부 구역 주위의 보더 구역을 포함함- ; 평면 기판의 내부 구역이 노출되도록 지지체 상에 스택을 위치시키는 단계; 및 비-액체 에천트(non-liquid etchant)를 이용하여 평면 기판의 내부 구역을 선택적으로 제거하는 단계를 포함하여, 멤브레인 조립체가: 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인; 및 멤브레인을 유지하는 보더를 포함하도록 하고, 보더는 평면 기판의 보더 구역으로부터 형성된다.
본 발명의 일 실시형태에 따르면, EUV 리소그래피를 위한 멤브레인 조립체를 제조하는 방법이 제공되고, 상기 방법은: 평면 기판 및 적어도 하나의 멤브레인 층을 포함한 스택을 제공하는 단계 -평면 기판은 내부 구역 및 내부 구역 주위의 보더 구역을 포함함- ; 평면 기판의 내부 구역을 선택적으로 제거하여, 멤브레인 조립체가: 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인; 및 멤브레인을 유지하는 보더를 포함하도록 하는 단계 -보더는 평면 기판의 보더 구역으로부터 형성되고, 스택에는 평면 기판의 내부 구역을 선택적으로 제거하는 단계 동안 보더 구역을 기계적으로 보호하도록 구성되는 기계적 보호 재료가 제공됨- ; 및 플루오르화물 에천트를 이용하여 기계적 보호 재료를 제거하는 단계를 포함한다.
본 발명의 일 실시형태에 따르면, EUV 리소그래피를 위한 멤브레인 조립체가 제공되고, 상기 멤브레인 조립체는 실리콘을 포함한 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인 및 멤브레인을 유지하는 보더를 포함하며, 스택 내의 적어도 하나의 멤브레인 층의 에지들은 라운딩(round) 또는 챔퍼링(chamfer)되고, 및/또는 적어도 하나의 멤브레인 층의 부분이 보더의 반경방향 바깥쪽으로(radially outwardly) 연장되며, 및/또는 패시베이션 코팅(passivation coating)이 적어도 하나의 멤브레인 층의 에지들에 적용되고, 및/또는 적어도 하나의 멤브레인 층의 에지들은 산화되거나 질화한다.
이하 대응하는 참조 부호들이 대응하는 부분들을 나타내는 첨부된 개략적인 도면들을 참조하여, 단지 예시의 방식으로만 본 발명의 실시예들을 설명할 것이다:
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 도시하는 도면;
도 2는 리소그래피 장치의 더 상세한 도면;
도 3 및 도 4는 본 발명의 일 실시예에 따른 펠리클을 제조하는 방법의 스테이지들을 개략적으로 도시하는 도면;
도 5 내지 도 8은 본 발명의 일 실시예에 따른 펠리클을 제조하는 방법의 스테이지들을 개략적으로 도시하는 도면;
도 9 내지 도 12는 본 발명의 일 실시예에 따른 펠리클을 제조하는 방법의 스테이지들을 개략적으로 도시하는 도면;
도 13은 본 발명의 일 실시예에 따른 멤브레인 조립체를 개략적으로 도시하는 도면;
도 14는 비교 예시에 따른 멤브레인 조립체를 개략적으로 도시하는 도면;
도 15는 본 발명의 일 실시예에 따른 멤브레인 조립체를 개략적으로 도시하는 도면;
도 16 내지 도 19는 본 발명의 일 실시예에 따른 펠리클을 제조하는 방법의 스테이지들을 개략적으로 도시하는 도면;
도 20 내지 도 27은 본 발명의 일 실시예에 따른 펠리클을 제조하는 방법의 스테이지들을 개략적으로 도시하는 도면; 및
도 28 내지 도 35는 본 발명의 일 실시예에 따른 펠리클을 제조하는 방법의 스테이지들을 개략적으로 도시하는 도면이다.
전반에 걸쳐 동일한 참조 기호들이 대응하는 요소들을 식별하는 도면들에 관련하여, 아래에서 설명되는 상세한 설명으로부터 본 발명의 특징들 및 장점들이 더 분명해질 것이다. 도면들에서, 동일한 참조 번호들은 일반적으로 동일하거나, 기능적으로 유사한, 및/또는 구조적으로 유사한 요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 소스 컬렉터 모듈(SO)을 포함한 리소그래피 장치(100)를 개략적으로 도시한다. 상기 장치(100)는:
- 방사선 빔(B)(예를 들어, EUV 방사선)을 컨디셔닝(condition)하도록 구성되는 조명 시스템(또는 일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크 또는 레티클)(MA)를 지지하도록 구성되고, 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 반사 투영 시스템)(PS)을 포함한다.
조명 시스템(IL)은 방사선을 지향, 성형 또는 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 형태의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 형태의 광학 구성요소들을 포함할 수 있다.
지지 구조체(MT)는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패터닝 디바이스(MA)를 유지한다. 지지 구조체(MT)는 패터닝 디바이스(MA)를 유지하기 위해 기계적, 진공, 정전기, 또는 다른 클램핑 기술들을 이용할 수 있다. 지지 구조체(MT)는, 예를 들어 필요에 따라 고정되거나 이동가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체(MT)는, 패터닝 디바이스(MA)가 예를 들어 투영 시스템(PS)에 대해 원하는 위치에 있을 것을 보장할 수 있다.
"패터닝 디바이스"라는 용어는, 기판(W)의 타겟부(C)에 패턴을 생성하기 위해서 방사선 빔(B)의 단면에 패턴을 부여하는 데 사용될 수 있는 여하한의 디바이스를 언급하는 것으로 폭넓게 해석되어야 한다. 방사선 빔(B)에 부여된 패턴은 집적 회로와 같이 타겟부(C)에 생성될 디바이스 내의 특정 기능 층에 해당할 것이다.
패터닝 디바이스(MA)는 투과형 또는 반사형일 수 있다. 패터닝 디바이스들의 예로는 마스크, 프로그램가능한 거울 어레이 및 프로그램가능한 액정 디스플레이(LCD) 패널을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리(binary)형, 교번 위상-시프트형 및 감쇠 위상-시프트형과 같은 마스크 타입들, 및 다양한 하이브리드(hybrid) 마스크 타입들을 포함한다. 프로그램가능한 거울 어레이의 일 예시는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향으로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
조명 시스템(IL)과 같이 투영 시스템(PS)은, 사용되는 노광 방사선에 대하여, 또는 진공의 사용과 같은 다른 인자들에 대하여 적절하다면, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 타입의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 타입의 광학 구성요소들을 포함할 수 있다. 다른 가스들은 너무 많은 방사선을 흡수할 수 있기 때문에, EUV 방사선에 대해 진공을 사용하는 것이 바람직할 수 있다. 그러므로, 진공 벽 및 진공 펌프들의 도움으로 전체 빔 경로에 진공 환경이 제공될 수 있다.
본 명세서에 도시된 바와 같이, 리소그래피 장치(100)는 (예를 들어, 반사 마스크를 채택하는) 반사형으로 구성된다.
리소그래피 장치(100)는 2 개(듀얼 스테이지) 이상의 기판 테이블(WT)[및/또는 2 이상의 지지 구조체(MT)]을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 리소그래피 장치에서는 추가 기판 테이블들(WT)[및/또는 추가 지지 구조체들(MT)]이 병행하여 사용될 수 있으며, 또는 1 이상의 기판 테이블(WT)[및/또는 1 이상의 지지 구조체(MT)]이 노광에 사용되고 있는 동안 1 이상의 다른 기판 테이블(WT)[및/또는 1 이상의 다른 지지 구조체(MT)]에서는 준비작업 단계들이 수행될 수 있다.
도 1을 참조하면, 조명 시스템(IL)은 소스 컬렉터 모듈(SO)로부터 극자외 방사선 빔을 수용한다. EUV 광을 생성하는 방법들은 EUV 범위 내의 1 이상의 방출선을 갖는 적어도 하나의 원소, 예를 들어 크세논, 리튬 또는 주석을 갖는 재료를 플라즈마 상태로 전환하는 단계를 포함하며, 반드시 이에 제한되는 것은 아니다. 흔히 레이저 생성 플라즈마("LPP")라고 칭하는 이러한 한 방법에서, 요구되는 플라즈마는 요구되는 선-방출 원소를 갖는 재료의 액적(droplet), 스트림, 또는 클러스터(cluster)와 같은 연료를 레이저 빔으로 조사(irradiate)함으로써 생성될 수 있다. 소스 컬렉터 모듈(SO)은 연료를 여기(excite)시키는 레이저 빔을 제공하는 레이저(도 1에 나타내지 않음)를 포함한 EUV 방사선 시스템의 일부분일 수 있다. 결과적인 플라즈마는 출력 방사선(output radiation), 예를 들어 EUV 방사선을 방출하며, 이는 소스 컬렉터 모듈에 배치된 방사선 컬렉터를 이용하여 수집된다. 예를 들어, CO2 레이저가 연료 여기를 위한 레이저 빔을 제공하는 데 사용되는 경우, 상기 레이저 및 소스 컬렉터 모듈(SO)은 별도의 개체일 수 있다.
이러한 경우, 레이저는 리소그래피 장치(100)의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔(B)은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템의 도움으로, 레이저로부터 소스 컬렉터 모듈(SO)로 통과된다. 다른 경우, 예를 들어 소스가 흔히 DPP 소스라고 칭하는 방전 생성 플라즈마 EUV 발생기인 경우, 소스는 소스 컬렉터 모듈(SO)의 통합부일 수 있다.
조명 시스템(IL)은 방사선 빔의 각도 세기 분포를 조정하는 조정기를 포함할 수 있다. 일반적으로, 조명 시스템(IL)의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 조명 시스템(IL)은 패싯 필드 및 퓨필 거울 디바이스들(facetted field and pupil mirror devices)과 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 조명 시스템(IL)은 방사선 빔(B)의 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖기 위해, 방사선 빔(B)을 컨디셔닝하는 데 사용될 수 있다.
방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스(MA)에 의해 패터닝된다. 패터닝 디바이스(예를 들어, 마스크)(MA)로부터 반사된 후, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상으로 방사선 빔(B)을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(PS2)(예를 들어, 간섭계 디바이스, 리니어 인코더, 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(PS1)는 방사선 빔(B)의 경로에 대해 패터닝 디바이스(예를 들어, 마스크)(MA)를 정확히 위치시키는 데 사용될 수 있다. 패터닝 디바이스(예를 들어, 마스크)(MA) 및 기판(W)은 마스크 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다.
제어기(500)는 리소그래피 장치(100)의 전체 작동들을 제어하고, 특히 아래에서 더 설명되는 작동 과정을 수행한다. 제어기(500)는 중앙 처리 유닛, 휘발성 및 비-휘발성 저장 수단, 키보드 및 스크린과 같은 1 이상의 입력 및 출력 디바이스들, 1 이상의 네트워크 연결부 및 리소그래피 장치(100)의 다양한 부분들에 대한 1 이상의 인터페이스를 포함한 적절하게-프로그램된 범용 컴퓨터로서 구현될 수 있다. 제어 컴퓨터와 리소그래피 장치(100) 간의 일대일 관계가 필수적이지 않음을 이해할 것이다. 본 발명의 일 실시예에서, 하나의 컴퓨터가 다수 리소그래피 장치들(100)을 제어할 수 있다. 본 발명의 일 실시예에서, 네트워크화한 다수 컴퓨터들이 하나의 리소그래피 장치(100)를 제어하는 데 사용될 수 있다. 또한, 제어기(500)는 리소그래피 장치(100)가 일부분을 형성하는 리소셀(lithocell) 또는 클러스터에서 1 이상의 연계된 공정 디바이스 및 기판 핸들링 디바이스를 제어하도록 구성될 수 있다. 또한, 제어기(500)는 팹(fab)의 전체 제어 시스템 및/또는 리소셀 또는 클러스터의 감독 제어 시스템(supervisory control system)에 종속하도록 구성될 수 있다.
도 2는 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하여 리소그래피 장치(100)를 더 상세히 나타낸다. EUV 방사선 방출 플라즈마(210)가 플라즈마 소스에 의해 형성될 수 있다. EUV 방사선은 전자기 스펙트럼의 EUV 범위 내의 방사선을 방출하도록 방사선 방출 플라즈마(210)가 생성되는 가스 또는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수 있다. 일 실시예에서, 여기된 주석(Sn)의 플라즈마가 EUV 방사선을 생성하기 위해 제공된다.
방사선 방출 플라즈마(210)에 의해 방출된 방사선은 소스 챔버(211)로부터 컬렉터 챔버(212) 내로 통과된다.
컬렉터 챔버(212)는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)를 가로지른 방사선은 가상 소스점(virtual source point: IF)에 포커스될 수 있다. 가상 소스점(IF)은 통상적으로 중간 포커스라고 칭해지며, 소스 컬렉터 모듈(SO)은 가상 소스점(IF)이 포위 구조체(enclosing structure: 220)에서의 개구부(opening: 221)에, 또는 그 부근에 위치되도록 배치된다. 가상 소스점(IF)은 방사선 방출 플라즈마(210)의 이미지이다.
후속하여, 방사선은 조명 시스템(IL)을 가로지르며, 이는 패터닝 디바이스(MA)에서의 방사선 세기의 원하는 균일성뿐 아니라, 패터닝 디바이스(MA)에서의 패터닝되지 않은 빔(21)의 원하는 각도 분포를 제공하도록 배치된 패싯 필드 거울 디바이스(22) 및 패싯 퓨필 거울 디바이스(24)를 포함할 수 있다. 지지 구조체(MT)에 의해 유지된 패터닝 디바이스(MA)에서의 패터닝되지 않은 빔(21)의 반사 시, 패터닝된 빔(26)이 형성되고, 패터닝된 빔(26)은 투영 시스템(PS)에 의하여 반사 요소들(28, 30)을 통해 기판 테이블(WT)에 의해 유지된 기판(W) 상으로 이미징된다.
일반적으로, 나타낸 것보다 더 많은 요소가 조명 시스템(IL) 및 투영 시스템(PS) 내에 존재할 수 있다. 또한, 도면들에 나타낸 것보다 더 많은 거울이 존재할 수 있으며, 예를 들어 도 2에 나타낸 것보다 1 내지 6 개의 추가 반사 요소들이 투영 시스템(PS) 내에 존재할 수 있다.
대안적으로, 소스 컬렉터 모듈(SO)은 LPP 방사선 시스템의 일부분일 수 있다.
도 1에 도시된 바와 같이, 일 실시예에서 리소그래피 장치(100)는 조명 시스템(IL) 및 투영 시스템(PS)을 포함한다. 조명 시스템(IL)은 방사선 빔(B)을 방출하도록 구성된다. 투영 시스템(PS)은 매개 공간(intervening space)에 의해 기판 테이블(WT)로부터 분리된다. 투영 시스템(PS)은 방사선 빔(B)에 부여된 패턴을 기판(W) 상으로 투영하도록 구성된다. 패턴은 방사선 빔(B)의 EUV 방사선을 위한 것이다.
투영 시스템(PS)과 기판 테이블(WT) 사이의 매개 공간은 적어도 부분적으로 진공배기(evacuate)될 수 있다. 매개 공간은 투영 시스템(PS)의 위치에서 고체 표면에 의해 경계가 정해질 수 있고, 이로부터 채택된 방사선이 기판 테이블(WT)을 향해 지향된다.
일 실시예에서, 리소그래피 장치(100)는 동적 가스 락(dynamic gas lock)을 포함한다. 동적 가스 락은 멤브레인 조립체(80)를 포함한다. 일 실시예에서, 동적 가스 락은 매개 공간에 위치되는 멤브레인 조립체(80)에 의해 덮이는 중공부(hollow part)를 포함한다. 중공부는 방사선의 경로 주위에 위치된다. 일 실시예에서, 리소그래피 장치(100)는 가스의 흐름으로 중공부의 내부를 플러싱(flush)하도록 구성되는 가스 블로어(gas blower)를 포함한다. 방사선은 기판(W)에 입사하기에 앞서 멤브레인 조립체(80)를 통해 나아간다.
일 실시예에서, 리소그래피 장치(100)는 멤브레인 조립체(80)를 포함한다. 앞서 설명된 바와 같이, 일 실시예에서 멤브레인 조립체(80)는 동적 가스 락을 위한 것이다. 이 경우, 멤브레인 조립체(80)는 DUV 방사선을 필터링하는 필터로서 기능한다. 추가적으로 또는 대안적으로, 일 실시예에서 멤브레인 조립체(80)는 EUV 리소그래피를 위한 패터닝 디바이스(MA)용 펠리클이다. 본 발명의 멤브레인 조립체(80)는 동적 가스 락에, 또는 펠리클에, 또는 또 다른 목적으로 사용될 수 있다. 일 실시예에서, 멤브레인 조립체(80)는 입사하는 EUV 방사선의 적어도 80 %를 투과하도록 구성되는 멤브레인 층(50)을 포함한다.
일 실시예에서, 펠리클은 공기부유 입자들 및 다른 형태들의 오염으로부터 패터닝 디바이스(MA)를 보호하기 위해 패터닝 디바이스(MA)를 봉쇄하도록 구성된다. 패터닝 디바이스(MA)의 표면 상의 오염은 기판(W)의 제조 결함들을 야기할 수 있다. 예를 들어, 일 실시예에서 펠리클은 입자들이 리소그래피 장치(100) 내의 패터닝 디바이스(MA)의 스테핑 필드(stepping field)로 이주할 가능성을 감소시키도록 구성된다.
패터닝 디바이스(MA)가 보호되지 않는 채로 있는 경우, 오염으로 인해 패터닝 디바이스(MA)가 세정되거나 버려져야 할 수 있다. 패터닝 디바이스(MA)를 세정하는 것은 귀중한 제조 시간을 방해하고, 패터닝 디바이스(MA)를 버리는 것은 비용이 크다. 또한, 패터닝 디바이스(MA)를 교체하는 것도 귀중한 제조 시간을 방해한다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 멤브레인 조립체(80)를 제조하는 방법의 스테이지들을 개략적으로 도시한다. 일 실시예에서, 멤브레인 조립체(80)를 제조하는 방법은 스택(40)을 제공하는 단계를 포함한다. 도 3에 도시된 바와 같이, 스택은 평면 기판(41)을 포함한다.
일 실시예에서, 평면 기판(41)은 실리콘으로부터 형성된다. 하지만, 평면 기판(41)은 유리/SiO2 웨이퍼 또는 SOI 웨이퍼로부터 형성될 수도 있다. 평면 기판(41)은, 예를 들어 정사각형, 원형 또는 직사각형과 같은 형상을 갖는다. 평면 기판(41)의 형상은 특별히 제한되지는 않는다.
평면 기판(41)의 크기는 특별히 제한되지는 않는다. 예를 들어, 일 실시예에서 평면 기판(41)은 약 100 mm 내지 약 500 mm의 범위 내의, 예를 들어 약 200 mm의 직경을 갖는다. 평면 기판(41)의 두께는 특별히 제한되지는 않는다. 예를 들어, 일 실시예에서 평면 기판(41)은 적어도 100 ㎛[예를 들어, 사전-시닝 웨이퍼(pre-thinned wafer)], 예를 들어 적어도 300 ㎛, 선택적으로는 적어도 400 ㎛의 두께를 갖는다. 일 실시예에서, 평면 기판(41)은 최대 1,000 ㎛, 선택적으로는 최대 800 ㎛의 두께를 갖는다. 일 실시예에서, 평면 기판(41)은 약 725 ㎛의 두께를 갖는다. 일 실시예에서, 평면 기판(41)은 최대 600 ㎛, 선택적으로는 최대 400 ㎛의 두께를 갖는다. 더 얇은 평면 기판(41)을 제공함으로써, 선택적으로 제거되어야 하는 평면 기판(41)의 양이 감소된다. 따라서, 더 얇은 평면 기판(41)으로 시작함으로써, 본 발명의 일 실시예는 평면 기판(41)의 부분들을 선택적으로 제거하는 단계 동안 멤브레인이 손상되거나 오염될 가능성을 감소시킬 것으로 기대된다. 추가적으로, 평면 기판(41)으로 시작함으로써, 본 발명의 일 실시예는 제조 공정을 더 효율적이게 만들 것으로 기대된다.
실리콘이 다이아몬드 입방정 결정 구조(diamond cubic crystal structure)에서 결정화될 수 있다. 일 실시예에서, 평면 기판(41)은 실리콘의 입방정 결정을 포함한다. 일 실시예에서, 평면 기판(41)은 <100> 결정학적 방향을 갖는다.
도 4에 도시된 바와 같이, 일 실시예에서 멤브레인 조립체(80)를 제조하는 방법은 평면 기판(41)을 에칭하는 단계를 포함한다. 평면 기판(41)의 일부분이 멤브레인 조립체(80)의 보더 구역(72)을 형성하고, 보더 구역(72)은 보더(75)를 형성한다. 보더(75)는 멤브레인 조립체(80)의 멤브레인을 유지한다. 본 발명의 일 실시예는 멤브레인 조립체(80)의 보더(75)의 증가된 기계적 강도를 달성할 것으로 기대된다. 보더(75)는 적어도 부분적으로 평면 기판(41)에 의해 형성된다. 보더(75)는 멤브레인 조립체 캐리어(membrane assembly carrier)라고 불릴 수 있다.
일 실시예에서, 평면 기판(41)은 연마된다. 스택(40)은 최상부 측(top side) 및 저부 측(bottom side)을 갖는다. 최상부 측은 도면들에서 스택(40)의 최상부에 도시된다. 저부 측은 도면들에서 스택(40)의 저부에 도시된다. 일 실시예에서, 평면 기판(41)은 최상부 측 및 저부 측 모두에서 연마된다. 하지만, 이는 반드시 그러한 것은 아니다. 일 실시예에서, 평면 기판(41)은 최상부 측 및 저부 측 중 단 하나만 연마된다. 일 실시예에서, 평면 기판(41)은 연마에 의해 얇게 된다.
도 3에 도시된 바와 같이, 스택(40)은 적어도 하나의 멤브레인 층(45, 50)을 포함한다. 멤브레인 조립체(80)는 적어도 하나의 멤브레인 층(50)으로부터 형성되는 멤브레인을 포함한다. 일 실시예에서, 적어도 하나의 멤브레인 층(50)은 비정질, 단결정질, 다결정질 또는 나노결정질 실리콘과 같은 그 동소체 유형들 중 하나에서의 실리콘을 포함한다. 나노결정질 실리콘은 소정의 비정질 실리콘 함량을 함유한 다결정질 실리콘 매트릭스를 의미한다. 일 실시예에서, 다결정질 또는 나노결정질 실리콘은 적어도 하나의 멤브레인 층(45)에서 비정질 실리콘을 결정화함으로써 형성된다. 예를 들어, 도 9에 도시된 바와 같이, 일 실시예에서 멤브레인 층(45)이 비정질 실리콘 층으로서 스택(40)에 추가된다. 비정질 실리콘 층은 소정 온도가 초과되는 경우에 다결정질 또는 나노결정질 실리콘 층으로 결정화한다. 예를 들어, 비정질 실리콘 층으로서의 멤브레인 층(45)은 다결정질 또는 나노결정질 실리콘 층으로서의 멤브레인 층(50)으로 변환된다.
일 실시예에서, 비정질 실리콘 층은 그 성장 동안 인시츄 도핑(in-situ dope)된다. p- 또는 n-타입 도프(dope)를 첨가함으로써, 실리콘 전도성이 증가하고, 이는 EUV 소스의 파워를 다루는 데 긍정적인 영향을 미친다.
도 3에 도시된 바와 같이, 일 실시예에서 스택(40)은 하부 희생 층(lower sacrificial layer: 43)을 포함한다. 하부 희생 층(43)은 평면 기판(41)과 적어도 하나의 멤브레인 층(45, 50) 사이에 배치된다. 참조 번호들(45 및 50)은 둘 다 적어도 하나의 멤브레인 층을 칭한다. 참조 번호(45)는 실리콘이 그 비정질 상태로 있는 경우의 적어도 하나의 멤브레인 층을 칭한다. 참조 번호(50)는 실리콘이 결정화된 경우의 적어도 하나의 멤브레인 층을 칭한다.
일 실시예에서, 평면 기판(41)은 내부 구역(71) 및 보더 구역(72)을 포함한다. 보더 구역(72)은 내부 구역(71) 주위에 있다. 내부 구역(71) 및 보더 구역(72)은 평면 기판(41)의 평면에 있다. 일 실시예에서, 보더 구역(72)은 평면 기판(41)의 평면에서 내부 구역(71)을 둘러싼다.
도 3에 도시된 바와 같이, 일 실시예에서 평면 기판(41)은 브리지 구역(73) 및 에지 구역(74)을 포함한다. 브리지 구역(73)은 보더 구역(72) 주위에 있다. 에지 구역(74)은 브리지 구역(73) 주위에 있다. 브리지 구역(73) 및 에지 구역(74)은 평면 기판(41)의 평면에 있다. 일 실시예에서, 브리지 구역(73)은 평면 기판(41)의 평면에서 보더 구역(72)을 둘러싼다. 일 실시예에서, 에지 구역(74)은 평면 기판(41)의 평면에서 브리지 구역(73)을 둘러싼다.
일 실시예에서, 멤브레인 조립체(80)를 제조하는 방법의 단계들 중 하나는 에지 구역(74)으로부터 형성된 에지 섹션으로부터 [보더 구역(72)으로부터 형성된] 보더(75)를 분리하는 단계이다. 예를 들어, 평면 기판(41)이 초기에 원형인 반면 멤브레인 조립체(80)에 대한 타겟 형상은 직사각형인 경우, [에지 구역(74)으로부터 형성된] 구부러진 에지 섹션이 [보더 구역(72)으로부터 형성된] 직사각형 보더(75)로부터 분리된다. 본 발명에 따르면, 보더를 절단하는 단계가 최종 멤브레인 조립체(80)에서 잔해를 제공하지 않도록 제조 공정 시 가능한 한 빨리 이 단계를 진행하는 것이 바람직하다.
대안적인 실시예에서, 스택(40)의 평면 기판(41)은 멤브레인 조립체(80)에 대한 타겟 형상과 동일한 형상을 갖는다. 이러한 실시예에서는, 보더(75)로부터 여하한의 에지 섹션을 분리할 필요가 없을 수 있다. 이러한 실시예에서, 평면 기판은 여하한의 브리지 구역(73) 또는 여하한의 에지 구역(74)을 포함하지 않을 수 있다.
일 실시예에서, 스택(40)은 직사각형이다. 따라서, 멤브레인 조립체(80)가 제조되는 스택(40)은 멤브레인 조립체(80)에 대한 타겟 형상을 갖는다. 본 발명의 이 실시예는 멤브레인 조립체(80)의 제조를 더 용이하게 만들 것으로 기대된다. 특히, 멤브레인 조립체(80)의 보더(75)로부터 여하한의 에지 섹션을 분리할 필요가 없다.
일 실시예에서, 멤브레인 조립체(80)를 제조하는 방법은 평면 기판(41)의 내부 구역(71) 및 여하한의 브리지 구역(73)을 선택적으로 제거하는 단계를 포함한다. 일 실시예에서, 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 단계에 앞서, 스택(40)은 평면 기판(41)의 내부 구역(71)이 노출되도록 지지체 상에 위치된다. 스택(40)을 지지체 상에 위치시킴으로써, 지지체는 스택(40)의 무게를 지탱한다. 스택(40)은 그 자신의 무게를 지탱할 필요가 없다. 스택(40)을 지지체 상에 위치시킴으로써, 스택(40)은 더 안정되고, 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 단계 동안에 기계적으로 손상될 가능성이 적다. 평면 기판(41)의 내부 구역(71)이 노출되도록 스택(40)을 위치시킴으로써, 내부 구역(71)은 평면 기판(41)의 내부 구역(71) 및 여하한의 브리지 구역(73)을 선택적으로 제거하도록 에천트에 의해 접근될 수 있다.
일 실시예에서, 평면 기판(41)의 내부 구역(71)은 비-액체 에천트(즉, 비-습식 에칭 공정)를 이용하여 선택적으로 제거된다. 비-액체 에천트를 이용함으로써, [예를 들어, 액체 에천트의 배스(bath)에 스택(40)을 놓음으로써] 스택(40)을 액체 에천트와 접촉하여 배치하도록 스택(40)을 핸들링할 필요가 없다. 대신에, 스택(40)이 지지체에 의해 안정적으로 지지되는 동안, 내부 구역(71)을 선택적으로 제거하기 위해 비-액체 에천트가 사용될 수 있다. 예를 들어, 지지체는 테이블 또는 클램프일 수 있다. 일 실시예에서, 스택(40)은 평면 기판(41)의 내부 구역(71)이 스택(40)의 최상부에서 노출된 채로 테이블 표면 상에 배치된다.
비-액체 에천트를 이용함으로써, 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 경우에 스택(40)의 더 적은 핸들링이 필요하다. 따라서, 스택(40)에 기계적 보호를 제공하는 재료를 이용하여 스택(40)을 기계적으로 보호하는 여하한의 추가 제조 단계들이 필요 없다. 본 발명의 이 실시예는 멤브레인 조립체(80)의 제조를 더 용이하게 만들 것으로 기대된다.
일 실시예에서, 평면 기판(41)의 내부 구역(71)은 원자층 에칭, 스퍼터 에칭, 플라즈마 에칭, 반응성-이온 에칭 또는 심도 반응성-이온 에칭(deep reactive-ion etching)과 같은 비-습식 에칭 공정에서 선택적으로 제거된다.
원자층 에칭은 순차적인 자기-제어 반응(self-limiting reaction)들을 이용하여 재료의 얇은 층들을 제거하는 기술이다. 원자층 에칭 공정은 반응 층을 형성하는 변경 단계를 포함하고, 그 다음에 이 변경된 층만을 벗기는 제거 단계를 포함한다. 예를 들어, 염소와의 반응 및 아르곤 이온들로의 에칭을 번갈아 수행함으로써 평면 기판(41)의 실리콘이 에칭될 수 있다. 원자층 에칭은 특히 선택적이고 정밀한 기술이다. 따라서, 원자층 에칭을 이용함으로써, 본 발명의 일 실시예는 더 정밀하게 정의된 형상을 갖는 멤브레인 조립체(80)를 달성할 것으로 기대된다.
스퍼터 에칭 공정은 영족 기체들의 에너제틱 이온(energetic ion)들, 예를 들어 아르곤 이온들로 평면 기판(41)의 내부 구역(71)에 충격을 가하는 단계를 포함한다. 에너제틱 이온들은 운동량을 전달함으로써 내부 구역(71)으로부터의 원자들을 깎아낸다(knock).
플라즈마 에칭은 평면 기판(41)의 내부 구역(71)에서 펄스들로의 샷(shot in pulses)인 적절한 가스 혼합물의 플라즈마의 고속 스트림을 수반한다. 플라즈마 소스는 하전된 이온들 또는 중성 원자들 또는 라디칼들일 수 있다. 플라즈마는 약 295 K의 온도에서 평면 기판(41)의 내부 구역(71)과 플라즈마에 의해 발생된 반응 종(reactive species) 간의 화학적 반응들로부터 휘발성 에칭 생성물을 발생시킨다.
반응성-이온 에칭은 평면 기판(41)의 내부 구역(71)의 재료를 제거하기 위해 화학적 반응성 플라즈마를 이용한다. 플라즈마는 전자기장에 의해 저압에서 발생될 수 있다. 플라즈마로부터의 고-에너지 이온들이 내부 구역(71) 표면에 부착되고, 이와 반응한다. 심도 반응성-이온 에칭은 표준, 거의 등방성인 플라즈마 에칭과 화학적으로 불활성인 패시베이션 층(예를 들어, C4F8)의 증착을 반복적으로 번갈아 수행하는 단계를 포함한다.
도 3에 도시된 바와 같이, 일 실시예에서 평면 기판(41)의 내부 구역(71) 및 여하한의 브리지 구역(73)을 선택적으로 제거하는 단계는 스택(40)의 저면에 에칭 마스크 층(49)을 형성하는 단계를 포함한다. 일 실시예에서, 에칭 마스크 층(49)은 평면 기판(41)의 보더 구역(72) 및 에지 구역(74)에 대응한다. 일 실시예에서, 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 단계는 평면 기판(41)의 내부 구역(71)을 이방성 에칭하는 단계를 포함한다.
에칭 마스크 층(49)은 스택(40)의 저부 측으로부터 평면 기판(41)을 에칭하는 공정을 위한 에칭 방벽으로서 사용된다. 일 실시예에서, 에칭 마스크 층(49)은 처음에 에칭 마스크 층(49)으로 스택(40)의 최상면 및 저면 모두를 덮음으로써 제공된다.
일 실시예에서, 에칭 마스크 층(49)은 비정질 또는 화학량론 실리콘 질화물(예를 들어, a-Si3N4 또는 SiN)을 포함한다. 에칭 마스크 층(49)은 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 데 사용되는 수단에 대해 저항성이다.
도 3에 도시된 바와 같이, 일 실시예에서 에칭 개구부들(56)이 에칭 마스크 층(49)에서의 개구부들로서 생성된다. 에칭 마스크 층(49)을 형성하는 재료는 에칭 개구부들(56)에 대응하는 구역들에서 제거된다. 에칭 개구부들(56)은 스택(40)의 후면으로부터 에칭 마스크 층(49)을 형성하는 재료가 제거되는 구역으로 연장된다.
도 3에 도시된 바와 같이, 일 실시예에서 스택(40)은 하부 캐핑 막(lower capping film: 44)을 포함한다. 하부 캐핑 막(44)은 평면 기판(41)과 멤브레인 층(45, 50) 사이에 배치된다. 스택(40)이 하부 희생 층(43)을 포함하는 경우, 하부 캐핑 막(44)은 하부 희생 층(43)과 멤브레인 층(45, 50) 사이에 배치된다. 일 실시예에서, 하부 캐핑 막(44)은 본 발명의 일 실시예에 따른 방법에 의해 생성되는 멤브레인 조립체(80)의 멤브레인의 일부분을 형성한다.
하부 캐핑 막(44)은 제조 방법에 의해 생성되는 멤브레인 조립체(80)의 멤브레인의 멤브레인 층(50)을 포함하도록 구성된다. 이는 특히, 예를 들어 도 3에 나타낸 바와 같이 하부 캐핑 막(44)에 추가하여 상부 캐핑 막(46)이 제공되는 경우에 그러하다. 하부 캐핑 막(44) 및 상부 캐핑 막(46)은 멤브레인 조립체(80)의 멤브레인이 부서지는 경우에 잔해의 분포를 감소시키도록 구성된다.
일 실시예에서, 하부 캐핑 막(44) 및 상부 캐핑 막(46) 각각은 3 nm 미만의 두께를 갖는다. 일 실시예에서, 하부 캐핑 막(44), 멤브레인 층(45) 및 상부 캐핑 막(46)의 조합된 두께는 대략 50 nm이다. 일 실시예에서, 상부 캐핑 막(46)을 위한 재료는 하부 캐핑 막(44)을 위한 재료와 동일하다.
리소그래피 장치(100)의 사용 중에, 멤브레인 조립체(80)가 부서질 수 있다. 멤브레인 조립체(80)가 부서지는 경우, 멤브레인은 많은 입자로 부서질 수 있다. 특히, 멤브레인 층(50)이 취성(brittle nature)을 갖는 재료로부터 형성되는 경우, 멤브레인 층(50)은 멤브레인 조립체(80)가 부서질 때 많은 입자로 산산조각날 수 있다. 부서진 멤브레인 조립체(80)로부터의 잔해는 리소그래피 장치(100)의 다른 부분들을 오염시킬 수 있다. 예를 들어, 부서진 멤브레인 조립체(80)로부터의 잔해는 리소그래피 장치(100)의 광학 구성요소들을 오염시킬 수 있다. 부서진 멤브레인 조립체(80)의 잔해로부터의 오염은 리소그래피 장치(100)의 광학 구성요소들에 의해 수행되는 광학적 기능들의 품질을 감소시킬 수 있다.
예를 들어, 일 실시예에서 멤브레인 층(50)은 다결정질 또는 나노결정질 실리콘으로부터 형성된다. 다결정질 또는 나노결정질 실리콘은 취성을 갖는다. 이에 따라, 다결정질 또는 나노결정질 실리콘으로부터 형성된 멤브레인 층(50)을 포함하는 멤브레인을 포함한 멤브레인 조립체(80)는 멤브레인 조립체(80)가 부서지는 경우에 많은 입자로 산산조각날 수 있다. 본 발명의 일 실시예는 멤브레인 조립체(80)의 기계적 속성들에서의 개선을 달성할 것으로 기대된다.
일 실시예에서, 하부 캐핑 막(44)을 위한 재료는 실리콘 질화물이다. 예를 들어, 일 실시예에서 하부 캐핑 막(44)을 위한 재료는 비정질 실리콘 질화물이다. 하지만, 다른 실리콘 질화물들이 적절할 수 있다. 일 실시예에서, 하부 캐핑 막(44)은 멤브레인 조립체(80)가 부서지는 경우에, 하부 캐핑 막(44)으로 하여금 멤브레인 층(50)을 포함하는 그 기능을 수행하게 하도록 충분히 두껍다. 일 실시예에서, 하부 캐핑 막(44)의 두께는 적어도 약 1 nm이고, 선택적으로는 적어도 약 2 nm이다. 일 실시예에서, 하부 캐핑 막(44)은 하부 캐핑 막(44)을 포함한 멤브레인 조립체(80)의 멤브레인이, 특히 EUV 방사선의 투과에 대해 충분히 우수한 광학적 속성들을 갖도록 충분히 얇다. 일 실시예에서, 하부 캐핑 막(44)의 두께는 최대 약 10 nm이고, 선택적으로는 최대 약 5 nm이다. 일 실시예에서, 하부 캐핑 막(44)의 두께는 약 2.5 nm이다.
스택(40)에 하부 캐핑 막(44)을 적용하는 방법은 특별히 제한되지는 않는다. 일 실시예에서, 하부 캐핑 막(44)은 화학 기상 증착법, 예를 들어 약 850 ℃의 온도에서의 저압 화학 기상 증착법에 의해 스택에 적용된다. 하지만, 대안적인 실시예에서 하부 캐핑 막(44)은 예를 들어 스퍼터링(sputtering) 방법에 의해, 또는 박막증착(thin filming) 방법에 의해 스택(40)에 적용된다.
반드시 하부 캐핑 막(44)이 제공될 필요는 없다. 일 실시예에서, 스택(40)은 어떠한 하부 캐핑 막(44)도 포함하지 않는다. 일 실시예에서, 제조 방법에 의해 생성된 멤브레인 조립체(80)는 어떠한 하부 캐핑 막(44)도 포함하지 않는다.
일 실시예에서, 멤브레인 층(45)은 스택(40)의 최상면 및 저면 모두에 적용된다. 멤브레인 층(45)은 추후 공정 단계에서 스택(40)의 저부 측으로부터 제거될 수 있다. 하지만, 이는 반드시 그러한 것은 아니다. 대안적인 실시예에서, 멤브레인 층(45)은 스택(40)의 최상부 측에만 적용된다. 스택(40)의 최상부 측에서의 멤브레인 층(45)은 제조 방법에 의해 생성된 멤브레인 조립체(80)의 멤브레인에서 멤브레인 층(50)이 된다.
일 실시예에서, 멤브레인 층(45)은 화학 기상 증착 방법에 의해 스택(40)에 적용된다. 예를 들어, 일 실시예에서 멤브레인 층(45)은 약 560 ℃의 온도에서 저압 화학 기상 증착법에 의해 적용된다. 하지만, 스퍼터링 방법 및 박막증착 방법과 같은 다른 방법들이 사용될 수 있다.
일 실시예에서, 멤브레인 층(45)은 EUV 방사선에 대한 그 투과가 충분히 높을 정도로, 예를 들어 50 %보다 클 정도로 충분히 얇다. 일 실시예에서, 멤브레인 층(45)의 두께는 최대 약 200 nm이고, 선택적으로는 최대 약 150 nm이다. 150 nm 두께의 순(pure) Si 멤브레인이 입사하는 EUV 방사선의 약 77 %를 투과할 것이다. 일 실시예에서, 멤브레인 층(45)의 두께는 최대 약 100 nm이다. 100 nm 두께의 순 Si 멤브레인이 입사하는 EUV 방사선의 약 84 %를 투과할 것이다.
일 실시예에서, 멤브레인 층(45)은 멤브레인 조립체(80)가 리소그래피 장치(100)의 패터닝 디바이스(MA)에 고정되는 경우, 및 리소그래피 장치(100)의 사용 중에 기계적으로 안정될 정도로 충분히 두껍다. 일 실시예에서, 멤브레인 층(45)의 두께는 적어도 약 10 nm, 선택적으로 적어도 약 20 nm, 및 선택적으로 적어도 약 35 nm이다. 일 실시예에서, 멤브레인 층(45)의 두께는 약 55 nm이다.
도 3에 도시된 바와 같이, 일 실시예에서 스택(40)은 상부 캐핑 막(46)을 포함한다. 상부 캐핑 막(46)의 특징들은 앞서 설명된 하부 캐핑 막(44)의 특징들과 동일한 방식으로 선택되고 변동될 수 있다. 따라서, 상부 캐핑 막(46)의 특징들은 여기에서 더 이상 상세히 설명되지 않을 것이다.
상부 캐핑 막(46)은 멤브레인 층(45, 50)이 평면 기판(41)과 상부 캐핑 막(46) 사이에 배치되도록 배치된다. 반드시 상부 캐핑 막(46)이 제공될 필요는 없다. 일 실시예에서, 스택(40)은 어떠한 상부 캐핑 막(46)도 포함하지 않는다. 일 실시예에서, 제조 방법에 의해 생성된 멤브레인 조립체(80)는 멤브레인 조립체(80)의 멤브레인에서 어떠한 상부 캐핑 막(46)도 포함하지 않는다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 EUV 리소그래피를 위한 멤브레인 조립체(80)를 제조하는 방법의 스테이지들을 개략적으로 도시한다. 일 실시예에서, KOH와 같은 습식 에천트가 평면 기판(41)의 내부 구역(71) 및 여하한의 브리지 구역(73)을 선택적으로 제거하는 데 사용된다. 이에 따라, 일 실시예에서 에칭 마스크 층(49)은 습식 에천트에 대해 화학적으로 저항성이다. TMAH(테트라메틸암모늄 하이드록사이드) 및 EDP(에틸렌 디아민 및 피로카테콜의 수용액)와 같은 다른 습식 에천트들이 사용될 수 있다.
평면 기판(41)의 내부 구역(71)을 선택적으로 제거하기 위해 습식 에천트가 사용되는 경우, 스택(40)에는 도 5에 나타낸 기계적 보호 재료(66)가 제공된다. 기계적 보호 재료(66)는 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 단계 동안 보더 구역(72)을 기계적으로 보호하도록 구성된다.
도 6은 평면 기판(41)의 내부 구역(71) 및 브리지 구역(73)을 선택적으로 제거하는 단계 이후의 스택(40)을 나타낸다. 산화 층(oxidized layer: 42)은 습식 에칭 단계로부터 멤브레인을 보호한다.
평면 기판(41)의 내부 구역(71) 및 여하한의 브리지 구역(73)을 선택적으로 제거하는 단계는 그 제조 동안 멤브레인 조립체(80)에 대한 손상을 유도할 수 있다. 제조 방법의 이 스테이지에서, 스택(40)은 특히 얇다. 평면 기판(41)의 내부 구역(71)이 선택적으로 제거되는 경우, 스택(40)은 [내부 구역(71)이 제거된] 극도로 얇은 부분들 및 [평면 기판(41)의 보더 구역(72)이 제거되지 않은 보더(75)에 대응하는] 얇은 부분들의 혼합체(mixture)를 포함한다. 이는 스택(40)에 기계적 응력들을 유도할 수 있다. 스택(40)이 부서질 수 있고, 또는 바람직하지 않게 다른 방식들로 손상될 수 있다.
일 실시예에서, 기계적 보호 재료(66)는 스택(40)에 충분한 기계적 보호를 제공하도록 충분히 두껍다. 일 실시예에서, 기계적 보호 재료는 적어도 약 1 ㎛, 및 선택적으로는 적어도 약 2 ㎛의 두께를 갖는다. 일 실시예에서, 기계적 보호 재료(66)는 기계적 보호 재료(66)를 적용하는 데 필요한 공정 시간을 충분히 감소시키도록 충분히 얇다. 일 실시예에서, 기계적 보호 재료는 최대 약 10 ㎛, 및 선택적으로는 최대 약 5 ㎛의 두께를 갖는다. 일 실시예에서, 기계적 보호 재료는 약 4 ㎛의 두께를 갖는다.
기계적 보호 재료(66)는 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 단계 동안 보더 구역(72)에 기계적 보호를 제공하도록 충분히 기계적으로 견고하다. 기계적 보호 재료(66)는 우수한 방벽 속성들을 갖는, 예컨대 용매(예를 들어, 실온에서 불용성임), 습기, 부식, 화학 침식에 대해 저항성인 코팅된 표면을 보호하는 컨포멀 코팅(conformal coating)일 수 있다. 일반적으로, 기계적 보호 재료(66)는 핀홀들이 없는 균일한 층 두께를 제공하는 것이 바람직하다. 일 실시예에서, 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 단계는 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하기 위해 화학적 에천트를 이용하는 단계를 포함한다. 예를 들어, 일 실시예에서 화학적 에천트는 일시적인 습식-에칭 보호를 제공하는 KOH이다. 기계적 보호 재료는 화학적 에천트에 대해 화학적으로 저항성이다. 예를 들어, 일 실시예에서 기계적 보호 재료(66)는 KOH에 대해 화학적으로 저항성이다. 이는 화학적 에천트가 사용되는 경우, 기계적 보호 재료(66)는 전혀 에칭되지 않거나, 평면 기판(41)의 내부 구역(71)에 비해 훨씬 더 낮은 에칭률(etch rate)로 에칭된다는 것을 의미한다.
일 실시예에서, 기계적 보호 재료(66)는 실질적으로 그 안에 홀들이 없는 연속 층으로서 적용된다. 기계적 보호 재료(66)는 불침투성인 층을 형성한다. 에천트를 이용하여 평면 기판(41)의 부분들을 선택적으로 제거하는 공정 단계 동안, 에천트는 스택(40)에 적용된 기계적 보호 재료(66)를 통해 분산될 수 없다.
도 6에 도시된 바와 같이, 일 실시예에서 평면 기판(41)은 산화 층(42)을 포함한다. 산화 층(42)은 평면 기판(41)의 일부분이다. 평면 기판(41)의 나머지는 평면 기판(41)의 비-산화 층을 형성한다. 산화 층(42)은 희생 층이다. 산화 층(42)은 평면 기판(41)의 비-산화 층이 에칭되는 경우에 에칭 방벽을 형성한다. 도 6에 도시된 바와 같이, 예를 들어 평면 기판(41)은 저부 측으로부터 에칭된다. 산화 층(42)은 습식 에천트에 대해 저항성이다.
일 실시예에서, 산화 층(42)은 100 nm보다 큰, 선택적으로 200 nm보다 큰, 및 선택적으로 300 nm보다 큰 두께를 갖는다. 예를 들어, 일 실시예에서 산화 층(42)은 약 350 nm 또는 약 400 nm의 두께를 갖는다. 본 발명의 일 실시예는 평면 기판(41)을 에칭하는 단계에 대해 개선된 견고성(robustness)을 달성할 것으로 기대된다.
일 실시예에서, 산화 층(42)은 평면 기판(41)의 외표면에 얇은 산화물 층으로서 형성된다. 일 실시예에서, 산화 층(42)은 열산화 공정에 의해, 예를 들어 열 습식 산화물(thermal wet oxide)로서 형성된다. 일 실시예에서, 산화 층(42) 및 평면 기판(41)을 에칭하는 데 사용되는 에천트는 에천트에서의 산화 층(42)의 에칭률이 약 5 nm/분 미만, 예를 들어 약 3 nm/분이도록 구성된다. 일 실시예에서, 산화 층(42)은 비정질 실리콘 이산화물을 포함한다.
도 6에 도시된 바와 같이, 일 실시예에서 스택(40)은 하부 희생 층(43)을 포함한다. 하부 희생 층(43)은 멤브레인의 저부에 존재하는 평면 기판(41)의 산화 층(42)과 같은 여하한의 층의 선택적인 제거 동안에 적어도 하나의 멤브레인 층(45, 50)을 보호한다.
하부 희생 층(43)의 두께는 특별히 제한되지는 않는다. 일 실시예에서, 하부 희생 층(43)의 두께는 적어도 약 5 nm, 선택적으로는 적어도 약 10 nm이다. 일 실시예에서, 하부 희생 층(43)의 두께는 최대 약 100 nm, 및 선택적으로는 최대 약 50 nm이다. 일 실시예에서, 하부 희생 층(43)의 두께는 약 20 nm이다.
일 실시예에서, 하부 희생 층(43)은 비정질 실리콘과 같은 재료로부터 형성된다. 하지만, 이는 반드시 그러한 것은 아니다.
스택(40) 상에 하부 희생 층(43)을 증착하는 방법은 특별히 제한되지는 않는다. 일 실시예에서, 하부 희생 층(43)은 화학 기상 증착법에 의해 스택(40)에 적용된다. 예를 들어, 일 실시예에서 하부 희생 층(43)은 300 내지 700 ℃의 범위 내의 온도에서 저압 화학 기상 증착법에 의해 스택(40)에 적용된다. 하지만, 이는 반드시 그러한 것은 아니다. 예를 들어, 대안적인 실시예에서 하부 희생 층(43)은 예를 들어 스퍼터링 방법에 의해, 또는 박막증착 방법에 의해 스택(40)에 적용된다.
도 7은 산화 층(42) 및 하부 희생 층(43)을 에칭하는 단계 이후의 스택(40)을 개략적으로 도시한다.
도 8에 도시된 바와 같이, 멤브레인 조립체(80)를 제조하는 방법은 기계적 보호 재료(66)를 제거하는 단계를 포함한다. 일 실시예에서, 기계적 보호 재료(66)는 플루오르화물 에천트를 이용하여 제거된다. 산화 에천트 대신에 플루오르화물 에천트를 이용함으로써, 기계적 보호 재료(66)를 제거하는 단계 동안 멤브레인 조립체(80)의 멤브레인이 산화될 가능성이 감소된다.
비교 예시로서, 기계적 보호 재료(66)를 제거하기 위해 산화 에천트가 사용될 수 있다. 이는 멤브레인 조립체(80)의 상부 캐핑 막(46)의 원치 않고, 비-균일하며, 제어되지 않는 산화를 유도할 수 있다. 예를 들어, 기계적 보호 재료(66)를 제거하기 위해 산화 플라즈마(oxidative plasma)가 사용되는 경우, 멤브레인 조립체(80)의 멤브레인은 덜 균일할 수 있다. 상부 캐핑 막(46)의 산화가 멤브레인에 산소 원자들을 추가하여, 어떤 곳에서는 멤브레인이 더 두꺼워지도록 할 수 있다. 이는 EUV 방사선의 흡수를 증가시킬 수 있다.
기계적 보호 재료(66)가 플루오르화물 에천트를 이용하여 제거되는 것으로 규정함으로써, 멤브레인 조립체(80)의 멤브레인은 더 균일하고 더 제어되는 형상을 가질 것으로 기대된다. 이는 멤브레인 조립체(80)의 이미징 속성들을 개선할 것으로 기대되며, 예를 들어 EUV 방사선의 흡수 레벨을 감소시킨다.
일 실시예에서, 플루오르화물 에천트는 크세논 디플루오라이드(XeF2) 플라즈마를 포함한다. 적절하다면, 다른 플루오르화물 에천트들이 사용될 수 있다.
도 11에 도시된 바와 같이, 일 실시예에서 스택(40)은 상부 희생 층(47)을 포함한다. 상부 희생 층(47)은 멤브레인 층(45, 50)이 평면 기판(41)과 상부 희생 층(47) 사이에 배치되도록 배치된다.
상부 희생 층(47)에 관한 다른 특징들은, 하부 희생 층(43)의 특징들이 선택되고 변동될 수 있는 것과 동일한 방식으로 선택되고 변동될 수 있다. 하부 희생 층(43)의 특징들은 특히 도 5를 참조하여 앞서 설명되었다. 따라서, 상부 희생 층(47)의 추가 특징들은 여기에서 더 이상 상세히 설명되지 않을 것이다.
일 실시예에서, 멤브레인 조립체(80)를 제조하는 방법은 평면 기판(41)의 내부 구역(71) 및 여하한의 브리지 구역(73)을 선택적으로 제거하는 단계를 포함한다. 결과로서, 멤브레인 조립체(80)는 멤브레인 층(50)으로부터의 멤브레인 및 멤브레인을 유지하는 보더(75)를 포함한다. 보더(75)는 평면 기판(41)의 보더 구역(72)으로부터 형성된다.
보더(75)는 멤브레인 조립체(80)의 멤브레인의 기계적 안정성을 개선한다. 본 발명의 일 실시예는 멤브레인 조립체(80)의 기계적 안정성에서의 개선을 달성할 것으로 기대된다. 이는 멤브레인 조립체(80)를 손상시키지 않고 멤브레인 조립체(80)의 패키징 및 운송을 더 쉽게 만든다. 또한, 이는 멤브레인 조립체(80)가 손상되지 않고, 멤브레인 조립체(80)가 프레임에 의해 패터닝 디바이스(MA)에 더 쉽게 부착되게 한다.
일 실시예에서, 멤브레인 조립체(80)의 보더(75)는 패터닝 디바이스(MA)에 멤브레인 조립체(80)를 연결하는 프레임에 연결되도록 구성된다. 프레임은 멤브레인 조립체(80)의 멤브레인에 직접 부착될 필요는 없다. 프레임은 멤브레인 조립체(80)의 보더(75)에 부착될 수 있다. 이는 패터닝 디바이스(MA)에 멤브레인 조립체(80)를 피팅(fit)하는 공정 동안에 멤브레인 조립체(80)의 멤브레인이 손상될 가능성을 감소시킨다.
일 실시예에서, 에칭 마스크 층(49)은 화학 기상 증착법에 의해 증착된다. 예를 들어, 일 실시예에서 에칭 마스크 층(49)은 약 850 ℃의 온도에서 저압 화학 기상 증착법에 의해 적용된다.
고온을 적용함으로써, 멤브레인 층(45)의 성질이 변화될 수 있다. 예를 들어, 멤브레인 층(45)이 처음에 비정질 실리콘으로서 적용되는 경우, 멤브레인 층(45)은 다결정질 또는 나노결정질 실리콘으로 형성된 멤브레인 층(50)으로 변환될 수 있다. 온도는 비정질 실리콘이 다결정질 또는 나노결정질 실리콘으로 결정화하게 한다.
다결정질 실리콘 및 나노결정질 실리콘은 각각 EUV 방사선에 대해 높은 투과를 갖는다. 다결정질 실리콘 및 나노결정질 실리콘은 각각 우수한 기계적 강도를 갖는다. 다중-격자(multi-lattice) 재료와 같은 또 다른 재료로 형성되는 멤브레인을 제작하는 것보다 다결정질 또는 나노결정질 실리콘으로부터 형성되는 멤브레인을 갖는 멤브레인 조립체(80)를 제조하는 것이 더 쉽다. 다결정질 실리콘 및 나노결정질 실리콘은 실질적으로 EUV 방사선을 필터링한다.
하지만, 멤브레인 조립체(80)의 멤브레인이 다결정질 또는 나노결정질 실리콘으로부터 형성되는 것은 필수적이지 않다. 예를 들어, 대안적인 실시예에서 멤브레인 조립체(80)의 멤브레인은 다중-격자 멤브레인 또는 실리콘 질화물로부터 형성된다.
또 다른 대안적인 실시예에서, 멤브레인 조립체(80)의 멤브레인은 단결정질 실리콘으로부터 형성된다. 이러한 실시예에서, 단결정질 실리콘 멤브레인은 SOI(silicon on insulator) 기술에 의해 형성될 수 있다. 이 생성물에 대한 출발 재료(starting material)는 소위 SOI 기판이다. SOI 기판은 매립된 절연 SiO2 층 위에 얇은 단결정질 실리콘 층을 갖는 실리콘 캐리어 기판(silicon carrier substrate)을 포함한 기판이다. 일 실시예에서, 단결정질 실리콘 층의 두께는 약 5 nm 내지 약 5 ㎛의 범위에 있을 수 있다. 일 실시예에서, 실리콘 멤브레인 층은 제조 방법에서 SOI 기판이 사용되기에 앞서 SOI 기판 상에 있다.
도 9 내지 도 12는 본 발명의 일 실시예에 따른 EUV 리소그래피를 위한 멤브레인 조립체(80)를 제조하는 방법의 스테이지들을 개략적으로 도시한다. 도 9는 평면 기판(41), 산화 층(42), 하부 희생 층(43), 하부 캐핑 막(44), 적어도 하나의 멤브레인 층(45) 및 상부 캐핑 막(46)을 포함하는 스택(40)을 도시한다. 산화 층(42), 하부 희생 층(43), 하부 캐핑 막(44) 및 상부 캐핑 막(46)은 선택적이다.
도 10에 도시된 바와 같이, 일 실시예에서 상기 방법은 브리지 홈(81)을 형성하는 단계를 포함한다. 브리지 홈(81)은 평면 기판(41)의 브리지 구역(73)에 대응하는 위치에 형성되기 때문에 "브리지" 홈이라고 칭해지는 홈이다. 브리지 홈(81)은 평면 기판(41)의 브리지 구역(73)에 인접한 적어도 하나의 멤브레인 층(45)을 통해 형성된다. 하부 캐핑 막(44) 및 상부 캐핑 막(46)이 제공되는 일 실시예에서, 브리지 홈(81)은 하부 캐핑 막(44) 및 상부 캐핑 막(46)을 통해 형성된다. 브리지 홈(81)은 멤브레인 조립체(80)에서 멤브레인을 형성하는 층들을 통해 형성된다.
일 실시예에서, 브리지 홈(81)은 펠리클 벌크(pellicle bulk)에서의 깊은 관통홀(deep through-hole)이다. 브리지 홈(81)의 목적은 멤브레인 조립체(80)를 제조하는 방법의 마지막에 브리지 구역(73) 위의 적어도 하나의 멤브레인 층(45)을 부술 필요가 없도록 하는 것이다.
일 실시예에서, 브리지 홈(81)은 레이저, (N)IR 방사선 또는 EUV 방사선에 의해 형성된다. 일 실시예에서, 레이저, (N)IR 방사선 또는 EUV 방사선은 적어도 하나의 멤브레인 층(45) 및 하부 캐핑 막(44) 및 상부 캐핑 막(46)을 태우기(burn through) 위해 사용된다. 일 실시예에서, 상기 방법은 직사각형이 아닌 스택(40)에서 직사각형 홈[즉, 브리지 홈(81)]을 형성하는 단계를 포함한다. 직사각형이 아닌 스택(40)에서 직사각형 홈을 형성함으로써, 멤브레인은 상기 방법의 비교적 초기 스테이지에서 버려져야 하는 적어도 하나의 멤브레인 층(45, 50)의 부분으로부터 분리된다. 따라서, 원하는 형상을 갖는 멤브레인을 제공하기 위해, 제조 방법의 마지막에 적어도 하나의 멤브레인 층(50)을 기계적으로 부술 필요가 없다.
직사각형 멤브레인 조립체(80)를 제공하기 위해, 브리지 홈(81)은 [스택(40)을 평면도에서 볼 때] 직사각형으로 형성된다.
브리지 홈(81)이 형성된 후, 브리지 홈(81)은 희생 층 또는 기계적 보호 재료와 같은 충전 재료(filler material)로 채워질 수 있다. 도 11에 도시된 바와 같이, 일 실시예에서 상부 희생 층(47)이 스택(40)에 제공된다. 상부 희생 층(47)의 재료는 브리지 홈(81)을 채운다. 대안적으로, 기계적 보호 재료(66)와 같은 재료가 브리지 홈(81)을 채우는 데 사용될 수 있다.
도 12는 멤브레인 조립체(80)를 제조하는 방법에서의 추후 단계를 개략적으로 도시한다. 도 12에 나타낸 바와 같이, 평면 기판(41)의 내부 구역(71) 및 브리지 구역(73)이 [여하한의 산화 층(42) 및 여하한의 하부 희생 층(43)과 함께] 선택적으로 제거되었다. 또한, 상부 희생 층(47)도 제거되었다.
[평면 기판(41)의 에지 구역(74)에 의해 형성된] 에지 섹션은 보더(75)로부터 분리된다. 예를 들어, 에지 섹션은 평면 기판(41)의 브리지 구역(73)을 선택적으로 제거함으로써 보더(75)로부터 분리된다. 브리지 구역(73)을 제거함으로써, 브리지 홈(81)은 적어도 하나의 멤브레인 층(50)을 부수거나 절단하지 않고 에지 섹션의 제거를 허용하는 개방된 영역이 된다. 에지 섹션이 보더(75)로부터 분리되는 경우, 에지 섹션에 인접한 적어도 하나의 멤브레인 층(50)은 브리지 홈(81)에 의해 멤브레인 조립체(80)의 멤브레인으로부터 분리된다.
이에 따라, 일단 브리지 구역(73)이 선택적으로 제거되면, 멤브레인 조립체(80)의 멤브레인은 [스택(40)에서 관통홀을 형성하는 브리지 홈(81)을 통해] 버려져야 하는 적어도 하나의 멤브레인 층(50)의 주변부(peripheral portion)로부터 분리된다. 이는 적어도 하나의 멤브레인 층(50)을 부수는 후속 단계를 수행할 필요가 없다는 것을 의미한다. 따라서, 이는 적어도 하나의 멤브레인 층(50)을 부숨으로써 형성되는 여하한의 오염 입자들이 생성될 가능성을 감소시킨다. 이는 여하한의 오염 입자들이 멤브레인 조립체(80)의 멤브레인에 부착될 가능성을 감소시킨다. 오염 입자들은 실리콘의 플레이크(flake)들을 포함할 수 있다. 마무리된 멤브레인 조립체(80) 상의 여하한의 이러한 오염 입자들은 멤브레인 조립체(80)의 광학적 성능을 감소시킬 수 있다. 보더(75)와 오버랩되는 실리콘의 느슨하게 매달린 플레이크(loose hanging flake)들이 풀어지고 멤브레인 조립체(80)의 멤브레인에 부착될 수 있다. 오염 입자들은 오염 입자들이 너무 얇기 때문에 멤브레인에 비교적 쉽게 부착될 수 있다.
일 실시예에서, 브리지 홈(81)은 적어도 하나의 멤브레인 층(45)의 일부분이 평면 기판(41)의 보더 구역(72)의 반경방향 바깥쪽으로 연장되도록 형성된다. 이는 도 10에 도시되며, 여기에서 적어도 하나의 멤브레인 층(45)의 일부분이 보더 구역(72)을 넘어 바깥쪽으로 연장된다. 따라서, 에지 섹션이 [멤브레인 조립체(80)를 제조하는 방법의 마지막에] 보더(75)로부터 분리되는 경우, 멤브레인 층(50)의 그 부분은 보더(75)의 반경방향 바깥쪽으로 연장된다. 이는 도 12에 도시된다. 평면 기판(41)의 보더 구역(72)에 대한 브리지 홈(81)의 위치를 제어함으로써, 멤브레인 조립체에서 멤브레인의 에지의 위치를 조절하는 것이 가능하다.
일 실시예에서, 브리지 홈(81)에는 필러(pillar)가 제공될 수 있다. 필러는 버려져야 하는 적어도 하나의 멤브레인 층(45)의 주변부와 멤브레인 사이의 갭을 유지하기 위한 것이다. 일단 평면 기판(41)의 부분들을 선택적으로 제거하는 단계가 수행되면, 멤브레인이 적어도 하나의 멤브레인 층(50)의 나머지로부터 분리되도록 필러가 제거될 수 있다. 따라서, 멤브레인 조립체(80)를 제조하는 방법의 마지막에 적어도 하나의 멤브레인 층(50)의 나머지로부터 멤브레인을 물리적으로 분리시킬 필요가 없다.
일 실시예에서, 스택(40)은 직사각형이다. 다시 말하면, 직사각형(또는 정사각형) 평면 기판(41)으로 상기 방법을 시작하는 것이 가능하다. 평면 기판(41)은 상기 방법에 의해 생성되는 멤브레인 조립체(80)의 원하는 형상과 실질적으로 동일한 형상을 가질 수 있다. 이러한 실시예에서는, 멤브레인 조립체(80)를 제조하는 방법의 마지막에 평면 기판(41)의 끝에서 평면 기판(41)의 여하한의 에지 섹션으로부터 멤브레인 조립체(80)를 분리시킬 필요가 없다. 이는 멤브레인이 멤브레인에 부착되는 오염 입자들에 의해 오염될 가능성을 감소시킨다.
일 실시예에서, 스택(40)에서의 적어도 하나의 멤브레인 층(45)의 에지들은 라운딩 또는 챔퍼링된다. 챔퍼 또는 베벨(bevel) 또는 라운딩된 에지들을 제공함으로써, 멤브레인 조립체(80)의 에지들은 덜 날카롭다. 특히, 이방성 에칭이 멤브레인 조립체(80)에 대해 특히 날카로운 에지들을 유도할 수 있다. 예를 들어, 멤브레인 조립체(80)의 멤브레인의 에지들은 날카로운 삼각형 형상을 가질 수 있다. 이는 에지의 코너가 부서져 오염 입자들의 생성을 유도할 가능성을 증가시킨다. 오염 입자들은 약 20 nm 내지 약 1 ㎛ 정도의 직경을 가질 수 있다. 챔퍼 또는 베벨 또는 라운딩된 에지들을 제공함으로써, 멤브레인의 코너가 부서져 입자들을 생성할 가능성이 감소된다.
도 13은 본 발명의 일 실시예에 따른 멤브레인 조립체(80)를 도시한다. 도 13에 도시된 바와 같이, 일 실시예에서 상기 방법은 보더(75)로부터 에지 섹션을 분리한 후 적어도 하나의 멤브레인 층(50)의 에지들에 패시베이션 코팅(82)을 적용하는 단계를 포함한다. 에지들은 두꺼운 점착 층(thick sticky layer)으로 코팅될 수 있다. 예를 들어, 스프레이 코팅이 사용될 수 있다.
일 실시예에서, 패시베이션 코팅(82)의 두께는 약 1 ㎛ 내지 약 10 ㎛의 범위에 있을 수 있다. 패시베이션 코팅(82)은 적어도 하나의 멤브레인 층(50)의 에지를 부동화(passivate)한다. 일 실시예에서, 패시베이션 코팅(82)은 에지 주위에 적용되는 점착 테이프의 형태로 적용된다. 패시베이션 코팅(82)은 적어도 하나의 멤브레인 층(50)의 원치 않는 주변부를 없앤 후 가장 이른(earliest) 하나의 멤브레인 층(50)의 에지에 적용된다.
일 실시예에서, 패시베이션 코팅(82)은 원자층 증착, 화학 기상 증착, 전기도금 또는 딥 코팅을 이용하여 적용된다. 일 실시예에서, 패시베이션 코팅(82)은 Ru와 같은 금속을 포함한다. 하지만, 패시베이션 코팅(82)은 규화물, 산화물 또는 질화물을 포함할 수도 있다. 패시베이션 코팅(82)은, 예를 들어 화학 기상 증착법에 의해 적어도 하나의 멤브레인 층(50)의 에지에 증착될 수 있다. 일 실시예에서, 패시베이션 코팅(82)은 [적어도 하나의 멤브레인 층(50)의 에지들만이 아닌] 멤브레인 조립체(80) 주위 전체에 적용된다. 예를 들어, 패시베이션 코팅(82)은 원자층 증착 또는 화학 기상 증착을 통해 멤브레인 조립체(80) 주위 전체에 적용될 수 있다. 또한, 전기도금이 컨포멀 Ru 코팅을 구성하는 데 사용될 수 있다. 일 실시예에서, Ru 층들은 멤브레인 조립체(80)의 보호를 위해 제공된다.
일 실시예에서, 패시베이션 코팅(82)은 물리적 기상 증착을 이용하여 적용된다. 적어도 하나의 멤브레인 층(50)의 에지들만이 패시베이션 코팅 층(82)을 수용하도록 섀도 마스크(shadow mask)가 사용될 수 있다. 패시베이션 코팅(82)은 물리적 기상 증착을 통해 실리콘 멤브레인의 에지들 상에 국부적으로 코팅될 수 있다. 섀도 마스크가 멤브레인의 내부 부분을 마스킹하는 데 사용될 수 있다. 멤브레인의 나머지는 패시베이션 코팅(82)의 재료에 의해 스퍼터링될 수 있다. 특히, 섀도 스퍼터링이라 칭할 수 있는 이 공정은 기계적 보호 재료(66)[예를 들어, 조밀하게 교차결합된 중합체(densely crosslinked polymer)]가 비-산화 플라즈마를 이용하여 제거되는 경우에 적절할 수 있다.
패시베이션 코팅(82)은 멤브레인의 에지의 코너가 부서져 오염 입자들을 생성할 가능성을 감소시킨다. 따라서, 본 발명의 일 실시예는 멤브레인 조립체(80)의 멤브레인에 부착되는 오염 입자들의 감소를 달성할 것으로 기대된다. 이는 EUV 방사선에 대해 개선된 투과 및 그 영역에 걸쳐 더 일관된 광학적 속성들을 갖는 멤브레인 조립체(80)를 유도할 수 있다.
일 실시예에서, 적어도 하나의 멤브레인 층(45)은 비정질 재료를 포함한다. 결정질 실리콘 대신에 비정질 재료로 시작함으로써, 예를 들어 멤브레인 조립체(80)의 에지들은 덜 취성일 것이다. 따라서, 비정질 재료를 이용하는 것이, 멤브레인 조립체(80)가 평면 기판(41) 및 적어도 하나의 멤브레인 층(50)의 원치 않는 섹션들로부터 분리되는 경우에 오염 입자들이 생성될 가능성을 감소시킬 수 있다.
일 실시예에서, 멤브레인 조립체(80)를 제조하는 방법은 보더(75)로부터 에지 섹션을 분리한 후 적어도 하나의 멤브레인 층(50)의 에지들을 산화 또는 질화하는 단계를 포함한다. 적어도 하나의 멤브레인 층(50)의 에지들을 산화 또는 질화함으로써, 멤브레인은 덜 반응적이게 된다. 예를 들어, 자연 산화물이 순 실리콘보다 덜 반응적이다. 따라서, 실리콘 멤브레인의 에지들을 산화 또는 질화함으로써, 펠리클 툴링과 접촉하는 입자 잔해가 생성될 가능성이 감소된다.
딥 코팅은 실리콘 멤브레인의 에지들을 보호하도록 Ru 층들을 선택적으로 적용하는 데 사용될 수 있다.
도 14는 적어도 하나의 멤브레인 층(50)이 보더(75)(프레임이라고도 칭할 수 있음)에 걸쳐 놓여 있는 멤브레인 조립체를 개략적으로 도시한다. 적어도 하나의 멤브레인 층(50)은 평면 기판(41)의 바로 위에 증착된다. 그 후, 멤브레인은 평면 기판(41)을 다시 선택적으로 이방성 에칭함으로 인해 독립형(free-standing)으로 만들어진다. 일 실시예에서, 적어도 하나의 멤브레인 층(50)을 위한 재료는 SiN이다. 다른 재료들도 가능하다.
도 14에 도시된 바와 같이, 적어도 하나의 멤브레인 층(50)과 보더(75) 사이에 날카로운 에지들 또는 전이부(transition)들이 존재할 수 있다. 제작 공정 시 사용되는 이방성 에칭 단계로부터 스텝 결함(step defect)들이 발생할 수도 있다. 이방성 에칭은 결정학적 평면들을 따른다. 따라서, 스텝 결함들은 특히 높은 응력 집중들이 일어날 수 있는 특히 날카로운 코너들을 나타낼 수 있다. 이는 특히 높은 응력 집중들이 일어나는 위치들에서 멤브레인 조립체(80)의 고장 또는 파괴를 유도할 수 있다.
보더(75)의 형상은 평면 기판(41)의 부분들을 선택적으로 제거하는 데 사용되는 에칭 공정에 따라 변동할 수 있다. 또한, 보더(75)의 형상은 보더(75)를 형성하는 데 사용되는 재료에 따라 변동할 수 있다. 도 14에 나타낸 보더(75)의 형상은, 평면 기판(41)을 형성하는 데 사용된 재료가 결정질 재료인 경우에 이방성 에칭으로부터 발생하는 전형적인 형상이다.
도 15는 본 발명의 일 실시예에 따른 멤브레인 조립체(80)를 개략적으로 도시한다. 도 15에 도시된 바와 같이, 일 실시예에서 스택(40)에는 중간 층(83)이 제공된다. 중간 층(83)은 평면 기판(41)과 적어도 하나의 멤브레인 층(45) 사이에 위치된다. 멤브레인 조립체(80)를 제조하는 방법은 평면 기판(41)의 내부 구역(71)을 선택적으로 제거하는 단계 이후에 중간 층(83)을 등방성 에칭하는 단계를 포함한다.
중간 층(83)은 적어도 하나의 멤브레인 층(50)과 보더(75) 사이에 의도적으로 도입된다. 일 실시예에서, 중간 층은 적어도 하나의 멤브레인 층(50)보다 두껍다. 중간 층(83)은 등방성으로 에칭된다. 중간 층(83)은 선택적인 에칭제를 이용하여 에칭된다. 중간 층(83)은 적어도 하나의 멤브레인 층(50)이 에칭되지 않고 에칭된다.
도 15에 개략적으로 도시된 바와 같이, 등방성 에칭된 중간 층(83)은 보더(75)로부터 적어도 하나의 멤브레인 층(50)으로의 전이부의 날카로운 에지들을 매끄럽게 한다. 이는 훨씬 더 낮은 응력 집중을 유도하고, 이에 따라 멤브레인의 고장 가능성을 감소시킨다.
등방성 에칭은 모든 방향에서 동일한 속도로 에칭한다. 반면, 이방성 에칭은 결정면 방위들로 인해 소정 방향들에서 훨씬 더 빠르게 에칭한다. 이방성 에칭은 본질적으로 원자단위로(atomically) 날카로운 에지들, 및 이에 따른 더 높은 응력 집중들을 초래한다. 유리질 또는 비정질 재료들에 대해, 에칭은 통상적으로 등방성이다. 일 실시예에서, 중간 층(83)은 실리콘 이산화물 또는 비정질 실리콘 또는 금속 층을 포함한다.
등방성 에칭된 중간 층(83)은 여하한의 스텝 결함들의 위치에서의 응력들을 완화시킨다. 또한, 중간 층(83)은 보더(75)로부터 멤브레인으로의 전체 전이부에 걸쳐 응력들을 감소시킨다. 또한, 중간 층(83)은 멤브레인 조립체(80)의 코너들에 걸쳐 응력들을 감소시킨다. 일 실시예에서, 중간 층(83)은 멤브레인보다 훨씬 더 두껍다. 예를 들어, 일 실시예에서 중간 층(83)은 적어도 50 nm, 선택적으로는 적어도 100 nm의 두께를 갖는다. 일 실시예에서, 중간 층(83)은 최대 500 nm, 선택적으로는 최대 200 nm의 두께를 갖는다. 일 실시예에서, 중간 층(83)을 등방성 에칭하는 데 사용되는 에칭제는 선택적이다. 이는 에칭제가 중간 층(83)을 에칭하고 멤브레인 구조체는 에칭하지 않도록 구성된다는 것을 의미한다.
일 실시예에서, 멤브레인 조립체(80)를 제조하는 방법은 어닐링 공정, 이온 빔 변형(ion beam modification), 스택(40)에 적용되는 압력의 제어, 및 스택(40)에 적용되는 온도의 제어 중 1 이상에 의해 스택(40)의 적어도 하나의 멤브레인 층(45)에서의 사전-장력(pre-tension)을 변화시키는 단계를 포함한다.
사전-장력은 제조 공정 동안 적어도 하나의 멤브레인 층(45)에 적용되어, 멤브레인 조립체(80)의 멤브레인이 사용 동안 곧고 평탄하도록 할 것이다. 사전-장력이 적용되지 않는 경우, 멤브레인은 바람직하지 않게 늘어지거나 주름질 수 있다(주름지는 것은 비-균일한 멤브레인 두께도 초래함). 느슨하거나 비-균일한 두께의 멤브레인은 더 열악한 이미징 속성들을 가질 수 있다. 하지만, 사전-장력이 너무 높은 경우, 멤브레인은 취성이고 더 부서지기 쉬울 수 있다. 따라서, 사전-장력이 타겟 범위 내에 있도록 제어하는 것이 바람직하다.
일 실시예에서, 적어도 하나의 멤브레인 층(45)의 사전-장력은 적어도 80 MPa의 인장강도를 갖도록 제어된다. 이 사전-장력은 적어도 하나의 멤브레인 층(50)이 형성되는 경우에 조성된다. 사전-장력은 이제부터 열 처리에 의해 변경될 수 있다. 일 실시예에서, 사전-장력은 하부 캐핑 막(44) 및/또는 상부 캐핑 막(46)에 적용될 수 있다. 일 실시예에서, 사전-장력은 하부 캐핑 막(44) 및 상부 캐핑 막(46)뿐 아니라, (멤브레인을 형성하는) 적어도 하나의 멤브레인 층(45)에도 모두 적용된다.
일 실시예에서, 어닐링 단계가 수행되어, 적어도 하나의 멤브레인 층(45)의 결정질 부분(crystalline fraction)을 증가시키고, 및/또는 적어도 하나의 멤브레인 층(45)에서의 응력을 증가시킨다. 이온 빔 변형(즉, 주입)은 적어도 하나의 멤브레인 층(45)에서의 응력을 감소시키는 데 사용될 수 있다. 사전-장력은 멤브레인 조립체(80)를 제조하는 방법의 여하한의 다른 단계들 사이에서 적어도 하나의 멤브레인 층(45)에 도입될 수 있다.
사전-장력(사전-응력이라 할 수도 있음)은 멤브레인 조립체(80)의 사용 동안 더 높은 온도에서 열 유도 좌굴(heat induced buckling)을 방지하기 위해 멤브레인으로 도입된다.
일 실시예에서, 멤브레인 조립체(80)를 제조하는 방법은 사용 시 멤브레인이 그 디자인 값에 더 가까운 응력을 갖도록 멤브레인으로 사전-장력을 도입하는 단계를 포함한다. 사용 시[예를 들어, 멤브레인 조립체(80)가 패터닝 디바이스(MA)용 펠리클로서 사용되는 경우], 멤브레인은 EUV 방사선을 받는다. 사용 동안 멤브레인 조립체(80)에 적용되는 EUV 방사선은 멤브레인에서의 장력을 증가시킬 수 있다. 따라서, 일 실시예에서 상기 방법은 멤브레인 조립체(80)의 사용 동안 원하는 장력 아래의 베벨로 멤브레인에 사전-장력을 도입하는 단계를 포함한다. 멤브레인 조립체(80)가 사용되는 경우, 받게 되는 추가적인 EUV 방사선이 멤브레인에서의 장력을 더 증가시켜, 멤브레인에서의 장력이 그 디자인 값 또는 그 부근에 있도록 한다.
몇몇 상황들에서, 평면 기판(41)의 일부분을 제거하기 위해 습식 에칭을 사용하는 것이 유리할 수 있다. 앞서 언급된 바와 같이, 이러한 경우 스택(40)은 습식 에칭 단계 이후 제거될 수 있는 기계적 보호 재료(66)로 보호되어야 할 수 있다.
도 16 내지 도 19는 본 발명의 일 실시예에 따른 멤브레인 조립체(80)를 제조하는 방법의 단계들을 개략적으로 도시한다. 도 16은 스택(40)을 개략적으로 도시한다. 도 16에 도시된 바와 같이, 일 실시예에서 스택(40)에는 에칭 정지 층(etch stop layer: 84)이 제공된다. 에칭 정지 층(84)은 (도 17에 나타낸) 기계적 보호 재료(66)를 제거하는 단계 동안에 스택(40)을 보호하기 위한 것이다. 에칭 정지 층(84)은 기계적 보호 재료(66)가 스택(40)에 적용되기에 앞서 스택(40)의 최상부에 적용된다.
기계적 보호 재료(66)가 스택(40)에 적용된 후, 평면 기판(41)은 예를 들어 습식 에칭을 이용하여 에칭될 수 있다. 기계적 보호 재료(66)는 이 경우에 액체 에천트로부터 스택(40)의 나머지를 보호한다. 산화 층(42) 및 여하한의 하부 희생 층(43)을 에칭하기 위해 추가 에칭 공정들이 필요할 수 있다.
도 18에 도시된 바와 같이, 평면 기판(41)이 선택적으로 에칭된 후, 에칭 정지 층(84)이 스택(40)의 저부에 적용될 수 있다. 스택(40)의 저부에 적용되는 에칭 정지 층(84)은 기계적 보호 재료(66)를 제거하는 데 사용되는 에천트로부터 멤브레인을 보호하기 위한 것이다.
도 19에 도시된 바와 같이, 기계적 보호 재료(66)가 제거되는 경우, 에칭 정지 층(84)은 제 자리에 유지된다. 일 실시예에서, 산화 플라즈마가 기계적 보호 재료(66)를 제거하는 에천트로서 사용된다. 따라서, 에칭 정지 층(84)은 산화 플라즈마에 대해 저항성이다. 일 실시예에서, 에칭 정지 층(84)은 약 10 nm 내지 약 100 nm 정도의 두께를 갖는다. 일 실시예에서, 에칭 정지 층(84)에 사용되는 재료는 산화물이며, 이는 기계적 보호 재료(66)를 제거하는 데 사용되는 산화 플라즈마에 의해 더 이상 산화될 수 없다. 예를 들어, 일 실시예에서 에칭 정지 층(84)은 실리콘의 산화물을 포함한다.
그 후, 에칭 정지 층(84)은 기계적 보호 재료(66)를 제거하는 단계 이후에 제거될 수 있다. 따라서, 에칭 정지 층(84)을 제공함으로써, 습식 에천트가 기계적 보호 재료(66)와 함께 사용될 수 있는 한편, 기계적 보호 재료(66)가 제거되는 경우에 멤브레인이 산화될 가능성을 감소시킨다. 따라서, 본 발명의 일 실시예는 멤브레인 조립체(80)의 멤브레인의 균일성 증가를 달성할 것으로 기대된다.
도 20 내지 도 27은 본 발명의 일 실시예에 따른 멤브레인 조립체(80)를 제조하는 방법의 단계들을 개략적으로 도시한다. 도 20 내지 도 27에 도시된 방법은 여하한의 기계적 보호 재료(66)가 사용될 것을 요구하지 않는다. 따라서, 상기 방법은 다른 경우에 멤브레인을 손상시킬 수 있는 기계적 보호 재료(66)를 제거하는 여하한의 단계를 회피한다.
도 20에 도시된 바와 같이, 일 실시예에서 스택(40)은 평면 기판(41) 및 산화 층(42)을 포함한다. 산화 층(42)은 평면 기판(41)의 부분들을 선택적으로 제거하는 데 사용되는 습식 에칭 공정을 정지시키기 위한 것이다.
도 20에 도시된 바와 같이, 일 실시예에서 스택(40)은 하부 두꺼운 에칭 방벽(86) 및 하부 얇은 에칭 방벽(87)을 포함한다. 하부 두꺼운 에칭 방벽(86) 및 하부 얇은 에칭 방벽(87)은 평면 기판(41)의 산화 층(42)과 적어도 하나의 멤브레인 층(45) 사이에 증착된다. 하부 두꺼운 에칭 방벽(86)은 하부 얇은 에칭 방벽(87)과 산화 층(42) 사이에 증착된다.
상부 얇은 에칭 방벽(88) 및 상부 두꺼운 에칭 방벽(89)이 적어도 하나의 멤브레인 층(45)의 외부에서 스택(40)에 제공된다. 상부 두꺼운 에칭 방벽(89)에 사용되는 재료는 하부 두꺼운 에칭 방벽(86)에 사용되는 재료와 동일하다. 상부 얇은 에칭 방벽(88)에 사용되는 재료는 하부 얇은 에칭 방벽(87)에 사용되는 재료와 동일하다.
상부 두꺼운 에칭 방벽(89)의 외부에서, 스택(40)에 습식-에칭 방벽(90)이 제공된다. 습식-에칭 방벽은 평면 기판(41)의 부분들을 선택적으로 제거하는 데 사용되는 습식 에천트로부터 스택(40)을 보호하기 위한 것이다.
도 21에 도시된 바와 같이, 일 실시예에서 상기 방법은 습식-에칭 방벽(90), 상부 두꺼운 에칭 방벽(89), 상부 얇은 에칭 방벽(88), 적어도 하나의 멤브레인 층(45), 하부 얇은 에칭 방벽(87), 하부 두꺼운 에칭 방벽(86) 및 산화 층(42)의 부분들을 선택적으로 제거하는 단계를 포함한다. 일 실시예에서, 이 에칭 공정은 건식 에칭 기술에 의해 수행된다. 층들을 선택적으로 제거하기 위해 마스크가 사용될 수 있다. 건식 에칭 공정을 수행함으로써, 평면 기판(41)의 원하는 부분이 스택(40)의 저부에서 노출된다.
도 22에 도시된 바와 같이, 일 실시예에서 상기 방법은 평면 기판(41)의 내부 구역을 선택적으로 제거하는 단계를 포함한다. 평면 기판(41)의 부분들의 선택적인 제거는 습식 에칭 공정을 이용하여 수행될 수 있다. 예를 들어, KOH와 같은 습식 에천트가 사용될 수 있다. 멤브레인과 평면 기판(41) 사이의 산화 층(42)은 습식 에칭 공정이 멤브레인에 도달하는 것을 막는다.
도 23에 도시된 바와 같이, 일 실시예에서 상기 방법은 습식 에천트에 대한 방벽으로서 작용된 산화 층(42)을 선택적으로 제거하는 단계를 포함한다. 산화 층(42)은, 예를 들어 건식 에칭 기술에 의해 제거될 수 있다. 도 24에 도시된 바와 같이, 일 실시예에서 상기 방법은 하부 두꺼운 에칭 방벽(86)을 선택적으로 제거하는 단계를 포함한다. 하부 두꺼운 에칭 방벽(86)은 건식 에칭 기술에 의해 제거되도록 설정될 수 있다. 일 실시예에서, 하부 두꺼운 에칭 방벽(86) 및 상부 두꺼운 에칭 방벽(89)은 실리콘 질화물을 포함한다. 일 실시예에서, 하부 얇은 에칭 방벽 및 상부 얇은 에칭 방벽은 실리콘 질화물을 포함한다. 도 24에 도시된 바와 같이, 상부 두꺼운 에칭 방벽(89)은 하부 두꺼운 에칭 방벽(86)이 제거될 때 동시에 제거될 수 있다.
도 25에 도시된 바와 같이, 일 실시예에서 상기 방법은 하부 얇은 에칭 방벽(87) 및 상부 얇은 에칭 방벽(88)을 제거하는 단계를 포함한다. 하부 얇은 에칭 방벽(87) 및 상부 얇은 에칭 방벽(88)은 실질적으로 동시에 제거될 수 있다. 건식 에칭 기술이 사용될 수 있다.
도 26에 도시된 바와 같이, 일 실시예에서 상기 방법은 (멤브레인의 부분을 형성하기보다는) 버려져야 하는 적어도 하나의 멤브레인 층(45)의 주변 섹션들로부터 멤브레인을 분리하는 단계를 포함한다. 일 실시예에서, 분리는 레이저 다이싱(laser dicing) 공정에 의해 수행된다. 따라서, 멤브레인은 스택(40)의 남은 부분들에 걸쳐 연장되고, 이들이 멤브레인 조립체(80)의 체계를 형성한다.
도 27에 도시된 바와 같이, 일 실시예에서 상기 방법은 멤브레인 조립체(80)에 캐핑 층(93)을 제공하는 단계를 포함한다. 일 실시예에서, 캐핑 층(93)은 멤브레인 조립체(80) 주위 전체에 제공된다. 일 실시예에서, 캐핑 층(93)은 다른 실시예들에 관하여 설명된 상부 캐핑 막(46) 또는 하부 캐핑 막(44)과 동일한 재료로 만들어진다.
도 21 및 도 22에 나타낸 바와 같이, 스택(40)이 습식 에칭 공정을 거치는 경우, 적어도 하나의 멤브레인 층(45)은 상부 및 하부 측들에서 하부 두꺼운 에칭 방벽(86) 및 상부 두꺼운 에칭 방벽(89)에 의해 지지된다. 따라서, 하부 두꺼운 에칭 방벽(86) 및 상부 두꺼운 에칭 방벽(89)은 적어도 하나의 멤브레인 층(45)에 기계적 지지를 제공한다. 이는 스택(40)으로 하여금, 제조 공정 동안 멤브레인이 부서질 가능성이 감소된 채로 툴들에 의해 핸들링되게 한다. 예를 들어, 스택(40)은 멤브레인이 고장나거나 부서질 가능성이 감소된 채로 습식 에천트의 배스로 배치되고 습식 에천트의 배스로부터 제거될 수 있다.
따라서, 하부 두꺼운 에칭 방벽(86) 및 상부 두꺼운 에칭 방벽(87)을 제공함으로써, 나중에 제거되어야 하는 여하한의 추가 기계적 보호 재료(66)를 제공할 필요가 없다. 따라서, 본 발명의 일 실시예는 제조 동안 멤브레인이 부서질 가능성이 감소되고 제조 동안 멤브레인이 산화될 가능성이 감소된 채로, 멤브레인 조립체(80)의 제조를 더 쉽게 만들 것으로 기대된다.
도 28 내지 도 35는 본 발명의 대안적인 실시예의 단계들을 도시하며, 이 또한 여하한의 기계적 보호 재료(66)가 적용되고 스택(40)으로부터 제거될 필요성을 회피한다. 도 28에 도시된 바와 같이, 일 실시예에서 스택은 평면 기판(41), 실리콘 질화물 층(91), 하부 두꺼운 에칭 방벽(86), 하부 얇은 에칭 방벽(87), 적어도 하나의 멤브레인 층(45), 상부 얇은 에칭 방벽(88), 및 상부 두꺼운 에칭 방벽(89)을 포함한다. 하지만, 스택(40)은 외측 습식 에칭 방벽(90)을 필요로 하지 않는다.
도 29에 도시된 바와 같이, 일 실시예에서 상기 방법은 멤브레인 조립체(80)의 원하는 형상을 갖는 스택(40)을 제공하기 위해 스택(40)을 절단하는 단계를 포함한다. 예를 들어, 일 실시예에서 스택(40)은 직사각형으로 레이저 다이싱된다. 이는 추후 상기 방법에서 여하한의 다이싱 단계 또는 부수는 단계를 수행할 필요가 없다 -다른 경우, 멤브레인에 달라붙는 오염 입자들의 생성을 유도할 수 있음- 는 것을 의미한다. 상기 방법에서 초기에 여하한의 다이싱 단계로부터 생성되는 오염 입자들은 오염 입자들이 멤브레인에 부착되지 않고 더 쉽게 세정될 수 있다.
도 30에 도시된 바와 같이, 일 실시예에서 상기 방법은 스택(40)에 외측 희생 층(92)을 적용하는 단계를 포함한다. 일 실시예에서, 외측 희생 층(92)은 실리콘 질화물을 포함한다. 외측 희생 층(92)은 평면 기판(41)의 부분들을 선택적으로 제거하는 데 사용되는 습식 에천트로부터 스택(40)을 보호하기 위한 것이다.
도 31에 도시된 바와 같이, 일 실시예에서 상기 방법은 외측 희생 층(92), 상부 두꺼운 에칭 방벽(89), 상부 얇은 에칭 방벽(88), 적어도 하나의 멤브레인 층(45), 하부 얇은 에칭 방벽(87), 하부 두꺼운 에칭 방벽(86) 및 실리콘 질화물 층(91)을 선택적으로 에칭하는 단계들을 포함한다. 결과로서, 평면 기판(41)의 저부가 노출된다. 이는 평면 기판(41)으로 하여금 습식 에칭 공정에 의해 선택적으로 제거되게 한다. 습식 에천트는 KOH일 수 있다. 예를 들어, 일 실시예에서 스택(40)은 KOH의 배스로 배치되고, 후속하여 핸들링 툴을 이용하여 KOH의 배스로부터 제거된다. 하부 두꺼운 에칭 방벽(86) 및 상부 두꺼운 에칭 방벽(89)의 존재는 평면 기판(41)을 에칭하는 공정 동안 멤브레인이 손상될 가능성이 적도록 적어도 하나의 멤브레인 층(45)을 기계적으로 지지한다.
도 33에 도시된 바와 같이, 일 실시예에서 상기 방법은 외측 희생 층(92) 및 실리콘 질화물 층(91)을 에칭하는 단계를 포함한다. 대안적으로, 실리콘 질화물 층(91) 대신에, 평면 기판(41)의 산화 층(42)이 제공될 수 있다. 외측 희생 층(92) 및 질리콘 질화물 층(91)은 건식 에칭 공정을 이용하여 실질적으로 동시에 제거될 수 있다.
도 34에 도시된 바와 같이, 일 실시예에서 상기 방법은 상부 두꺼운 에칭 방벽(89) 및 하부 두꺼운 에칭 방벽(86)을 선택적으로 제거하는 단계를 포함한다. 이들은 건식 에칭 공정을 이용하여 제거될 수 있다. 도 35에 도시된 바와 같이, 일 실시예에서 상기 방법은 하부 얇은 에칭 방벽(87) 및 상부 얇은 에칭 방벽(88)을 제거하는 단계를 포함한다. 이는 스택(40)의 최상부 및 저부에서 멤브레인을 노출시킨다. 일 실시예에서, 상기 방법은 도 27에 도시된 바와 같이 멤브레인에 보호 층을 제공하기 위해 멤브레인 조립체(80)의 외부에 캐핑 층(93)을 적용하는 단계를 더 포함한다.
도 8에 도시된 바와 같이, 일 실시예에서, 에지 파괴 단계 동안 흡인(흐름)이 적용된다. 멤브레인이 버려져야 하는 적어도 하나의 멤브레인 층(50)의 부분들로부터 분리되는 경우, 흡인이 국부적으로 적용된다. 흡인은 분리 단계 동안 생성되는 여하한의 오염 입자들을 제거하기 위해 적용된다. 도 8에 도시된 바와 같이, 일 실시예에서 흡인 디바이스(85)가 분리가 형성되는 구역에 흡인 압력을 적용한다.
흡인 디바이스(85)는 오염 입자들이 멤브레인 조립체(80)의 멤브레인에 부착될 가능성을 감소시킨다. 일 실시예에서, 흡인 디바이스(85)는 분리가 일어나고 있는 구역들 모두에 동시에 적용된다. 예를 들어, 흡인 디바이스(85)는 멤브레인 조립체(80)의 형상에 대응하는 직사각형의 형태를 취할 수 있다. 대안적으로, 일 실시예에서 흡인 디바이스(85)는 적어도 하나의 멤브레인 층(50)이 부서지고 있는 모든 곳에 인접하도록 분리 단계 동안 이동된다.
일 실시예에서, 멤브레인 조립체(80)는 패터닝 디바이스(MA)의 앞에 배치되는 펠리클로서 사용되고, 이에 따라 패터닝 디바이스(MA)를 보호할 수 있다. 본 발명의 일 실시예는 펠리클의 취약성의 감소를 달성할 것으로 기대된다. 본 발명의 일 실시예는 멤브레인 조립체들을 대량으로 더 쉽게 생성할 것으로 기대된다. 본 발명의 일 실시예는 프레임에 통합되는 독립형 멤브레인의 처리를 가능하게 할 것으로 기대된다.
일 실시예에서, 멤브레인 조립체(80)는 13.5 nm의 파장을 갖는 방사선의 적어도 90 %를 투과하도록 구성된다. 일 실시예에서, 멤브레인 조립체(80)는 DUV 방사선(대략 100 내지 400 nm)의 5 % 미만을 투과하도록 구성된다.
일 실시예에서, 멤브레인 조립체(80)의 멤브레인 층(50)은 실리콘을 포함한다. 실리콘은 EUV 방사선에 대해 가장 투명한 요소들 중 하나이다. 실리콘은 일반적으로 처리되고 이용가능한 재료이다. 일 실시예에서, 멤브레인 층(50)은 Ru, Zr, Mo, 실리콘 산화물, 지르코늄 산화물, 알루미늄 산화물, 붕소 질화물, 루테늄 산화물, 루테늄 질화물, 지르코늄 질화물, 몰리브덴 산화물 또는 몰리브덴 질화물로 덮인다. 이러한 조합은 수소-유도 가스배출(hydrogen-induced outgassing) 및 실리콘의 결과적인 재증착을 감소시킬 것으로 기대된다. 또한, 텅스텐, 납 티탄산염, 바륨 티탄산염, 실리콘 탄화물 또는 몰리브덴 이규화물을 포함한 캐핑 층을 이용하는 것이 멤브레인의 열 방사율을 증가시킬 수 있다. 멤브레인 조립체(80)는 수소 라디칼을 포함하는 환경에서 사용될 수 있다. 텅스텐은, 예를 들어 수소 플라즈마를 견딜 수 있는 재료이고, 이는 또한 400 ℃까지 산화에 대해 상당히 안정적이다. 또한, 텅스텐은 높은 용융점(3422 ℃)을 갖고, 이는 다른 금속들에 비해 낮은 계수의 열팽창을 갖는다.
일 실시예에서, 멤브레인 조립체(80)는 동적 가스 락의 일부분으로서 또는 펠리클로서 적용된다. 대안적으로, 멤브레인 조립체(80)는 식별된 바와 같은 다른 여과 영역들에, 또는 빔 스플리터에 대해 적용될 수 있다.
본 명세서에서는, IC 제조에 있어서 리소그래피 장치의 특정 사용예에 대하여 언급되지만, 본 명세서에 서술된 리소그래피 장치는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 평판 디스플레이(flat-panel display), LCD, 박막 자기 헤드 등의 제조와 같이 다른 적용예들을 가질 수도 있음을 이해하여야 한다. 본 명세서에서 언급되는 기판은 노광 전후에, 예를 들어 트랙(통상적으로 기판에 레지스트 층을 도포하고 노광된 레지스트를 현상하는 툴), 메트롤로지 툴 및/또는 검사 툴에서 처리될 수 있다. 적용가능하다면, 이러한 기판 처리 툴과 다른 기판 처리 툴에 본 명세서의 기재내용이 적용될 수 있다. 또한, 예를 들어 다층 IC를 생성하기 위하여 기판이 한 번 이상 처리될 수 있으므로, 본 명세서에 사용되는 기판이라는 용어는 이미 여러 번 처리된 층들을 포함하는 기판을 칭할 수도 있다.
이상, 본 발명의 특정 실시예가 설명되었지만, 본 발명은 설명된 것과 다르게 실시될 수 있다는 것을 이해할 것이다. 예를 들어, 다양한 래커 층(lacquer layer)들이 동일한 기능을 수행하는 비-래커 층들로 교체될 수 있다.
상기 서술내용은 예시를 위한 것이지, 제한하려는 것이 아니다. 따라서, 당업자라면 아래에 설명되는 청구항들의 범위를 벗어나지 않고 서술된 본 발명에 대한 변형예가 행해질 수도 있음을 이해할 것이다.

Claims (27)

  1. EUV 리소그래피를 위한 멤브레인 조립체(membrane assembly)를 제조하는 방법에 있어서,
    평면 기판 및 적어도 하나의 멤브레인 층을 포함한 스택(stack)을 제공하는 단계 -상기 평면 기판은 내부 구역, 상기 내부 구역 주위의 보더 구역(border region), 상기 보더 구역 주위의 브리지 구역(bridge region), 및 상기 브리지 구역 주위의 에지 구역(edge region)을 포함함- ;
    상기 평면 기판의 브리지 구역에 인접한 상기 적어도 하나의 멤브레인 층을 통해 브리지 홈을 형성하는 단계;
    상기 평면 기판의 내부 구역 및 브리지 구역을 선택적으로 제거하여, 상기 멤브레인 조립체가:
    상기 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인;
    상기 멤브레인을 유지하는 보더 -상기 보더는 상기 평면 기판의 보더 구역으로부터 형성됨- ;
    상기 보더 주위의 에지 섹션 -상기 에지 섹션은 상기 평면 기판의 에지 구역으로부터 형성됨- ; 및
    상기 보더와 상기 에지 섹션 사이의 브리지 -상기 브리지는 상기 적어도 하나의 멤브레인 층에 의해 형성됨- 를 포함하도록 하는 단계; 및
    상기 에지 섹션에 인접한 상기 적어도 하나의 멤브레인 층이 상기 브리지 홈에 의해 상기 멤브레인으로부터 분리되도록 상기 보더로부터 상기 에지 섹션을 분리하는 단계
    를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 평면 기판의 내부 구역이 노출되도록 지지체 상에 상기 스택을 위치시키는 단계를 포함하고,
    상기 평면 기판의 내부 구역은 상기 스택이 상기 지지체 상에 있는 경우에 비-액체 에천트(non-liquid etchant)를 이용하여 선택적으로 제거되는 방법.
  3. 제 2 항에 있어서,
    상기 평면 기판의 내부 구역은 원자층 에칭, 스퍼터 에칭, 플라즈마 에칭, 반응성-이온 에칭 또는 심도 반응성-이온 에칭(deep reactive-ion etching)에 의해 선택적으로 제거되는 방법.
  4. 제 1 항에 있어서,
    상기 스택에는 상기 평면 기판의 내부 구역을 선택적으로 제거하는 단계 동안 상기 보더 구역을 기계적으로 보호하도록 구성되는 기계적 보호 재료가 제공되고, 상기 기계적 보호 재료는 플루오르화물 에천트를 이용하여 제거되는 방법.
  5. 제 4 항에 있어서,
    상기 플루오르화물 에천트는 XeF2 플라즈마를 포함하는 방법.
  6. EUV 리소그래피를 위한 멤브레인 조립체를 제조하는 방법에 있어서,
    평면 기판 및 적어도 하나의 멤브레인 층을 포함한 스택을 제공하는 단계 -상기 평면 기판은 내부 구역 및 상기 내부 구역 주위의 보더 구역을 포함함- ;
    상기 평면 기판의 내부 구역이 노출되도록 지지체 상에 상기 스택을 위치시키는 단계; 및
    비-액체 에천트를 이용하여 상기 평면 기판의 내부 구역을 선택적으로 제거하여, 상기 멤브레인 조립체가:
    상기 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인; 및
    상기 멤브레인을 유지하는 보더 -상기 보더는 상기 평면 기판의 보더 구역으로부터 형성됨- 를 포함하도록 하는 단계
    를 포함하는 방법.
  7. 제 6 항에 있어서,
    상기 평면 기판의 내부 구역은 원자층 에칭, 스퍼터 에칭, 플라즈마 에칭, 반응성-이온 에칭 또는 심도 반응성-이온 에칭에 의해 선택적으로 제거되는 방법.
  8. EUV 리소그래피를 위한 멤브레인 조립체를 제조하는 방법에 있어서,
    평면 기판 및 적어도 하나의 멤브레인 층을 포함한 스택을 제공하는 단계 -상기 평면 기판은 내부 구역 및 상기 내부 구역 주위의 보더 구역을 포함함- ;
    상기 평면 기판의 내부 구역을 선택적으로 제거하여, 상기 멤브레인 조립체가:
    상기 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인; 및
    상기 멤브레인을 유지하는 보더를 포함하도록 하는 단계 -상기 보더는 상기 평면 기판의 보더 구역으로부터 형성되고, 상기 스택에는 상기 평면 기판의 내부 구역을 선택적으로 제거하는 단계 동안 상기 보더 구역을 기계적으로 보호하도록 구성되는 기계적 보호 재료가 제공됨- ; 및
    플루오르화물 에천트를 이용하여 상기 기계적 보호 재료를 제거하는 단계
    를 포함하는 방법.
  9. 제 8 항에 있어서,
    상기 플루오르화물 에천트는 XeF2 플라즈마를 포함하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 스택은 직사각형인 방법.
  11. 제 10 항에 있어서,
    상기 스택에서의 적어도 하나의 멤브레인 층의 에지들은 라운딩(round) 또는 챔퍼링(chamfer)되는 방법.
  12. 제 6 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 평면 기판은 상기 보더 구역 주위의 브리지 구역 및 상기 브리지 구역 주위의 에지 구역을 포함하고,
    상기 평면 기판의 브리지 구역에 인접한 상기 적어도 하나의 멤브레인 층을 통해 브리지 홈이 형성되며,
    상기 멤브레인 조립체는:
    상기 보더 주위의 에지 섹션 -상기 에지 섹션은 상기 평면 기판의 에지 구역으로부터 형성됨- ; 및
    상기 보더와 상기 에지 섹션 사이의 브리지 -상기 브리지는 상기 적어도 하나의 멤브레인 층에 의해 형성됨- 를 포함하고,
    상기 에지 섹션은 상기 에지 섹션에 인접한 상기 적어도 하나의 멤브레인 층이 상기 브리지 홈에 의해 상기 멤브레인으로부터 분리되도록 상기 보더로부터 분리되는 방법.
  13. 제 1 항 내지 제 5 항 및 제 12 항 중 어느 한 항에 있어서,
    상기 브리지 홈은 레이저 또는 EUV 방사선을 이용하여 상기 적어도 하나의 멤브레인 층을 통해 절단함으로써 형성되는 방법.
  14. 제 1 항 내지 제 5 항, 제 12 항 및 제 13 항 중 어느 한 항에 있어서,
    상기 브리지 홈은 상기 적어도 하나의 멤브레인 층의 부분이 상기 평면 기판의 보더 구역의 반경방향 바깥쪽으로(radially outwardly) 연장되도록 형성되어, 상기 에지 섹션이 상기 보더로부터 분리되는 경우, 상기 적어도 하나의 멤브레인 층의 상기 부분이 상기 보더의 반경방향 바깥쪽으로 연장되도록 하는 방법.
  15. 제 1 항 내지 제 5 항, 및 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 보더로부터 상기 에지 섹션을 분리한 후 상기 적어도 하나의 멤브레인 층의 에지들에 패시베이션 코팅(passivation coating)을 적용하는 단계를 포함하는 방법.
  16. 제 15 항에 있어서,
    상기 패시베이션 코팅은 원자층 증착, 화학 기상 증착, 전기도금 또는 딥 코팅을 이용하여 적용되는 방법.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 패시베이션 코팅은 금속, 규화물, 산화물 및 질화물 중 1 이상을 포함하는 방법.
  18. 제 15 항에 있어서,
    상기 패시베이션 코팅은 물리적 기상 증착을 이용하여 적용되고, 상기 적어도 하나의 멤브레인 층의 에지들만이 상기 패시베이션 코팅을 수용하도록 섀도 마스크(shadow mask)가 사용되는 방법.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 멤브레인 층은 비정질 재료를 포함하는 방법.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 보더로부터 상기 에지 섹션을 분리한 후 상기 적어도 하나의 멤브레인 층의 에지들을 산화 또는 질화하는 단계를 포함하는 방법.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 스택에는 상기 평면 기판과 상기 적어도 하나의 멤브레인 층 사이에 중간 층이 제공되고, 상기 방법은:
    상기 평면 기판의 내부 구역을 선택적으로 제거하는 단계 이후에 상기 중간 층을 등방성 에칭하는 단계를 포함하는 방법.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
    어닐링 공정, 이온 빔 변형(ion beam modification), 상기 스택에 적용되는 압력의 제어, 및 상기 스택에 적용되는 온도의 제어 중 1 이상에 의해 상기 스택의 적어도 하나의 멤브레인 층에서의 사전-장력(pre-tension)을 변화시키는 단계를 포함하는 방법.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 멤브레인 조립체는 패터닝 디바이스 또는 동적 가스 락(dynamic gas lock)을 위한 것인 방법.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 스택의 적어도 하나의 멤브레인 층은 텅스텐, 납 티탄산염, 바륨 티탄산염, 실리콘 탄화물 또는 몰리브덴 이규화물을 포함한 층인 방법.
  25. EUV 리소그래피를 위한 멤브레인 조립체에 있어서,
    상기 멤브레인 조립체는 실리콘을 포함한 적어도 하나의 멤브레인 층으로부터 형성되는 멤브레인 및 상기 멤브레인을 유지하는 보더를 포함하며,
    상기 스택에서의 적어도 하나의 멤브레인 층의 에지들은 라운딩 또는 챔퍼링되고, 및/또는
    상기 적어도 하나의 멤브레인 층의 부분은 상기 보더의 반경방향 바깥쪽으로 연장되며, 및/또는
    상기 적어도 하나의 멤브레인 층의 에지들에 패시베이션 코팅이 적용되고, 및/또는
    상기 적어도 하나의 멤브레인 층의 에지들은 산화되거나 질화하는 멤브레인 조립체.
  26. 제 25 항에 있어서,
    상기 패시베이션 코팅이 상기 적어도 하나의 멤브레인 층의 에지들에 적용되는 경우, 상기 패시베이션 코팅은 Ru를 포함하는 멤브레인 조립체.
  27. 제 25 항 또는 제 26 항에 있어서,
    상기 멤브레인 조립체는 패터닝 디바이스 또는 동적 가스 락을 위한 것인 멤브레인 조립체.
KR1020187009174A 2015-09-02 2016-08-26 멤브레인 조립체를 제조하는 방법 Active KR102823373B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15183437.1 2015-09-02
EP15183437 2015-09-02
PCT/EP2016/070161 WO2017036944A1 (en) 2015-09-02 2016-08-26 A method for manufacturing a membrane assembly

Publications (2)

Publication Number Publication Date
KR20180048937A true KR20180048937A (ko) 2018-05-10
KR102823373B1 KR102823373B1 (ko) 2025-06-20

Family

ID=54106156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187009174A Active KR102823373B1 (ko) 2015-09-02 2016-08-26 멤브레인 조립체를 제조하는 방법

Country Status (9)

Country Link
US (1) US10712656B2 (ko)
EP (1) EP3345053B1 (ko)
JP (1) JP6830097B2 (ko)
KR (1) KR102823373B1 (ko)
CN (1) CN108351586B (ko)
CA (1) CA2997135C (ko)
NL (1) NL2017370A (ko)
TW (1) TWI725049B (ko)
WO (1) WO2017036944A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10712657B2 (en) 2015-07-17 2020-07-14 Asml Netherlands B.V. Method for manufacturing a membrane assembly
FI3477387T3 (fi) * 2016-06-28 2026-01-23 Mitsui Chemicals Inc Pellikkelikalvo, pellikkelikehysrunko, pellikkeli ja menetelmä pellikkelin valmistamiseksi
JP6518801B2 (ja) * 2017-03-10 2019-05-22 エスアンドエス テック カンパニー リミテッド 極紫外線リソグラフィ用ペリクル及びその製造方法
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
JP6787851B2 (ja) * 2017-08-08 2020-11-18 エア・ウォーター株式会社 ペリクルおよびペリクルの製造方法
CN111373324A (zh) * 2017-11-06 2020-07-03 Asml荷兰有限公司 用于降低应力的金属硅氮化物
KR101900720B1 (ko) * 2017-11-10 2018-09-20 주식회사 에스앤에스텍 극자외선 리소그래피용 펠리클 및 그의 제조방법
US11143951B2 (en) * 2018-04-30 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle for an EUV lithography mask and a method of manufacturing thereof
CN112041743B (zh) 2018-05-04 2025-04-11 Asml荷兰有限公司 用于euv光刻术的表膜
US11016383B2 (en) 2018-08-31 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle for an EUV lithography mask and a method of manufacturing thereof
WO2020064217A1 (en) * 2018-09-28 2020-04-02 Asml Netherlands B.V. Lithographic system and method
EP3867702A1 (en) * 2018-10-15 2021-08-25 ASML Netherlands B.V. Method of manufacturing a membrane assembly
NL2024461B1 (en) 2018-12-20 2021-08-02 Asml Netherlands Bv Method of manufacturing a membrane assembly
KR102209291B1 (ko) * 2019-02-21 2021-01-29 한국과학기술원 Euv 리소그래피 펠리클 박막의 제조 방법 및 장치
US12125711B2 (en) 2019-03-18 2024-10-22 Lam Research Corporation Reducing roughness of extreme ultraviolet lithography resists
NL2025186B1 (en) * 2019-04-12 2021-02-23 Asml Netherlands Bv Pellicle for euv lithography
US12062538B2 (en) 2019-04-30 2024-08-13 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement
KR102868707B1 (ko) * 2019-07-01 2025-10-02 에이에스엠엘 네델란즈 비.브이. 패터닝 디바이스와 기타 기판의 표면 처리를 위한 표면 처리 장치 및 방법
CA3148137A1 (en) * 2019-07-30 2021-02-04 Asml Netherlands B.V. Pellicle membrane
EP3798728A1 (en) * 2019-09-26 2021-03-31 S&S Tech Co., Ltd. Pellicle for euv lithography and method for manufacturing the same
CN113253566B (zh) * 2020-02-10 2024-04-09 永恒光实业股份有限公司 复合精细遮罩
KR20220148249A (ko) 2020-02-28 2022-11-04 램 리써치 코포레이션 EUV 패터닝의 결함 감소를 위한 다층 하드마스크 (multi-layer hardmask)
US12515945B2 (en) * 2021-03-29 2026-01-06 The Regents Of The University Of California Thin films and methods of fabrication thereof
CN119846862B (zh) * 2025-01-26 2025-09-30 国科光芯金杏(北京)实验室科技有限公司 电光薄膜晶圆及制备方法和异质集成电光调制器制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181092A1 (en) * 2001-05-30 2002-12-05 Micro Lithography, Inc. Antistatic optical pellicle
US6623893B1 (en) * 2001-01-26 2003-09-23 Advanced Micro Devices, Inc. Pellicle for use in EUV lithography and a method of making such a pellicle
JP2010256434A (ja) * 2009-04-22 2010-11-11 Shin-Etsu Chemical Co Ltd リソグラフィ用ペリクルおよびその製造方法
KR20130114138A (ko) * 2010-09-14 2013-10-16 에이에스엠엘 네델란즈 비.브이. 리소그래피 시스템 내의 플레어 효과에 대한 보정
JP2014211474A (ja) * 2013-04-17 2014-11-13 凸版印刷株式会社 ペリクル及びペリクルの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934099B2 (ja) * 2008-05-22 2012-05-16 信越化学工業株式会社 ペリクルおよびペリクルの製造方法
US8278191B2 (en) 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
JP5033891B2 (ja) 2010-02-23 2012-09-26 信越化学工業株式会社 ペリクル膜の製造方法
JP2012151158A (ja) * 2011-01-17 2012-08-09 Shin Etsu Chem Co Ltd Ｅｕｖ用ペリクル膜及びペリクル、並びに該膜の製造方法
JP6034598B2 (ja) 2012-05-31 2016-11-30 ギガフォトン株式会社 Ｅｕｖ光生成装置の洗浄方法
JP5753324B2 (ja) 2012-11-20 2015-07-22 Hoya株式会社 マスクブランク、転写用マスク、マスクブランクの製造方法、転写用マスクの製造方法および半導体デバイスの製造方法
US9140975B2 (en) 2013-12-13 2015-09-22 Globalfoundries Inc. EUV pellicle frame with holes and method of forming
US20150243559A1 (en) * 2014-02-27 2015-08-27 Jungrae Park Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
WO2015160185A1 (ko) 2014-04-17 2015-10-22 한양대학교 산학협력단 Euv 리소그래피용 펠리클
US10216081B2 (en) 2014-05-02 2019-02-26 Mitsui Chemicals, Inc. Pellicle frame, pellicle and method of manufacturing the same, original plate for exposure and method of manufacturing the same, exposure device, and method of manufacturing semiconductor device
JPWO2015174412A1 (ja) 2014-05-16 2017-04-20 三井化学株式会社 ペリクル枠、ペリクル、枠部材、露光原版、露光装置、及び半導体装置の製造方法
WO2015182483A1 (ja) 2014-05-27 2015-12-03 三井化学株式会社 ペリクル製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623893B1 (en) * 2001-01-26 2003-09-23 Advanced Micro Devices, Inc. Pellicle for use in EUV lithography and a method of making such a pellicle
US20020181092A1 (en) * 2001-05-30 2002-12-05 Micro Lithography, Inc. Antistatic optical pellicle
KR20040030635A (ko) * 2001-05-30 2004-04-09 마이크로 리쏘그래피 인코포레이티드 대전방지 광학 펠리클
JP2010256434A (ja) * 2009-04-22 2010-11-11 Shin-Etsu Chemical Co Ltd リソグラフィ用ペリクルおよびその製造方法
KR20130114138A (ko) * 2010-09-14 2013-10-16 에이에스엠엘 네델란즈 비.브이. 리소그래피 시스템 내의 플레어 효과에 대한 보정
JP2014211474A (ja) * 2013-04-17 2014-11-13 凸版印刷株式会社 ペリクル及びペリクルの製造方法

Also Published As

Publication number Publication date
US10712656B2 (en) 2020-07-14
CA2997135A1 (en) 2017-03-09
US20180239240A1 (en) 2018-08-23
TW201719272A (zh) 2017-06-01
TWI725049B (zh) 2021-04-21
CN108351586A (zh) 2018-07-31
EP3345053A1 (en) 2018-07-11
NL2017370A (en) 2017-03-08
JP6830097B2 (ja) 2021-02-17
CN108351586B (zh) 2022-01-14
WO2017036944A1 (en) 2017-03-09
CA2997135C (en) 2023-08-29
KR102823373B1 (ko) 2025-06-20
JP2018526676A (ja) 2018-09-13
EP3345053B1 (en) 2021-03-03

Similar Documents

Publication Publication Date Title
KR102823373B1 (ko) 멤브레인 조립체를 제조하는 방법
EP3391151B1 (en) A method of manufacturing a membrane assembly for euv lithography, a membrane assembly, a lithographic apparatus, and a device manufacturing method
US11971656B2 (en) Method for manufacturing a membrane assembly
EP3371655B1 (en) A method for manufacturing a membrane assembly and the membrane assembly
NL2025186B1 (en) Pellicle for euv lithography
CA3008939C (en) A method of manufacturing a membrane assembly for euv lithography, a membrane assembly, a lithographic apparatus, and a device manufacturing method

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000