[go: up one dir, main page]

KR20130120390A - Wiring board, mounting structure, method of manufacturing wiring board and method of manufacturing mounting structure - Google Patents

Wiring board, mounting structure, method of manufacturing wiring board and method of manufacturing mounting structure Download PDF

Info

Publication number
KR20130120390A
KR20130120390A KR1020130042104A KR20130042104A KR20130120390A KR 20130120390 A KR20130120390 A KR 20130120390A KR 1020130042104 A KR1020130042104 A KR 1020130042104A KR 20130042104 A KR20130042104 A KR 20130042104A KR 20130120390 A KR20130120390 A KR 20130120390A
Authority
KR
South Korea
Prior art keywords
power supply
hole
layer
insulating layer
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020130042104A
Other languages
Korean (ko)
Inventor
세이지 핫토리
Original Assignee
쿄세라 에스엘시 테크놀로지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 에스엘시 테크놀로지 가부시키가이샤 filed Critical 쿄세라 에스엘시 테크놀로지 가부시키가이샤
Publication of KR20130120390A publication Critical patent/KR20130120390A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10W70/69
    • H10W20/40
    • H10W70/635
    • H10W70/685

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 배선 기판(4)은 코어 기판(7)과, 코어 기판(7) 상에 위치하고 전자 부품(2)이 상면에 실장되는 제 1 빌드업층(8a)을 구비하고, 코어 기판(7)은 기체(9)와 기체(9)를 두께 방향으로 관통한 복수의 전원용 스루홀 도체(10P)를 가지며, 제 1 빌드업층(8a)은 기체(9)보다 두께가 작은 절연층(11)과, 전자 부품(2)의 전원용 단자(6P) 및 전원용 스루홀 도체(10P)에 전기적으로 접속되고 또한 상기 절연층(11) 상에 형성된 복수의 전원용 패드(14P)와, 상기 절연층(11)을 두께 방향으로 관통하고 상기 전원용 스루홀 도체(10P) 및 상기 전원용 패드(14P)를 전기적으로 접속하는 복수의 전원용 비아 도체(13P)를 가지며, 전기적으로 접속된 1세트의 전원용 패드(14P) 및 전원용 스루홀 도체(10P)에 있어서 전원용 스루홀 도체(10P)의 수는 전원용 패드(14P)의 수보다 많다.The wiring board 4 of the present invention includes a core board 7 and a first build-up layer 8a positioned on the core board 7 and on which an electronic component 2 is mounted on an upper surface thereof. The core board 7 And a plurality of power supply through-hole conductors 10P penetrating the silver substrate 9 and the substrate 9 in the thickness direction, and the first build-up layer 8a includes an insulating layer 11 having a smaller thickness than the substrate 9; A plurality of power supply pads 14P electrically connected to the power supply terminal 6P and the power supply through-hole conductor 10P of the electronic component 2 and formed on the insulating layer 11, and the insulating layer 11 And a plurality of power supply via conductors (13P) for electrically connecting the power supply through-hole conductor (10P) and the power supply pad (14P) to the thickness direction, and a set of power supply pads (14P) electrically connected thereto; and In the power supply through hole conductor 10P, the number of power supply through hole conductors 10P is larger than the number of power supply pads 14P.

Description

배선 기판, 실장 구조체, 배선 기판의 제조방법 및 실장 구조체의 제조방법{WIRING BOARD, MOUNTING STRUCTURE, METHOD OF MANUFACTURING WIRING BOARD AND METHOD OF MANUFACTURING MOUNTING STRUCTURE}WIRING BOARD, MOUNTING STRUCTURE, METHOD OF MANUFACTURING WIRING BOARD AND METHOD OF MANUFACTURING MOUNTING STRUCTURE}

본 발명은 전자 기기, 예를 들면 각종 오디오 비주얼 기기, 가전 기기, 통신 기기, 컴퓨터 기기 및 그 주변 기기 등에 사용되는 배선 기판, 실장 구조체, 배선 기판의 제조방법 및 실장 구조체의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board, a mounting structure, a method of manufacturing a wiring board, and a method of manufacturing the mounting structure used in electronic devices such as various audio visual devices, home appliances, communication devices, computer devices, peripheral devices, and the like.

종래, 전자 기기에 있어서의 실장 구조체로서는 배선 기판에 전자 부품을 실장한 것이 사용되고 있다.Background Art Conventionally, an electronic component mounted on a wiring board is used as a mounting structure in an electronic device.

일본 특허공개 2004-134679호 공보에는 코어 기판의 양면에 복수의 빌드업층을 구비하고, 코어 기판은 반도체 패키지에 있어서의 신호선의 일부가 되는 충전 스루홀부와, 반도체 패키지에 있어서의 전원선 또는 그라운드선의 일부가 되는 도금 스루홀부를 갖는 배선 기판이 개시되어 있다.Japanese Laid-Open Patent Publication No. 2004-134679 includes a plurality of build-up layers on both sides of a core substrate, and the core substrate includes a charge-through hole portion which becomes part of a signal line in a semiconductor package, and a power line or ground line in a semiconductor package. A wiring board having a plated-through hole portion to be a part is disclosed.

그런데, 최근 전자 기기의 전력 절약화가 요구되고 있어 반도체칩의 소비 전력을 저하시키는 요구가 있다. 이 소비 전력은 반도체칩의 전원의 전압에 비례하기 때문에 소비 전력을 저하시키기 위해서는 전원의 전압을 저하시킬 필요가 있다.However, in recent years, there is a demand for power saving of electronic devices, and there is a demand for lowering power consumption of semiconductor chips. Since this power consumption is proportional to the voltage of the power supply of the semiconductor chip, it is necessary to lower the power supply voltage in order to reduce the power consumption.

그러나, 반도체칩의 전원의 전압을 저하시키면 배선 기판에 있어서의 전원선의 임피던스 및 인덕턴스에 기인한 전압 변동의 영향이 커지고, 나아가서는 반도체칩이 오동작하기 쉬워진다. 따라서, 반도체칩을 신뢰성 높게 작동시키는 것이 요구되고 있다.However, when the voltage of the power supply of the semiconductor chip is lowered, the influence of voltage fluctuations due to the impedance and inductance of the power supply line on the wiring board becomes larger, and the semiconductor chip is more likely to malfunction. Therefore, it is required to operate the semiconductor chip with high reliability.

본 발명은 전자 부품을 신뢰성 높게 작동시키는 요구에 부응하는 배선 기판, 실장 구조체, 배선 기판의 제조방법 및 실장 구조체의 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a wiring board, a mounting structure, a manufacturing method of a wiring board, and a manufacturing method of the mounting structure that meet the demand for operating electronic components with high reliability.

본 발명의 배선 기판은 코어 기판과 코어 기판 상에 위치하여 전자 부품이 상면에 실장되는 빌드업층을 구비하고, 코어 기판은 기체(基體)와 기체를 두께 방향으로 관통한 복수의 전원용 스루홀 도체를 가지며, 빌드업층은 기체보다 두께가 작은 절연층과, 전자 부품의 전원용 단자 및 전원용 스루홀 도체에 전기적으로 접속되고 또한 상기 절연층 상에 형성된 복수의 전원용 패드와, 상기 절연층을 두께 방향으로 관통하고 상기 전원용 스루홀 도체 및 상기 전원용 패드를 전기적으로 접속하는 복수의 전원용 비아 도체를 가지며, 전기적으로 접속된 1세트의 상기 전원용 패드 및 상기 전원용 스루홀 도체에 있어서 상기 전원용 스루홀 도체의 수는 상기 전원용 패드의 수보다 많은 것을 특징으로 한다.The wiring board of the present invention includes a build-up layer on which the electronic component is mounted on the core board and the core board, and the core board includes a plurality of power supply through-hole conductors that penetrate the body and the body in the thickness direction. The build-up layer has an insulating layer having a thickness smaller than that of the substrate, a plurality of power pads electrically connected to the power terminal and power through-hole conductor of the electronic component, and formed on the insulating layer, and penetrating the insulating layer in the thickness direction. And a plurality of power supply via conductors for electrically connecting the power supply through hole conductor and the power supply pad, wherein the number of the power supply through hole conductors in the set of electrically connected power supply pads and the power supply through hole conductor is It is characterized by more than the number of pads for the power supply.

(발명의 효과)(Effects of the Invention)

본 발명의 배선 기판에 의하면 전기적으로 접속된 1세트의 전원용 패드 및 전원용 스루홀 도체에 있어서 전원용 스루홀 도체의 수가 전원용 패드의 수보다 많다. 그 때문에, 코어 기판에 있어서 전원용의 전류가 흐르는 경로를 병렬적으로 증가시킬 수 있고, 코어 기판에 있어서의 전원용 스루홀 도체의 임피던스 및 인덕턴스를 저감하며, 나아가서는 전자 부품을 신뢰성 높게 작동시킬 수 있다.According to the wiring board of this invention, the number of through-hole conductors for power supply is larger than the number of pads for power supply in one set of electrically connected pads for power supply and through-hole conductors for power supply. Therefore, the path through which the electric current for a power supply flows in a core board | substrate can be increased in parallel, the impedance and inductance of the through-hole conductor for a power supply in a core board | substrate can be reduced, and an electronic component can operate reliably. .

도 1(a)은 본 발명의 일실시형태에 의한 실장 구조체의 측면도이고, 도 1(b)은 본 발명의 일실시형태에 의한 실장 구조체의 상면도이다.
도 2는 도 1(b)의 P1 부분에 있어서 A-A선을 따라서 두께 방향으로 절단한 단면의 확대도이다.
도 3은 도 1(b)의 P1 부분에 있어서 B-B선을 따라서 두께 방향으로 절단한 단면의 확대도이다.
도 4(a)는 도 1(b)의 P1 부분에 있어서 도 2의 C-C선을 따라서 평면 방향으로 절단한 단면의 확대도이고, 도 4(b)는 도 1(b)의 P1 부분에 있어서 도 2의 D-D선을 따라서 평면 방향으로 절단한 단면의 확대도이며, 도 4(c)는 도 1(b)의 P1 부분에 있어서 도 2의 E-E선을 따라서 평면 방향으로 절단한 단면의 확대도이다.
도 5는 도 1(a)에 나타낸 실장 구조체의 제조 공정을 설명하는 도 2에 상당하는 단면의 확대도이다.
도 6은 도 1(a)에 나타낸 실장 구조체의 제조 공정을 설명하는 도 2에 상당하는 단면의 확대도이다.
Fig. 1A is a side view of the mounting structure according to the embodiment of the present invention, and Fig. 1B is a top view of the mounting structure according to the embodiment of the present invention.
It is an enlarged view of the cross section cut | disconnected along the AA line in the thickness direction in the P1 part of FIG.
FIG. 3 is an enlarged view of a section cut along the line BB in the thickness direction in the portion P1 in FIG. 1 (b).
FIG. 4A is an enlarged view of a cross section taken along the CC line of FIG. 2 in the plane direction in the portion P1 of FIG. 1B, and FIG. 4B is a portion P1 of FIG. 1B. It is an enlarged view of the cross section cut along the DD line of FIG. 2, and FIG. 4 (c) is the cross section cut along the E-E line of FIG. 2 in the P1 part of FIG. It is an enlarged view.
FIG. 5 is an enlarged view of a cross section corresponding to FIG. 2 illustrating a manufacturing process of the mounting structure shown in FIG. 1A. FIG.
It is an enlarged view of the cross section corresponded to FIG. 2 explaining the manufacturing process of the mounting structure shown to FIG. 1 (a).

이하, 본 발명의 일실시형태에 의한 배선 기판을 포함하는 실장 구조체를 도면에 기초해서 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the mounting structure containing the wiring board which concerns on one Embodiment of this invention is demonstrated in detail based on drawing.

도 1(a) 및 도 1(b)에 나타낸 실장 구조체(1)는, 예를 들면 각종 오디오 비주얼 기기, 가전 기기, 통신 기기, 컴퓨터 장치 또는 그 주변 기기 등의 전자 기기에 사용되는 것이다. 이 실장 구조체(1)는 평판 형상의 전자 부품(2)과 전자 부품(2)이 범프(3)를 통해서 플립칩 실장된 평판 형상의 배선 기판(4)을 포함하고 있다.The mounting structure 1 shown in FIG.1 (a) and FIG.1 (b) is used for electronic devices, such as various audio visual equipment, home appliances, a communication device, a computer device, or its peripheral equipment, for example. This mounting structure 1 includes the flat-shaped electronic component 2 and the flat-shaped wiring board 4 in which the electronic component 2 was flip-chip mounted via the bump 3.

전자 부품(2)은, 예를 들면 IC 또는 LSI 등의 반도체 소자이고, 도 2 및 도 3에 나타낸 바와 같이 평판 형상의 반도체 기판(5)과, 이 반도체 기판(5)의 하면에 형성된 원판 형상의 복수의 단자(6)를 포함하고 있다. 반도체 기판(5)은, 예를 들면 규소, 게르마늄, 갈륨 비소, 갈륨 비소 인, 질화 갈륨 또는 탄화 규소 등의 반도체 재료에 의해 형성되어 있다. 단자(6)는, 예를 들면 구리, 금, 알루미늄, 니켈 또는 크롬 등의 도전 재료에 의해 형성될 수 있다. 이들 중에서도 도전성의 관점에서 구리를 사용하는 것이 바람직하다.The electronic component 2 is, for example, a semiconductor element such as an IC or LSI, and as shown in FIGS. 2 and 3, a flat semiconductor substrate 5 and a disk shape formed on the bottom surface of the semiconductor substrate 5. A plurality of terminals 6 are included. The semiconductor substrate 5 is formed of semiconductor materials, such as silicon, germanium, gallium arsenide, gallium arsenide phosphorus, gallium nitride, or silicon carbide, for example. The terminal 6 may be formed of a conductive material such as copper, gold, aluminum, nickel or chromium, for example. Among these, it is preferable to use copper from a viewpoint of electroconductivity.

복수의 단자(6)는 도 2 및 도 3에 나타낸 바와 같이 반도체 기판(5)에 전원을 공급하는 복수의 전원용 단자(6P)와, 반도체 기판(5)을 그라운드 전위에 접속하는 복수의 그라운드용 단자(6G)와, 반도체 기판(5)에 신호의 입출력을 행하는 복수의 신호용 단자(도시 생략)를 포함하고 있다.As shown in FIGS. 2 and 3, the plurality of terminals 6 include a plurality of power supply terminals 6P for supplying power to the semiconductor substrate 5 and a plurality of grounds for connecting the semiconductor substrate 5 to ground potential. The terminal 6G and a plurality of signal terminals (not shown) for inputting and outputting signals to and from the semiconductor substrate 5 are included.

여기에서, 전자 부품(2)의 하면은 중앙부에 위치하는 제 1 영역(R1)과, 전자 부품(2)의 외주 근방에 위치하여 제 1 영역(R1)을 둘러싸는 제 2 영역(R2)을 포함하고 있다. 제 1 영역(R1)에는 복수의 전원용 단자(6P) 및 복수의 그라운드용 단자(6G)가 배치되고, 제 2 영역(R2)에는 복수의 신호용 단자가 배치되어 있다.Here, the lower surface of the electronic component 2 includes a first region R1 located in the center portion and a second region R2 positioned near the outer circumference of the electronic component 2 and surrounding the first region R1. It is included. A plurality of power supply terminals 6P and a plurality of ground terminals 6G are disposed in the first region R1, and a plurality of signal terminals are disposed in the second region R2.

제 1 영역(R1)에 있어서 복수의 단자(6)는, 예를 들면 격자 형상으로 배열되어 있다. 전원용 단자(6P) 및 그라운드용 단자(6G)가 교대로 위치함으로써 복수의 전원용 단자(6P)가 지그재그 형상으로 배열되고, 또한 복수의 그라운드용 단자(6G)도 지그재그 형상으로 배열되어 있다. 이 경우, 제 1 영역(R1)에 있어서 복수의 단자(6)끼리의 피치는, 예를 들면 200㎛ 이상 250㎛ 이하로 설정되어 있다. 또한, 제 1 영역(R1)에 있어서 복수의 단자(6)는 격자 형상으로 배열되어 있지 않아도 좋다. 복수의 단자(6)끼리의 피치는 두께 방향으로 절단된 단면에 있어서 인접한 단자(6) 각각의 중심 사이의 거리를 측정함으로써 얻어진다. 이하, 각 부재의 피치도 단자(6)의 피치와 마찬가지로 얻어진다.In the first region R1, the plurality of terminals 6 are arranged in a lattice shape, for example. As the power supply terminal 6P and the ground terminal 6G are alternately positioned, the plurality of power supply terminals 6P are arranged in a zigzag shape, and the plurality of ground terminals 6G are also arranged in a zigzag shape. In this case, the pitch of the some terminal 6 in 1st area | region R1 is set to 200 micrometers or more and 250 micrometers or less, for example. In addition, in the 1st area | region R1, the some terminal 6 does not need to be arrange | positioned in grid | lattice form. The pitch of the some terminals 6 is obtained by measuring the distance between the centers of each of the adjacent terminals 6 in the cross section cut | disconnected in the thickness direction. Hereinafter, the pitch of each member is also obtained similarly to the pitch of the terminal 6.

또한, 제 2 영역(R2)에 있어서 복수의 신호용 단자는, 예를 들면 격자 형상으로 배열되어 있다. 제 2 영역(R2)에 있어서의 복수의 단자(6)끼리의 피치는 제 1 영역(R1)에 있어서의 복수의 단자(6)끼리의 피치보다 작게 설정되어 있다. 제 2 영역(R2)에 있어서의 복수의 단자(6)끼리의 피치는, 예를 들면 128㎛ 이상 180㎛ 이하로 설정되어 있다.In the second region R2, a plurality of signal terminals are arranged in a lattice shape, for example. The pitch of the some terminals 6 in 2nd area | region R2 is set smaller than the pitch of the some terminal 6s in 1st area | region R1. The pitch of the some terminal 6 in 2nd area | region R2 is set to 128 micrometers or more and 180 micrometers or less, for example.

범프(3)는, 예를 들면 납, 주석, 은, 금, 구리, 아연, 비스무트, 인듐 또는 알루미늄 등을 포함하는 땜납 등의 도전 재료에 의해 구성되어 있다.The bump 3 is comprised with electrically-conductive materials, such as solder containing lead, tin, silver, gold, copper, zinc, bismuth, indium, aluminum, etc., for example.

배선 기판(4)은 전자 부품(2)과 머더보드(도시 생략)를 전기적으로 접속하는 것이고, 전자 부품(2)이 상면에 실장됨과 아울러 하면이 머더보드에 볼범프(도시 생략)를 통해서 실장된다. 이 배선 기판(4)은 평판 형상의 코어 기판(7)과 코어 기판(7)의 양측에 형성된 한쌍의 빌드업층(8)을 포함하고 있다.The wiring board 4 electrically connects the electronic component 2 and the motherboard (not shown), and the electronic component 2 is mounted on the upper surface, and the lower surface is mounted on the motherboard through ball bumps (not shown). do. The wiring board 4 includes a flat core board 7 and a pair of buildup layers 8 formed on both sides of the core board 7.

코어 기판(7)은 배선 기판(4)의 강도를 높이면서 한쌍의 빌드업층(8)간의 도통을 도모하는 것이다. 코어 기판(7)에는 두께 방향으로 관통하는 원기둥 형상의 스루홀이 복수 형성된 평판 형상의 기체(9)와, 복수의 스루홀 내에 충전된 스루홀 도체(10)가 포함된다.The core board 7 achieves conduction between the pair of build-up layers 8 while increasing the strength of the wiring board 4. The core substrate 7 includes a flat base body 9 having a plurality of cylindrical through holes penetrating in the thickness direction, and a through hole conductor 10 filled in the plurality of through holes.

기체(9)는 코어 기판(7)의 강성을 높이는 것이고, 예를 들면 유리 클로스와 유리 클로스를 피복하는 에폭시 수지 등의 수지를 포함하고 있다. 수지에는 실리카 필러가 분산되어 있다. 기체(9)의 두께는, 예를 들면 0.4㎜ 이상 1.2㎜ 이하로 설정되어 있다. 또한, 기체(9)의 두께는 후술하는 절연층(11)의 두께보다 크고, 또한 1개의 빌드업층(8)의 두께보다 크다.The base 9 increases the rigidity of the core substrate 7 and includes, for example, a resin such as a glass cloth and an epoxy resin covering the glass cloth. The silica filler is dispersed in the resin. The thickness of the base 9 is set to 0.4 mm or more and 1.2 mm or less, for example. In addition, the thickness of the base 9 is larger than the thickness of the insulating layer 11 mentioned later, and is larger than the thickness of one buildup layer 8.

스루홀 도체(10)는 코어 기판(7) 상하의 빌드업층(8)끼리를 전기적으로 접속하는 것이고, 예를 들면 구리, 알루미늄 또는 니켈 등의 도전 재료에 의해 형성되어 있다. 이들 중에서도 도전성이 높은 구리를 사용하는 것이 바람직하다. 이 복수의 스루홀 도체(10)는 격자 형상으로 배열되어 있다. 복수의 스루홀 도체(10)끼리의 피치는 제 1 영역(R1)에 있어서의 복수의 단자(6)끼리의 피치보다 작다. 또한, 복수의 스루홀 도체(10)끼리의 피치는, 예를 들면 100㎛ 이상 180㎛ 이하로 설정되어 있다.The through-hole conductor 10 electrically connects the buildup layers 8 above and below the core substrate 7, and is formed of a conductive material such as copper, aluminum, or nickel, for example. Among these, it is preferable to use copper with high electroconductivity. The plurality of through hole conductors 10 are arranged in a lattice shape. The pitch of the plurality of through hole conductors 10 is smaller than the pitch of the terminals 6 in the first region R1. In addition, the pitch of some through-hole conductors 10 is set to 100 micrometers or more and 180 micrometers or less, for example.

이 스루홀 도체(10)는 후술하는 비아 도체(13) 및 패드(14)를 통해서 범프(3) 및 단자(6)에 전기적으로 접속된다. 복수의 스루홀 도체(10)는 전원용 단자(6P)에 전기적으로 접속되는 복수의 전원용 스루홀 도체(10P)와, 그라운드용 단자(6G)에 전기적으로 접속되는 복수의 그라운드용 스루홀 도체(10G)와, 신호용 단자에 전기적으로 접속되는 복수의 신호용 스루홀 도체(도시 생략)를 포함하고 있다.The through hole conductor 10 is electrically connected to the bump 3 and the terminal 6 via the via conductor 13 and the pad 14 described later. The plurality of through hole conductors 10 include a plurality of power supply through hole conductors 10P electrically connected to the power supply terminal 6P, and a plurality of ground through hole conductors 10G electrically connected to the ground terminal 6G. ) And a plurality of signal through hole conductors (not shown) electrically connected to the signal terminals.

한편, 코어 기판(7)의 양측에는 상술한 바와 같이 한쌍의 빌드업층(8)이 형성되어 있다. 빌드업층(8)은 배선 밀도를 높이면서 배선을 끌어들이기 위한 다층 배선층으로서 기능하는 것이다. 이 빌드업층(8)은 기체(9) 상에 적층되고, 두께 방향으로 관통하는 비아 구멍이 형성된 절연층(11)과, 기체(9) 상 또는 절연층(11) 상에 형성된 도전층(12)과, 비아 구멍 내에 충전되어 도전층(12)에 전기적으로 접속된 비아 도체(13)와, 최상층의 절연층(11) 상에 배치되어 비아 도체(13)에 전기적으로 접속되어 있음과 아울러 범프(3)가 접속되는 패드(14)를 포함하고 있다. 본 실시형태에 있어서 1개의 빌드업층(8)은 절연층(11)을 3층 포함하고 있다.On the other hand, a pair of buildup layers 8 are formed on both sides of the core substrate 7 as described above. The buildup layer 8 functions as a multilayer wiring layer for drawing wirings while increasing the wiring density. The build-up layer 8 is laminated on the substrate 9 and has an insulating layer 11 having via holes penetrating in the thickness direction, and a conductive layer 12 formed on the substrate 9 or on the insulating layer 11. ), A via conductor 13 filled in the via hole and electrically connected to the conductive layer 12, and a bump disposed on the uppermost insulating layer 11 and electrically connected to the via conductor 13. The pad 14 to which 3 is connected is included. In the present embodiment, one build-up layer 8 includes three insulating layers 11.

편의상, 한쌍의 빌드업층(8) 중 전자 부품(2)측에 배치된 것을 제 1 빌드업층(8a)으로 하고, 머더보드측에 배치된 것을 제 2 빌드업층(8b)으로 한다.For convenience, the one arranged on the electronic component 2 side of the pair of build up layers 8 is referred to as the first buildup layer 8a, and the one arranged on the motherboard side is referred to as the second buildup layer 8b.

절연층(11)은 도전층(12)을 지지하는 지지 부재로서 기능할 뿐만 아니라 도전층(12)끼리의 단락을 방지하는 절연 부재로서 기능하는 것이다. 절연층(11)은 실리카 필러 등이 분산된 에폭시 수지 등의 수지를 포함하고 있다. 이 절연층(11)의 두께는 기체(9)와 비교해서 작게 설정되어 있고, 그 결과 빌드업층(8)에 있어서 배선을 고밀도화하면서 기체(9)에 의해서 배선 기판(4)의 강성을 높일 수 있다. 절연층(11)의 두께는, 예를 들면 20㎛ 이상 40㎛ 이하로 설정되어 있다.The insulating layer 11 functions not only as a supporting member for supporting the conductive layer 12 but also as an insulating member for preventing short circuits between the conductive layers 12. The insulating layer 11 contains resin, such as an epoxy resin in which the silica filler etc. were disperse | distributed. The thickness of the insulating layer 11 is set smaller than that of the base 9, and as a result, the rigidity of the wiring board 4 can be increased by the base 9 while densifying the wiring in the buildup layer 8. have. The thickness of the insulating layer 11 is set to 20 micrometers or more and 40 micrometers or less, for example.

편의상, 제 1 빌드업층(8a)에 포함된 3층의 절연층(11)을 기체(9)측으로부터 순서대로 제 1 절연층(11a), 제 2 절연층(11b), 및 제 3 절연층(11c)(최상층)으로 한다.For convenience, the first insulating layer 11a, the second insulating layer 11b, and the third insulating layer of the three insulating layers 11 included in the first build-up layer 8a are sequentially placed from the base 9 side. It is set as 11c (topmost layer).

도전층(12)은 배선해서 기능하는 것이고, 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬 등의 금속 재료에 의해 형성되어 있다. 이들 중에서도 도전성의 관점에서 구리를 사용하는 것이 바람직하다. 이 도전층(12)의 두께는, 예를 들면 10㎛ 이상 25㎛ 이하로 설정되어 있다.The conductive layer 12 functions by wiring and is formed of metal materials, such as copper, silver, gold, aluminum, nickel, or chromium, for example. Among these, it is preferable to use copper from a viewpoint of electroconductivity. The thickness of this conductive layer 12 is set to 10 micrometers or more and 25 micrometers or less, for example.

편의상, 도전층(12)이 형성되는 각 층의 명칭을 기체(9)의 상면으로부터 배선 기판(4)의 상면을 향해서 FC1, FC2, 및 FC3으로 하고, 기체(9)의 하면으로부터 배선 기판(4)의 하면을 향해서 BC1, BC2, 및 BC3으로 한다.For convenience, the names of the layers on which the conductive layer 12 is formed are named FC1, FC2, and FC3 from the upper surface of the base 9 to the upper surface of the wiring board 4, and the wiring board ( It is set as BC1, BC2, and BC3 toward the lower surface of 4).

도전층(12)에는 전원용 단자(6P)에 전기적으로 접속되는 복수의 전원용 도전층(12P)과, 그라운드용 단자(6G)에 전기적으로 접속되는 복수의 그라운드용 도전층(12G)과, 신호용 단자에 전기적으로 접속되는 복수의 신호용 도전층(도시 생략)이 포함된다. 전원용 도전층(12P) 및 그라운드용 도전층(12G)은 고체 형상으로 형성된 고체층을 포함하고 있다. 전원용 도전층(12P)의 고체층과 그라운드용 도전층(12G)의 고체층은 교대로 배치되어 있다. 제 1 빌드업층(8a)에 있어서는, 도 2, 도 4(a) 및 도 4(b)에 나타낸 바와 같이 기체(9)의 상면으로부터 그라운드용 도전층(12G)의 고체층(FC1), 전원용 도전층(12P)의 고체층(FC2), 및 그라운드용 도전층(12G)의 고체층(FC3)의 순서로 형성되어 있다. 제 2 빌드업층(8b)에 있어서는, 도 2 및 도 4(c)에 나타낸 바와 같이 기체(9)의 하면으로부터 전원용 도전층(12P)의 고체층(BC1), 그라운드용 도전층(12G)의 고체층(BC2), 및 전원용 도전층(12P)의 고체층(BC3)의 순서로 형성되어 있다.The conductive layer 12 includes a plurality of power conductive layers 12P electrically connected to the power supply terminal 6P, a plurality of ground conductive layers 12G electrically connected to the ground terminal 6G, and a signal terminal. A plurality of signal conductive layers (not shown) electrically connected to the circuit board are included. The power supply conductive layer 12P and the ground conductive layer 12G include a solid layer formed in a solid shape. The solid layer of the power supply conductive layer 12P and the solid layer of the ground conductive layer 12G are alternately arranged. In the first build-up layer 8a, as shown in FIGS. 2, 4A, and 4B, the solid layer FC1 of the conductive layer 12G for ground and the power supply are formed from the upper surface of the base 9. It is formed in order of the solid layer FC2 of the conductive layer 12P and the solid layer FC3 of the conductive layer 12G for ground. In the second build-up layer 8b, as shown in FIGS. 2 and 4 (c), the solid layer BC1 of the power supply conductive layer 12P and the ground conductive layer 12G are formed from the lower surface of the base 9. It is formed in the order of the solid layer BC2 and the solid layer BC3 of the power supply conductive layer 12P.

비아 도체(13)는 두께 방향으로 서로 이간된 도전층(12)끼리를 상호로 접속하는 것이고, 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬 등의 금속 재료에 의해 형성되어 있다. 이 중에서도 도전성의 관점에서 구리를 사용하는 것이 바람직하다. 이 비아 도체(13)는 상면 및 하면이 원형상임과 아울러 코어 기판(7)을 향해서 지름이 작아지는 테이퍼 형상으로 형성되어 있다.The via conductors 13 mutually connect the conductive layers 12 spaced apart from each other in the thickness direction, and are formed of a metal material such as copper, silver, gold, aluminum, nickel, or chromium. Among these, it is preferable to use copper from a viewpoint of electroconductivity. The via conductor 13 is formed in a tapered shape in which the upper and lower surfaces are circular and the diameter becomes smaller toward the core substrate 7.

또한, 비아 도체(13)는 전원용 단자(6P)에 전기적으로 접속되는 복수의 전원용 비아 도체(13P)와, 그라운드용 단자(6G)에 전기적으로 접속되는 복수의 그라운드용 비아 도체(13G)와, 신호용 단자에 전기적으로 접속되는 복수의 신호용 비아 도체(도시 생략)를 포함하고 있다.The via conductor 13 includes a plurality of power supply via conductors 13P electrically connected to the power supply terminal 6P, a plurality of ground via conductors 13G electrically connected to the ground terminal 6G, A plurality of signal via conductors (not shown) are electrically connected to the signal terminals.

패드(14)는 전자 부품(2)에 전기적으로 접속하기 위한 단자로서 기능하는 것이고, 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬 등의 금속 재료에 의해 형성되어 있다. 이 중에서도 도전성의 관점에서 구리를 사용하는 것이 바람직하다. 이 패드(14)는, 예를 들면 원판 형상으로 형성되어 있다. 이 패드(14)의 두께는, 예를 들면 10㎛ 이상 25㎛ 이하로 설정되어 있다.The pad 14 functions as a terminal for electrically connecting the electronic component 2, and is formed of, for example, a metal material such as copper, silver, gold, aluminum, nickel, or chromium. Among these, it is preferable to use copper from a viewpoint of electroconductivity. This pad 14 is formed in disk shape, for example. The thickness of this pad 14 is set to 10 micrometers or more and 25 micrometers or less, for example.

패드(14)는 전원용 단자(6P)에 전기적으로 접속되는 복수의 전원용 패드(14P)와, 그라운드용 단자(6G)에 전기적으로 접속되는 복수의 그라운드용 패드(14G)와, 신호용 단자에 전기적으로 접속되는 복수의 신호용 패드(도시 생략)를 포함하고 있다. 이들 패드(14)는 각각 접속하는 단자(6)와 마찬가지로 배열되어 있다.The pad 14 is electrically connected to a plurality of power supply pads 14P electrically connected to a power supply terminal 6P, a plurality of grounding pads 14G electrically connected to a grounding terminal 6G, and a signal terminal. A plurality of signal pads (not shown) to be connected are included. These pads 14 are arranged similarly to the terminals 6 to be connected, respectively.

상술한 배선 기판(4)에 있어서는 복수의 전원용 스루홀 도체(10P), 복수의 전원용 도전층(12P), 복수의 전원용 비아 도체(13P), 및 복수의 전원용 패드(14P)는 서로 전기적으로 접속됨으로써 1세트의 전원용 배선을 구성하고 있고, 배선 기판(4)에는 전원용 배선이 1세트만 형성되어 있다. 이 전원용 배선에 있어서는 복수의 전원용 스루홀 도체(6P)끼리 또는 복수의 전원용 비아 도체(13P)가 전원용 도전층(12P)의 고체층에 의해서 서로 전기적으로 접속되어 있다.In the wiring board 4 described above, the plurality of power supply through-hole conductors 10P, the plurality of power supply conductive layers 12P, the plurality of power supply via conductors 13P, and the plurality of power supply pads 14P are electrically connected to each other. This constitutes one set of power supply wirings, and only one set of power supply wirings is formed on the wiring board 4. In this power supply wiring, a plurality of power supply through-hole conductors 6P or a plurality of power supply via conductors 13P are electrically connected to each other by a solid layer of the power supply conductive layer 12P.

마찬가지로, 복수의 그라운드용 스루홀 도체(10G), 복수의 그라운드용 도전층(12G), 복수의 그라운드용 비아 도체(13G), 및 복수의 그라운드용 패드(14G)는 서로 전기적으로 접속됨으로써 1세트의 그라운드용 배선을 구성하고 있고, 배선 기판(4)에는 그라운드용 배선이 1세트만 형성되어 있다. 이 그라운드용 배선에 있어서는 복수의 그라운드용 스루홀 도체(6G)끼리 또는 복수의 그라운드용 비아 도체(13G)가 그라운드용 도전층(12G)의 고체층에 의해서 서로 전기적으로 접속되어 있다.Similarly, the plurality of ground through-hole conductors 10G, the plurality of ground conductive layers 12G, the plurality of ground via conductors 13G, and the plurality of ground pads 14G are electrically connected to each other in one set. Ground wiring, and only one set of ground wiring is formed on the wiring board 4. In the ground wiring, a plurality of ground through-hole conductors 6G or a plurality of ground via conductors 13G are electrically connected to each other by a solid layer of the ground conductive layer 12G.

또한, 신호용 스루홀 도체, 각 층의 신호용 도전층, 각 층의 신호용 비아 도체, 및 신호용 패드는 1개씩 서로 전기적으로 접속됨으로써 배선 기판(4)에 있어서의 1세트의 신호용 배선을 구성하고 있고, 배선 기판(4)에는 신호용 배선이 복수 세트 형성되어 있다.In addition, the signal through hole conductor, the signal conductive layer of each layer, the signal via conductor of each layer, and the signal pad are electrically connected to each other one by one to constitute a set of signal wirings on the wiring board 4, In the wiring board 4, a plurality of sets of signal wirings are formed.

그런데, 코어 기판(7)에 있어서의 기체(9)의 두께는 빌드업층(8)의 절연층(11)의 두께보다 크다. 그 때문에, 기체(9)를 두께 방향으로 관통하는 전원용 스루홀 도체(10P)에 있어서의 임피던스나 인덕턴스는 절연층(11)을 두께 방향으로 관통하는 전원용 비아 도체(13P)에 있어서의 임피던스나 인덕턴스보다 커지기 쉽다.By the way, the thickness of the base body 9 in the core substrate 7 is larger than the thickness of the insulating layer 11 of the buildup layer 8. Therefore, the impedance and inductance in the through-hole conductor 10P for power supply which penetrates the base body 9 in the thickness direction are the impedance and inductance in the via conductor 13P for power supply which penetrates the insulating layer 11 in the thickness direction. Easier to grow

본 실시형태에 있어서는, 도 2에 나타낸 바와 같이 전기적으로 접속된 1세트의 전원용 패드(14P) 및 전원용 스루홀 도체(10P)에 있어서, 즉 1세트의 전원용 배선에 있어서 전원용 스루홀 도체(10P)의 수는 전원용 패드(14P)의 수보다 많다. 그 결과, 전원용 스루홀 도체(10P)의 수를 증가시킴으로써 코어 기판(7)에 있어서 전원용의 전류가 흐르는 경로를 병렬적으로 증가시킴으로써 코어 기판(7)에 있어서의 전원용 스루홀 도체(10P)의 임피던스 및 인덕턴스를 저감할 수 있다. 따라서, 전원용 배선에 있어서의 전압을 안정화하고, 나아가서는 전자 부품(2)을 신뢰성 높게 작동시킬 수 있다. 또한, 전원용 스루홀 도체(10P)의 수는 전원용 패드(14P)의 수의 예를 들면 2배 이상 4배 이하로 설정되어 있다.In this embodiment, as shown in FIG. 2, the power supply through-hole conductor 10P in one set of power supply pads 14P and the power supply through-hole conductor 10P, that is, one set of power supply wiring. Is larger than the number of the pads 14P for power supply. As a result, by increasing the number of through-hole conductors 10P for power supply, the path through which current for power flows in the core substrate 7 is increased in parallel, so that the through-hole conductor 10P for power supply in the core substrate 7 is increased. Impedance and inductance can be reduced. Therefore, the voltage in the power supply wiring can be stabilized and the electronic component 2 can be operated with high reliability. In addition, the number of through-hole conductors 10P for power supply is set to 2 times or more and 4 times or less of the number of the pads 14P for power, for example.

전기적으로 접속된 1세트의 전원용 패드(14P), 전원용 비아 도체(13P) 및 전원용 스루홀 도체(10P)에 있어서, 즉 1세트의 전원용 배선에 있어서 전원용 스루홀 도체(10P)의 수는 최상층에 위치하는 제 3 절연층(11c)을 관통하는 전원용 비아 도체(13P)의 수보다 많다. 그 결과, 제 3 절연층(11c)보다 두께가 큰 기체(9)를 두께 방향으로 관통하는 전원용 스루홀 도체(10P)에 있어서의 임피던스 및 인덕턴스를 저감함으로써 전원용 배선에 있어서의 전압을 효과적으로 안정화할 수 있다.In the one set of power supply pads 14P, the via via conductor 13P and the through-hole conductor 10P for power supply, that is, the set of power supply through-hole conductors 10P, the number of through-hole conductors 10P for power supply is on the uppermost layer. There is more than the number of via conductors 13P for power supply which penetrate the 3rd insulating layer 11c located. As a result, the voltage in the power supply wiring can be effectively stabilized by reducing the impedance and inductance in the power supply through-hole conductor 10P penetrating the substrate 9 having a larger thickness than the third insulating layer 11c in the thickness direction. Can be.

본 실시형태에 있어서 제 3 수지층(11c)을 관통하는 전원용 비아 도체(13P)의 수는 전원용 패드(14P)의 수와 마찬가지이고, 제 3 수지층(11c)을 관통하는 전원용 비아 도체(13P)는 각각 전원용 패드(14P)에 접속되어 있다.In the present embodiment, the number of power supply via conductors 13P penetrating through the third resin layer 11c is the same as the number of power supply pads 14P, and the power supply via conductors 13P penetrating through the third resin layer 11c. Are respectively connected to the power pad 14P.

또한, 본 실시형태에 있어서 제 1 수지층(11a)을 관통하는 전원용 비아 도체(13P)의 수는 전원용 스루홀 도체(10P)의 수와 같게 되어 있고, 제 1 수지층(11a)을 관통하는 전원용 비아 도체(13P)는 각각 전원용 스루홀 도체(10P)에 접속되어 있다. 그리고, 제 1 수지층(11a) 상의 도전층(12)(FC2)에 있어서 제 1 수지층(11a)을 관통하는 전원용 비아 도체(13P)가 전원용 도전층(12P)의 고체층에서 서로 전기적으로 접속되어 있다. 전원용 도전층(12P)의 고체층에는 제 2 수지층(1lb)을 관통하는 전원용 비아 도체(13P)가 접속되어 있다. 이 제 2 수지층(1lb)을 관통하는 전원용 비아 도체(13P)의 수는 제 1 수지층(11a)을 관통하는 전원용 비아 도체(13P)의 수보다 적게 되어 있고, 제 3 수지층(11c)을 관통하는 전원용 비아 도체(13P)의 수와 같다. 제 2 수지층(1lb)을 관통하는 전원용 비아 도체(13P)는 제 3 수지층(11c)을 관통하는 전원용 비아 도체(13P)와 접속되어 있다. 또한, 각 층에 있어서의 전원용 비아 도체(13P)의 수는 적당히 변경해도 상관없다.In addition, in this embodiment, the number of via conductors 13P for power supply penetrating the 1st resin layer 11a is equal to the number of through-hole conductors 10P for power supply, and penetrates the 1st resin layer 11a. The via via conductor 13P for power supply is connected to the through-hole conductor 10P for power supply, respectively. In the conductive layer 12 (FC2) on the first resin layer 11a, the via via conductor 13P for power passing through the first resin layer 11a is electrically connected to each other in the solid layer of the power conductive layer 12P. Connected. A power supply via conductor 13P is connected to the solid layer of the power supply conductive layer 12P, which penetrates the second resin layer 1lb. The number of power supply via conductors 13P penetrating the second resin layer 1lb is smaller than the number of power supply via conductors 13P penetrating the first resin layer 11a, and the third resin layer 11c is provided. It is equal to the number of via conductors 13P for the power supply passing through. The power supply via conductor 13P penetrating the second resin layer 1lb is connected to the power supply via conductor 13P penetrating the third resin layer 11c. In addition, you may change suitably the number of via conductors 13P for power supply in each layer.

또한, 본 실시형태에 있어서 전원용 스루홀 도체(10P)는 기체(9P)를 두께 방향으로 관통한 전원용의 스루홀에 충전되어 있다. 그 결과, 1개의 전원용 스루홀 도체(10P)에 있어서의 임피던스 및 인덕턴스를 저감할 수 있다.In addition, in this embodiment, the power supply through hole conductor 10P is filled in the through hole for power supply which penetrated the base 9P in the thickness direction. As a result, the impedance and inductance in one through-hole conductor 10P for power supply can be reduced.

본 실시형태에 있어서 전기적으로 접속된 1세트의 그라운드용 패드(14G) 및 그라운드용 스루홀 도체(10G)에 있어서, 즉 그라운드용 배선에 있어서 그라운드용 스루홀 도체(10G)의 수는 그라운드용 패드(14G)의 수보다 많다. 그 결과, 전원용 배선과 마찬가지로 그라운드용 배선에 있어서도 전압을 안정화하고, 나아가서는 전자 부품(2)을 신뢰성 높게 작동시킬 수 있다.In the present embodiment, the number of ground through-hole conductors 10G in one set of ground pads 14G and ground through-hole conductors 10G that are electrically connected to each other is that of the ground pads. More than the number of (14G). As a result, the voltage can be stabilized in the ground wiring as well as the power supply wiring, and the electronic component 2 can be operated with high reliability.

전기적으로 접속된 1세트의 그라운드용 패드(14G), 그라운드용 비아 도체(13G) 및 그라운드용 스루홀 도체(10G)에 있어서, 즉 1세트의 그라운드용 배선에 있어서 그라운드용 스루홀 도체(10G)의 수는 최상층에 위치하는 제 3 절연층(11c)을 관통하는 그라운드용 비아 도체(13G)의 수보다 많다. 그 결과, 제 3 절연층(11c)보다 두께가 큰 기체(9)를 두께 방향으로 관통하는 그라운드용 스루홀 도체(10G)에 있어서의 임피던스 및 인덕턴스를 저감함으로써 그라운드용 배선에 있어서의 전압을 효과적으로 안정화할 수 있다.Ground through-hole conductor 10G in one set of ground pads 14G, ground via conductor 13G and ground through-hole conductor 10G that are electrically connected, that is, in one set of grounding wiring. Is larger than the number of ground via conductors 13G penetrating through the third insulating layer 11c positioned on the uppermost layer. As a result, the voltage in the ground wiring is effectively reduced by reducing the impedance and inductance in the through-hole conductor 10G for ground which penetrates the base body 9 having a larger thickness than the third insulating layer 11c in the thickness direction. It can stabilize.

본 실시형태에 있어서 제 3 수지층(11c)을 관통하는 그라운드용 비아 도체(13G)의 수는 그라운드용 패드(14G)의 수와 같게 되어 있고, 제 3 수지층(11c)을 관통하는 그라운드용 비아 도체(13G)는 각각 그라운드용 패드(14G)에 접속되어 있다.In the present embodiment, the number of ground via conductors 13G penetrating through the third resin layer 11c is equal to the number of pads 14G for ground, and the ground penetrating through the third resin layer 11c is used. The via conductor 13G is connected to the ground pad 14G, respectively.

본 실시형태에 있어서 그라운드용 스루홀 도체(10G)는 기체(9) 상의 도전층(12)(FC1)에 있어서 그라운드용 도전층(12G)의 고체층에서 서로 전기적으로 접속되어 있다. 그리고, 그라운드용 도전층(12G)의 고체층에는 제 1 수지층(11a)을 관통하는 그라운드용 비아 도체(13G)가 접속되어 있다. 이 제 1 수지층(11a)을 관통하는 그라운드용 비아 도체(13G)의 수는 그라운드용 스루홀 도체(10G)의 수보다 적고, 제 2 수지층(1lb)을 관통하는 그라운드용 비아 도체(13G)의 수, 제 3 수지층(11c)을 관통하는 그라운드용 비아 도체(13G)의 수, 및 그라운드용 패드(14G)의 수와 같다. 또한, 각 층에 있어서의 그라운드용 비아 도체(13G)의 수는 적당히 변경해도 상관없다.In the present embodiment, the ground through-hole conductor 10G is electrically connected to each other in the solid layer of the ground conductive layer 12G in the conductive layer 12 (FC1) on the substrate 9. And the ground via conductor 13G which penetrates the 1st resin layer 11a is connected to the solid layer of the ground conductive layer 12G. The number of ground via conductors 13G penetrating through the first resin layer 11a is smaller than the number of ground through-hole conductors 10G, and the ground via conductors 13G penetrate the second resin layer 1lb. ), The number of ground via conductors 13G penetrating through the third resin layer 11c, and the number of ground pads 14G. The number of ground via conductors 13G in each layer may be appropriately changed.

한편, 전기적으로 접속된 1세트의 신호용 패드 및 신호용 스루홀 도체에 있어서, 즉 1세트의 신호용 배선에 있어서 신호용 스루홀 도체의 수는 신호용 패드의 수와 같다. 그 결과, 신호용 패드와 신호용 스루홀 도체를 1대 1로 접속할 수 있고, 신호용 배선에 있어서 양호하게 신호를 전송할 수 있다.On the other hand, the number of signal through hole conductors in one set of signal pads and signal through hole conductors electrically connected, that is, in one set of signal wirings, is equal to the number of signal pads. As a result, the signal pad and the signal through hole conductor can be connected one-to-one, and the signal can be transmitted well in the signal wiring.

이렇게 해서, 상술한 실장 구조체(1)는 배선 기판(4)을 통해서 공급되는 전원이나 신호에 기초해서 전자 부품(2)을 구동 또는 제어함으로써 소망의 기능을 발휘한다.In this way, the mounting structure 1 described above exhibits a desired function by driving or controlling the electronic component 2 based on a power source or a signal supplied through the wiring board 4.

이어서, 상술한 실장 구조체(1)의 제조방법을 도면에 기초해서 설명한다.Next, the manufacturing method of the mounting structure 1 mentioned above is demonstrated based on drawing.

(1) 도 5에 나타낸 바와 같이 코어 기판(6)을 제작한다. 구체적으로는 이하와 같이 행한다.(1) As shown in FIG. 5, a core substrate 6 is produced. Specifically, it is performed as follows.

미경화의 수지 시트를 경화시켜서 이루어진 기체(9)와 상기 기체(9)의 상하에 배치된 동박으로 이루어진 동장적층판을 준비한다. 이어서, 샌드 블라스트 가공을 이용해서 동장적층판(5x)에 스루홀을 형성한다. 이어서, 예를 들면 무전해 도금법, 전해 도금법, 증착법, CVD법 또는 스퍼터링법 등에 의해 스루홀 내에 도전 재료를 충전시켜서 스루홀 도체(10)를 형성한다. 이어서, 종래 주지의 포토리소그래피 기술, 에칭 등에 의해 기체(9) 상의 동박을 패터닝해서 도전층(12)을 형성한다. 이상과 같이 해서 코어 기판(7)을 제작할 수 있다.The copper clad laminated board which consists of the base body 9 which hardens an uncured resin sheet, and the copper foil arrange | positioned above and below the said base body 9 is prepared. Subsequently, through holes are formed in the copper-clad laminate 5x by sandblasting. Subsequently, the through-hole conductor 10 is formed by filling a conductive material in the through hole by, for example, an electroless plating method, an electrolytic plating method, a vapor deposition method, a CVD method, or a sputtering method. Next, the copper foil on the base 9 is patterned by conventionally well-known photolithography technique, an etching, etc., and the conductive layer 12 is formed. In this manner, the core substrate 7 can be produced.

여기에서, 샌드 블라스트 가공을 이용한 스루홀의 형성방법에 대해서 상세하게 설명한다.Here, the formation method of the through hole using the sand blasting process is demonstrated in detail.

우선, 동장적층판의 양면에 스루홀의 형성 개소에 개구를 갖는 레지스트를 형성한다. 이 레지스트는, 예를 들면 감광성 수지의 노광, 현상에 의해서 형성될 수 있다. 이어서, 샌드 블라스트 장치의 노즐로부터 동장적층판의 1주면에 미립자를 분사함으로써 상기 레지스트의 개구를 통해서 스루홀의 일부분(비관통)을 형성한다. 이어서, 동장적층판의 타주면에 미립자를 분사함으로써 기체(9)를 관통하는 스루홀을 형성한다. 또한, 기체(9)를 관통하는 스루홀은 동장적층판의 1주면에만 미립자를 분사함으로써 형성해도 상관없다. 이어서, 레지스트를 예를 들면 1∼3wt% 수산화 나트륨 용액 등으로 제거한다. 이어서, 스루홀의 내벽을 고압 수세함으로써 잔존한 미립자나 스루홀의 가공 부스러기를 제거한다. 이상과 같이 해서, 샌드 블라스트 가공을 이용해서 스루홀을 형성할 수 있다.First, resists with openings are formed on both sides of the copper-clad laminate to form through holes. This resist can be formed by exposure and development of the photosensitive resin, for example. Subsequently, a part of the through hole (non-penetrating) is formed through the opening of the resist by injecting the fine particles from the nozzle of the sand blasting apparatus to one main surface of the copper clad laminate. Next, through-holes penetrating the substrate 9 are formed by injecting the fine particles onto the other peripheral surface of the copper-clad laminate. In addition, the through hole which penetrates the base 9 may be formed by spraying microparticles only to the one main surface of a copper clad laminated board. The resist is then removed, for example, with 1 to 3 wt% sodium hydroxide solution. Subsequently, the inner wall of the through hole is washed with high pressure to remove the remaining fine particles and processing chips of the through hole. As described above, the through hole can be formed by sandblasting.

이렇게 샌드 블라스트법을 사용했을 경우 미립자의 분사에 의해서 스루홀을 형성하기 때문에 드릴 가공과 비교해서 유리 클로스와 수지의 경계에 인가되는 응력 및 열을 저감할 수 있다. 또한, 레이저 가공과 비교해서 유리 클로스와 수지의 경계에 인가되는 열을 저감할 수 있다. 그 때문에, 샌드 블라스트법을 사용했을 경우 드릴 가공이나 레이저 가공과 비교해서 유리 클로스와 수지의 박리를 저감할 수 있다. 그 때문에, 인접하는 스루홀 도체(10)끼리의 단락을 저감하면서 간격을 좁게 할 수 있고, 스루홀 도체(10)를 협피치화할 수 있다. 그 결과, 상술한 바와 같이 전원용 패드(14P)와 비교해서 전원용 스루홀 도체(10P)를 협피치화하여 전원용 스루홀 도체(10P)의 수를 전원용 패드(14P)의 수보다 많게 할 수 있다. 또한, 전원용 스루홀 도체(10P)와 마찬가지로 해서 그라운드용 스루홀 도체(10G)의 수를 그라운드용 패드(14G)의 수보다 많게 할 수 있다.Thus, when the sand blasting method is used, since through holes are formed by the injection of fine particles, the stress and heat applied to the boundary between the glass cloth and the resin can be reduced as compared with the drilling process. Moreover, compared with laser processing, the heat applied to the boundary of glass cloth and resin can be reduced. Therefore, when sandblasting method is used, peeling of glass cloth and resin can be reduced compared with drill processing and laser processing. Therefore, the space | interval can be narrowed, reducing the short circuit of adjacent through-hole conductors 10, and can narrow the through-hole conductor 10. FIG. As a result, as described above, the power supply through hole conductor 10P can be narrowed as compared with the power supply pad 14P, and the number of the power supply through hole conductors 10P can be larger than the number of the power supply pads 14P. In addition, as in the power supply through hole conductor 10P, the number of ground through hole conductors 10G can be made larger than the number of ground pads 14G.

레지스트를 사용해서 샌드 블라스트를 행하고 있기 때문에 미립자를 넓은 범위로 분사해서 복수의 스루홀을 동시에 가공할 수 있기 때문에 드릴 가공이나 레이저 가공과 비교해서 스루홀을 효율적으로 형성할 수 있다. 따라서, 스루홀의 수를 증가시켰다고 해도 가공 시간의 증가 등을 억제할 수 있다.Since sand blasting is performed using a resist, a plurality of through holes can be processed at the same time by spraying fine particles in a wide range, so that the through holes can be efficiently formed as compared with drill processing or laser processing. Therefore, even if the number of through holes is increased, an increase in machining time and the like can be suppressed.

샌드 블라스트 가공을 사용하면 기체(9)에 있어서의 실리카 필러의 함유량을 증가시켰을 경우에 드릴 가공과 같이 드릴이 마모되지 않아 레이저 가공보다 용이하게 스루홀을 형성할 수 있다.When the sand blasting process is used, when the content of the silica filler in the base 9 is increased, the drill is not worn like the drill process and the through hole can be formed more easily than the laser machining.

이상과 같이 샌드 블라스트 가공으로 스루홀을 형성하기 때문에 샌드 블라스트 가공은 이하의 조건으로 행할 수 있다.Since through holes are formed by sand blasting as described above, sand blasting can be performed under the following conditions.

우선, 샌드 블라스트 가공은 드라이 블라스트에 의해 행해진다. 그 결과, 웨트 블라스트와 비교해서 미립자에 대한 저항이 작기 때문에 스루홀의 절삭성을 높임과 아울러 절삭시의 가공 부스러기의 잔류를 저감하고, 상기 가공 부스러기에 의한 절삭 저해를 저감할 수 있다.First, sand blasting is performed by dry blasting. As a result, since the resistance to microparticles | fine-particles is small compared with a wet blast, it is possible to improve the cutting property of a through hole, to reduce the residue of the processing waste at the time of cutting, and to reduce the cutting inhibition by the said processing waste.

샌드 블라스트에서 분사되는 미립자로서 유리보다 경도가 높은 무기 절연 재료로 이루어지는 파쇄 형상의 미립자(파쇄 입자)를 사용할 수 있다. 그 결과, 유리 클로스보다 단단한 파쇄 입자의 날카로운 단부에 의해서 스루홀의 내벽에 노출된 유리 클로스를 효율적으로 절삭할 수 있기 때문에 유리 클로스와 수지 사이에 인가되는 응력을 저감하면서 스루홀을 효율적으로 형성할 수 있다. 이렇게 유리보다 경도가 높은 무기 절연 재료로서는, 예를 들면 알루미나, 탄화 규소 또는 지르코니아 등을 사용할 수 있다. 이들 중에서도 알루미나를 사용하는 것이 바람직하다. 또한, 경도로서는 비커스 경도를 사용할 수 있다.As microparticles | fine-particles sprayed from a sand blast, the crushed microparticles | fine-particles (crushed particle) which consist of an inorganic insulating material whose hardness is higher than glass can be used. As a result, the glass cloth exposed to the inner wall of the through hole can be efficiently cut by the sharp end of the crushed particles harder than the glass cloth, so that the through hole can be efficiently formed while reducing the stress applied between the glass cloth and the resin. have. As the inorganic insulating material having a higher hardness than glass in this manner, for example, alumina, silicon carbide, zirconia, or the like can be used. Among these, it is preferable to use alumina. As the hardness, Vickers hardness can be used.

미립자는 파쇄 입자의 최대 지름이 3㎛ 이상 40㎛ 이하로 설정되어 있다. 그 결과, 최대 지름을 3㎛ 이상으로 함으로써 파쇄 입자에 의한 절삭성을 높여 스루홀을 용이하게 형성할 수 있다. 또한, 최대 지름을 40㎛ 이하로 함으로써 파쇄 입자가 구멍을 막지 않고 스루홀을 형성할 수 있다.The microparticles | fine-particles are set to 3 micrometers or more and 40 micrometers or less in the largest diameter of a crushed particle. As a result, by making the maximum diameter 3 micrometers or more, the cutting property by a crushed particle can be improved and a through hole can be formed easily. Further, by setting the maximum diameter to 40 μm or less, the crushed particles can form through holes without blocking the holes.

미립자를 분사하는 압력은 0.15M㎩ 이상 0.22M㎩ 이하로 설정되어 있는 것이 바람직하다. 그 결과, 압력을 0.15M㎩ 이상으로 함으로써 스루홀 내의 유리 클로스를 효율적으로 절삭 가공할 수 있다. 또한, 압력을 0.22M㎩ 이하로 함으로써 파쇄 입자끼리가 서로 부딪쳐서 스루홀 내벽의 수지가 과잉으로 절삭되지 않도록 가공할 수 있다.It is preferable that the pressure which injects microparticles | fine-particles is set to 0.15 MPa or more and 0.22 MPa or less. As a result, the glass cloth in a through hole can be cut efficiently by setting pressure to 0.15 MPa or more. Furthermore, by setting the pressure to 0.22 MPa or less, the crushed particles can be processed so that the resin of the through-hole inner wall is not cut excessively.

미립자의 분사량은 30g/min 이상 200g/min 이하로 설정되어 있는 것이 바람직하다. 그 결과, 분사량을 30g/min 이상으로 함으로써 스루홀 내에 있는 유리 클로스를 효율적으로 절삭 가공할 수 있다. 또한, 분사량을 200g/min 이하로 함으로써 파쇄 입자끼리가 서로 부딪쳐서 스루홀 내벽의 수지가 과잉으로 절삭되지 않도록 가공할 수 있다.It is preferable that the injection amount of microparticles | fine-particles is set to 30 g / min or more and 200 g / min or less. As a result, the glass cloth in a through hole can be cut efficiently by making injection amount into 30 g / min or more. In addition, by setting the injection amount to 200 g / min or less, the crushed particles can be processed so as to prevent the resin of the through-hole inner wall from being excessively cut.

1개의 스루홀에 대해서 미립자를 분사하는 횟수(스캔 횟수)는 코어 기판(7)의 두께가 40㎛ 이상 200㎛ 이하인 경우, 예를 들면 4회 이상 20회 이하로 설정되어 있다.The number of times (the number of scans) of injecting the fine particles into one through hole is set to, for example, 4 times or more and 20 times or less when the thickness of the core substrate 7 is 40 µm or more and 200 µm or less.

미립자를 분사하는 기체(9)는 실리카 필러의 함유 비율이 40체적% 이상 75체적% 이하로 설정되어 있다. 그 결과, 실리카 필러의 함유 비율을 40체적% 이상으로 함으로써 샌드 블라스트 가공에 의한 수지층(15)의 절삭성을 높일 수 있다. 또한, 실리카 필러의 함유 비율을 75체적% 이하로 함으로써 스루홀을 형성할 때에 스루홀 내벽으로부터의 실리카 필러의 탈립을 저감하고, 상기 탈립에 기인한 구덩이에 기포가 잔존해서 스루홀 내벽과 도전층(12)의 밀착 강도가 저하하는 것을 저감할 수 있다. 또한, 실리카 필러의 함유 비율은 기체(9)의 유리 클로스를 포함하지 않는 영역에 있어서 수지와 실리카 필러의 체적의 합계에 대한 실리카 필러의 체적의 비율을 계산함으로써 얻어진다.As for the gas 9 which injects microparticles | fine-particles, the content rate of a silica filler is set to 40 volume% or more and 75 volume% or less. As a result, the cutting property of the resin layer 15 by sandblasting can be improved by making content rate of a silica filler into 40 volume% or more. In addition, when the content ratio of the silica filler is 75 vol% or less, when the through hole is formed, the detachment of the silica filler from the through hole inner wall is reduced, and bubbles remain in the pit resulting from the detachment, so that the through hole inner wall and the conductive layer It can reduce that the adhesive strength of (12) falls. In addition, the content rate of a silica filler is obtained by calculating the ratio of the volume of a silica filler with respect to the sum total of the volume of resin and a silica filler in the area which does not contain the glass cloth of the base 9.

여기에서, 샌드 블라스트 가공에 의해 형성된 스루홀의 내벽은 디스미어 처리를 행하지 않는 것이 바람직하다. 샌드 블라스트 가공으로 스루홀을 형성하면 드릴 가공이나 레이저 가공과 비교해서 스루홀의 내벽에 인가되는 열을 저감해서 탄화한 수지의 잔재를 저감할 수 있다. 또한, 물리적으로 분자간의 결합이 절단되기 때문에 스루홀 내벽에 노출된 수지의 표면의 반응 활성을 높일 수 있다. 이렇게 디스미어 처리를 행하지 않음으로써 수지만을 선택적으로 에칭해서 유리 클로스의 측면이 크게 노출되는 것을 저감하고, 수지와 유리 클로스의 박리를 저감할 수 있다.Here, it is preferable that the inner wall of the through hole formed by sandblasting processing does not perform a desmear process. When through-holes are formed by sand blasting, heat applied to the inner wall of the through-holes can be reduced in comparison with drill processing or laser processing to reduce the residue of carbonized resin. In addition, since the bond between molecules is physically broken, the reaction activity of the surface of the resin exposed on the through-hole inner wall can be enhanced. By not performing a desmear process in this way, only resin can be etched selectively and the exposure of the side surface of a glass cloth is largely exposed, and peeling of resin and glass cloth can be reduced.

(2) 도 6에 나타낸 바와 같이 코어 기판(7)의 양측에 한쌍의 빌드업층(8)을 형성함으로써 배선 기판(4)을 제작한다. 구체적으로는, 이하와 같이 행한다.(2) As shown in FIG. 6, the wiring board 4 is produced by forming a pair of buildup layers 8 on both sides of the core substrate 7. Specifically, it is performed as follows.

우선, 미경화의 수지를 도전층(12) 상에 배치하고, 수지를 가열해서 유동 밀착시키면서 또한 가열해서 수지를 경화시킴으로써 도전층(12) 상에 절연층(11)을 형성한다. 이어서, 레이저 가공으로 비아 구멍을 형성하고, 비아 구멍 내에 도전층(12)의 적어도 일부를 노출시킨다. 이렇게 레이저 가공으로 비아 구멍을 형성함으로써 샌드 블라스트 가공과 비교해서 비아 구멍 내에 노출시킨 도전층(12)의 손상을 저감할 수 있다. 이어서, 예를 들면 세미 애디티브법, 서브트랙티브법 또는 풀 애디티브법 등에 의해 비아 구멍에 비아 도체(13)를 형성함과 아울러 절연층(11)의 상면에 도전층(12)을 형성한다. 이상의 공정을 반복함으로써 빌드업층(8)을 형성할 수 있다. 또한, 최상층의 절연층(11)의 상면에는 도전층(12)과 마찬가지로 해서 패드(14)를 형성할 수 있다.First, the uncured resin is disposed on the conductive layer 12, and the insulating layer 11 is formed on the conductive layer 12 by heating the resin while heating and fluidly contacting the resin, and curing the resin. Next, via holes are formed by laser processing, and at least a portion of the conductive layer 12 is exposed in the via holes. Thus, by forming the via hole by laser processing, damage to the conductive layer 12 exposed in the via hole can be reduced as compared with sand blasting. Subsequently, the via conductor 13 is formed in the via hole by, for example, a semiadditive method, a subtractive method, or a full additive method, and the conductive layer 12 is formed on the upper surface of the insulating layer 11. . By repeating the above process, the buildup layer 8 can be formed. In addition, the pad 14 can be formed on the upper surface of the insulating layer 11 of the uppermost layer similarly to the conductive layer 12.

이상과 같이 해서 배선 기판(4)을 제작할 수 있다. 또한, 본 공정을 반복함으로써 빌드업층(8)에 있어서 절연층(11) 및 도전층(12)을 보다 다층화시킬 수 있다.The wiring board 4 can be produced as mentioned above. In addition, by repeating this process, the insulating layer 11 and the conductive layer 12 in the buildup layer 8 can be made more multilayered.

(3) 패드(14) 상면에 범프(3)를 형성함과 아울러 범프(3)를 통해서 배선 기판(4)에 전자 부품(2)을 플립칩 실장한다.(3) A bump 3 is formed on the upper surface of the pad 14, and the electronic component 2 is flip-chip mounted on the wiring board 4 through the bump 3.

이상과 같이 해서, 도 1(a)에 나타낸 실장 구조체(1)를 제작할 수 있다.As described above, the mounting structure 1 shown in Fig. 1A can be produced.

본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 다양한 변경, 개량, 조합 등이 가능하다.This invention is not limited to embodiment mentioned above, A various change, improvement, a combination, etc. are possible in the range which does not deviate from the summary of this invention.

예를 들면, 상술한 실시형태에 있어서 빌드업층이 절연층을 3층 포함하는 구성을 예로 설명했지만, 빌드업층은 절연층을 몇층 포함해도 상관없다.For example, in the above-described embodiment, the configuration in which the buildup layer includes three insulating layers has been described as an example, but the buildup layer may include any number of insulating layers.

상술한 실시형태에 있어서 스루홀 도체가 스루홀에 충전된 구성을 예로 설명했지만, 스루홀 도체는 스루홀 내에 배치되어 있으면 되고, 스루홀의 내벽을 통 형상으로 피복하고 있어도 상관없다.In the above-described embodiment, the configuration in which the through hole conductor is filled in the through hole has been described as an example. However, the through hole conductor may be disposed in the through hole and may cover the inner wall of the through hole in a cylindrical shape.

상술한 실시형태에 있어서 비아 도체가 비아 구멍에 충전된 구성을 예로 설명했지만, 비아 도체는 비아 구멍 내에 배치되어 있으면 되고, 비아 구멍의 내벽을 통 형상으로 피복하고 있어도 상관없다.In the above-described embodiment, the configuration in which the via conductor is filled in the via hole has been described as an example. However, the via conductor may be disposed in the via hole, and the inner wall of the via hole may be covered in a cylindrical shape.

상술한 실시형태에 있어서 복수의 비아 도체가 적층된 스택 구조를 이루고 있지만, 스택 구조가 아니어도 좋고, 예를 들면 스파이럴 구조이어도 상관없다.In the above-described embodiment, the plurality of via conductors form a stacked structure in which the plurality of via conductors are stacked, but may not be a stacked structure, and may be a spiral structure, for example.

상술한 실시형태에 있어서, (1)의 공정에서 동박을 사용한 구성을 예로 설명했지만, 동박 대신에 예를 들면 철 니켈 합금 또는 철 니켈 코발트 합금 등의 금속 재료로 이루어지는 금속박을 사용해도 상관없다.In embodiment mentioned above, although the structure using copper foil was demonstrated at the process of (1) as an example, you may use the metal foil which consists of metal materials, such as iron nickel alloy or iron nickel cobalt alloy, instead of copper foil.

Claims (9)

코어 기판과, 상기 코어 기판 상에 위치하여 전자 부품이 상면에 실장되는 빌드업층을 구비하고,
상기 코어 기판은 기체와, 상기 기체를 두께 방향으로 관통한 복수의 전원용 스루홀 도체를 갖고,
상기 빌드업층은 상기 기체보다 두께가 작은 절연층과, 상기 전자 부품의 전원용 단자 및 상기 전원용 스루홀 도체에 전기적으로 접속되고 또한 상기 절연층 상에 형성된 복수의 전원용 패드와, 상기 절연층을 두께 방향으로 관통하고 상기 전원용 스루홀 도체 및 상기 전원용 패드를 전기적으로 접속하는 복수의 전원용 비아 도체를 갖고,
전기적으로 접속된 1세트의 상기 전원용 패드 및 상기 전원용 스루홀 도체에 있어서 상기 전원용 스루홀 도체의 수는 상기 전원용 패드의 수보다 많은 것을 특징으로 하는 배선 기판.
A core substrate and a build-up layer disposed on the core substrate and mounted on an upper surface thereof,
The core substrate has a base and a plurality of power supply through-hole conductors that penetrate the base in a thickness direction,
The build-up layer includes an insulating layer having a smaller thickness than the base, a plurality of power pads electrically connected to the power terminal of the electronic component and the through-hole conductor for the power supply, and formed on the insulating layer, and the insulating layer in a thickness direction. And a plurality of power supply via conductors for penetrating through and electrically connecting the power supply through hole conductor and the power supply pad,
The wiring board according to claim 1, wherein the number of the power supply through hole conductors in the set of electrically connected pads and the power supply through hole conductors is larger than the number of the power supply pads.
제 1 항에 있어서,
상기 절연층은 다층 구조를 갖고 있고,
전기적으로 접속된 1세트의 상기 전원용 패드, 상기 전원용 비아 도체 및 상기 전원용 스루홀 도체에 있어서 상기 전원용 스루홀 도체의 수는 상기 절연층을 구성하는 층 중 최상층을 관통하는 전원용 비아 도체의 수보다 많은 것을 특징으로 하는 배선 기판.
The method of claim 1,
The insulating layer has a multilayer structure,
In the set of electrically connected pads for power supply, the via via conductor and the through hole conductor for power supply, the number of the through hole conductors for power is greater than the number of via vias for power passing through the uppermost layer of the layers constituting the insulating layer. A wiring board, characterized in that.
제 1 항에 있어서,
상기 전원용 스루홀 도체는 상기 기체를 두께 방향으로 관통한 전원용 스루홀에 충전되어 있는 것을 특징으로 하는 배선 기판.
The method of claim 1,
The power supply through hole conductor is filled in a power supply through hole that penetrates the base in a thickness direction.
제 1 항에 있어서,
상기 코어 기판은 상기 기체를 두께 방향으로 관통한 복수의 그라운드용 스루홀 도체를 더 갖고,
상기 빌드업층은 상기 전자 부품의 그라운드용 단자 및 상기 그라운드용 스루홀 도체에 전기적으로 접속되고 또한 상기 절연층 상에 형성된 복수의 그라운드용 패드와, 상기 절연층을 두께 방향으로 관통하고 상기 그라운드용 스루홀 도체 및 상기 그라운드용 패드를 전기적으로 접속하는 복수의 그라운드용 비아 도체를 더 갖고,
전기적으로 접속된 1세트의 상기 그라운드용 패드 및 상기 그라운드용 스루홀 도체에 있어서 상기 그라운드용 스루홀 도체의 수는 상기 그라운드용 패드의 수보다 많은 것을 특징으로 하는 배선 기판.
The method of claim 1,
The core substrate further has a plurality of ground through hole conductors that penetrate the substrate in the thickness direction,
The build-up layer is electrically connected to the ground terminal of the electronic component and the ground through-hole conductor and formed on the insulating layer, and the ground pad penetrates the insulating layer in a thickness direction and passes through the ground layer. Further having a plurality of ground via conductors for electrically connecting the hole conductor and the ground pad,
The wiring board according to claim 1, wherein the number of ground through-hole conductors in the set of ground pads and the ground-through conductors that are electrically connected is larger than the number of the ground pads.
제 1 항에 있어서,
상기 코어 기판은 상기 기체를 두께 방향으로 관통한 복수의 신호용 스루홀 도체를 더 갖고,
상기 빌드업층은 상기 전자 부품의 신호용 단자 및 상기 신호용 스루홀 도체에 전기적으로 접속되고 또한 상기 절연층 상에 형성된 복수의 신호용 패드와, 상기 절연층을 두께 방향으로 관통하고 상기 신호용 스루홀 도체 및 상기 신호용 패드를 전기적으로 접속하는 복수의 신호용 비아 도체를 더 갖고,
전기적으로 접속된 1세트의 상기 신호용 패드 및 상기 신호용 스루홀 도체에 있어서 상기 신호용 스루홀 도체의 수는 상기 신호용 패드의 수와 같은 것을 특징으로 하는 배선 기판.
The method of claim 1,
The core substrate further has a plurality of signal through hole conductors that penetrate the substrate in the thickness direction,
The build-up layer is electrically connected to the signal terminal of the electronic component and the signal through hole conductor and is formed on the insulating layer, and a plurality of signal pads formed through the insulating layer, the insulating layer penetrating in the thickness direction, and the signal through hole conductor and the It further has a some signal via conductor which electrically connects a signal pad,
The wiring board according to claim 1, wherein the number of signal through hole conductors in the set of electrically connected signal pads and the signal through hole conductor is equal to the number of the signal pads.
제 1 항에 기재된 배선 기판과, 상기 배선 기판의 빌드업층 상에 실장되고 전원용 패드에 전원용 단자가 전기적으로 접속된 전자 부품을 구비한 것을 특징으로 하는 실장 구조체.The wiring board of Claim 1, and the electronic component mounted on the buildup layer of the said wiring board, and the electronic component in which the terminal for power supply was electrically connected to the power pad, The mounting structure characterized by the above-mentioned. 기체를 준비하는 공정과,
샌드 블라스트 가공을 이용해서 기체를 두께 방향으로 관통한 복수의 전원용 스루홀 도체를 형성하고, 상기 복수의 전원용 스루홀에 복수의 전원용 스루홀 도체를 형성함으로써 코어 기판을 형성하는 공정과,
상기 코어 기판 상에 상기 기체보다 두께가 작은 절연층을 형성하고, 전자 부품의 전원용 단자 및 상기 전원용 스루홀 도체에 전기적으로 접속된 복수의 전원용 패드를 상기 절연층 상에 형성함으로써 상기 전자 부품이 실장되는 빌드업층을 상기 코어 기판 상에 형성하는 공정을 구비하고,
전기적으로 접속된 1세트의 상기 전원용 패드 및 상기 전원용 스루홀 도체에 있어서 상기 전원용 스루홀 도체의 수는 상기 전원용 패드의 수보다 많은 것을 특징으로 하는 배선 기판의 제조방법.
Preparing the gas,
Forming a core substrate by forming a plurality of power supply through hole conductors having penetrated the substrate in the thickness direction by using sand blasting, and forming a plurality of power supply through hole conductors in the plurality of power supply through holes;
The electronic component is mounted by forming an insulating layer having a smaller thickness than the base on the core substrate, and forming a plurality of power pads electrically connected to the power terminal of the electronic component and the through hole conductor for the power component on the insulating layer. Forming a buildup layer to be formed on the core substrate;
The number of said power supply through-hole conductors in said one set of said power supply pads and said power supply through-hole conductor which are electrically connected is larger than the number of said power supply pads.
제 7 항에 있어서,
상기 절연층은 다층 구조를 갖고 있고, 상기 빌드업층을 상기 코어 기판 상에 형성하는 공정에서는 레이저 가공을 이용해서 상기 절연층을 두께 방향으로 관통하는 복수의 전원용 비아 구멍을 형성하고, 상기 복수의 전원용 비아 구멍에 복수의 전원용 비아 도체를 형성한 후, 상기 복수의 전원용 비아 도체를 통해서 상기 복수의 전원용 스루홀 도체에 전기적으로 접속하는 상기 복수의 전원용 패드를 형성하고,
전기적으로 접속된 1세트의 상기 전원용 패드, 상기 전원용 비아 도체 및 상기 전원용 스루홀 도체에 있어서 상기 전원용 스루홀 도체의 수는 상기 절연층을 구성하는 층 중 최상층을 관통하는 전원용 비아 도체의 수보다 많은 것을 특징으로 하는 배선 기판의 제조방법.
The method of claim 7, wherein
The insulating layer has a multilayer structure, and in the step of forming the build-up layer on the core substrate, a plurality of power supply via holes penetrating the insulating layer in a thickness direction using laser processing are formed, and the plurality of power sources After the plurality of power supply via conductors are formed in the via holes, the plurality of power supply pads electrically connected to the plurality of power supply through hole conductors are formed through the plurality of power supply via conductors,
In the set of electrically connected pads for power supply, the via via conductor and the through hole conductor for power supply, the number of the through hole conductors for power is greater than the number of via vias for power passing through the uppermost layer of the layers constituting the insulating layer. The manufacturing method of the wiring board characterized by the above-mentioned.
제 7 항에 기재된 배선 기판의 제조방법에 의해서 제작한 배선 기판의 전원용 패드에 전자 부품의 전원용 단자를 전기적으로 접속해서 빌드업층 상에 전자 부품을 실장하는 공정을 구비한 것을 특징으로 하는 실장 구조체의 제조방법.A process for mounting an electronic component on a buildup layer by electrically connecting a power supply terminal of an electronic component to a power supply pad of a wiring board manufactured by the method for manufacturing a wiring board according to claim 7, wherein the mounting structure is provided. Manufacturing method.
KR1020130042104A 2012-04-25 2013-04-17 Wiring board, mounting structure, method of manufacturing wiring board and method of manufacturing mounting structure Ceased KR20130120390A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012099521A JP6105209B2 (en) 2012-04-25 2012-04-25 Wiring board and mounting structure using the same
JPJP-P-2012-099521 2012-04-25

Publications (1)

Publication Number Publication Date
KR20130120390A true KR20130120390A (en) 2013-11-04

Family

ID=49676777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130042104A Ceased KR20130120390A (en) 2012-04-25 2013-04-17 Wiring board, mounting structure, method of manufacturing wiring board and method of manufacturing mounting structure

Country Status (3)

Country Link
JP (1) JP6105209B2 (en)
KR (1) KR20130120390A (en)
TW (1) TW201404253A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6600573B2 (en) * 2015-03-31 2019-10-30 新光電気工業株式会社 Wiring board and semiconductor package
WO2020158808A1 (en) * 2019-01-30 2020-08-06 京セラ株式会社 Substrate for mounting electronic component, and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080064949A (en) * 2006-07-24 2008-07-10 이비덴 가부시키가이샤 Interposer and Electronic Devices Using the Same
US20090107717A1 (en) * 2007-10-26 2009-04-30 Industrial Technology Research Institute Electrically conductive structure of circuit board and circuit board using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134679A (en) * 2002-10-11 2004-04-30 Dainippon Printing Co Ltd Core substrate, manufacturing method thereof, and multilayer wiring substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080064949A (en) * 2006-07-24 2008-07-10 이비덴 가부시키가이샤 Interposer and Electronic Devices Using the Same
US20090107717A1 (en) * 2007-10-26 2009-04-30 Industrial Technology Research Institute Electrically conductive structure of circuit board and circuit board using the same

Also Published As

Publication number Publication date
JP2013229422A (en) 2013-11-07
JP6105209B2 (en) 2017-03-29
TW201404253A (en) 2014-01-16

Similar Documents

Publication Publication Date Title
TWI548312B (en) Method for manufacturing wiring board and mounting structure using the wiring board
KR101692799B1 (en) Wiring board and mounting structure thereof
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
TWI543676B (en) Printed circuit board and method of manufacturing same
TWI596997B (en) Wiring substrate and mounting structure thereof, and manufacturing method thereof
JP2021097129A (en) Inductor built-in substrate
KR20150064976A (en) Printed circuit board and manufacturing method thereof
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
CN107231744B (en) Circuit board
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
KR20130120390A (en) Wiring board, mounting structure, method of manufacturing wiring board and method of manufacturing mounting structure
JP2016106427A (en) Wiring board manufacturing method and package structure manufacturing method
JP2010225955A (en) Interposer
JP2005039241A (en) Relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and substrate
JP2008141136A (en) Multilayer wiring board and element mounting apparatus
JP5808047B2 (en) Wiring board and mounting structure thereof
JP2021097128A (en) Inductor built-in substrate
TWI836630B (en) Circuit board structure
JP2005039240A (en) Relay board, relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and board
JP5461212B2 (en) Wiring board
KR20110131040A (en) Embedded printed circuit board and its manufacturing method
CN110958762B (en) Printed wiring board
JP2016171339A (en) Method for manufacturing wiring board
JP2013093486A (en) Manufacturing method of wiring board and manufacturing method of packaging structure using the same
JP2011176099A (en) Wiring board

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000