KR20110099892A

KR20110099892A - Printed circuit board and manufacturing method thereof

Info

Publication number: KR20110099892A
Application number: KR1020100018900A
Authority: KR
Inventors: 신용상
Original assignee: 삼성전기주식회사
Priority date: 2010-03-03
Filing date: 2010-03-03
Publication date: 2011-09-09

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 절연체, 상기 절연체의 양면에 각각 매립되되, 금속으로 구성되거나 금속과 도전성 페이스트의 이중 층으로 구성된 제1 회로층 및 제2 회로층, 및 상기 제1 회로층 및 상기 제2 회로층을 연결하되 도전성 페이스트로 구성된 비아를 포함하는 것을 특징으로 하며, 회로층이 절연체로부터 분리되지 않고 공정이 간단하며, 회로층을 도전성 페이스트 및 금속의 이중 층으로 구성하여 접속 신뢰성이 향상되는 인쇄회로기판 및 그 제조방법을 제공한다.The present invention relates to a printed circuit board and a method of manufacturing the same, and includes an insulator, a first circuit layer and a second circuit layer embedded in both surfaces of the insulator, each consisting of a metal or a double layer of a metal and a conductive paste, and A via formed of a conductive paste connecting the first circuit layer and the second circuit layer, the process being simple without the circuit layer being separated from the insulator, and the circuit layer being a double layer of conductive paste and metal. The present invention provides a printed circuit board and a method of manufacturing the same, which improve the connection reliability.

Description

A printed circuit board and a fabrication method the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

최근 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판의 개발이 요구되고 있다.Recently, as a technology for dealing with high density of semiconductor chips and high speed of signal transmission speed, there is a growing demand for a technology for directly mounting a semiconductor chip on a printed circuit board, and accordingly, high density and high reliability to cope with high density of semiconductor chips The development of printed circuit boards is required.

고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호 전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.The requirements for high density and high reliability printed circuit boards are closely related to the specifications of semiconductor chips, and there are many problems such as miniaturization of circuits, high electrical characteristics, high speed signal transmission structure, high reliability, and high functionality. There is a need for a printed circuit board technology capable of forming a fine circuit pattern and a micro via hole corresponding to the requirements.

통상적으로, 인쇄회로기판의 회로패턴을 형성하는 방법은 서브 트랙티브법(subtractive process), 풀 어디티브법(full additive process), 및 세미 어디티브법(semi-additive process) 등이 있다. 이러한 방법들 중에서 회로패턴의 미세화가 가능한 세미 어디티브법이 현재 주목을 받고 있다.Typically, a method of forming a circuit pattern of a printed circuit board includes a subtractive process, a full additive process, a semi-additive process, and the like. Among these methods, the semi-additive method which can refine the circuit pattern is currently attracting attention.

도 1 내지 도 3은 종래의 세미 어디티브법에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도로서, 이를 참조하여 종래기술에 따른 인쇄회로기판의 제조방법을 설명하면 다음과 같다.1 to 3 are process cross-sectional views illustrating a method of manufacturing a printed circuit board according to a conventional semiadditive process in the order of a process.

먼저, 도 1에 도시한 바와 같이, 일면에 금속층(11)이 형성된 절연층(12)에 비아홀(13a)을 가공한다.First, as shown in FIG. 1, the via hole 13a is processed in the insulating layer 12 having the metal layer 11 formed on one surface thereof.

다음, 도 2에 도시한 바와 같이, 비아홀(13a) 내벽을 포함하여 절연층(12) 상에 무전해 도금층(14)을 형성한다. 이때, 무전해 도금층(14)은 이후 수행될 전해도금공정의 전처리 공정의 역할을 수행하는데, 전해 도금층(15)을 형성하기 위해서는 일정두께 이상(예를 들어, 1㎛ 이상)의 무전해 도금층(14)을 형성해야 한다.Next, as shown in FIG. 2, the electroless plating layer 14 is formed on the insulating layer 12 including the inner wall of the via hole 13a. At this time, the electroless plating layer 14 serves as a pretreatment process of the electroplating process to be performed later, in order to form the electroplating layer 15, the electroless plating layer having a predetermined thickness or more (for example, 1 μm or more) ( 14) should be formed.

다음, 도 3에 도시한 바와 같이, 무전해 도금층(14)에 전해 도금층(15)을 도금하고, 무전해 도금층(14)을 에칭하여 회로패턴을 형성한다. 이때, 절연층(12)에 회로패턴 형성 영역을 노출시키는 개구부를 갖는 드라이 필름을 적층하고 개구부에 전해 도금층(15)을 형성한다. 다음, 전해 도금층(15)이 형성되지 않은 영역의 무전해 도금층(14)을 플래시 에칭(flash etching) 등을 통해 제거하여 회로패턴을 형성한다.Next, as shown in FIG. 3, the electroless plating layer 15 is plated on the electroless plating layer 14, and the electroless plating layer 14 is etched to form a circuit pattern. At this time, a dry film having an opening for exposing the circuit pattern formation region is laminated on the insulating layer 12, and an electroplating layer 15 is formed in the opening. Next, the electroless plating layer 14 in the region where the electrolytic plating layer 15 is not formed is removed by flash etching or the like to form a circuit pattern.

그러나, 종래의 인쇄회로기판은, 회로패턴이 절연층(12) 상에 양각 형태로 형성되어 있기 때문에, 절연층(12)으로부터 분리되는 문제점이 있었다. 특히, 점차 회로패턴이 미세화되어감에 따라 절연층(12)과 회로패턴의 접착면적이 줄어들어 접착력이 약화되기 때문에 회로패턴의 분리가 심화되고, 다층 구조를 갖는 인쇄회로기판에서 최외층에 형성된 회로패턴의 분리는 인쇄회로기판의 신뢰성을 현저히 저하시키는 문제점이 있었다.However, in the conventional printed circuit board, since the circuit pattern is formed in the embossed form on the insulating layer 12, there has been a problem of separating from the insulating layer 12. In particular, as the circuit pattern gradually becomes finer, the adhesion area between the insulating layer 12 and the circuit pattern decreases, so that the adhesive force is weakened, so that the separation of the circuit pattern is intensified, and the circuit formed in the outermost layer in the printed circuit board having a multilayer structure. Separation of the pattern has a problem of significantly lowering the reliability of the printed circuit board.

또한, 두 번의 도금공정, 에칭공정을 거치기 때문에 공정이 복잡해져 공정비용 및 공정시간이 증가되는 문제점이 있었다.In addition, there are problems in that the process becomes complicated and the process cost and the process time increase because two plating processes and etching processes are performed.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 회로패턴이 미세하게 형성되더라도 회로패턴이 외력에 의해 절연층으로부터 분리되지 않는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.The present invention has been made to solve the problems of the prior art as described above, an object of the present invention is to provide a printed circuit board and a method of manufacturing the circuit pattern is not separated from the insulating layer by an external force even if the circuit pattern is finely formed. It is to.

본 발명의 다른 목적은 고가의 장비를 사용하지 않고, 공정이 간단한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.Another object of the present invention is to provide a printed circuit board and a method of manufacturing the same, which do not use expensive equipment and have a simple process.

본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 절연체, 상기 절연체의 양면에 각각 매립되되, 금속으로 구성되거나 금속과 도전성 페이스트의 이중 층으로 구성된 제1 회로층 및 제2 회로층, 및 상기 제1 회로층 및 상기 제2 회로층을 연결하되 도전성 페이스트로 구성된 비아를 포함하는 것을 특징으로 한다.A printed circuit board according to a preferred embodiment of the present invention includes an insulator, a first circuit layer and a second circuit layer, each of which is embedded in both surfaces of the insulator, and which is made of metal or made of a double layer of metal and conductive paste, and the first circuit. It characterized in that it comprises a via connecting the first circuit layer and the second circuit layer, a conductive paste.

여기서, 금속으로 구성된 상기 제1 회로층 및 상기 제2 회로층은 접지층 또는 전원층인 것을 특징으로 한다.Here, the first circuit layer and the second circuit layer made of a metal is characterized in that the ground layer or the power supply layer.

본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 제1 패턴 및 비아 형상을 갖는 틀에 도전성 페이스트를 채우는 단계, (B) 상기 도전성 페이스트를 상기 틀로부터 분리하고, 상기 도전성 페이스트를 절연체에 매립시켜, 상기 제1 패턴 및 상기 비아를 형성하는 단계, 및 (C) 금속으로 구성된 제2 패턴을 상기 절연체의 양면에 매립시켜, 상기 절연체의 양면 각각에, 상기 제2 패턴으로 구성되거나 상기 제1 패턴과 상기 제2 패턴의 이중 층으로 구성되는 제1 회로층 및 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.In a method of manufacturing a printed circuit board according to a preferred embodiment of the present invention, (A) filling a conductive paste into a mold having a first pattern and a via shape, (B) separating the conductive paste from the mold, and Embedding a paste in an insulator to form the first pattern and the via, and (C) embedding a second pattern composed of metal on both sides of the insulator, the second pattern being formed on each of both sides of the insulator. And forming a first circuit layer and a second circuit layer composed of a double layer of the first pattern and the second pattern.

이때, 상기 (A) 단계 이후에, 상기 도전성 페이스트를 건조하는 단계를 더 포함하는 것을 특징으로 한다.At this time, after the step (A), characterized in that it further comprises the step of drying the conductive paste.

또한, 상기 (B) 단계는, (B1) 접착층에 상기 도전성 페이스트의 상면을 접착시켜 상기 도전성 페이스트를 상기 틀로부터 분리하는 단계, 및 (B2) 상기 도전성 페이스트를 절연체에 매립시키고 상기 접착층을 제거하여, 상기 제1 패턴 및 상기 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.In the step (B), (B1) bonding the upper surface of the conductive paste to an adhesive layer to separate the conductive paste from the mold, and (B2) embedding the conductive paste in an insulator and removing the adhesive layer And forming the first pattern and the via.

또한, 상기 (B) 단계는, (B1) 상기 도전성 페이스트를 상기 틀로부터 분리하고, 상기 도전성 페이스트를 절연체의 일면에 매립시켜 상기 제1 패턴을 형성하는 단계, 및 (B2) 상기 도전성 페이스트가 상기 절연체의 타면에 노출되도록 상기 절연체를 연마하여 상기 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.In the step (B), (B1) separating the conductive paste from the mold, embedding the conductive paste on one surface of an insulator to form the first pattern, and (B2) the conductive paste is the And grinding the insulator to expose the other surface of the insulator to form the vias.

또한, 상기 (C) 단계에서, 상기 제2 패턴은 프레스 공법으로 금속을 절단하여 형성되는 것을 특징으로 한다.In addition, in the step (C), the second pattern is characterized in that formed by cutting the metal by a press method.

또한, 상기 도전성 페이스트로 구성된 상기 비아는 상기 제1 회로층 및 상기 제2 회로층을 연결하는 것을 특징으로 한다.In addition, the vias formed of the conductive paste may connect the first circuit layer and the second circuit layer.

또한, 상기 (C) 단계에서, 상기 제2 패턴으로 구성된 상기 제1 회로층 및 상기 제2 회로층은 접지층 또는 전원층인 것을 특징으로 한다.In the step (C), the first circuit layer and the second circuit layer formed of the second pattern may be a ground layer or a power supply layer.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법은 제1 회로층 및 제2 회로층을 절연체에 매립시켜, 제1 회로층 및 제2 회로층이 절연체로부터 분리되지 않는 장점이 있다.The printed circuit board and the manufacturing method thereof according to the present invention have the advantage that the first circuit layer and the second circuit layer are embedded in an insulator, so that the first circuit layer and the second circuit layer are not separated from the insulator.

또한, 본 발명에 따르면, 도금, 에칭에 의하지 않고 도전성 페이스트와 금속을 절연체에 가압 매립시켜, 비아를 회로층과 동시에 형성하고 공정이 간단한 장점이 있다.Further, according to the present invention, the conductive paste and the metal are embedded in an insulator by plating and etching, thereby forming vias simultaneously with the circuit layer, and the process is simple.

또한, 본 발명에 따르면, 제1 회로층 및 제2 회로층의 일부를 도전성 페이스트와 금속의 이중 층으로 구성하여 접속 신뢰성이 향상되는 장점이 있다.In addition, according to the present invention, a part of the first circuit layer and the second circuit layer is composed of a conductive paste and a double layer of a metal, thereby improving the connection reliability.

또한, 본 발명에 따르면, 도전성 페이스트를 틀에서 분리하기 이전에 건조시켜, 도전성 페이스트와 틀의 분리가 용이한 장점이 있다.In addition, according to the present invention, the conductive paste is dried prior to separation from the mold, there is an advantage that the separation of the conductive paste and the mold is easy.

도 1 내지 도 3은 종래기술에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 4는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
도 5 내지 도 13은 도 4에 도시한 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the prior art.
4 is a cross-sectional view of a printed circuit board according to a preferred embodiment of the present invention.
5 to 13 are cross-sectional views illustrating a method of manufacturing the printed circuit board shown in FIG. 4.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objects, particular advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판의 구조Printed Circuit Board Structure

도 4는 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100)에 대해 설명하기로 한다. 본 실시예의 인쇄회로기판(100)은 단층으로 구성된 것으로 설명할 것이나, 본 발명은 이에 한정되지 않고, 다층으로 구성된 경우도 포함한다 할 것이다.4 is a cross-sectional view of a printed circuit board 100 according to a preferred embodiment of the present invention. Hereinafter, the printed circuit board 100 according to the present exemplary embodiment will be described with reference to the drawings. The printed circuit board 100 according to the present embodiment will be described as being composed of a single layer, but the present invention is not limited thereto, and may include a case in which a multilayer is formed.

도 4에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은, 절연체(110), 제1 회로층(111) 및 제2 회로층(112)을 구성하는 제1 패턴(122)과 제2 패턴(130), 및 비아(121)를 포함하되, 제1 회로층(111)과 제2 회로층(112)의 일부가 금속과 도전성 페이스트의 이중 층으로 구성된 것을 특징으로 한다.As shown in FIG. 4, the printed circuit board 100 according to the present embodiment includes a first pattern 122 constituting the insulator 110, the first circuit layer 111, and the second circuit layer 112. And a second pattern 130 and a via 121, wherein a part of the first circuit layer 111 and the second circuit layer 112 is formed of a double layer of a metal and a conductive paste.

절연체(110)는 제1 회로층(111) 및 제2 회로층(112)을 전기적으로 절연시키는 부재로서, 제1 회로층(111) 및 제2 회로층(112)이 절연체(110)에 매립된다.The insulator 110 is a member that electrically insulates the first circuit layer 111 and the second circuit layer 112, and the first circuit layer 111 and the second circuit layer 112 are embedded in the insulator 110. do.

여기서, 절연체(110)는 프리프레그, ABF 등과 같은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 바람직하게는, 절연체(110)는 필름타입의 절연재 또는 고무재질의 절연재일 수 있다. 절연체(110)가 필름타입이나 고무재질인 경우, 도전성 페이스트의 매립이 용이하기 때문이다. 단, 이에 한정되는 것은 아니고, 도전성 페이스트에 비해 강도가 약하여 도전성 페이스트(120)의 매립이 가능한 절연재라면 무관하다.Here, the insulator 110 may be a composite polymer resin commonly used as an interlayer insulating material such as prepreg, ABF, and the like. Preferably, the insulator 110 may be a film type insulating material or rubber insulating material. This is because when the insulator 110 is a film type or a rubber material, the conductive paste is easily embedded. However, the present invention is not limited thereto, and may be any insulating material capable of embedding the conductive paste 120 because the strength is weaker than that of the conductive paste.

제1 패턴(122)은 도전성 페이스트로 구성되어 절연체(110)에 매립되는 부재로서, 제2 패턴(130)과 함께 하나의 회로층(111, 112)을 구성한다.The first pattern 122 is a member formed of a conductive paste and embedded in the insulator 110, and together with the second pattern 130, constitutes one circuit layer 111 and 112.

여기서, 도 4에서는 제1 패턴(122)이 절연체(110)의 일면에만 형성된 것으로 도시하였으나, 이는 예시적인 것으로서, 절연체(110)의 양면에 형성되는 것도 가능하다. 또한, 제1 패턴(122)은 예를 들어, 은과 같은 도전성 페이스트로 구성될 수 있다.Here, in FIG. 4, the first pattern 122 is illustrated as being formed only on one surface of the insulator 110, but as an example, the first pattern 122 may be formed on both surfaces of the insulator 110. In addition, the first pattern 122 may be formed of, for example, a conductive paste such as silver.

제2 패턴(130)은 금속 또는 금속막으로 구성되는 부재로서, 제1 패턴(122)과 함께 또는 단독으로 하나의 회로층(111, 112)을 구성할 수 있다.The second pattern 130 is a member formed of a metal or a metal film, and may constitute one circuit layer 111 and 112 together with or independently of the first pattern 122.

여기서, 제2 패턴(130)은 제1 패턴(122)과 함께 이중 층으로 제1 회로층(111) 및 제2 회로층(112)을 구성하여, 접속 신뢰성을 향상시킬 수 있다(도 4에서는 제1 회로층(111)에 도시). 또한, 제2 패턴(130)은 단독으로 제1 회로층(111) 및 제2 회로층(112)을 구성하여, 접지층 또는 전원층을 구성할 수 있다(도 4에서는 제2 회로층(112)에 도시). 또한, 제2 패턴(130)은 제1 패턴(122)과 마찬가지로, 절연체(110)의 일면 또는 양면에 매립되어 형성될 수 있다.Here, the second pattern 130 may form the first circuit layer 111 and the second circuit layer 112 in a double layer together with the first pattern 122 to improve connection reliability (in FIG. 4). Shown in the first circuit layer 111). In addition, the second pattern 130 alone may constitute the first circuit layer 111 and the second circuit layer 112 to form a ground layer or a power supply layer (in FIG. 4, the second circuit layer 112. To city)). In addition, like the first pattern 122, the second pattern 130 may be embedded in one surface or both surfaces of the insulator 110.

한편, 제1 회로층(111) 및 제2 회로층(112)이 절연체(110)에 매립되어 형성됨에 따라, 접속 신뢰성이 향상되고, 외력에 의한 회로층 분리의 위험성이 감소된다.On the other hand, as the first circuit layer 111 and the second circuit layer 112 are embedded in the insulator 110, the connection reliability is improved and the risk of separation of the circuit layer due to external force is reduced.

비아(121)는 도전성 페이스트로 구성되는 부재로서, 제1 회로층(111) 및 제2 회로층(112)을 연결하는 부재이다.The via 121 is a member made of a conductive paste and is a member connecting the first circuit layer 111 and the second circuit layer 112.

여기서, 비아(121)는 제1 패턴(122)과 동일한 도전성 페이스트로 구성될 수 있으며, 비아(121)의 양끝단에는 제2 패턴(130)이 형성되어, 비아(121)의 접속 신뢰성을 향상시킬 수 있다.Here, the via 121 may be formed of the same conductive paste as the first pattern 122, and second patterns 130 may be formed at both ends of the via 121 to improve connection reliability of the via 121. You can.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 5 내지 도 13은 도 4에 도시한 인쇄회로기판(100)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 제조방법을 설명하면 다음과 같다.5 to 13 are cross-sectional views illustrating a method of manufacturing the printed circuit board 100 shown in FIG. 4. Hereinafter, referring to this, a manufacturing method of the printed circuit board 100 according to the preferred embodiment of the present invention will be described.

먼저, 도 5에 도시한 바와 같이, 제1 패턴과 비아 형상(141)을 갖는 틀(140)을 준비한다.First, as shown in FIG. 5, a mold 140 having a first pattern and a via shape 141 is prepared.

이때, 제1 패턴과 비아 형상(141)은 틀(140)에 음각으로 형성되고, 이후에 도전성 페이스트(120)가 채워질 수 있다. 또한, 틀(140)은 제1 패턴(122)과 비아(121)를 제작하기 위한 것으로, 예를 들어, 플라스틱 또는 금속으로 형성된 금형일 수 있다. 또한, 틀(140)은 도전성 페이스트(120)의 건조과정을 견딜 수 있도록 내열성이 큰 물질로 구성되는 것이 바람직하다.In this case, the first pattern and the via shape 141 may be intaglio formed in the mold 140, and then the conductive paste 120 may be filled. In addition, the mold 140 is for manufacturing the first pattern 122 and the via 121, and may be, for example, a mold formed of plastic or metal. In addition, the mold 140 is preferably made of a material having a high heat resistance to withstand the drying process of the conductive paste 120.

다음, 도 6에 도시한 바와 같이, 틀(140)에 형성된 음각의 제1 패턴과 비아 형상(141)에 도전성 페이스트(120)를 채워 넣는다.Next, as shown in FIG. 6, the conductive paste 120 is filled in the intaglio first pattern and the via shape 141 formed in the mold 140.

이때, 제1 패턴과 비아 형상(141)의 상면까지 도전성 페이스트(120)를 채워넣고, 예를 들어, 60~80℃의 열을 가하여 도전성 페이스트(120)를 건조시킨다. 도전성 페이스트(120)가 건조된 경우, 상대적으로 강성이 강해져 절연체(110)에 매립되기 용이할 수 있다.At this time, the conductive paste 120 is filled to the upper surface of the first pattern and the via shape 141, and the conductive paste 120 is dried by applying heat of 60 ° C. to 80 ° C., for example. When the conductive paste 120 is dried, the rigidity may be relatively strong, and may be easily embedded in the insulator 110.

다음, 도 7에 도시한 바와 같이, 도전성 페이스트(120)의 상면을 접착층(142)에 접착시켜 도전성 페이스트(120)를 틀(140)로부터 분리한다.Next, as shown in FIG. 7, the upper surface of the conductive paste 120 is adhered to the adhesive layer 142 to separate the conductive paste 120 from the mold 140.

이때, 접착층(142)은 예를 들어, 테이프를 이용할 수 있다. 또한, 도전성 페이스트(120)가 건조된 경우, 도전성 페이스트(120)와 틀(140) 간 결합력이 약해지는바, 도전성 페이스트(120)의 분리가 용이할 수 있다.In this case, the adhesive layer 142 may use, for example, a tape. In addition, when the conductive paste 120 is dried, the bonding force between the conductive paste 120 and the mold 140 is weakened, so that the separation of the conductive paste 120 may be easy.

다음, 도 8에 도시한 바와 같이, 도전성 페이스트(120)를 절연체(110)에 매립시키고, 접착층(142)을 제거한다.Next, as shown in FIG. 8, the conductive paste 120 is embedded in the insulator 110, and the adhesive layer 142 is removed.

이때, 절연체(110)로서 도전성 페이스트(120)보다 강성이 약한 물질을 이용하는 경우, 도전성 페이스트(120)의 매립이 용이할 수 있다. 또한, 도전성 페이스트(120)의 상면과 절연체(110)의 상면이 일치하도록 도전성 페이스트(120)를 매립할 수 있다.In this case, when the material having a weaker rigidity than the conductive paste 120 is used as the insulator 110, the conductive paste 120 may be easily buried. In addition, the conductive paste 120 may be embedded so that the upper surface of the conductive paste 120 and the upper surface of the insulator 110 coincide with each other.

한편, 도전성 페이스트(120)를 매립한 후에 접착층(142)을 제거하면, 도전성 페이스트로 구성된 제1 패턴(122)과 비아(121)의 형상이 나타난다.On the other hand, when the adhesive layer 142 is removed after the conductive paste 120 is embedded, the shapes of the first pattern 122 and the via 121 made of the conductive paste appear.

다음, 도 9에 도시한 바와 같이, 비아(121)가 절연체(110)의 타면에 노출되도록, 절연체(110)를 연마할 수 있다.Next, as shown in FIG. 9, the insulator 110 may be polished so that the vias 121 are exposed to the other surface of the insulator 110.

이때, 절연체(110)의 연마는 예를 들어, 버프(buff), 샌드벨트(sand belt) 등의 기계적 연마 공법을 이용할 수 있다. 또한, 에칭액을 이용한 화학적 연마 공법을 이용하거나, 기계·화학적 연마 공법을 함께 이용하는 것도 가능하다. 한편, 절연체(110)의 연마에 의해 비아(121)의 양끝단은 절연체(110)의 외부에 노출될 수 있다.In this case, the polishing of the insulator 110 may use, for example, a mechanical polishing method such as a buff and a sand belt. Moreover, it is also possible to use the chemical polishing method using an etching liquid, or to use a mechanical and chemical polishing method together. Meanwhile, both ends of the via 121 may be exposed to the outside of the insulator 110 by polishing the insulator 110.

다음, 도 10 및 도 11에 도시한 바와 같이, 금속(130a)을 절단하여 제2 패턴(130)을 형성한다.Next, as shown in FIGS. 10 and 11, the metal 130a is cut to form the second pattern 130.

이때, 금속(130a)의 절단은 예를 들어, 프레스 공법을 이용할 수 있다. 도 7에 도시한 바와 같이, 제2 패턴(130)의 음각 형상(151)을 갖는 금형(150)을 형성하고 금형(150)과 금속(130a)을 접촉시켜 제2 패턴(130)을 형성할 수 있다.In this case, the cutting of the metal 130a may use, for example, a press method. As shown in FIG. 7, the mold 150 having the intaglio shape 151 of the second pattern 130 is formed and the second pattern 130 is formed by contacting the mold 150 with the metal 130a. Can be.

다음, 도 12 및 도 13에 도시한 바와 같이, 제2 패턴(130)을 절연체(110)에 매립시킨다.Next, as shown in FIGS. 12 and 13, the second pattern 130 is embedded in the insulator 110.

이때, 예를 들어, 제1 패턴(122)과 비아(121)가 매립된 절연체(110) 상에 제2 패턴(130)을 위치시키고, 프레스판(160)으로 가압하여 제2 패턴(130)을 절연체(110)에 매립시킬 수 있다. 또한, 제2 패턴(130)은 제1 패턴(122)과 함께 또는 단독으로 제1 회로층(111) 및 제2 회로층(112)을 형성할 수 있다. In this case, for example, the second pattern 130 is positioned on the insulator 110 in which the first pattern 122 and the via 121 are embedded, and the second pattern 130 is pressed by the press plate 160. May be embedded in the insulator 110. In addition, the second pattern 130 may form the first circuit layer 111 and the second circuit layer 112 together with or independently of the first pattern 122.

한편, 비아(121)는 제1 회로층(111)과 제2 회로층(112) 간을 전기적으로 연결한다.Meanwhile, the via 121 electrically connects the first circuit layer 111 and the second circuit layer 112.

이와 같은 제조공정에 의해 도 13에 도시한, 바람직한 실시예에 인쇄회로기판(100)이 제조된다.By this manufacturing process, the printed circuit board 100 is manufactured in the preferred embodiment shown in FIG.

한편, 본 실시예에서는 도전성 페이스트(120)를 절연체(110)의 일면에만 매립시킨 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고, 절연체(110)의 양면에 매립시키는 것도 가능하다.이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.Meanwhile, in the present embodiment, the conductive paste 120 has been described as being embedded only on one surface of the insulator 110. However, the present invention is not limited thereto, and the conductive paste 120 may be embedded on both sides of the insulator 110. Although described in detail through specific embodiments, which are intended to specifically illustrate the present invention, a printed circuit board and a method of manufacturing the same according to the present invention is not limited thereto, and the general knowledge in the art within the technical spirit of the present invention. It is obvious that modifications and improvements are possible by those who have them.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

110 : 절연체 111 : 제1 회로층
112 : 제2 회로층 120 : 도전성 페이스트
121 : 비아 122 : 제1 패턴
130 : 제2 패턴 130a : 금속
140 : 틀 150 : 금형110: insulator 111: first circuit layer
112: second circuit layer 120: conductive paste
121: Via 122: First pattern
130: second pattern 130a: metal
140: mold 150: mold

Claims

Insulators;
A first circuit layer and a second circuit layer embedded on both sides of the insulator, the first circuit layer and the second circuit layer consisting of a metal or a double layer of a metal and a conductive paste; And
A via connecting the first circuit layer and the second circuit layer, wherein the via is made of a conductive paste;
Printed circuit board comprising a.

The method according to claim 1,
And the first circuit layer and the second circuit layer made of metal are ground layers or power layers.

(A) filling a conductive paste into a mold having a first pattern and a via shape;
(B) separating the conductive paste from the mold and embedding the conductive paste in an insulator to form the first pattern and the vias; And
(C) a first circuit composed of a metal embedded in both surfaces of the insulator, and each of the insulators has a first circuit composed of the second pattern or a double layer of the first pattern and the second pattern Forming a layer and a second circuit layer;
And a step of forming the printed circuit board.

The method according to claim 3,
After the step (A),
Drying the conductive paste;
Method of manufacturing a printed circuit board further comprising a.

The method according to claim 3,
Step (B) is,
(B1) adhering an upper surface of the conductive paste to an adhesive layer to separate the conductive paste from the mold; And
(B2) embedding the conductive paste in an insulator and removing the adhesive layer to form the first pattern and the vias;
Method of manufacturing a printed circuit board comprising a.

The method according to claim 3,
Step (B) is,
(B1) separating the conductive paste from the mold and embedding the conductive paste on one surface of an insulator to form the first pattern; And
(B2) forming the via by polishing the insulator so that the conductive paste is exposed to the other surface of the insulator;
Method of manufacturing a printed circuit board comprising a.

The method according to claim 3,
In the step (C), the second pattern is a method of manufacturing a printed circuit board, characterized in that formed by cutting a metal by a press method.

The method according to claim 3,
And the via made of the conductive paste connects the first circuit layer and the second circuit layer.

The method according to claim 3,
In the step (C), wherein the first circuit layer and the second circuit layer composed of the second pattern is a ground layer or a power supply layer.