KR20110079323A

KR20110079323A - Image sensor and its manufacturing method

Info

Publication number: KR20110079323A
Application number: KR1020090136341A
Authority: KR
Inventors: 박재영
Original assignee: 주식회사 동부하이텍
Priority date: 2009-12-31
Filing date: 2009-12-31
Publication date: 2011-07-07

Abstract

실시예에 따른 이미지 센서는, 픽셀영역이 정의되도록 반도체 기판의 전면측에 형성된 제1 소자분리막; 상기 픽셀영역에 형성된 광감지부 및 리드아웃 서킷을 포함하는 단위픽셀; 상기 반도체 기판의 전면(front side) 상에 형성된 배선을 포함하는 층간절연층; 상기 반도체 기판의 전면과 반대되는 상기 반도체 기판의 후면(back side)에 형성되고, 상기 제1 소자분리막과 대응되도록 상기 반도체 기판의 후면에 형성된 트랜치; 및 상기 트랜치에 형성된 제2 소자분리막을 포함한다. An image sensor according to an embodiment includes a first device isolation layer formed on a front side of a semiconductor substrate to define a pixel region; A unit pixel including a light sensing unit and a readout circuit formed in the pixel area; An interlayer insulating layer including wirings formed on a front side of the semiconductor substrate; A trench formed on a back side of the semiconductor substrate opposite to a front surface of the semiconductor substrate and formed on a rear surface of the semiconductor substrate so as to correspond to the first device isolation layer; And a second device isolation layer formed in the trench.

이미지센서, 후면수광 이미지센서 Image sensor, rear light receiving image sensor

Description

Image sensor and manufacturing method thereof {IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}

실시예는 이미지 센서 및 그 제조방법에 관한 것이다. Embodiments relate to an image sensor and a method of manufacturing the same.

이미지센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD) 이미지센서와 씨모스 이미지센서(CMOS Image Sensor: CIS)로 구분된다.An image sensor is a semiconductor device that converts an optical image into an electrical signal, and is classified into a charge coupled device (CCD) image sensor and a CMOS image sensor (CIS). .

일반적으로 이미지 센서는 실리콘 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 칩 사이즈(Chip size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Zuality)이 감소하는 경향을 보이고 있다. In general, an image sensor forms a photodiode on a silicon substrate by ion implantation. As the size of the photodiode is gradually reduced for the purpose of increasing the number of pixels without increasing the chip size, the image characteristic is reduced by reducing the area of the light receiving unit.

또한, 수광부 면적 축소만큼의 적층높이(Stack height)의 감소가 이루어지지 못하여 에어리 디스크(Airy disk)라 불리는 빛의 회절 현상으로 수광부에 입사되는 포톤(photon)의 수 역시 감소하는 경향을 보이고 있다. In addition, since the stack height is not reduced as much as the area of the light receiving unit is reduced, the number of photons incident on the light receiving unit also decreases due to a diffraction phenomenon of light called an airy disk.

이를 극복하기 위한 대안 중 하나로 웨이퍼 백사이드(Wafer Back Side)를 통해 빛을 받아들여 수광부의 단차를 최소화하고, 메탈 라우팅(Metal routing)에 의 한 빛의 간섭을 현상을 방지할 수 있는 시도(후면수광 이미지 센서)가 이루어지고 있다. As an alternative to overcome this, an attempt is made to receive light through the wafer back side to minimize the step difference of the light receiving unit, and to prevent the phenomenon of light interference caused by metal routing (back light receiving). Image sensor).

이러한 후면수광 이미지 센서에서 기판(substrate)의 후면 상에 소자분리 영역이 존재하지 않아 광학적 크로스 토크(Cross talk)에 매우 취약한 문제가 있다.In such a back-receiving image sensor, there is no device isolation region on the rear surface of the substrate, and thus, there is a problem that is very vulnerable to optical cross talk.

실시예는 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조방법을 제공한다. The embodiment provides an image sensor capable of preventing cross talk and a method of manufacturing the same.

실시예에 따른 이미지 센서의 제조방법은, 픽셀영역이 정의되도록 반도체 기판의 전면측에 제1 소자분리막을 형성하는 단계; 상기 픽셀영역에 광감지부 및 리드아웃 서킷을 포함하는 단위픽셀을 형성하는 단계; 상기 반도체 기판의 전면(front side) 상에 배선을 포함하는 층간절연층을 형성하는 단게; 상기 반도체 기판의 전면과 반대되는 상기 반도체 기판의 후면(back side)에 상기 제1 소자분리막과 대응되도록 트랜치를 형성하는 단계; 및 상기 트랜치에 제2 소자분리막을 형성하는 단계를 포함한다.In another embodiment, a method of manufacturing an image sensor includes: forming a first device isolation layer on a front surface of a semiconductor substrate such that a pixel region is defined; Forming a unit pixel including a light sensing unit and a readout circuit in the pixel area; Forming an interlayer insulating layer including wiring on a front side of the semiconductor substrate; Forming a trench on a back side of the semiconductor substrate opposite to a front surface of the semiconductor substrate so as to correspond to the first device isolation layer; And forming a second device isolation layer in the trench.

실시예에 따른 이미지 센서 및 그 제조방법은, 후면수광 이미지 센서에서 전 기적 크로스 토크 및 광학적 크로스 토크를 동시에 개선할 수 있다. The image sensor and the method of manufacturing the same according to the embodiment may simultaneously improve the electric crosstalk and the optical crosstalk in the rear light receiving image sensor.

즉, 반도체 기판의 전면측에 제1 소자분리 영역을 형성하고, 상기 반도체 기판의 후면측에 제2 소자분리 영역을 형성할 수 있다. That is, the first device isolation region may be formed on the front side of the semiconductor substrate, and the second device isolation region may be formed on the rear side of the semiconductor substrate.

특히, 상기 제2 소자분리 영역에 의하여 반도체 기판의 전자 생성 영역을 설절할 수 있으므로, 근본적으로 광학적 크로스 토크를 방지할 수 있다. In particular, since the electron generation region of the semiconductor substrate can be set by the second device isolation region, it is possible to fundamentally prevent optical crosstalk.

또한, 상기 제2 소자분리 영역은 서로 다른 굴절률을 가지는 이중구조로 형성되고, 입사광의 경로를 바꿀수 있으므로 단위픽셀의 광 감도를 향상시킬 수 있다. In addition, the second device isolation region is formed in a dual structure having different refractive indices, and the light sensitivity of the unit pixel can be improved since the path of incident light can be changed.

이하, 실시예에 따른 후면수광 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a back light receiving image sensor and a method of manufacturing the same according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.In the description of the embodiments, where it is described as being formed "on / under" of each layer, it is understood that the phase is formed directly or indirectly through another layer. It includes everything.

도 7, 도 8 및 도 9는 실시예에 따른 이미지 센서의 단면도이다.7, 8 and 9 are cross-sectional views of an image sensor according to an embodiment.

실시예에 따른 이미지 센서는, 픽셀영역이 정의되도록 반도체 기판의 전면측에 형성된 제1 소자분리막(120); 상기 픽셀영역에 형성된 광감지부(130) 및 리드아웃 서킷(140)을 포함하는 단위픽셀; 상기 반도체 기판(100)의 전면(front side) 상에 형성된 배선(M1,M2)을 포함하는 층간 절연층(150); 상기 반도체 기판(100)의 전면과 반대되는 상기 반도체 기판(100)의 후면(back side)측에 형성되고, 상기 제1 소자분리막(120)과 대응되도록 상기 반도체 기판(100)의 후면에 형성된 트랜치(160); 및 상기 트랜치(160)에 형성된 제2 소자분리막(170)을 포함한다.The image sensor according to the embodiment includes a first device isolation layer 120 formed on the front side of the semiconductor substrate to define a pixel region; A unit pixel including an optical sensing unit 130 and a readout circuit 140 formed in the pixel area; An interlayer insulating layer 150 including wirings M1 and M2 formed on a front side of the semiconductor substrate 100; Trenchs formed on the back side of the semiconductor substrate 100 opposite to the front surface of the semiconductor substrate 100 and formed on the rear surface of the semiconductor substrate 100 to correspond to the first device isolation layer 120. 160; And a second device isolation layer 170 formed in the trench 160.

상기 단위픽셀에 대응하는 상기 반도체 기판(100)의 후면 상에 컬러필터(200) 또는 마이크로 렌즈(210)가 배치될 수 있다. The color filter 200 or the micro lens 210 may be disposed on the rear surface of the semiconductor substrate 100 corresponding to the unit pixel.

상기 제2 소자분리막(170)은 절연물질 또는 금속 물질로 형성될 수 있다.The second device isolation layer 170 may be formed of an insulating material or a metal material.

상기 제2 소자분리막(170)에 의하여 반도체 기판(100)의 후면을 단위픽셀 별로 분리할 수 있다. 이에 따라, 상기 반도체 기판(100) 내의 광 전하 생성영역을 조절함으로써 크로스 토크를 방지할 수 있다. The rear surface of the semiconductor substrate 100 may be separated for each unit pixel by the second device isolation layer 170. Accordingly, crosstalk can be prevented by adjusting the photocharge generating region in the semiconductor substrate 100.

도 8을 참조하여, 상기 제2 소자분리막(170)은, 상기 트랜치(160)의 표면에 형성된 제1 절연층(180) 및 상기 트랜치(160)가 갭필되도록 상기 제1 절연층(180) 상에 형성된 제2 절연층(190)을 포함한다. 예를 들어, 상기 제1 절연층(180)은 제1 굴절률을 가지고, 상기 제2 절연층(190)은 제1 굴절률보다 큰 제2 굴절률을 가질 수 있다.Referring to FIG. 8, the second device isolation layer 170 is formed on the first insulating layer 180 such that the first insulating layer 180 and the trench 160 formed on the surface of the trench 160 are gap-filled. It includes a second insulating layer 190 formed on. For example, the first insulating layer 180 may have a first refractive index, and the second insulating layer 190 may have a second refractive index greater than the first refractive index.

예를 들어, 상기 제1 절연층(180)의 굴절률은 1.0~1.46일 수 있고, 제2 절연층(190)의 굴절률은 1.68~3.0일 수 있다. For example, the refractive index of the first insulating layer 180 may be 1.0 to 1.46, and the refractive index of the second insulating layer 190 may be 1.68 to 3.0.

상기 제2 소자분리막(170)의 외측 및 내측이 서로 다른 굴절률을 가지도록 형성됨으로써, 경사각을 가지고 이웃하는 픽셀로 입사하는 광이 상기 제2 소자분리막(170)에 의하여 해당하는 픽셀로 입사될 수 있다. 이에 따라, 단위픽셀에 해당하는 광감지부의 광감지율 및 크로스 토크를 방지할 수 있다. Since the outer and inner sides of the second device isolation layer 170 have different refractive indices, light incident to neighboring pixels having an inclination angle may be incident to the corresponding pixel by the second device isolation layer 170. have. Accordingly, it is possible to prevent the light sensing ratio and crosstalk of the light sensing unit corresponding to the unit pixel.

도 9를 참조하여, 상기 반도체 기판(100)의 후면 상에 제2 도전형 층(300)이 형성될 수 있다.Referring to FIG. 9, a second conductivity type layer 300 may be formed on the rear surface of the semiconductor substrate 100.

예를 들어, p+층을 형성할 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 도전형 층은 상기 반도체 기판의 후면(back side) 표면의 인터페이스(interface)에서 전하 트랩(trap)을 중성화시킬 수 있다. For example, the p + layer may be formed, but is not limited thereto. The second conductivity type layer may neutralize a charge trap at an interface on a back side surface of the semiconductor substrate.

이때, 상기 제2 소자분리막(170)은 상기 제2 도전형 층(300) 및 상기 반도체 기판(100)의 후면에 형성될 수 있다.In this case, the second device isolation layer 170 may be formed on the rear surface of the second conductivity type layer 300 and the semiconductor substrate 100.

상기 제2 도전형 층(300) 및 상기 반도체 기판(100)에 제2 소자분리막(170)이 형성되어, 풀웰특성(Full well) 특성을 향상시킬 수 있다. A second device isolation layer 170 may be formed on the second conductive layer 300 and the semiconductor substrate 100 to improve the full well characteristic.

실시예에 따른 이미지 센서는, 반도체 기판의 전면에 형성된 제1 소자분리막에 의하여 전기적 크로스 토크를 방지하고, 상기 반도체 기판의 후면에 형성된 제2 소자분리막에 의하여 광학적 크로스 토크를 효과적으로 방지할 수 있다. The image sensor according to the embodiment may prevent the electrical crosstalk by the first device isolation film formed on the front surface of the semiconductor substrate, and effectively prevent the optical crosstalk by the second device isolation film formed on the rear surface of the semiconductor substrate.

이하, 도 1 내지 도 9를 참조하여 실시예에 따른 이미지 센서의 제조방법을 설명한다. Hereinafter, a method of manufacturing an image sensor according to an embodiment will be described with reference to FIGS. 1 to 9.

우선, 도 1에 도시된 바와 같이 반도체 기판(100)의 전면(Front Side)에 제1 소자분리막(120)을 형성하여 픽셀영역을 정의한다.First, as illustrated in FIG. 1, a pixel region is defined by forming a first device isolation layer 120 on a front side of a semiconductor substrate 100.

상기 반도체 기판(100)은 고농도의 p형 기판(p++) 일 수 있다. 상기 반도체 기판(100)의 전면(Front Side)은 에피택셜(epitaxial) 공정을 실시하여 저농도의 p형 에피층(p-epi)(110)을 포함할 수 있다. The semiconductor substrate 100 may be a high concentration p-type substrate (p ++). The front side of the semiconductor substrate 100 may include a p-type epi layer 110 having a low concentration by performing an epitaxial process.

상기 반도체 기판(100)의 전면에 이온주입층(105)를 형성할 수 있다. 즉, 실시예는 배선공정 전에 미리 이온주입층(105)을 형성함으로써 상기 반도체 기 판(100)의 하부를 용이하게 제거할 수 있다. 이러한 이온주입층(105)은 수소(H) 또는 헬륨(He) 등의 이온을 주입하여 형성할 수 있으나, 이에 한정되지 않는다. An ion implantation layer 105 may be formed on the entire surface of the semiconductor substrate 100. That is, in the embodiment, the lower portion of the semiconductor substrate 100 may be easily removed by forming the ion implantation layer 105 before the wiring process. The ion implantation layer 105 may be formed by implanting ions such as hydrogen (H) or helium (He), but is not limited thereto.

상기 이온주입층(105)을 형성하는 경우, 백 그라인딩에 의해 상기 반도체 기판(100)의 후면을 제거하는 것이 아니라, 상기 이온주입층(105)을 이용하여 상기 반도체 기판(100)의 후면을 용이하고 안정적으로 제거할 수 있게 된다. 이에 따라, 후면수광 이미지 센서의 제조 수율을 현저히 상승시킬 수 있다. When the ion implantation layer 105 is formed, the backside of the semiconductor substrate 100 is easily removed using the ion implantation layer 105, rather than removing the backside of the semiconductor substrate 100 by back grinding. It can be removed stably. Accordingly, the manufacturing yield of the back light receiving image sensor can be significantly increased.

상기 제1 소자분리막(120)은 STI 공정에 의하여 상기 반도체 기판(100)의 에피층(110) 전면(front)측에 형성될 수 있다. 도시되지는 않았지만, 상기 광감지부(130)의 격리를 위해 이온주입영역을 더 형성할 수도 있다. 이러한 이온주입 영역은 제1 소자분리막(120)의 형성 전 또는 후에 형성할 수 있다. The first device isolation layer 120 may be formed on the front side of the epi layer 110 of the semiconductor substrate 100 by an STI process. Although not shown, an ion implantation region may be further formed to isolate the light sensing unit 130. The ion implantation region may be formed before or after the formation of the first device isolation layer 120.

다음으로, 상기 반도체 기판(100)의 픽셀영역에 광감지부(130) 및 리드아웃 서킷(140)을 포함하는 단위픽셀을 형성한다. Next, a unit pixel including the light sensing unit 130 and the readout circuit 140 is formed in the pixel region of the semiconductor substrate 100.

상기 광감지부(130)는 포토다이오드일 수 있다. The light sensing unit 130 may be a photodiode.

상기 광감지부(130)는 상기 반도체 기판(100)에 n형 이온주입영역 및 p형 이온주입영역에 의한 pn정션에 의하여 형성될 수 있으나, 이에 한정되는 것은 아니다. The light sensing unit 130 may be formed in the semiconductor substrate 100 by a pn junction formed by an n-type ion implantation region and a p-type ion implantation region, but is not limited thereto.

상기 p형 이온주입 영역에 의해 잉여전자 등을 방지할 수 있다. 또한, 실시예는 PNP 정션을 형성하여 전하덤핑(charge dumping) 효과를 얻을 수 있다.By the p-type ion implantation region, excess electrons and the like can be prevented. In addition, the embodiment may form a PNP junction to obtain a charge dumping effect.

상기 광감지부(130)가 형성된 반도체 기판(100) 상에 신호처리를 위한 리드아웃 서킷(140)을 형성한다. The readout circuit 140 for signal processing is formed on the semiconductor substrate 100 on which the light sensing unit 130 is formed.

예를 들어, 상기 리드아웃 서킷(140)은 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터를 포함할 수 있으나 이에 한정되는 것은 아니다. For example, the readout circuit 140 may include a transfer transistor, a reset transistor, a drive transistor, and a select transistor, but is not limited thereto.

다음으로, 상기 반도체 기판(100)의 전면(Front Side) 상에 층간 절연층(150)과 배선을 형성한다. 예를 들어, 상기 배선은 제1 메탈(M1) 및 제2 메탈(M2) 등을 포함할 수 있다. Next, the interlayer insulating layer 150 and the wiring are formed on the front side of the semiconductor substrate 100. For example, the wiring may include a first metal M1 and a second metal M2.

한편, 상기 배선을 포함하는 층간 절연층(150) 상에 캐리어 웨이퍼(미도시)를 본딩할 수 있다. 이러한 캐리어 웨이퍼는 상기 반도체 기판(100)을 핸들링하기 위한 수단일 수 있다. Meanwhile, a carrier wafer (not shown) may be bonded onto the interlayer insulating layer 150 including the wiring. The carrier wafer may be a means for handling the semiconductor substrate 100.

도 2를 참조하여, 상기 반도체 기판(100) 전면(Front Side)의 반대인 후면(Back Side)의 일부를 제거한다. Referring to FIG. 2, a portion of the back side opposite to the front side of the semiconductor substrate 100 is removed.

예를 들어, 상기 반도체 기판(100)의 이온주입층(105)을 기준으로 그 하측을 제거한다. For example, the lower side thereof is removed based on the ion implantation layer 105 of the semiconductor substrate 100.

즉, 상기 이온주입층(105)에 대한 열처리를 진행하여 수소이온을 기공화(bubble) 시킨 후 블레이드 등으로 컷팅하여 제거하고, 상기 반도체 기판(100)의 상측이 라이너 레이어(linar layer)로 남아있게 된다. 이후, 컷팅된 상기 반도체 기판(100)의 후면에 대한 평탄화공정이 진행될 수도 있다. In other words, the heat treatment is performed on the ion implantation layer 105 to hydrogenate the hydrogen ions, and then cut and remove the hydrogen ions with a blade or the like, and the upper side of the semiconductor substrate 100 remains as a liner layer. Will be. Thereafter, a planarization process may be performed on the rear surface of the cut semiconductor substrate 100.

또는, 상기 반도체 기판(100)의 전면측(Front Side)의 반대측을 백그라인딩(back grainding) 공정으로 제거할 수도 있다. Alternatively, the opposite side of the front side of the semiconductor substrate 100 may be removed by a back graining process.

이에 따라, 상기 반도체 기판(100)의 후면(Back Side)인 고농도의 p층(p++) 이 노출될 수 있다.Accordingly, a high concentration p layer (p ++) that is a back side of the semiconductor substrate 100 may be exposed.

또는 도 9에 도시된 바와 같이 상기 반도체 기판(100)의 후면 상에 제2 도전형 층(p+)(300) 형성할 수도 있다. Alternatively, as shown in FIG. 9, a second conductive type layer (p +) 300 may be formed on the rear surface of the semiconductor substrate 100.

상기 제2 도전형 층(300)은 반도체 기판(100) 후면 표면의 인터페이스에서 전하 트랩을 중성화시킬 수 있다. The second conductivity type layer 300 may neutralize the charge trap at the interface of the back surface of the semiconductor substrate 100.

다음으로, 상기 반도체 기판(100)의 후면 상에 포토레지스트 패턴(10)이 형성된다. Next, a photoresist pattern 10 is formed on the back surface of the semiconductor substrate 100.

상기 포토레지스트 패턴(10)은 상기 단위픽셀에 대응하도록 패터닝될 수 있다. 이때, 상기 포토레지스트 패턴(10)의 개구부(15)는 상기 제1 소자분리막(120)의 위치와 대응되는 상기 반도체 기판(100)의 후면을 선택적으로 노출시킬 수 있다. The photoresist pattern 10 may be patterned to correspond to the unit pixel. In this case, the opening 15 of the photoresist pattern 10 may selectively expose the rear surface of the semiconductor substrate 100 corresponding to the position of the first device isolation layer 120.

도 3을 참조하여, 상기 반도체 기판(100)의 후면에 트랜치(160)가 형성된다. Referring to FIG. 3, a trench 160 is formed on the rear surface of the semiconductor substrate 100.

상기 트랜치(160)는 상기 제1 소자분리막(120)에 대응하도록 상기 반도체 기판(100)의 후면측에 형성될 수 있다.The trench 160 may be formed on the rear side of the semiconductor substrate 100 to correspond to the first device isolation layer 120.

상기 트랜치(160)는 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정을 통해 형성될 수 있다. The trench 160 may be formed through an etching process using the photoresist pattern as an etching mask.

상기 트랜치(160)는 상기 반도체 기판(100)의 고농도 p++영역과 상기 p형 에피층(110)을 소정 깊이로 식각하여 형성할 수 있다. The trench 160 may be formed by etching the high concentration p ++ region and the p-type epitaxial layer 110 of the semiconductor substrate 100 to a predetermined depth.

도 4를 참조하여, 상기 트랜치(160)에 제2 소자분리막(170)이 형성된다.Referring to FIG. 4, a second device isolation layer 170 is formed in the trench 160.

상기 제2 소자분리막(170)에 의하여 상기 반도체 기판(100)의 후면은 단위픽 셀 별로 분리될 수 있다. The rear surface of the semiconductor substrate 100 may be separated for each unit pixel by the second device isolation layer 170.

상기 제2 소자분리막(170)은 상기 트랜치(160)에 금속물질 또는 절연물질을 갭필하여 형성될 수 있다. The second device isolation layer 170 may be formed by gap filling a metal material or an insulating material in the trench 160.

예를 들어, 상기 제2 소자분리막(170)은 텅스텐, 알루미늄 및 타이타늄과 같은 금속으로 형성될 수 있다. 특히, 상기 제2 소자분리막(170)이 금속으로 형성되어 입사광은 해당 픽셀이 아닌 인접 픽셀의 광감지부로 입사하는 것을 차단할 수 있다. For example, the second device isolation layer 170 may be formed of a metal such as tungsten, aluminum, and titanium. In particular, since the second device isolation layer 170 is formed of metal, incident light may be prevented from entering the light sensing unit of the adjacent pixel instead of the corresponding pixel.

예를 들어, 상기 제2 소자분리막(170)은 상기 제1 트랜치(160)와 동일한 산화막 또는 질화막으로 형성될 수 있다. For example, the second device isolation layer 170 may be formed of the same oxide film or nitride film as the first trench 160.

도 5 및 도 6에 도시된 바와 같이, 상기 제2 소자분리막(170)은 상기 트랜치(160)의 내부에 서로 다른 굴절률(n)을 가지도록 형성할 수도 있다. As shown in FIGS. 5 and 6, the second device isolation layer 170 may be formed to have different refractive indices n in the trench 160.

도 5를 참조하여, 상기 트랜치(160)의 표면을 따라 제1 절연층(180)이 형성된다. Referring to FIG. 5, a first insulating layer 180 is formed along the surface of the trench 160.

상기 제1 절연층(180)은 제1 굴절률을 가지는 물질로 형성될 수 있다. 예를 들어, 상기 제1 굴절률은 1.0~1.46일 수 있다. The first insulating layer 180 may be formed of a material having a first refractive index. For example, the first refractive index may be 1.0 to 1.46.

도 6을 참조하여, 상기 트랜치(160)가 갭필되도록 상기 제1 절연층(180) 상에 제2 절연층(190)이 형성된다. Referring to FIG. 6, a second insulating layer 190 is formed on the first insulating layer 180 such that the trench 160 is gap-filled.

상기 제2 절연층(190)은 제1 굴절률 보다 큰 제2 굴절률을 가지는 물질로 형성될 수 있다. 예를 들어, 상기 제2 굴절률은 1.68~3.0일 수 있다. The second insulating layer 190 may be formed of a material having a second refractive index greater than the first refractive index. For example, the second refractive index may be 1.68 to 3.0.

예를 들어, 상기 제1 절연층(180)은 SiO₂(n=1.46)이고 제2 절연층(190)은 SiN(n=2.05)일 수도 있으나, 이에 한정되는 것은 아니다. For example, the first insulating layer 180 may be SiO ₂ (n = 1.46) and the second insulating layer 190 may be SiN (n = 2.05), but is not limited thereto.

상기 트랜치(160)의 외측 표면에 작은 굴절률을 가지는 물질을 채우고, 상기 트랜치(160)의 내측에 큰 굴절률을 가지는 물질을 채움으로써 제2 소자분리막(170)을 형성할 수 있다. The second device isolation layer 170 may be formed by filling a material having a small refractive index on the outer surface of the trench 160 and filling a material having a large refractive index inside the trench 160.

상기 제2 소자분리막(170)은 서로 다른 굴절률을 가지는 이중층 구조를 가지므로써, 경사각을 가지고 입사되는 빛은 상기 제2 소자분리막(170)에 의하여 해당픽셀로 굴절되고 광감지부(130)로 입사될 수 있다. 즉, 상기 제2 소자분리막은 전반사 법칙이 적용된 것일 수 있다. Since the second device isolation layer 170 has a double layer structure having different refractive indices, light incident at an inclination angle is refracted to a corresponding pixel by the second device isolation layer 170 and incident to the light sensing unit 130. Can be. That is, the second device isolation layer may be a total reflection law applied.

이에 따라, 상기 제2 소자분리막(170)에 의하여 입사광을 해당하는 픽셀의 광감지부(130)로 굴절시키고, 단위픽셀의 수광율을 향상시킬 수 있다. Accordingly, the incident light may be refracted by the second device isolation layer 170 to the light detecting unit 130 of the corresponding pixel, thereby improving light reception of a unit pixel.

도 7을 참조하여, 상기 반도체 기판(100)의 후면 상에 컬러필터(200)가 형성된다. Referring to FIG. 7, a color filter 200 is formed on the rear surface of the semiconductor substrate 100.

상기 컬러필터(200)는 염색된 포토레지스트를 사용하여 각각의 단위픽셀마다 하나씩 형성되고 입사하는 빛으로부터 색을 분리할 수 있다. The color filter 200 may be formed one by one for each unit pixel using a dyed photoresist and separate colors from incident light.

예를 들어, 상기 컬러필터(200)는 레드(Red), 그린(Green) 및 블루(Blue) 컬러필터 일 수 있다. For example, the color filter 200 may be a red, green, and blue color filter.

이후, 상기 컬러필터(200) 상에 마이크로 렌즈(210)가 형성된다. Thereafter, the micro lens 210 is formed on the color filter 200.

상기 마이크로 렌즈(210)는 볼록렌즈 형태로 형성되고, 해당하는 단위픽셀의 광감지부로 빛을 집광시킬 수 있다. The micro lens 210 may be formed in the form of a convex lens, and may condense light with a light sensing unit of a corresponding unit pixel.

상기 반도체 기판(100)의 전면(front side)측에는 제1 소자분리막(120)이 형성되고, 상기 반도체 기판(100)의 후면(back side)측에는 제2 소자분리막(170)이 형성되어, 상기 반도체 기판(100)의 후면으로 입사되는 광의 크로스 토크를 방지할 수 있다. The first device isolation layer 120 is formed on the front side of the semiconductor substrate 100, and the second device isolation layer 170 is formed on the back side of the semiconductor substrate 100 to form the semiconductor. Crosstalk of light incident on the rear surface of the substrate 100 may be prevented.

특히, 후면수광 이미지 센서에서 빛의 입사가 기판의 후면을 통해 이루어지고, 기판 표면으로부터 레드, 그린 및 블루 영역이 형성되기 때문에 광감지부의 가장 아래쪽에 위치한 블루 신호에 대한 크로스 토크를 발생을 방지할 수 있다. In particular, since the incident of light in the back-receiving image sensor is made through the back of the substrate, and red, green, and blue regions are formed from the substrate surface, it is possible to prevent the occurrence of cross talk for the blue signal located at the bottom of the light sensing unit. Can be.

이에 따라, 이미지 센서의 광감도가 균일할 수 있다.Accordingly, the light sensitivity of the image sensor may be uniform.

도 8은 이중측벽 구조를 가지는 제2 소자분리막(170)을 포함하는 상기 반도체 기판(100)의 후면 상에 컬러필터(200) 및 마이크로 렌즈(210)가 형성된 것을 나타내는 단면도이다.8 is a cross-sectional view illustrating a color filter 200 and a micro lens 210 formed on a rear surface of the semiconductor substrate 100 including a second device isolation layer 170 having a double sidewall structure.

도 9는 상기 제2 도전형 층(300) 및 반도체 기판(100)에 선택적으로 이중측벽 구조의 제2 소자분리막(170)이 형성된 것을 나타내는 단면도이다. 9 is a cross-sectional view illustrating a second device isolation layer 170 having a double sidewall structure selectively formed on the second conductivity type layer 300 and the semiconductor substrate 100.

상기 마이크로 렌즈(210) 및 컬러필터(200)를 통과한 빛은 해당하는 광감지부로 입사될 수 있다. 이때, 경사각을 가지로 입사되는 빛은 상기 제2 소자분리막(170)에 의하여 굴절되고 해당하는 픽셀의 광감지부(130)로 입사될 수 있다. 이에 따라, 이미지 센서의 광 감도를 향상시킬 수 있다. Light passing through the micro lens 210 and the color filter 200 may be incident to the corresponding light sensing unit. In this case, the light incident at the inclination angle may be refracted by the second device isolation layer 170 and may be incident to the light sensing unit 130 of the corresponding pixel. Accordingly, the light sensitivity of the image sensor can be improved.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.The present invention is not limited to the described embodiments and drawings, and various other embodiments are possible within the scope of the claims.

도 1 내지 도 9는 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.1 to 9 are cross-sectional views illustrating a manufacturing process of an image sensor according to an embodiment.

Claims

A first device isolation layer formed on the front side of the semiconductor substrate to define a pixel region;

A unit pixel including a light sensing unit and a readout circuit formed in the pixel area;

An interlayer insulating layer including wirings formed on a front side of the semiconductor substrate;

A trench formed on a back side of the semiconductor substrate opposite to a front surface of the semiconductor substrate and formed on a rear surface of the semiconductor substrate so as to correspond to the first device isolation layer; And

And a second device isolation layer formed in the trench.

The method of claim 1,

The second device isolation layer is formed of an insulating material or a metal material.

The method of claim 1,

The second device isolation film,

A first insulating layer formed on a surface of the trench and having a first refractive index; And

And a second insulating layer formed on the first layer to gap fill the trench, and having a second refractive index greater than the first refractive index.

The method of claim 1,

And a second conductivity type layer formed on the back side of the semiconductor substrate,

And the second device isolation layer is formed on a rear surface of the second conductivity type layer and the semiconductor substrate.

The method of claim 1,

And a color filter or a micro lens formed on a rear surface of the semiconductor substrate corresponding to the unit pixel.

Forming a first device isolation layer on the front side of the semiconductor substrate such that the pixel region is defined;

Forming a unit pixel including a light sensing unit and a readout circuit in the pixel area;

Forming an interlayer insulating layer including wiring on a front side of the semiconductor substrate;

Forming a trench on a back side of the semiconductor substrate opposite to a front surface of the semiconductor substrate so as to correspond to the first device isolation layer; And

And forming a second device isolation layer in the trench.

The method of claim 6,

The second device isolation layer is formed by gap-filling an insulating material in the trench.

The method of claim 6,

The second device isolation layer is formed by gap-filling a metal material in the trench.

The method of claim 6,

Forming the second device isolation film,

Forming a first insulating layer having a first refractive index on a surface of the trench; And

Forming a second insulating layer having a second refractive index greater than a first refractive index on the first insulating layer such that the trench is gap-filled.

The method of claim 6,

Forming a second conductivity type layer on a back surface of the semiconductor substrate, and then forming the second device isolation layer.