[go: up one dir, main page]

KR20110070538A - Resistive memory devices - Google Patents

Resistive memory devices Download PDF

Info

Publication number
KR20110070538A
KR20110070538A KR1020090127395A KR20090127395A KR20110070538A KR 20110070538 A KR20110070538 A KR 20110070538A KR 1020090127395 A KR1020090127395 A KR 1020090127395A KR 20090127395 A KR20090127395 A KR 20090127395A KR 20110070538 A KR20110070538 A KR 20110070538A
Authority
KR
South Korea
Prior art keywords
resistive memory
memory device
resistive
selection
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020090127395A
Other languages
Korean (ko)
Inventor
성민규
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090127395A priority Critical patent/KR20110070538A/en
Publication of KR20110070538A publication Critical patent/KR20110070538A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 비휘발성의 ReRAM(Resistive Random Access Memory) 소자와 같이 저항 변화를 이용하는 저항성 메모리 소자에 관한 것이다. 본 기술은 저항성 메모리 소자에 있어서, 크로스 바 어레이 구조로 배열되며 바이폴라 스위칭 방식에 의해 동작되는 복수의 저항 소자; 및 상기 복수의 저항 소자에 각각 연결되며 양방향으로 전류가 흐를 수 있는 복수의 선택 소자를 포함한다. 본 기술에 따르면, 양방향으로 전류가 흐를 수 있는 선택 소자를 통해 크로스 바 어레이 구조를 갖는 저항성 메모리 소자를 바이폴라 스위칭 방식에 의해 동작시킬 수 있다. 특히, 양방향 제너다이오드를 선택 소자로 이용함으로써, 센싱 동작시 누설 전류를 방지하고 메모리 소자의 집적도를 더욱 향상시킬 수 있다. 또한, 센싱 속도를 향상시킬 수 있다.The present technology relates to a resistive memory device that uses a resistance change, such as a nonvolatile resistive random access memory (ReRAM) device. A resistive memory device comprising: a plurality of resistive elements arranged in a cross bar array structure and operated by a bipolar switching scheme; And a plurality of selection elements respectively connected to the plurality of resistance elements and capable of flowing current in both directions. According to the present technology, a resistive memory device having a cross bar array structure can be operated by a bipolar switching method through a selection device capable of flowing current in both directions. In particular, by using the bidirectional Zener diode as the selection element, it is possible to prevent the leakage current during the sensing operation and further improve the integration degree of the memory element. In addition, the sensing speed can be improved.

저항성 메모리 소자, RERAM, 제너다이오드 Resistive Memory Devices, RERAM, Zener Diodes

Description

저항성 메모리 소자{RESISTIVE MEMORY DEVICE}Resistive Memory Device {RESISTIVE MEMORY DEVICE}

본 발명은 반도체 소자에 관한 것으로서, 특히, 비휘발성의 ReRAM(Resistive Random Access Memory) 소자와 같이 저항 변화를 이용하는 저항성 메모리 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices and, more particularly, to resistive memory devices that utilize resistance variations, such as nonvolatile resistive random access memory (ReRAM) devices.

최근 디램과 플래쉬 메모리를 대체할 수 있는 차세대 메모리 소자에 대한 연구가 활발히 수행되고 있다. 이러한 차세대 메모리 소자 중 하나는, 인가되는 바이어스에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태를 스위칭(switching)할 수 있는 물질 즉, 저항층을 이용하는 저항성 메모리 소자이다. Recently, researches on next-generation memory devices that can replace DRAM and flash memory have been actively conducted. One of these next-generation memory devices is a resistive memory device that uses a material, that is, a resistance layer, capable of switching at least two different resistance states by rapidly changing resistance according to an applied bias.

이하, 도면을 참조하여 종래기술에 따른 저항성 메모리 소자의 구조 및 동작에 대해 살펴보도록 한다.Hereinafter, a structure and an operation of a resistive memory device according to the related art will be described with reference to the accompanying drawings.

도 1은 종래기술에 따른 저항성 메모리 소자의 구조를 나타내는 사시도이다.1 is a perspective view showing the structure of a resistive memory device according to the prior art.

도시된 바와 같이, 저항성 메모리 소자는 데이터를 저장하기 위한 복수의 저 항 소자(10)와 원하는 저항 소자를 선택하기 위한 복수의 선택 소자(11)를 포함한다. 복수의 저항 소자(10)는 각각 하나의 선택 소자(11)에 연결되어 하나의 셀(CELL)을 구성한다.As shown, the resistive memory element includes a plurality of resistance elements 10 for storing data and a plurality of selection elements 11 for selecting a desired resistance element. The plurality of resistance elements 10 are connected to one selection element 11, respectively, to form one cell CELL.

저항 소자(10)는 하부전극, 저항층 및 상부 전극을 포함하는 구조를 갖는다. 또한, 선택 소자(11)는 트랜지스터 또는 다이오드로 이루지며, 예를 들어, PN 다이오드 또는 쇼트키 다이오드(shottky diode)로 이루어진다.The resistive element 10 has a structure including a lower electrode, a resistive layer, and an upper electrode. The selection element 11 also consists of a transistor or a diode, for example a PN diode or a shottky diode.

또한, 저항 소자(10)는 상하부 전극에 인가되는 바이어스에 따라 저항층 내에 산소 공공(oxygen vacancy)에 의한 필라멘트 전류 통로(filamentary current path)가 생성되거나, 생성된 산소 공공이 제거되어 기 형성된 필라멘트 전류 통로가 사라지는데, 이와 같은 필라멘트 전류 통로의 생성 또는 소멸에 의하여 저항층은 서로 구별될 수 있는 두 저항 상태를 갖게 된다. 즉, 필라멘트 전류 통로를 생성하여 고저항 상태에서 저저항 상태로 변화하는 셋(set) 동작 또는 필라멘트 전류 통로를 소멸시켜 저저항 상태에서 고저항 상태로 변화하는 리셋(reset) 동작에 의해 데이터를 저장하게 된다.In addition, the resistance element 10 may generate a filamentary current path due to oxygen vacancy in the resistance layer or remove the generated oxygen vacancy in the resistance layer according to a bias applied to the upper and lower electrodes. The passage disappears, and by the creation or disappearance of the filament current path, the resistive layers have two resistance states that can be distinguished from each other. That is, data is stored by a set operation of generating a filament current path and changing from a high resistance state to a low resistance state, or by a reset operation of disappearing the filament current path and changing from a low resistance state to a high resistance state. Done.

이때, 저항 소자(10)는 셋 동작과 리셋 동작시 인가되는 전압의 극성에 따라 유니폴라(unipolar) 스위칭 방식 또는 바이폴라(bipolar) 스위칭 방식으로 동작된다. In this case, the resistance element 10 may be operated in a unipolar switching method or a bipolar switching method according to polarities of voltages applied during the set operation and the reset operation.

도 2a 및 도 2b는 종래기술에 따른 저항성 메모리 소자의 스위칭 동작을 살표보기 위한 그래프로서, 도 1a는 유니폴라 스위칭 방식을 나타내고 도 1b는 바이 폴라 스위칭 방식을 나타낸다. 특히, 각 그래프의 X축은 전압을 나타내고 Y축은 전류를 나타낸다.2A and 2B are graphs illustrating a switching operation of a resistive memory device according to the related art, in which FIG. 1A illustrates a unipolar switching scheme and FIG. 1B illustrates a bipolar switching scheme. In particular, the X axis of each graph represents voltage and the Y axis represents current.

도시된 바와 같이, 유니폴라 스위칭 방식의 경우 동일한 극성의 전압에서 셋 동작 및 리셋 동작이 수행되며, 바이폴라 스위칭 방식의 경우 상이한 극성의 전압에서 셋 동작 및 리셋 동작이 수행된다. As shown, in the case of the unipolar switching method, the set operation and the reset operation are performed at voltages of the same polarity, and in the case of the bipolar switching method, the set operation and the reset operation are performed at voltages of different polarities.

한편, 종래기술은 저항성 메모리 소자의 집적도를 향상시키기 위해 크로스 바 어레이(cross bar array) 구조로 저항 소자(10)를 배열하는 방안을 제시한다. 즉, 저항소자(10) 및 선택 소자(11)을 크로스 바 어레이 구조로 배열시키고, 복수의 저항 소자(10) 및 선택 소자(11)에 각각 연결된 비트라인(BL) 및 워드라인(WL)을 선택적으로 활성화시켜 원하는 저항 소자(10)에 데이터를 저장하거나 저장된 데이터를 리드한다.Meanwhile, the prior art proposes a method of arranging the resistive elements 10 in a cross bar array structure in order to improve the degree of integration of the resistive memory device. That is, the resistance elements 10 and the selection elements 11 are arranged in a cross bar array structure, and the bit lines BL and the word lines WL connected to the plurality of resistance elements 10 and the selection elements 11, respectively, are arranged. Selectively activated to store data in the desired resistance element 10 or to read the stored data.

예를 들어, 소정 셀(CELL1)에 저장된 데이터를 리드하고자 하는 경우, 해당 셀(CELL1)에 연결된 비트라인(BL1) 및 워드라인(WL1)을 활성화시키고 나머지 비트라인(BL2) 및 워드라인(WL2)은 플로팅(floating)시킨다. 이를 통해, 원하는 셀(CELL1)에 저장된 데이터를 리드할 수 있다(화살표 참조). For example, when the data stored in the cell CELL1 is to be read, the bit line BL1 and the word line WL1 connected to the cell CELL1 are activated, and the remaining bit lines BL2 and word line WL2 are activated. ) Floats. Through this, the data stored in the desired cell CELL1 can be read (see arrow).

그런데, 종래의 선택 소자(11)들은 일 방향으로만 전류가 흐르기 때문에 크로스 바 어레이 구조를 갖는 저항성 메모리 소자를 바이폴라 스위칭 방식에 의해 동작하는데 어려움이 있다. 바이폴라 스위칭 방식의 경우 상이한 극성의 전압을 이용하여 각각 셋 동작 및 리셋 동작을 수행하고 리드 동작을 수행하는데, 선택 소자 로서 PN 다이오드 또는 쇼트키 다이오드와 같이 일방향으로 전류가 흐르는 소자를 사용하는 경우 이러한 동작이 불가능하다. However, the conventional selection elements 11 have difficulty in operating a resistive memory element having a cross bar array structure by using a bipolar switching method because current flows only in one direction. In the case of the bipolar switching method, a set operation and a reset operation are performed using voltages of different polarities, respectively, and a read operation is performed. When the current flows in one direction such as a PN diode or a Schottky diode, the operation is performed. This is impossible.

따라서, 크로스 바 어레이 구조를 갖는 저항성 메모리 소자의 경우, 유니폴라 스위칭 방식에 의한 동작만이 가능하고, 유니폴라 스위칭 방식에 비하여 동작 전압, 누설 전류, 내구성(endurance), 속도 등이 우수한 바이폴라 스위칭 방식을 구현하지 못한다는 문제점이 있다.Accordingly, in the resistive memory device having a cross bar array structure, only the operation by the unipolar switching method is possible, and the bipolar switching method has better operating voltage, leakage current, endurance, speed, etc. than the unipolar switching method. There is a problem that does not implement.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로, 양방향으로 전류가 흐를 수 있는 선택 소자를 포함하는 저항성 메모리 소자를 제공하는 것을 목적으로 한다.The present invention has been proposed to solve the above-described problem, and an object of the present invention is to provide a resistive memory device including a selection device capable of flowing current in both directions.

상술한 목적을 달성하기 위해 제안된 본 발명은 저항성 메모리 소자에 있어서, 크로스 바 어레이 구조로 배열되며 바이폴라 스위칭 방식에 의해 동작되는 복수의 저항 소자; 및 상기 복수의 저항 소자에 각각 연결되며 양방향으로 전류가 흐를 수 있는 복수의 선택 소자를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a resistive memory device comprising: a plurality of resistive elements arranged in a cross bar array structure and operated by a bipolar switching method; And a plurality of selection elements respectively connected to the plurality of resistance elements and capable of flowing current in both directions.

본 발명에 따르면, 양방향으로 전류가 흐를 수 있는 선택 소자를 통해 크로스 바 어레이 구조를 갖는 저항성 메모리 소자를 바이폴라 스위칭 방식에 의해 동작시킬 수 있다. 특히, 양방향 제너다이오드를 선택 소자로 이용함으로써, 센싱 동작시 누설 전류를 방지하고 메모리 소자의 집적도를 더욱 향상시킬 수 있다. 또한, 센싱 속도를 향상시킬 수 있다.According to the present invention, a resistive memory device having a cross bar array structure can be operated by a bipolar switching method through a selection device capable of flowing current in both directions. In particular, by using the bidirectional Zener diode as the selection element, it is possible to prevent the leakage current during the sensing operation and further improve the integration degree of the memory element. In addition, the sensing speed can be improved.

이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.In the following, the most preferred embodiment of the present invention is described. In the drawings, thickness and spacing are expressed for convenience of description and may be exaggerated compared to actual physical thickness. In describing the present invention, well-known structures irrelevant to the gist of the present invention may be omitted. In adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible, even if displayed on different drawings.

도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 저항성 메모리 소자의 구조를 나타내는 도면으로서, 도 3a는 크로스 바 어레이 구조를 나타내며, 도 3b는 3차원의 크로스 바 어레이 구조를 나타낸다. 또한, 도 3c는 셀의 단면을 나타낸다.3A to 3C illustrate a structure of a resistive memory device according to an exemplary embodiment of the present invention. FIG. 3A illustrates a cross bar array structure, and FIG. 3B illustrates a three dimensional cross bar array structure. 3C shows a cross section of the cell.

도시된 바와 같이, 본 발명의 일 실시예에 따른 저항성 메모리 소자는 크로스 바 어레이 구조로 배열되며 바이폴라 스위칭 방식에 의해 동작되는 저항 소자(30) 및 저항 소자(30)와 연결되며 양방향으로 전류가 흐를 수 있는 선택 소자(31)를 포함한다. 또한, 저항성 메모리 소자는 저항 소자(30)에 연결되며 제1방향으로 평행하게 확장된 복수의 비트라인(BL) 및 선택 소자(31)에 연결되며 제1방향과 교차되는 제2방향으로 평행하게 확장된 복수의 워드라인(WL) 및 을 더 포함한다. As shown, the resistive memory device according to an embodiment of the present invention is arranged in a cross bar array structure and is connected to the resistive element 30 and the resistive element 30 operated by a bipolar switching method, and current flows in both directions. And a selectable element 31, which can be selected. In addition, the resistive memory device is connected to the resistive element 30 and connected to the plurality of bit lines BL and the selection element 31 extended in parallel in the first direction and parallel to the second direction crossing the first direction. And a plurality of extended word lines WL and.

또한, 도 3b에 도시된 바와 같이, 저항성 메모리 소자는 3차원의 크로스 바 어레이 구조로 형성될 수 있으며, 이러한 경우, 크로스 바 어레이 구조로 배열된 저항 소자(30) 및 선택 소자(31)가 복수층을 적층되며, 비트라인(BL) 및 워드라 인(WL) 또한 복수층으로 적층된다. In addition, as shown in FIG. 3B, the resistive memory device may be formed in a three-dimensional cross bar array structure. In this case, a plurality of resistive elements 30 and a selection element 31 arranged in a cross bar array structure may be provided. The layers are stacked, and the bit line BL and the word line WL are also stacked in multiple layers.

저항 소자(30)는 하부 전극(30A), 저항층(30B) 및 상부 전극(30C)을 포함한다. The resistive element 30 includes a lower electrode 30A, a resistive layer 30B, and an upper electrode 30C.

저항층(30B)은 페로브스카이트(perovskite) 계열의 물질, 칼코지나이드(chalcogenide) 계열의 물질 또는 전이금속 산화물을 포함할 수 있다. 예를 들어, 페로브스카이트 계열의 물질일 경우 STO(SrTiO), PCMO(PrCaMnO) 또는 GST(GeSbTe)일 수 있으며, 칼코지나이드 계열의 물질일 경우 Ag, Cu이 도핑된 GeSe, Ag2S 또는 Cu2S일 수 있다. 또한, 전이금속 산화막일 경우 NiO, TiO2, HfO, Nb2O5, ZnO, ZrO2, WO3 또는 CoO일 수 있다.The resistive layer 30B may include a perovskite-based material, a chalcogenide-based material, or a transition metal oxide. For example, the perovskite-based material may be STO (SrTiO), PCMO (PrCaMnO) or GST (GeSbTe). In the case of the chalcogenide-based material, Ag, Cu doped GeSe, Ag 2 S Or Cu 2 S. In addition, the transition metal oxide film may be NiO, TiO 2 , HfO, Nb 2 O 5 , ZnO, ZrO 2 , WO 3 or CoO.

하부 전극(30A) 또는 상부 전극(30C)은 Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu, Zr, Hf 또는 Al을 포함하거나 이들의 조합으로 이루어질 수 있으며, PVD, ALD 또는 CVD 방식에 의해 형성될 수 있다.The lower electrode 30A or the upper electrode 30C may include Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu, Zr, Hf or Al, or a combination thereof. It may be formed by PVD, ALD or CVD method.

선택 소자(31)는 저항 소자(30)와 연결되도록 형성되는데 저항 소자(30)의 상부 또는 하부에 위치할 수 있다. 본 도면에서는 일 예로서 저항 소자(30)의 하부에 선택 소자(31)가 위치하는 경우에 대해 도시하고 있으며, 선택 소자(31)는 비트라인(BL)에 연결되고 저항 소자(30)는 워드라인(WL)에 연결된 경우를 도시하고 있다. The selection element 31 is formed to be connected to the resistance element 30 and may be positioned above or below the resistance element 30. In the drawing, as an example, a case in which the selection element 31 is positioned below the resistance element 30 is illustrated. The selection element 31 is connected to the bit line BL, and the resistance element 30 is a word. The case connected to the line WL is shown.

선택 소자(31)는 양방향으로 전류가 흐를 수 있는 소자로서 양방향 제너다이 오드로 이루어질 수 있으며, 실리콘(Si)을 포함하는 화합물 반도체이거나 반도체 특성을 갖는 산화 물질로 이루어질 수 있다. 반도체 특성을 갖는 산화물질일 경우, TiO2, NiO, CuO 또는 InZnO일 수 있다.The selection element 31 may be formed of a bidirectional zener diode as a device capable of flowing current in both directions, and may be formed of a compound semiconductor including silicon (Si) or an oxidizing material having semiconductor characteristics. In the case of an oxide having semiconductor characteristics, it may be TiO 2 , NiO, CuO, or InZnO.

예를 들어, 선택 소자(31)는 NPN 제너다이오드 또는 PNP 제너다이오드일 수 있다. NPN 제너다이오드의 경우 N-타입의 반도체(31A), P-타입의 반도체(31B) 및 N-타입의 반도체(31C)를 차례로 적층하여 형성될 수 있으며, PNP 제너다이오드의 경우 P-타입의 반도체(31A), N-타입의 반도체(31B) 및 P-타입의 반도체(31C)를 차례로 적층하여 형성될 수 있다.For example, the selection element 31 may be an NPN zener diode or a PNP zener diode. NPN zener diodes can be formed by stacking N-type semiconductors 31A, P-type semiconductors 31B, and N-type semiconductors 31C in turn, and in the case of PNP Zener diodes, P-type semiconductors 31A, an N-type semiconductor 31B, and a P-type semiconductor 31C may be stacked in this order.

본 도면에는 도시되지 않았으나, 저항성 메모리 소자는 저항 소자(30)와 선택 소자(31) 사이에 위치하는 확산방지막을 더 포함하는 것이 바람직하며, 확산방지막은 WN 또는 TiN으로 이루어지는 것이 바람직하다. 이와 같이, 확산방지막을 추가함으로써 저항 소자(30)의 하부 전극(30A) 또는 상부 전극(30C)에 포함된 텅스텐과 선택 소자(31)에 포함된 실리콘이 후속 열 공정시 반응하는 것을 방지할 수 있다.Although not shown in the drawing, the resistive memory device may further include a diffusion barrier layer positioned between the resistance element 30 and the selection element 31, and the diffusion barrier layer is preferably made of WN or TiN. As such, by adding the diffusion barrier layer, the tungsten included in the lower electrode 30A or the upper electrode 30C of the resistance element 30 and the silicon included in the selection element 31 may be prevented from reacting in a subsequent thermal process. have.

전술한 바와 같은 본 발명의 일 실시예에 따르면, 크로스 바 어레이 구조를 갖는 저항성 메모리 소자를 바이폴라 스위칭 방식으로 동작시킬 수 있다.According to an embodiment of the present invention as described above, the resistive memory device having a cross bar array structure can be operated by a bipolar switching method.

예를 들어, 소정 셀(CELL1)에 저장된 데이터를 리드하고자 하는 경우, 해당 셀(CELL1)에 연결된 비트라인(BL1) 또는 워드라인(WL1)에 센싱 전압을 인가하여 해 당 셀(CELL1)의 선택 소자(31)를 활성화시키고 나머지 비트라인(BL2) 및 워드라인(WL2)은 플로팅(floating)시킨다. 이때, 센싱 전압은 선택 소자(31)의 문턱 전압보다 높은 레벨을 갖도록 한다. For example, when the data stored in the predetermined cell CELL1 is to be read, the sensing voltage is applied to the bit line BL1 or the word line WL1 connected to the cell CELL1 to select the corresponding cell CELL1. The device 31 is activated, and the remaining bit lines BL2 and wordlines WL2 are floating. In this case, the sensing voltage has a level higher than the threshold voltage of the selection device 31.

이때, 바이폴라 스위칭 방식에 의해 데이터를 리드하므로 상이한 극성의 전압이 인가될 수 있는데, 본 발명의 일 실시예에 따르면 양방향으로 전류가 흐를 수 있는 선택 소자(31)를 이용하므로 바이폴라 스위칭 방식에 따른 동작이 가능하다. 앞서 설명한 NPN 제너다이오드의 경우, 도 4의 그래프에 나타난 바와 같이 양 극성의 전압에서 다이오드의 특성을 가지므로, 바이폴라 스위칭 방식에 따른 리드 동작이 가능해진다.At this time, since the data is read by the bipolar switching method, a voltage having a different polarity may be applied. According to an exemplary embodiment of the present invention, since the selection element 31 through which current flows in both directions is used, the operation according to the bipolar switching method is performed. This is possible. In the case of the NPN zener diode described above, as shown in the graph of FIG. 4, the diode has a characteristic of a voltage at both polarities, so that a read operation according to a bipolar switching method is possible.

따라서, 크로스 바 어레이 구조를 갖는 저항성 메모리 소자의 원하는 셀(CELL1)에 저장된 데이터를 바이폴라 스위칭 방식에 의해 리드할 수 있다(화살표 참조).Therefore, the data stored in the desired cell CELL1 of the resistive memory element having the cross bar array structure can be read by the bipolar switching method (see arrow).

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 종래기술에 따른 저항성 메모리 소자의 구조를 나타내는 사시도1 is a perspective view showing the structure of a resistive memory device according to the prior art

도 2a 및 도 2b는 종래기술에 따른 저항성 메모리 소자의 스위칭 동작을 살표보기 위한 그래프2A and 2B are graphs illustrating a switching operation of a resistive memory device according to the related art.

도 3a는 본 발명의 일 실시예에 따른 저항성 메모리 소자의 크로스 바 어레이 구조를 나타내는 사시도3A is a perspective view illustrating a crossbar array structure of a resistive memory device according to an example embodiment.

도 3b는 본 발명의 일 실시예에 따른 저항성 메모리 소자의 3차원 크로스 바 어레이 구조를 나타내는 사시도3B is a perspective view illustrating a three-dimensional cross bar array structure of a resistive memory device according to an embodiment of the present invention.

도 3c는 본 발명의 일 실시예에 따른 저항성 메모리 소자의 셀 단면을 나타내는 단면도3C is a cross-sectional view illustrating a cell cross section of a resistive memory device according to an example embodiment.

도 4는 본 발명의 일 실시예에 따른 선택 소자인 NPN 제너다이오드의 특성을 나타내는 그래프4 is a graph showing the characteristics of the NPN zener diode that is a selection device according to an embodiment of the present invention

[도면의 주요 부분에 대한 부호의 설명][Description of Symbols for Main Parts of Drawing]

30: 저항 소자 31: 선택 소자30: resistive element 31: optional element

BL: 비트라인 WL: 워드라인BL: Bitline WL: Wordline

Claims (9)

크로스 바 어레이 구조로 배열되며 바이폴라 스위칭 방식에 의해 동작되는 복수의 저항 소자; 및A plurality of resistance elements arranged in a cross bar array structure and operated by a bipolar switching method; And 상기 복수의 저항 소자에 각각 연결되며 양방향으로 전류가 흐를 수 있는 복수의 선택 소자A plurality of selection elements each connected to the plurality of resistance elements and capable of flowing current in both directions 를 포함하는 저항성 메모리 소자.Resistive memory device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 저항 소자에 연결되며 제1방향으로 평행하게 확장된 복수의 비트라인; 및A plurality of bit lines connected to the resistance element and extending in parallel in a first direction; And 상기 선택 소자에 연결되며 상기 제1방향과 교차되는 제2방향으로 평행하게 확장된 복수의 워드라인A plurality of word lines connected to the selection element and extending in parallel in a second direction crossing the first direction 을 더 포함하는 저항성 메모리 소자.The resistive memory device further comprising. 제 1 항에 있어서,The method of claim 1, 상기 선택 소자는 양방향 제너다이오드인The selection element is a bidirectional zener diode 저항성 메모리 소자.Resistive Memory Device. 제 1 항에 있어서,The method of claim 1, 상기 선택 소자는 NPN 제너다이오드 또는 PNP 제너다이오드인The selection element is an NPN zener diode or a PNP zener diode 저항성 메모리 소자.Resistive Memory Device. 제 1 항에 있어서,The method of claim 1, 상기 저항성 메모리 소자의 센싱 전압은 상기 선택 소자의 문턱 전압보다 높은 레벨을 갖는The sensing voltage of the resistive memory device has a level higher than the threshold voltage of the selection device. 저항성 메모리 소자.Resistive Memory Device. 제 1 항에 있어서,The method of claim 1, 상기 저항소자와 선택 소자 사이에 위치하는 확산 방지막A diffusion barrier layer positioned between the resistance element and the selection element 을 더 포함하는 저항성 메모리 소자.The resistive memory device further comprising. 제 1 항에 있어서,The method of claim 1, 상기 저항 소자는,The resistance element, 하부 전극, 저항층 및 상부 전극을 포함하는Including a lower electrode, a resistive layer and an upper electrode 저항성 메모리 소자.Resistive Memory Device. 제 7 항에 있어서,The method of claim 7, wherein 상기 저항층은,The resistance layer, 바이폴라 스위칭 특성을 보이는 페로브스카이트(perovskite) 계열의 물질, 칼코지나이드(chalcogenide) 계열의 물질 또는 전이금속 산화물을 포함하는Containing perovskite-based materials, chalcogenide-based materials or transition metal oxides with bipolar switching characteristics 저항성 메모리 소자.Resistive Memory Device. 제 7 항에 있어서,The method of claim 7, wherein 상기 하부 전극 또는 상부 전극은,The lower electrode or the upper electrode, Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu, Zr, Hf 또는 Al을 포함하는Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu, Zr, Hf or Al 저항성 메모리 소자.Resistive Memory Device.
KR1020090127395A 2009-12-18 2009-12-18 Resistive memory devices Withdrawn KR20110070538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127395A KR20110070538A (en) 2009-12-18 2009-12-18 Resistive memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127395A KR20110070538A (en) 2009-12-18 2009-12-18 Resistive memory devices

Publications (1)

Publication Number Publication Date
KR20110070538A true KR20110070538A (en) 2011-06-24

Family

ID=44402030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127395A Withdrawn KR20110070538A (en) 2009-12-18 2009-12-18 Resistive memory devices

Country Status (1)

Country Link
KR (1) KR20110070538A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328261B1 (en) * 2012-01-20 2013-11-14 세종대학교산학협력단 3 dimensional resistive random access memory and operating method thereof
US9401205B2 (en) 2014-05-19 2016-07-26 SK Hynix Inc. Electronic device
KR20180039805A (en) * 2016-10-10 2018-04-19 삼성전자주식회사 Variable ressitance memory device compensating bidirectional switch, memory system and operation method thereof
KR20230106111A (en) * 2021-12-30 2023-07-12 세종대학교산학협력단 Semiconductor device including schottky diode and switch element connected in series

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328261B1 (en) * 2012-01-20 2013-11-14 세종대학교산학협력단 3 dimensional resistive random access memory and operating method thereof
US9401205B2 (en) 2014-05-19 2016-07-26 SK Hynix Inc. Electronic device
KR20180039805A (en) * 2016-10-10 2018-04-19 삼성전자주식회사 Variable ressitance memory device compensating bidirectional switch, memory system and operation method thereof
KR20230106111A (en) * 2021-12-30 2023-07-12 세종대학교산학협력단 Semiconductor device including schottky diode and switch element connected in series

Similar Documents

Publication Publication Date Title
US10644069B2 (en) Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
KR102295524B1 (en) Memory device
KR102403733B1 (en) Memory devices
US9048425B2 (en) Bipolar multistate nonvolatile memory
US7602042B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US8642989B2 (en) Resistive random access memory cell and memory
CN101911206B (en) Large-capacity one-time programmable memory cells using metal oxides
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
US8304755B2 (en) Three-dimensional semiconductor structure
US8426837B2 (en) Resistive memory device and method of manufacturing the same
KR102507303B1 (en) Memory device
JP2012191184A (en) Semiconductor memory device and method of manufacturing the same
KR20130097139A (en) Composition of memory cell with resistance-switching layers
US9178023B2 (en) Two terminal switching device having bipolar switching property, method of fabricating the same, and resistive memory cross-point array having the same
US9368196B2 (en) Semiconductor memory device
KR20140103934A (en) Composition of memory cell with resistance-switching layers
US9123640B2 (en) Three dimensional resistive memory
KR20110070538A (en) Resistive memory devices
US20160005965A1 (en) Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
KR101481920B1 (en) Using metal-insulator transition selection device and nonvolatile memory cell including the same
KR101787751B1 (en) Resistive RAM of having Ohmic Contact Layer
KR101349569B1 (en) Resistive switching memory device
KR20120043343A (en) Reram of having rectifying characteristics
KR20240115515A (en) Resistance variable memory device and method for fabricating the same
KR20250020081A (en) Fabrication method of resistance variable memory device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091218

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid