KR20100131756A - Printed Circuit Board for LED and Manufacturing Method - Google Patents
Printed Circuit Board for LED and Manufacturing Method Download PDFInfo
- Publication number
- KR20100131756A KR20100131756A KR1020090050499A KR20090050499A KR20100131756A KR 20100131756 A KR20100131756 A KR 20100131756A KR 1020090050499 A KR1020090050499 A KR 1020090050499A KR 20090050499 A KR20090050499 A KR 20090050499A KR 20100131756 A KR20100131756 A KR 20100131756A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- led
- printed circuit
- circuit board
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
Abstract
본 발명은 LED용 인쇄회로기판 및 그 제조방법에 관한 것으로, 본 발명의 LED용 인쇄회로기판은, LED칩에서 발생하는 열을 방열(放熱)시키는 제1금속층; 상기 제1금속층 상에 마련되는 절연층; 상기 절연층 상에 마련되며, 상기 LED칩과 회로를 전기적으로 연결하는 와이어(wire)를 보호하는 홈이 형성된 제2금속층; 및 상기 홈의 하면으로부터 상기 절연층의 하면까지 관통하는 캐비티;를 포함하되, 상기 캐비티의 직경이 상기 홈의 직경보다 작아 상기 캐비티는 상기 홈과 단차지게 형성된다. 이에 따라, LED용 인쇄회로기판의 제조공정 효율을 높일 수 있고, 방열특성 및 광추출효율이 우수한 LED 패키지를 제공할 수 있는 기술을 개시하도록 한다.The present invention relates to a printed circuit board for LED and a method for manufacturing the same, the printed circuit board for LED of the present invention, the first metal layer for dissipating heat generated from the LED chip; An insulation layer provided on the first metal layer; A second metal layer provided on the insulating layer and having a groove protecting a wire for electrically connecting the LED chip and the circuit; And a cavity penetrating from a lower surface of the groove to a lower surface of the insulating layer, wherein the cavity has a diameter smaller than that of the groove, and the cavity is formed to be stepped with the groove. Accordingly, to improve the manufacturing process efficiency of the printed circuit board for LED, to disclose a technology that can provide an LED package excellent in heat dissipation characteristics and light extraction efficiency.
Description
본 발명은 LED칩을 실장하기 위한 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board for mounting the LED chip and a method of manufacturing the same.
일반적으로, 배선층, 절연층, 방열층으로 이루어진 인쇄회로기판(PCB)에 LED칩을 실장하기 위해서는 LED칩을 LED 패키지로 제작한 후 각각의 LED 패키지 단품을 인쇄회로기판에 SMT(surface mount technology : 인쇄회로기판의 표면(배선층)에 LED 패키지를 실장하는 기술)공정을 이용하여 실장한다. 그러나, 이와 같이 LED 패키지를 SMT공정을 이용하여 인쇄회로기판에 실장할 경우 LED칩에서 발생하는 열이 인쇄회로기판의 하부 방열층까지 전달되는 과정에서 여러가지 열저항을 거치기 때문에 방열 효율이 감소하는 문제점이 있다.In general, in order to mount an LED chip on a printed circuit board (PCB) consisting of a wiring layer, an insulating layer, and a heat dissipating layer, the LED chip is manufactured as an LED package, and each LED package is separately mounted on the printed circuit board. The LED package is mounted on the surface (wiring layer) of a printed circuit board using a process). However, when the LED package is mounted on the printed circuit board using the SMT process, the heat dissipation efficiency decreases because heat generated from the LED chip passes through various thermal resistances in the process of being transferred to the lower heat dissipation layer of the printed circuit board. There is this.
한편, 상기한 문제점을 해결하기 위한 방법으로 LED칩을 하부 방열층에 가깝도록 실장하는 COB(chip on board) 구조가 제안된바 있다. COB 구조는 LED칩을 인쇄회로기판의 절연층 위에 실장한 것으로, LED칩에서 발생한 열이 하부 방열층까지 전달되는 과정에서 열저항 요소가 줄어들기 때문에 방열 효율을 증가시킬 수 있다. 그러나, COB 구조 역시 LED칩이 절연층 위에 실장되기 때문에 절연층에 의한 열저항 요소가 여전히 남아있어 방열 효율이 떨어지고, 광추출 효율을 높일 수 있는 반사면이 구비되어 있지 않기 때문에 광추출 효율도 떨어지는 문제점이 있다.On the other hand, as a method for solving the above problems has been proposed a COB (chip on board) structure for mounting the LED chip close to the lower heat dissipation layer. In the COB structure, the LED chip is mounted on the insulating layer of the printed circuit board. Since the heat resistance element is reduced while heat generated from the LED chip is transferred to the lower heat dissipation layer, the heat dissipation efficiency can be increased. However, since the LED chip is mounted on the insulating layer, the COB structure also has a heat resistance element remaining due to the insulating layer, so that the heat dissipation efficiency is low, and the light extraction efficiency is also low because no reflective surface is provided to increase the light extraction efficiency. There is a problem.
따라서, 상기 COB 구조에서 나타나는 문제점을 해결하기 위해 열저항 요소를 최소화시키는 기술, 구체적으로는 인쇄회로기판의 하부 방열층에 LED칩을 실장하는 다양한 기술이 제안되고 있으며, 그 하나의 예로 한국공개특허공보 10-2008-0014808호(이하, '선행기술'이라 함)를 들 수 있다.Therefore, in order to solve the problems in the COB structure, various techniques for minimizing the heat resistance element, specifically, mounting the LED chip on the lower heat dissipation layer of the printed circuit board, have been proposed. Publication 10-2008-0014808 (hereinafter referred to as "advanced technology").
선행기술은 도1에 도시된 바와 같이 방열부(10)의 평탄면에 LED 부착 구멍(14)이 천설된 절연층(11)이 접합되고, 상기 절연층(11) 상에 배선패턴을 가지는 배선부(12)가 형성된 LED용 기판 및 상기 LED용 기판을 이용한 LED 패키지에 관한 것이다. 여기서, 상기 LED 기판의 수지시트(16)에는 반사부 역할을 수행하기 위한 알루미늄제 링(18)이 감입되기 위해 상기 LED 부착 구멍(14)보다는 직경이 크고, 개구측으로 갈수록 직경이 커지는 원추 구멍(17)이 천설되어 있다.As shown in FIG. 1, the
이러한 LED용 기판은 LED 칩을 방열부(10)에 직접 실장하기 때문에 방열 효율이 좋고, 반사부 역할을 하는 알루미늄제 링(18)이 마련되기 때문에 광효율 또한 우수한 장점이 있다.Since the LED substrate is mounted directly on the
그러나, 상기와 같은 선행기술은 다음과 같은 문제점이 있다.However, the prior art as described above has the following problems.
방열부(10), 배선판(15) 및 수지시트(16)를 일체로 접합시키기 위해 다수회의 열프레스 공정이 실시되기 때문에 공정효율이 떨어진다. 즉, 방열부(10)와 배선판(15)을 접합시키기 위해 열프레스 공정이 실시되며, 수지시트(16)를 배선판(15) 과 접합시키기 위해서도 열프레스 공정이 실시되기 때문에 공정이 복잡해져 효율이 떨어지는 것이다.Since the heat press process is performed several times in order to join together the
또한, 반사부 역할을 수행하기 위한 별도의 알루미늄제 링(18)을 준비해야 하며, 준비된 알루미늄제 링(18)을 수지시트(16)의 원추 구멍(17)에 감입하는 공정이 추가되기 때문에 공정효율은 더욱더 떨어지게 된다. 여기서, 수지시트(16) 및 알루미늄제 링(18)을 구비하지 않고 원추형상의 반사부재(35, 선행기술의 도3A 참조)를 사용할 수 있다는 것이 개시되어 있지만 원추형상의 반사부재(35)를 사용할 경우 본딩 와이어(21)를 보호하기 위한 별도의 구조 및 공정이 필요하기 때문에 이때 역시 공정효율은 떨어지게 된다.In addition, a
본 발명은 상기한 문제점을 해결하기 위한 것으로, 제조공정이 복잡하지 않으면서 방열특성 및 광추출효율을 향상시킨 LED용 인쇄회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a printed circuit board for LEDs and a method of manufacturing the same, which improve heat dissipation characteristics and light extraction efficiency without complicated manufacturing processes.
상기한 목적을 달성하기 위해 본 발명은, LED칩에서 발생하는 열을 방열(放熱)시키는 제1금속층; 상기 제1금속층 상에 마련되는 절연층; 상기 절연층 상에 마련되며, 상기 LED칩과 회로를 전기적으로 연결하는 와이어(wire)를 보호하는 홈이 형성된 제2금속층; 및 상기 홈의 하면으로부터 상기 절연층의 하면까지 관통하는 캐비티;을 포함하되, 상기 캐비티의 직경이 상기 홈의 직경보다 작아 상기 캐비티는 상기 홈과 단차지게 형성된 LED용 인쇄회로기판을 제공한다. 참고적으로, 상기 캐비티(cavity)는 상기 홈의 하면으로부터 상기 절연층의 하면까지 관통하는 홀 형태로 마련될 수 있다.The present invention to achieve the above object, the first metal layer for dissipating heat generated from the LED chip; An insulation layer provided on the first metal layer; A second metal layer provided on the insulating layer and having a groove protecting a wire for electrically connecting the LED chip and the circuit; And a cavity penetrating from a lower surface of the groove to a lower surface of the insulating layer, wherein the cavity has a diameter smaller than that of the groove, and the cavity provides a printed circuit board for stepping with the groove. For reference, the cavity may be provided in the form of a hole penetrating from the lower surface of the groove to the lower surface of the insulating layer.
여기서, 상기 홈은 상기 와이어를 수용하는 높이를 갖는 것을 특징으로 한다.Here, the groove is characterized in that it has a height for receiving the wire.
또한, 상기 캐비티는 상기 절연층의 하면으로 갈수록 직경이 작아져 상기 제1금속층에 경사진 것을 특징으로 한다.In addition, the cavity is characterized in that the diameter is smaller toward the lower surface of the insulating layer is inclined to the first metal layer.
또, 상기 캐비티에는, 상기 LED칩의 빛을 반사하는 금속물질로 도금된 반사면이 마련된 것을 특징으로 한다.In addition, the cavity, characterized in that the reflective surface plated with a metal material that reflects the light of the LED chip is provided.
이때, 상기 반사면은 단면이 직선, 오목 라운드 및 볼록 라운드 중 어느 한 형태로 마련된 것을 특징으로 한다. 참고적으로, 상기 반사면의 단면이란 상기 LED용 인쇄회로기판을 지면에 대하여 수직으로 잘랐을 때 정면에서 바라본 면을 의미한다.At this time, the reflective surface is characterized in that the cross section is provided in any one form of straight, concave round and convex round. For reference, the cross section of the reflective surface refers to a surface viewed from the front when the printed circuit board for the LED is cut perpendicularly to the ground.
여기서, 상기 캐비티에 반사면이 마련될 경우, 상기 제2금속층에 회로패턴 형성시 상기 홈의 단차면에는 상기 캐비티와 상기 금속물질의 도금접착력을 높이는 랜드부가 더 마련된 것을 특징으로 한다.Here, when the reflective surface is provided in the cavity, the land portion for increasing the plating adhesion of the cavity and the metal material is further provided on the stepped surface of the groove when the circuit pattern is formed on the second metal layer.
또한, 본 발명의 LED용 인쇄회로기판은 상기 제1금속층, 상기 절연층 및 상기 제2금속층을 관통하는 관통홀이 더 형성된 것을 특징으로 한다.In addition, the printed circuit board for LED of the present invention is characterized in that the through-hole further penetrating the first metal layer, the insulating layer and the second metal layer.
여기서, 상기 관통홀은 열을 방열시키는 금속물질로 도금 또는 충진된 것을 특징으로 한다.Here, the through hole is characterized in that the plated or filled with a metal material that radiates heat.
또한, 상기 제1금속층과 상기 제2금속층 각각의 두께는 0.06~2㎜인 것을 특징으로 한다.In addition, the thickness of each of the first metal layer and the second metal layer is characterized in that 0.06 ~ 2mm.
또, 상기 절연층의 두께는 0.1~1.5㎜인 것을 특징으로 한다.In addition, the thickness of the insulating layer is characterized in that 0.1 ~ 1.5mm.
한편, 상기한 목적을 달성하기 위해 본 발명은, a) 제1금속층, 절연층, 제2금속층으로 적층된 기판을 준비하는 단계; b) 상기 제2금속층에 LED칩과 회로를 전기적으로 연결하는 와이어(wire)를 보호하는 홈을 형성하는 단계; c) 상기 홈의 직경보다 작은 직경을 갖는 캐비티를 상기 홈의 하면에서부터 상기 절연층의 하면까지 관통하도록 형성하는 단계; 및 d) 상기 제2금속층에 회로패턴을 형성하는 단계를 포함하는 LED용 인쇄회로기판의 제조방법을 제공한다.On the other hand, the present invention to achieve the above object, a) preparing a substrate laminated with a first metal layer, an insulating layer, a second metal layer; b) forming a groove in the second metal layer to protect a wire electrically connecting the LED chip and the circuit; c) forming a cavity having a diameter smaller than that of the groove from the lower surface of the groove to the lower surface of the insulating layer; And d) provides a method of manufacturing a printed circuit board for LED comprising the step of forming a circuit pattern on the second metal layer.
여기서, 상기 b)단계에서 상기 홈은 상기 와이어를 수용하는 높이를 갖도록 형성된 것을 특징으로 한다.Here, in the step b) is characterized in that the groove is formed to have a height for receiving the wire.
또한, 상기 c)단계에서 상기 캐비티는 상기 절연층의 하면으로 갈수록 직경이 작아져 상기 제1금속층과 경사를 이루도록 형성된 것을 특징으로 한다.In addition, in the step c), the cavity is smaller in diameter toward the lower surface of the insulating layer, characterized in that formed to be inclined with the first metal layer.
또, 상기 c)단계는 상기 캐비티를 금속물질로 도금하여 상기 LED칩의 빛을 반사하는 반사면을 마련하는 단계;를 더 포함하는 것을 특징으로 한다.In addition, the step c) further comprises the step of providing a reflective surface reflecting light of the LED chip by plating the cavity with a metal material.
여기서, 상기 c)단계에서 상기 캐비티에 반사면이 마련될 경우, 상기 d) 단계에서 상기 제2금속층에 회로패턴 형성시 상기 캐비티와 상기 금속물질의 도금접착력을 높이기 위해 상기 홈의 단차면에 랜드부를 마련하는 단계;를 더 포함하는 것을 특징으로 한다.In this case, when the reflective surface is provided in the cavity in step c), when the circuit pattern is formed in the second metal layer in step d), a land is formed on the step surface of the groove to increase the plating adhesion between the cavity and the metal material. Providing a wealth; characterized in that it further comprises.
또한, 본 발명의 LED용 인쇄회로기판의 제조방법은 상기 c)단계와 상기 d)단계 사이에 상기 제1금속층, 상기 절연층 및 상기 제2금속층을 관통하는 관통홀을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a printed circuit board for LEDs of the present invention may further include forming through holes penetrating the first metal layer, the insulating layer, and the second metal layer between the steps c) and d). It is characterized by including.
또, 상기 d) 단계에서 상기 제2금속층에 회로패턴 형성시 회로패턴을 제외한 금속은 제거하지 않고 남겨두는 것을 특징으로 한다.In the step d), when the circuit pattern is formed on the second metal layer, the metal other than the circuit pattern is left without being removed.
한편, 본 발명은 상기한 특징을 갖는 LED용 인쇄회로기판; 및 상기 LED용 인쇄회로기판에 전기적으로 연결되는 LED칩을 포함하는 LED 패키지를 제공할 수 있다.On the other hand, the present invention is a printed circuit board for LED having the above characteristics; And an LED chip electrically connected to the LED printed circuit board.
본 발명에 따른 LED용 인쇄회로기판 및 그 제조방법은 적어도 다음과 같은 효과가 있다.The printed circuit board for LED and its manufacturing method according to the present invention has at least the following effects.
첫째, 제1금속층, 절연층, 제2금속층으로 적층된 기판을 이용하기 때문에 종래의 열프레스 공정을 실시하지 않아도 되며, 캐비티에 금속물질을 도금하는 것만으로 반사면이 형성되기 때문에 반사면을 형성하기 위한 별도의 구조 및 공정이 필요하지 않아 전체적인 제조공정의 효율을 향상시킬 수 있다.First, since a substrate stacked with a first metal layer, an insulating layer, and a second metal layer is used, a conventional heat press process is not required. Since a reflective surface is formed only by plating a metal material on the cavity, a reflective surface is formed. There is no need for a separate structure and process to improve the efficiency of the overall manufacturing process.
둘째, 관통홀에 의해 제1금속층뿐만 아니라 제2금속층 또한 방열층 역할을 수행할 수 있기 때문에 방열특성을 향상시킬 수 있다.Second, since the through-hole not only the first metal layer but also the second metal layer can serve as a heat dissipation layer, heat dissipation characteristics can be improved.
셋째, LED칩이 방열역할을 수행하는 제1금속층에 직접 실장되어 절연층에 의한 열저항 요소를 고려하지 않아도 방열특성을 향상시킬 수 있기 때문에 다양한 재료 및 두께를 갖는 절연층을 사용할 수 있다.Third, since the LED chip is directly mounted on the first metal layer that performs the heat dissipation role, the heat dissipation characteristics can be improved without considering the heat resistance element by the insulating layer, and thus an insulating layer having various materials and thicknesses can be used.
이하에서는 상술한 바와 같은 본 발명에 따른 LED용 인쇄회로기판 및 그 제조방법에 대해 도면 및 실시예 등을 참고하여 상세히 설명하도록 한다.Hereinafter, a printed circuit board for LED and a method of manufacturing the same according to the present invention as described above will be described in detail with reference to the drawings and embodiments.
도2 및 도3은 본 발명의 실시예에 따른 LED용 인쇄회로기판에 대한 단면도로 회로패턴이 형성되기 전을 도시한 것이다(설명의 이해를 돕기 위해 LED칩과 와이어를 포함시켜 도시함).2 and 3 are cross-sectional views of the printed circuit board for LEDs according to the embodiment of the present invention before the circuit pattern is formed (including the LED chip and wire to help understand the description).
도2를 참조하면, 본 발명의 LED용 인쇄회로기판(이하, '기판'이라고 함)은 제1금속층(100), 절연층(200), 제2금속층(300), 캐비티(400)를 포함한다.Referring to FIG. 2, the printed circuit board for LED of the present invention (hereinafter, referred to as a substrate) includes a
제1금속층(100)은 LED칩에서 발생하는 열을 방열(放熱)시키는 방열층의 역할 을 수행한다. 사용되는 물질은 전기적 특성 및 열전달 특성이 우수한 것이라면 특별히 한정되지 않고 사용 가능한 것으로, 비제한적인 예로는 구리(Cu), 알루미늄(Al), 강판 또는 도금 강판 등을 들 수 있다. 여기서, 제1금속층(100)은 너무 얇으면 방열특성이 떨어지고, 반대로 너무 두꺼우면 방열특성 대비 제작비용이 증가하기 때문에 0.06~2㎜사이의 두께로 마련되는 것이 바람직하다.The
절연층(200)은 제1금속층(100) 상에 마련되어 제1금속층(100)과 제2금속층(300)을 절연시킨다. 사용되는 물질로는 수지, 세라믹, 폴리이미드(PI), 복합재료 등이 있는데, 그 중에서도 글래스 크로스에 에폭시 수지를 함침시킨 글래스 에폭시 시트를 사용하는 것이 바람직하다. 글래스 에폭시 시트는 전기적 특성 및 기계적 특성이 우수하고 동시에 유연성이 있어 후술되는 캐비티(400) 형성시 갈라지는 현상이 일어나지 않아 캐비티(400)를 용이하게 형성시킬 수 있기 때문이다. 이러한 절연층(200)은 너무 얇으면 전기적 절연효과가 떨어지고 기판 휨현상이 발생할 수 있으며, 반대로 너무 두꺼우면 LED칩이 깊게 파묻혀(캐비티(400)의 깊이가 깊어지므로) 와이어본딩(wire bonding)작업이 어려워지므로 0.1~1.5㎜의 두께로 마련되는 것이 바람직하다.The insulating
제2금속층(300)은 회로패턴이 형성되어 배선층 역할을 수행하는 것으로, 인쇄회로기판에 실장되는 LED칩과 회로를 전기적으로 연결하는 와이어(wire)를 보호하기 위한 홈(310)이 형성되어 있다. 즉, 제2금속층(300)에 형성된 홈(310)의 하면(추후 단차면)은 와이어(wire)가 본딩되는 패드(pad) 역할을 수행하게 되는데, 이렇게 패드가 제2금속층(300)의 상면에 존재하지 않고 내부에 존재할 경우(와이 어(wire)가 본딩되는 부분이 내부에 존재하게 됨) 와이어(wire)가 본딩되는 부분(P)을 외부로부터 안정적으로 보호할 수 있게 된다. 또한, 홈(310)의 외벽은 추후 수지밀봉시 댐(dam) 역할을 수행하여 와이어(wire)를 보호하기 위한 별도의 구조 없이 홈(310)을 수지로 밀봉하기만 하면 와이어(wire)를 보호할 수 있기 때문에 기판제작의 공정효율을 향상시키는 효과도 가져오게 된다.The
여기서, 상기한 홈(310)은 와이어(wire)를 완전히 수용하는 높이(H)를 갖도록 형성되는 것이 바람직하다. 즉, 홈(310)이 수지로 밀봉되기 전에 본딩된 와이어(wire)를 보다 안정적으로 보호할 수 있도록 홈(310)의 높이(H)는 와이어(wire)가 홈(310)의 하면에서 이격되는 최장거리(Dmax)보다 크도록 마련되는 것이다.Here, the
이러한, 제2금속층(300)은 상기한 제1금속층(100)과 같이 전기적 특성 및 열전달 특성이 우수한 물질이면 특별히 한정되지 않고 사용가능한 것으로, 비제한적인 예로는 구리(Cu), 알루미늄(Al), 강판 또는 도금 강판 등을 들 수 있다. 이때, 제2금속층(300)은 너무 얇거나 반대로 너무 두꺼우면 방열효과가 떨어지고 회로패턴작업이 어려워지기 때문에 0.06~2㎜ 사이의 두께로 마련되는 것이 바람직하다.The
캐비티(400)는 LED칩의 빛을 반사하는 반사면 및 LED칩이 실장되는 공간을 마련하기 위해 형성되는 것으로, 제2금속층(300)에 형성된 홈(310)의 하면에서부터 절연층(200)의 하면까지 관통하도록 형성된다. 이때, 캐비티(400)는 홈(310)의 직경보다 작은 직경을 갖도록 조절되어 홈(310)과 단차지게 형성된다. 여기서, "단차"란 제2금속층(300)에 형성된 홈(310) 하면의 직경이 캐비티(400)의 직경보다 커 서 홈(310)과 캐비티(400) 사이에 계단식 구조가 형성되는 것을 의미한다. 또한, 홈(310)의 하면에서 캐비티(400)가 형성되지 않고 남은 부분을 단차면(B)이라고 정의한다.The
여기서, 제1금속층(100), 절연층(200), 제2금속층(300)이 적층된 기판에 홈(310) 및 캐비티(400)를 형성시키면 LED칩을 실장할 수 있는 공간이 마련되는데, 이때, 실장되는 LED칩에서 방출되는 빛의 추출효율을 증가시키기 위해 캐비티(400)는 금속물질로 도금될 수 있다. 즉, 캐비티(400)에는, 내벽면이 금속물질로 도금되어 LED칩의 빛을 반사하는 반사면(R)이 마련되는 것이다. 여기서, 도금되는 금속물질은 특별히 한정되지 않으나 비제한적인 예로 구리(Cu)가 사용될 수 있다. 또한, 반사면(R)의 반사도를 향상시키기 위해 금속물질이 도금된 반사면(R) 위에 알루미늄(Al), 금(Au), 은(Ag)이 추가적으로 도금될 수도 있다.Here, when the
상기한 캐비티(400)에 마련되는 반사면(R)의 반사도를 더욱더 향상시키기 위해 캐비티(400)는 절연층(200)의 하부로 갈수록 직경이 작아져 제1금속층(100)과 경사를 이루도록 형성되는 것이 바람직하다. 캐비티(400) 형성시 캐비티(400)의 직경을 일정하게 하면(원기둥형태의 캐비티(400)가 형성됨), 반사되는 빛이 외부로 원활히 방출되지 않고 캐비티(400) 안에서만 돌아다닐 수 있다. 이외에도 LED칩과 와이어(wire)를 본딩할 경우 와이어(wire)가 캐비티(400)의 입구측에 닿아 간섭이 일어날 수 있다. 따라서, 반사되는 빛을 외부로 원활히 방출시키고 본딩되는 와이어(wire)에 간섭이 일어나는 것을 최소화하기 위해 캐비티(400)는 제1금속층(100)과 경사각(α)을 이루도록 형성되는(역원뿔대형태의 캐비티(400)가 형성됨) 것이 다. 여기서, 캐비티(400)와 제1금속층(100)이 이루는 경사각(α)은 15°∠α∠90°의 범위로 마련되는 것이 좋다.In order to further improve the reflectivity of the reflective surface R provided in the
또한, 캐비티(400)가 경사지게 형성되지 않더라도 도금되는 반사면(R)이 경사지도록 마련되어 반사도를 향상시킬 수도 있다. 즉, 캐비티(400)가 제1금속층(100)과 경사를 이루는 것이 아닌 반사면(R)이 제1금속층(100)과 경사를 이루도록 도금을 할 수도 있는 것이다. 여기서, 도금되는 반사면(R)은 단면이 직선(또는 사선), 오목 라운드 및 볼록 라운드 중 어느 한 형태로 마련될 수 있다. 물론, 캐비티(400)의 단면이 직선, 오목 라운드 및 볼록 라운드 중 어느 한 형태로 제작되어 반사면(R)이 도금됨에 따라 반사면(R)의 단면이 상기한 형태를 나타낼 수도 있을 것이다.In addition, even if the
한편, 제2금속층(300)에 회로패턴 형성시 상기한 캐비티(400)와 도금되는 금속물질의 도금접착력이 떨어지는 경우를 대비하여 제2금속층(300)에 랜드(land)부를 더 마련할 수 있는데. 이에 대해 도4a 및 도4b를 더 참조하여 설명하면 다음과 같다.Meanwhile, when forming a circuit pattern on the
회로패턴은 전류가 흐르는 길을 형성하는 것으로, 제2금속층(300)에 형성된 홈(310)의 단차면(B)에 회로패턴을 형성할 경우 회로패턴을 제외한 나머지 제2금속층(300)은 대부분 제거하게 된다. 즉, 도4a와 같이 단차면(B)에 와이어가 본딩되는 회로부분(P')을 제외한 나머지 제2금속층(300)은 제거되는 것이다. 그런데, 캐비티(400)와 금속물질의 도금접착력이 떨어질 경우 제2금속층(300)에 도금된 금속물질 부분(A, 도4b 참조)까지 제거되면 금속물질이 도금된 상태를 유지하지 못하고 떨어져나갈 수도 있다. 따라서, 제2금속층(300)에 형성된 홈(310)의 단차면(B)에 회로패턴을 형성할 경우에는 캐비티(400)와 금속물질의 도금접착력을 높일 수 있도록 랜드부(L)를 마련하여 금속물질이 도금된 부분(A)은 남겨놓도록 하는 것이다.The circuit pattern forms a path through which a current flows. When the circuit pattern is formed on the stepped surface B of the
이외에도 상기한 기판에는 방열특성을 높이기 위해 제1금속층(100), 절연층(200) 및 제2금속층(300)을 관통하는 관통홀(500)이 더 형성될 수 있다. 즉, 관통홀(500)은 제1금속층(100)에 존재하는 열을 제2금속층(300)으로 전달하는 thermal via 역할을 수행하게 되어 기판의 방열특성을 높일 수 있는 것이다. 이러한 관통홀(500)은 다수개로 형성되어도 무방하며, 캐비티(400)를 금속물질로 도금할때 함께 도금 또는 충진될 수도 있다. 즉, 관통홀(500)은 도2에 도시된 바와 같이 내벽면이 금속물질로 도금되거나, 도3에 도시된 바와 같이 내부가 금속물질로 충진되는 것이다. 여기서, 사용되는 금속물질은 열을 방열시키는 것이면 어느 것이든 사용해도 무방하나 비제한적인 예로 구리(Cu)가 사용될 수 있다. 이와 같이 열을 방열시키는 금속물질로 관통홀(500)을 도금 또는 충진할 경우 제1금속층(100)의 열이 제2금속층(300)으로 효과적으로 전달(절연층(200)이 금속물질로 도금되기 때문)되기 때문에 방열특성을 증대시킬 수 있다.In addition, the substrate may further include a through
이상에서 설명한 제1금속층(100), 절연층(200), 제2금속층(300)으로 구성된 기판을 제조하는 방법에 대해서 도5 및 도6을 참조하여 상세히 설명하면 다음과 같다.A method of manufacturing a substrate including the
1. 기판준비단계<S101>1.Substrate Preparation Step <S101>
제1금속층(100), 절연층(200), 제2금속층(300) 순서로 적층된 기판을 준비한다. 이때, 기판은 이미 만들어진 기판(예를 들어, CCL 코어기판)을 사용하는 것으로, 이에 따라 기판을 제작하기 위한 별도의 공정(예를 들어, 각각의 층을 열프레스하여 접착시키는 공정)이 필요하지 않아 공정효율을 향상시킬 수 있다.A substrate stacked in the order of the
2. 홈형성단계<S102>2. Groove formation step <S102>
제2금속층(300)에 LED칩과 회로를 전기적으로 연결하는 와이어(wire)를 보호하기 위한 홈(310)을 형성한다. 이러한 홈(310)을 형성하는 방법은 특별히 한정되지는 않으나 비제한적인 예로 금속의 하프(half) 에칭, 라우팅 드릴 가공 등을 이용하여 형성할 수 있다. 여기서, 홈(310)이 수지로 밀봉되기 전에 본딩된 와이어(wire)를 보다 안정적으로 보호하기 위해서 홈(310)은 와이어(wire)를 완전히 수용할 수 있는 높이를 갖도록 형성되는 것이 바람직하다.A
이와 같이 제2금속층(300)에 홈(310)을 형성시키는 과정만으로 와이어(wire)를 보호할 수 있는 구조가 마련되기 때문에 기판에 와이어를 보호하기 위한 별도의 구조 및 추가공정이 필요하지 않게 되어 전체적인 기판제조의 공정효율을 향상시킬 수 있게 된다. 즉, 종래에는 제2금속층(300) 상면에 본딩되는 와이어(wire)를 보호하기 위해 별도의 구조(예를 들어, 선행기술의 수지시트)를 마련하는 추가 공정(예를 들어, 선행기술의 열프레스공정)이 필요하였지만, 본 발명에서는 와이어(wire)를 보호하기 위한 추가 공정이 필요하지 않기 때문에 공정효율을 향상시킬 수 있는 것이다.As such, since a structure for protecting the wire is provided only by forming the
3. 캐비티형성단계<S103>3. Cavity forming step <S103>
제2금속층(300)의 홈(310) 하면에서부터 절연층(200)의 하면까지 관통하는 캐비티(400)를 형성시킨다. 이때, 홈(310)의 하면에는 와이어가 본딩되는 회로부분이 마련될 수 있도록 캐비티(400)는 홈(310)의 직경보다 작은 직경을 갖아 홈(310)과 단차지게 형성된다. 또한, LED칩의 빛이 반사되는 반사도를 높이기 위해 캐비티(400)는 제1금속층(100)과 경사를 이루도록 형성되는 것이 좋다. 여기서, 제1금속층(100)과 경사를 이루도록 캐비티(400)를 형성하는 방법은 특별히 한정되지 않으나, 비제한적인 예로 아래면은 평평하고 옆면에 경사가 있는 드릴비트를 이용하여 형성할 수 있다. 참고적으로 드릴비트를 이용하여 캐비티(400)를 형성할 경우 절연층(200)까지만 관통하고 제1금속층(100)은 손상되지 않도록 주의한다.A
한편, 기판에 캐비티(400)를 형성한 후 실장되는 LED칩의 광추출효율을 높이기 위해 그 내벽면을 금속물질로 도금하여 반사면(R)을 마련하는 단계를 더 포함할 수 있다. 이때, 도금되는 부분은 캐비티(400)의 내벽면뿐만 아니라 LED칩이 실장되는 제1금속층(100) 부분(PR)까지 도금되어도 무방하다. 금속물질을 도금하는 방법으로는 무전해도금 또는 전해도금(전기도금)방법이 적용될 수 있으며 도금되는 금속물질은 특별히 한정되지 않으나 비제한적인 예로 구리(Cu)가 사용될 수 있다. 또한, 반사면(R)의 반사도를 향상시키기 위해 금속물질이 도금된 반사면(R) 위에 알루미늄(Al), 금(Au), 은(Ag)을 추가적으로 도금할 수도 있다.On the other hand, after forming the
여기서, 관통홀(500)을 형성시켰을 경우 캐비티(400) 도금시 관통홀(500)도 함께 금속물질로 도금 또는 충진시킬 수 있다. 즉, 기판에는 제1금속층(100), 절연 층(200) 및 제2금속층(300)을 관통하는 관통홀(500)을 형성시키는 단계를 더 포함할 수 있는데, 관통홀(500)을 형성시킬 경우에는 관통홀(500) 또한 금속물질로 도금되거나 나아가서는 금속물질로 충진되는 것이다. 이와 같이 기판에 관통홀(500)을 형성시키고, 그 내부를 금속물질로 도금 또는 충진시키면 제1금속층(100)의 열이 제2금속층(300)으로 전달되여 방열효율을 더 높일 수 있게 된다. 참고적으로 관통홀(500)은 종래의 드릴 가공법을 이용하여 형성 가능하며, 열전달효율을 높일 수 있도록 다수개로 형성하는 것이 바람직하다.Here, when the through
4. 회로패턴형성단계<S104>4. Circuit pattern forming step <S104>
제2금속층(300)을 에칭하여 회로패턴을 형성한다. 일반적으로 회로패턴형성시 전류가 흐르는 길(배선)을 제외하고는 절연층이 드러나도록 금속층을 모두 제거하는데, 본 발명에서는 제1금속층(100)과 제2금속층(300)을 관통하는 관통홀(500)을 형성시킬 경우 제2금속층(300) 또한 방열층 역할을 수행할 수 있도록 회로패턴을 제외한 제2금속층(300) 부분(300a, 도6참조)은 제거하지 않고 남겨둔다. 이렇게 본 발명에 따른 기판은 제1금속층(100)뿐만 아니라 제2금속층(300) 또한 방열층 역할을 수행할 수 있도록 회로패턴을 형성하기 때문에 방열효율을 더욱더 향상시킬 수 있다.The
한편, 캐비티(400)에 반사면(R)을 마련하기 위해 금속물질을 도금함에 있어, 도금되는 금속물질이 캐비티(400)와 충분한 도금접착력을 나타내지 못할 경우에는 캐비티(400)와 금속물질의 도금접착력을 높이기 위해 홈(310)의 단차면(B)에 랜드부(L, 도6 참조)를 마련하는 단계를 더 포함할 수 있다. 즉, 제2금속층(300)에 회 로패턴 형성시 마스크를 이용하여 제2금속층(300)에 금속물질이 도금된 부분이 에칭되지 않도록 차단하여 랜드부(L)를 마련하는 것이다.On the other hand, in the plating of the metal material to provide the reflective surface (R) in the
본 발명에서는 이상에서 설명한 기판에 LED칩이 실장된 LED 패키지를 제공할 수 있는데, 이에 대한 상세한 설명을 도7a 및 도7b를 참조하여 설명하면 다음과 같다.In the present invention, it is possible to provide an LED package in which an LED chip is mounted on the above-described substrate, which will be described below with reference to FIGS. 7A and 7B.
도7a 및 도7b는 본 발명의 실시예에 따른 LED 패키지에 대한 단면도로, 본 발명의 LED 패키지는 기판(600)과 LED칩(700)을 포함한다.7A and 7B are cross-sectional views of an LED package according to an embodiment of the present invention. The LED package of the present invention includes a
기판(600)에 대한 설명은 상기에서 설명한 바와 동일하므로 생략하기로 한다.Since the description of the
LED칩(700)은 기판(600)의 제1금속층(100) 위에 실장되는 것으로, 절연층(200) 두께보다는 작은 두께를 갖는 것이라면 종류에 한정되는 것 없이 사용할 수 있다. 이러한 LED칩은 와이어본딩작업에 의해 기판(600)과 전기적으로 연결된다. 여기서, LED칩(700)과 기판(600)을 와이어본딩한 후 LED칩(700)과 와이어(wire)를 보호하기 위해 홈(310) 및 캐비티(400)는 수지로 밀봉되는데, 밀봉되는 형태는 평면 또는 렌즈역할을 수행할 수 있도록 돔형태로 할 수 있다. 참고적으로 수지에는 형광체를 혼합하여 LED칩이 여러가지 색의 빛을 나타낼 수 있도록 구현할 수 있다.The
이상에서 설명한 LED 패키지는 하나의 LED칩(700)만으로 고출력을 구현할 수 없을 경우에는 도8a처럼 하나의 캐비티(400)에 의해 마련되는 LED칩(700) 실장공간 에 다수개의 LED칩(700)을 실장하거나 도8b 및 8c처럼 캐비티(400)를 다수개로 형성하고 각각에 LED칩(700)을 실장하여 고출력의 LED 패키지를 구현할 수 있다.When the LED package described above cannot implement high output with only one
이하에서는 본 발명의 실시예에 따른 기판으로 LED 패키지를 모의제작하고, 테스트한 결과를 설명하도록 한다.Hereinafter, to simulate the LED package with a substrate according to an embodiment of the present invention, the test results will be described.
* LED 패키지 모의제작* LED package simulation
[시뮬레이션1][Simulation 1]
0.05~1mm의 범위로 각각 마련되는 하부동박층(제1금속층), 1mm의 FR4(에폭시 글래스 : 절연층), 0.2mm의 상부동박층(제2금속층) 순으로 적층된 기판을 60×60mm 크기로 모의제작하였다. 모의제작된 기판에 도9와 같이 6mm의 간격으로 3×3 array의 LED칩을 하부동박층 상에 실장한 구조로 LED 패키지를 구성하였다. 이때, LED 칩의 크기는 0.5×0.5×0.2 mm로, LED 칩의 파워는 0.1W로 하였다.60 × 60 mm sized substrates stacked in the order of the lower copper foil layer (first metal layer), which is provided in the range of 0.05 to 1 mm, FR4 (epoxy glass: insulation layer) of 1 mm, and upper copper foil layer (second metal layer) of 0.2 mm It was simulated by. As shown in FIG. 9, the LED package was constructed by mounting a 3 × 3 array of LED chips on the lower copper layer on the simulated substrate as shown in FIG. 9. At this time, the size of the LED chip was 0.5 × 0.5 × 0.2 mm, the power of the LED chip was 0.1W.
[시뮬레이션2][Simulation 2]
LED칩을 절연층 상에 실장한 구조로 LED 패키지를 구성한 것을 제외하고는, 상기 시뮬레이션1과 동일한 조건으로 LED 패키지를 구성하였다.The LED package was constructed under the same conditions as in
* 테스트* Test
시뮬레이션1 및 시뮬레이션2에서 모의제작된 LED 패키지를 COMSOL사의 FEMLAB 프로그램을 이용하여 시뮬레이션하였고, LED 패키지의 하부동박층 두께에 따른 온도변화를 측정하여 도10에 나타내었다. 도10을 참조하면, 하부동박층의 두께가 증가할수록 최대온도가 감소하는 것을 알 수 있다. 특히, 하부동박층의 두께가 0.4mm일때, LED칩을 하부동박층 상에 실장한 시뮬레이션1의 LED 패키지는 52℃의 온도를 나타내었지만, LED칩을 절연층 상에 실장한 시뮬레이션2의 LED 패키지는 173℃까지 온도가 올라감을 알 수 있었다. 이와 같은 시뮬레이션 결과를 통해 본 발명에서 제안한 LED 패키지의 방열특성이 우수함을 알 수 있었다.The LED package simulated in
이상과 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면 및 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.As described above, the detailed description of the present invention has been made by the accompanying drawings and the embodiment, but the above-described embodiment has only been described with reference to a preferred example of the present invention, the present invention is limited to the above embodiment only It should not be understood that the scope of the present invention is to be understood by the claims and equivalent concepts described below.
도1은 종래의 기술을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining the prior art.
도2 및 도3은 본 발명의 실시예에 따른 LED용 인쇄회로기판에 대한 단면도이다.2 and 3 are cross-sectional views of a printed circuit board for LEDs according to an embodiment of the present invention.
도4a 및 도4b는 본 발명의 실시예에 따른 LED용 인쇄회로기판을 설명하기 위한 참고도이다.4A and 4B are reference diagrams for explaining a printed circuit board for LEDs according to an exemplary embodiment of the present invention.
도5 및 도6은 본 발명의 실시예에 따른 LED용 인쇄회로기판의 제조방법을 설명하기 위한 참고도이다.5 and 6 are reference diagrams for explaining a method of manufacturing a printed circuit board for LEDs according to an embodiment of the present invention.
도7a, 도7b, 도8a, 도8b, 도8c는 본 발명의 실시예에 따른 LED 패키지에 대한 단면도이다.7A, 7B, 8A, 8B, and 8C are cross-sectional views of LED packages according to embodiments of the present invention.
도9은 본 발명의 실시예에 따른 LED 패키지의 모의제작된 구조를 도시한 참고도이다.9 is a reference diagram showing a simulated structure of the LED package according to an embodiment of the present invention.
도10은 본 발명의 실시예에 따른 LED 패키지의 방열특성 테스트결과를 나타낸 그래프이다.10 is a graph showing the heat radiation characteristics test results of the LED package according to the embodiment of the present invention.
*도면의 주요부호에 대한 설명** Description of the major symbols in the drawings *
100 : 제1금속층100: first metal layer
200 : 절연층200: insulation layer
300 : 제2금속층300: second metal layer
400 : 캐비티400: Cavity
500 : 관통홀500: through hole
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090050499A KR101173800B1 (en) | 2009-06-08 | 2009-06-08 | Printed circuit board for light emitting diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090050499A KR101173800B1 (en) | 2009-06-08 | 2009-06-08 | Printed circuit board for light emitting diode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100131756A true KR20100131756A (en) | 2010-12-16 |
| KR101173800B1 KR101173800B1 (en) | 2012-08-16 |
Family
ID=43507655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090050499A Expired - Fee Related KR101173800B1 (en) | 2009-06-08 | 2009-06-08 | Printed circuit board for light emitting diode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101173800B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102802343A (en) * | 2011-11-29 | 2012-11-28 | 斗星A-tech | A metal printed circuit board with a hole reflective surface and its manufacturing method |
| KR101299587B1 (en) * | 2012-05-24 | 2013-08-26 | 금호전기주식회사 | Lighting apparatus having led |
| US8931944B2 (en) | 2011-08-09 | 2015-01-13 | Samsung Display Co., Ltd. | Display apparatus and light source packages employed therein |
| WO2016032167A1 (en) * | 2014-08-26 | 2016-03-03 | 엘지이노텍(주) | Light-emitting element package |
| JP2019114638A (en) * | 2017-12-22 | 2019-07-11 | スタンレー電気株式会社 | Resin package and semiconductor light-emitting device |
| CN113990854A (en) * | 2021-10-27 | 2022-01-28 | 深圳利亚德光电有限公司 | Display structure and method of making display structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101279998B1 (en) | 2012-11-07 | 2013-07-05 | 김영석 | Chip on board light-emitting diode package of high radiation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217308A (en) | 2004-01-30 | 2005-08-11 | Sanken Electric Co Ltd | Semiconductor light emitting device and manufacturing method thereof |
| KR100729825B1 (en) * | 2005-12-27 | 2007-06-18 | 럭스피아(주) | Light emitting unit |
| KR100735310B1 (en) * | 2006-04-21 | 2007-07-04 | 삼성전기주식회사 | LED package having multilayer reflective surface structure and manufacturing method thereof |
-
2009
- 2009-06-08 KR KR1020090050499A patent/KR101173800B1/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8931944B2 (en) | 2011-08-09 | 2015-01-13 | Samsung Display Co., Ltd. | Display apparatus and light source packages employed therein |
| CN102802343A (en) * | 2011-11-29 | 2012-11-28 | 斗星A-tech | A metal printed circuit board with a hole reflective surface and its manufacturing method |
| KR101326710B1 (en) * | 2011-11-29 | 2013-11-08 | 장종진 | Metal PCB having hole specular surface and Method for manufacturing the same |
| KR101299587B1 (en) * | 2012-05-24 | 2013-08-26 | 금호전기주식회사 | Lighting apparatus having led |
| WO2016032167A1 (en) * | 2014-08-26 | 2016-03-03 | 엘지이노텍(주) | Light-emitting element package |
| US10217918B2 (en) | 2014-08-26 | 2019-02-26 | Lg Innotek Co., Ltd. | Light-emitting element package |
| JP2019114638A (en) * | 2017-12-22 | 2019-07-11 | スタンレー電気株式会社 | Resin package and semiconductor light-emitting device |
| CN113990854A (en) * | 2021-10-27 | 2022-01-28 | 深圳利亚德光电有限公司 | Display structure and method of making display structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101173800B1 (en) | 2012-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138512B2 (en) | LED package with metal PCB | |
| KR101173800B1 (en) | Printed circuit board for light emitting diode and manufacturing method thereof | |
| KR101109899B1 (en) | Illuminating device | |
| JPWO2009119461A1 (en) | Semiconductor light emitting module and manufacturing method thereof | |
| US20130045550A1 (en) | Package substrate for optical element and method of manufacturing the same | |
| KR20080014808A (en) | LED Substrates and LED Packages | |
| US8319427B2 (en) | Light emitting apparatus and light unit | |
| JP2012080085A (en) | Support medium and light emitting device using the same | |
| JP2014187081A (en) | Light-emitting device | |
| EP3345464B1 (en) | Method of making an led device | |
| US20120025258A1 (en) | Light emitting diode package and light emitting diode module | |
| US8809080B2 (en) | Electronic assembly | |
| JP2007234846A (en) | Ceramic package for light emitting device | |
| KR101162541B1 (en) | Printed circuit board for package and manufacturing method thereof | |
| KR100828174B1 (en) | Surface-Mount LED Lamps and Manufacturing Method Thereof | |
| CN101673789B (en) | Light-emitting diode packaging substrate structure, manufacturing method and packaging structure | |
| KR101163893B1 (en) | The radiant heat circuit board and the method for manufacturing the same | |
| CN217933833U (en) | LED chip packaging substrate and LED chip module | |
| EP1714327A1 (en) | Arrangement with a light emitting device on a substrate | |
| JP2006080003A (en) | LIGHTING DEVICE REFLECTOR AND ITS MANUFACTURING METHOD, AND LIGHTING DEVICE USING THE SAME AND ITS MANUFACTURING METHOD | |
| JP2008147513A (en) | Light emitting device | |
| KR101056903B1 (en) | Board for light emitting device package and light emitting device package using same | |
| KR100966744B1 (en) | Ceramic package and method of manufacturing the same | |
| KR100751084B1 (en) | Light emitting element | |
| KR101084342B1 (en) | Heat dissipation board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20150808 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20150808 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |