[go: up one dir, main page]

KR20100073097A - Method for fabricating capacitor of semiconductor device - Google Patents

Method for fabricating capacitor of semiconductor device Download PDF

Info

Publication number
KR20100073097A
KR20100073097A KR1020080131684A KR20080131684A KR20100073097A KR 20100073097 A KR20100073097 A KR 20100073097A KR 1020080131684 A KR1020080131684 A KR 1020080131684A KR 20080131684 A KR20080131684 A KR 20080131684A KR 20100073097 A KR20100073097 A KR 20100073097A
Authority
KR
South Korea
Prior art keywords
forming
layer
metal oxide
storage node
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020080131684A
Other languages
Korean (ko)
Inventor
박동수
장준수
이은아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080131684A priority Critical patent/KR20100073097A/en
Publication of KR20100073097A publication Critical patent/KR20100073097A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 반도체 소자의 커패시터 형성방법은, 반도체기판상에, 반도체기판과 접속되는 스토리지노드 컨택을 포함하는 층간절연막을 형성하는 단계와, 스토리지노드 컨택 및 층간절연막 상에 몰드절연막 및 금속산화막 지지층을 순차적으로 형성하는 단계와, 금속산화막 지지층 및 몰드절연막을 패터닝하여 스토리지노드 컨택을 노출시키는 스토리지노드홀을 형성하는 단계와, 스토리지노드홀 내에 스토리지노드 컨택과 접속되며 노드분리된 스토리지 전극막을 형성하는 단계와, 금속산화막 지지층의 일부를 제거하여 상기 스토리지 전극막의 상측 단부를 지지하는 지지층 패턴을 형성하는 단계와 몰드절연막을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계, 스토리지 전극 위에 유전체막 및 플레이트 전극을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including forming an interlayer insulating film including a storage node contact connected to a semiconductor substrate on a semiconductor substrate, and forming a mold insulating film and a metal oxide film support layer on the storage node contact and the interlayer insulating film. Forming a storage node hole that exposes the storage node contact by patterning the metal oxide film support layer and the mold insulating layer; and forming a storage electrode layer connected to the storage node contact in the storage node hole. Removing a portion of the metal oxide support layer to form a support layer pattern supporting the upper end of the storage electrode layer; and removing a mold insulating layer to form a cylindrical storage electrode, and forming a dielectric layer and a plate electrode on the storage electrode. Forming a step The.

Description

반도체 소자의 커패시터 형성방법{Method for fabricating capacitor of semiconductor device} Method for fabricating capacitor of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로 반도체 소자의 커패시터 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a capacitor of a semiconductor device.

반도체 소자의 고집적화, 미세화가 빠르게 진행되면서, 트랜지스터와 커패시터로 구성되는 디램(DRAM) 소자의 경우, 단위 면적당 요구되는 커패시턴스(Capacitance)를 증가시키는 기술이 요구되고 있다. 이에 따라, 유전체막의 두께(Tox)를 낮추고, 커패시터의 유효 단면적을 증가시키기 위하여 실린더(cylinder)형과 같은 3차원 구조의 스토리지 전극을 이용하여 커패시터를 형성하고 있다. 한편, 실린더형의 스토리지 전극은 유효 단면적의 증가를 위해 실린더의 높이는 점차 높이고 있는 반면에, 실린더의 직경은 점차 작게 형성함에 따라, 종횡비(Aspect ratio)가 매우 높아지고 있다. 이에 따라, 커패시턴스를 증가시킬 수는 있지만, 스토리지 전극이 쓰러지는 리닝(leaning) 현상이 발생하는 문제점이 있다.As the integration and miniaturization of semiconductor devices are rapidly progressing, in the case of DRAM devices including transistors and capacitors, a technology for increasing capacitance required per unit area is required. Accordingly, in order to reduce the thickness of the dielectric film Tox and increase the effective cross-sectional area of the capacitor, a capacitor is formed using a storage electrode having a three-dimensional structure such as a cylinder type. On the other hand, the cylindrical storage electrode is gradually increasing the height of the cylinder in order to increase the effective cross-sectional area, while the diameter of the cylinder is gradually formed, the aspect ratio is very high. Accordingly, although the capacitance can be increased, there is a problem in which a storage phenomenon in which the storage electrode falls.

도 1은 실린더 구조의 스토리지 전극을 나타낸 도면이다. 도 1을 참조하면, 반도체기판(100) 상에 층간절연막(110)과 스토리지노드 컨택(120)이 배치되고, 상 기 스토리지노드 컨택(120)과 접속된 실린더형의 스토리지 전극(130)이 배치되어 있다. 인접하고 있는 스토리지 전극(130) 사이에는 질화막으로 이루어진 지지층(140)이 배치되어, 스토리지 전극(130)이 쓰러지는 것을 방지하고 있다. 여기서, 실린더형 스토리지 전극을 형성하기 위한 형틀이 되는 몰드절연막의 식각시 지지층이 식각되지 않도록 질화막을 사용하여 형성한다. 그런데, 질화막은 높은 인장응력(Tensile stress) 특성으로 인하여, 실린더 커패시터 형성 이후의 열공정 과정에서 질화막에 스트레스가 가해져, 도 2a 및 도 2b에 도시한 투과전자현미경(Transmission electron microscope) 사진에서 보이는 이미지와 같이, 지지층으로 사용된 질화막에 크랙(crack)(150)이 발생하여 실린더 구조의 커패시터에 브릿지(bridge) 현상(160)을 유발시키고, 누설전류를 발생시키는 문제가 있다.1 is a view showing a storage electrode of a cylinder structure. Referring to FIG. 1, an interlayer insulating layer 110 and a storage node contact 120 are disposed on a semiconductor substrate 100, and a cylindrical storage electrode 130 connected to the storage node contact 120 is disposed. It is. A support layer 140 made of a nitride film is disposed between adjacent storage electrodes 130 to prevent the storage electrode 130 from falling over. In this case, the nitride layer is formed so that the support layer is not etched during the etching of the mold insulating layer serving as the mold for forming the cylindrical storage electrode. However, due to the high tensile stress characteristic of the nitride film, the nitride film is stressed during the thermal process after the cylinder capacitor is formed, and thus the image shown in the transmission electron microscope picture shown in FIGS. 2A and 2B is shown. As such, a crack 150 is generated in the nitride film used as the support layer, causing a bridge phenomenon 160 to the capacitor of the cylinder structure, and generating a leakage current.

본 발명에 따른 반도체 소자의 커패시터 형성방법은, 반도체 기판상에, 상기 반도체기판과 접속되는 스토리지노드 컨택을 포함하는 층간절연막을 형성하는 단계; 상기 스토리지노드 컨택 및 층간절연막 상에 몰드절연막 및 금속산화막 지지층을 순차적으로 형성하는 단계; 상기 금속산화막 지지층 및 몰드절연막을 패터닝하여 상기 스토리지노드 컨택을 노출시키는 스토리지노드홀을 형성하는 단계; 상기 스토리지노드홀 내에 상기 스토리지노드 컨택과 접속되며 노드분리된 스토리지 전극막을 형성하는 단계; 상기 금속산화막 지지층의 일부를 제거하여 상기 스토리지 전극의 상측 단부를 지지하는 지지층 패턴을 형성하는 단계; 상기 몰드절연막을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계; 및 상기 스토리지 전극막 위에 유전체막 및 플레이트 전극막을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including: forming an interlayer insulating film including a storage node contact connected to the semiconductor substrate on a semiconductor substrate; Sequentially forming a mold insulating layer and a metal oxide layer on the storage node contact and the interlayer insulating layer; Patterning the metal oxide support layer and the mold insulating layer to form a storage node hole exposing the storage node contact; Forming a storage electrode layer connected to the storage node contact and separated from each other in the storage node hole; Removing a portion of the metal oxide support layer to form a support layer pattern supporting an upper end of the storage electrode; Removing the mold insulating layer to form a storage electrode having a cylinder structure; And forming a dielectric film and a plate electrode film on the storage electrode film.

상기 금속산화막 지지층은 탄탈늄산화막(Ta2O5) 또는 탄탈늄옥시나이트라이드(TaON) 중 어느 하나를 사용하여 형성할 수 있다.The metal oxide film support layer may be formed using any one of a tantalum oxide film (Ta 2 O 5 ) or tantalum oxynitride (TaON).

상기 금속산화막 지지층을 형성한 후에, 500℃ 내지 950℃의 온도에서 열처리를 수행하는 단계를 더 포함할 수 있다.After forming the metal oxide film support layer, the method may further include performing heat treatment at a temperature of 500 ° C. to 950 ° C.

상기 몰드절연막을 형성하기 전에, 상기 스토리지노드 컨택 및 층간절연막 상에 식각정지막을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an etch stop layer on the storage node contact and the interlayer insulating layer before forming the mold insulating layer.

상기 금속산화막 지지층을 형성하는 단계 후, 상기 금속산화막 지지층 상에 보호막을 형성하는 단계를 더 포함할 수 있다.After forming the metal oxide film support layer, the method may further include forming a protective film on the metal oxide film support layer.

상기 몰드절연막을 제거하는 단계는 불산 용액 또는 버퍼산화막식각액(BOE)을 이용한 습식 식각으로 수행할 수 있다.Removing the mold insulating layer may be performed by wet etching using a hydrofluoric acid solution or a buffer oxide film etching solution (BOE).

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도 3 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 커패시터 형성방법을 설명하기 위하여 나타낸 도면들이다.3 to 8 are diagrams for explaining a capacitor forming method of a semiconductor device according to an embodiment of the present invention.

도 3을 참조하면, 반도체기판(200)상에 층간절연막(210)을 형성한다. 비록 도면에 나타내지는 않았지만, 반도체기판(200)에는 게이트, 소스/드레인 등의 하부 구조들이 배치된다. 이어서, 층간절연막(210)을 선택적으로 식각하여 컨택홀을 형성한다. 컨택홀 내에, 도전성 물질, 예를 들어 폴리실리콘막을 매립한다. 다음에, 도전성 물질에 대한 평탄화 공정을 진행하여 반도체기판(200)의 불순물 영역과 접속시키면서 이후 형성될 커패시터와 연결시키는 스토리지노드 컨택(220)을 형성한다. 여기서, 평탄화 공정은 에치백(etch back) 또는 화학적기계적연마(CMP; Chemical Mechanical Polishing)로 수행할 수 있다. Referring to FIG. 3, an interlayer insulating film 210 is formed on the semiconductor substrate 200. Although not shown in the drawing, the semiconductor substrate 200 includes substructures such as a gate and a source / drain. Subsequently, the interlayer insulating layer 210 is selectively etched to form a contact hole. A conductive material, for example, a polysilicon film is embedded in the contact hole. Next, the planarization process for the conductive material is performed to form a storage node contact 220 which is connected to the impurity region of the semiconductor substrate 200 and connected to a capacitor to be formed later. Here, the planarization process may be performed by etch back or chemical mechanical polishing (CMP).

계속해서, 스토리지노드 컨택(220)을 포함하는 층간절연막(210) 상에 식각정지막(230)을 형성한다. 식각정지막(230)은 실리콘질화막을 사용하여 형성할 수 있다. 계속해서, 식각정지막(230) 위에 몰드절연막(240)을 커패시터가 형성될 정도의 높이만큼 형성한다. 여기서, 몰드절연막(240)은 산화막을 사용하여 형성할 수 있 다.Subsequently, an etch stop layer 230 is formed on the interlayer insulating layer 210 including the storage node contact 220. The etch stop layer 230 may be formed using a silicon nitride layer. Subsequently, the mold insulating layer 240 is formed on the etch stop layer 230 to a height sufficient to form a capacitor. Here, the mold insulating film 240 may be formed using an oxide film.

도 4를 참조하면, 몰드절연막(240) 위에 지지층으로 예컨대 금속산화막 지지층(250)을 형성하고, 그 위에 보호막(260)을 형성한다. 금속산화막 지지층(250)은 탄탈늄산화막(Ta2O5) 또는 탄탈늄옥시나이트라이드(TaON) 중 어느 하나를 사용하여 형성할 수 있다. 탄탈늄산화막은 기존에 지지층으로 사용된 질화막에 비하여 1 오더(order) 이상 낮은 스트레스를 가진다. 더욱이, 후속 열처리에서 추가적으로 스트레스가 더 낮아져, 질화막에 비해 상대적으로 크랙발생을 억제할 수 있다. 또한, 탄탈늄산화막은 몰드절연막(240)을 식각하는 물질 예컨대, 불산(HF) 용액에 대한 식각속도가 느리기 때문에, 이후 상기 몰드절연막(240)을 제거하는 공정에서 상기 탄탈늄산화막이 제거될 염려가 없다. 이에 따라, 탄탈늄산화막은 이후 형성될 노드분리된 스토리지 전극막을 충분히 지지해줄 수 있다. 탄탈늄산화막은 탄탈늄 소스로 Ta(OC2H5)5 또는 TaH2F7 중 어느 하나를 사용하여 형성한다. 그리고, 탄탈늄산화막은 화학기상증착(Chemical Mechanical Deposition; CVD) 방법을 이용하여 대략 350℃ 내지 550℃의 온도에서 형성한다. Referring to FIG. 4, a metal oxide film support layer 250 is formed as a support layer on the mold insulating film 240, and a protective film 260 is formed thereon. The metal oxide film support layer 250 may be formed using any one of a tantalum oxide film (Ta 2 O 5 ) or tantalum oxynitride (TaON). The tantalum oxide film has a stress of at least one order lower than that of the nitride film previously used as a support layer. Moreover, the stress is further lowered in the subsequent heat treatment, and thus it is possible to suppress cracking in comparison with the nitride film. In addition, the tantalum oxide film may have a low etching rate with respect to a material for etching the mold insulating film 240, for example, a hydrofluoric acid (HF) solution. There is no. Accordingly, the tantalum oxide film may sufficiently support the node-separated storage electrode film to be formed later. The tantalum oxide film is formed using either Ta (OC 2 H 5 ) 5 or TaH 2 F 7 as a tantalum source. The tantalum oxide film is formed at a temperature of approximately 350 ° C. to 550 ° C. using a chemical mechanical deposition (CVD) method.

계속해서, 금속산화막 지지층(250)의 스트레스 감소 및 후속 몰드절연막(240)을 식각하는 식각용액에 대한 식각속도를 늦추기 위하여 500℃ 내지 950℃의 온도에서 열처리를 수행한다. 한편, 보호막(260)은 산화막을 사용하여 형성할 수 있다. 보호막(260)은 후속 형성될 노드분리된 스토리지노드 전극막의 상부가 금속산화막 지지층(250)의 높이보다 아래로 내려갈 경우에, 금속산화막 지지층(250) 이 뽑히는 현상을 방지하는 역할을 한다. Subsequently, heat treatment is performed at a temperature of 500 ° C. to 950 ° C. in order to reduce the stress of the metal oxide film support layer 250 and to slow down the etching rate of the etching solution for etching the subsequent mold insulating layer 240. On the other hand, the protective film 260 can be formed using an oxide film. The passivation layer 260 serves to prevent the metal oxide support layer 250 from being pulled out when the upper portion of the node-separated storage node electrode layer to be subsequently formed is lower than the height of the metal oxide support layer 250.

도 5를 참조하면, 몰드절연막, 금속산화막 지지층 및 보호막을 패터닝하여 스토리지노드홀(265)을 형성한다. 구체적으로, 보호막 위에 제1 마스크막 패턴(미도시)을 형성한다. 제1 마스크막 패턴은 이후 실린더형 스토리지 전극막이 형성될 영역의 지지층 보호막을 노출시키는 개구부를 갖는다. 이어서, 제1 마스크막 패턴을 식각마스크로 한 식각으로 보호막, 금속산화막 지지층 및 몰드절연막을 식각하여 보호막 패턴(261), 금속산화막 지지층 패턴(251) 및 몰드절연막 패턴(241)을 형성하되, 식각은 식각정지막이 노출될 때까지 수행한다. 몰드절연막 패턴(241) 형성을 위한 식각은 불산 용액 또는 버퍼산화막식각액(Buffered Oxide Etch; BOE)을 이용한 습식 식각 공정으로 수행한다. 다음에, 노출된 식각정지막을 식각하여 스토리지노드 컨택(220)의 일부를 노출시키는 식각정지막 패턴(231)을 형성한다. 다음에, 제1 마스크막 패턴을 제거한다.Referring to FIG. 5, a storage node hole 265 is formed by patterning a mold insulating layer, a metal oxide support layer, and a protective layer. In detail, a first mask layer pattern (not shown) is formed on the passivation layer. The first mask layer pattern has an opening that exposes the support layer passivation layer in a region where the cylindrical storage electrode layer is to be formed later. Subsequently, the passivation layer, the metal oxide layer support layer, and the mold insulation layer are etched by etching using the first mask layer pattern as an etch mask to form the passivation layer pattern 261, the metal oxide layer support layer pattern 251, and the mold insulation layer pattern 241. Until the etch stop film is exposed. Etching for forming the mold insulating layer pattern 241 is performed by a wet etching process using a hydrofluoric acid solution or a buffered oxide etching solution (BOE). Next, the exposed etch stop layer is etched to form an etch stop layer pattern 231 exposing a portion of the storage node contact 220. Next, the first mask film pattern is removed.

도 6을 참조하면, 스토리지노드홀(도 5의 265) 내에 스토리지노드 컨택(220)과 접속되면서 노드분리된 스토리지 전극(271)을 형성한 후에, 그 측면에 형성된 금속산화막 지지층 패턴(251)을 선택적으로 제거한다. 구체적으로, 스토리지노드홀(도 5의 265)의 내벽 및 보호막 패턴(261) 위에 스토리지 전극(271)을 형성한다. 이어서, 평탄화 공정으로, 예컨대 에치백(etch back) 또는 화학적기계적연마(CMP; Chemical Mechanical Polishing)를 보호막 패턴(261)이 노출될 때까지 수행하여 노드분리된 스토리지 전극(271)을 형성한다. 계속해서, 불필요한 영역의 보호막 패턴 및 금속산화막 지지층 패턴을 제거하여 몰드절연막(241)을 노출시킨다. 통상적으 로, 4개의 스토리지 전극막이 하나의 지지층 패턴으로 지지되도록 하며, 경우에 따라서 조절될 수 있다. Referring to FIG. 6, after forming the storage electrode 271 separated from the node while being connected to the storage node contact 220 in the storage node hole 265 of FIG. 5, the metal oxide support layer pattern 251 formed on the side surface thereof is Optionally remove In detail, the storage electrode 271 is formed on the inner wall of the storage node hole 265 of FIG. 5 and the passivation layer pattern 261. Subsequently, in the planarization process, for example, an etch back or chemical mechanical polishing (CMP) is performed until the protective layer pattern 261 is exposed to form the node-separated storage electrode 271. Subsequently, the protective film pattern and the metal oxide film support layer pattern of the unnecessary area are removed to expose the mold insulating film 241. Typically, four storage electrode films are supported in one support layer pattern and may be adjusted in some cases.

도 7을 참조하면, 몰드절연막 및 보호막 패턴에 불산 용액 또는 버퍼산화막식각액(BOE)을 이용한 습식 식각을 수행하여 실린더 구조의 스토리지 전극(271)을 형성한다. 금속산화막 지지층 패턴(251)에 의해 지지되는 실린더 구조의 스토리지 전극(271)은 상기 노드분리된 스토리지 전극의 내부, 외부 모두를 유효 커패시터 면적으로 사용하여 커패시터 용량을 증가시킬 수 있다. 더욱이, 금속산화막 지지층 패턴(251)은 낮은 스트레스를 가지는 특성이 있어 크랙 발생을 감소시킬 수 있고, 이에 따라 누설전류의 발생을 억제하며, 노드분리된 스토리지 전극 간의 리닝(leaning) 현상을 억제할 수 있다. Referring to FIG. 7, wet etching using a hydrofluoric acid solution or a buffer oxide film etching solution (BOE) is performed on a mold insulating layer and a protective layer pattern to form a storage electrode 271 having a cylindrical structure. The storage electrode 271 of the cylindrical structure supported by the metal oxide support layer pattern 251 may increase the capacitor capacity by using both the inside and the outside of the node-separated storage electrode as the effective capacitor area. In addition, the metal oxide support layer pattern 251 may have a low stress characteristic to reduce the occurrence of cracks, thereby suppressing the occurrence of leakage current and suppressing the phenomenon of leakage between the storage electrodes separated from the nodes. have.

도 8을 참조하면, 실린더 구조의 스토리지 전극(271) 위에 유전체막(280) 및 플레이트 전극(290)을 순차적으로 형성하여 실린더 구조의 커패시터를 형성한다. Referring to FIG. 8, the dielectric layer 280 and the plate electrode 290 are sequentially formed on the storage electrode 271 of the cylinder structure to form a capacitor of the cylinder structure.

도 1은 종래의 실린더 구조의 스토리지 전극을 구비하는 커패시터를 나타낸 도면이다.1 is a view showing a capacitor having a storage electrode of a conventional cylinder structure.

도2a 및 도 2b는 종래의 실린더 구조의 스토리지 전극 사이에서 발생한 브릿지 및 리닝 현상을 나타내 보인 투과전자현미경 사진이다.2A and 2B are transmission electron micrographs showing bridges and linings occurring between storage electrodes of a conventional cylinder structure.

도 3 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 커패시터 형성방법을 설명하기 위하여 나타낸 도면들이다.3 to 8 are diagrams for explaining a capacitor forming method of a semiconductor device according to an embodiment of the present invention.

Claims (6)

반도체기판상에, 상기 반도체기판과 접속되는 스토리지노드 컨택을 포함하는 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate, the interlayer insulating film including a storage node contact connected to the semiconductor substrate; 상기 스토리지노드 컨택 및 층간절연막 상에 몰드절연막 및 금속산화막 지지층을 순차적으로 형성하는 단계;Sequentially forming a mold insulating layer and a metal oxide layer on the storage node contact and the interlayer insulating layer; 상기 금속산화막 지지층 및 몰드절연막을 패터닝하여 상기 스토리지노드 컨택을 노출시키는 스토리지노드홀을 형성하는 단계;Patterning the metal oxide support layer and the mold insulating layer to form a storage node hole exposing the storage node contact; 상기 스토리지노드홀 내에 상기 스토리지노드 컨택과 접속되며 노드분리된 스토리지 전극막을 형성하는 단계;Forming a storage electrode layer connected to the storage node contact and separated from each other in the storage node hole; 상기 금속산화막 지지층의 일부를 제거하여 상기 스토리지 전극의 상측 단부를 지지하는 지지층 패턴을 형성하는 단계; 및Removing a portion of the metal oxide support layer to form a support layer pattern supporting an upper end of the storage electrode; And 상기 몰드절연막을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계; 및Removing the mold insulating layer to form a storage electrode having a cylinder structure; And 상기 스토리지 전극 위에 유전체막 및 플레이트 전극을 형성하는 단계를 포함하는 반도체 소자의 커패시터 형성방법.And forming a dielectric film and a plate electrode on the storage electrode. 제1항에 있어서,The method of claim 1, 상기 금속산화막 지지층은 탄탈늄산화막(Ta2O5) 또는 탄탈늄옥시나이트라이 드(TaON) 중 어느 하나를 사용하여 형성하는 반도체 소자의 커패시터 형성방법.The metal oxide film support layer is formed of a tantalum oxide film (Ta 2 O 5 ) or tantalum oxynitride (TaON) using any one of the capacitor formation method of the semiconductor device. 제1항에 있어서,The method of claim 1, 상기 금속산화막 지지층을 형성한 후에, 500℃ 내지 950℃의 온도에서 열처리를 수행하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.After forming the metal oxide film support layer, the method of forming a capacitor of the semiconductor device further comprising the step of performing a heat treatment at a temperature of 500 ℃ to 950 ℃. 제1항에 있어서, 상기 몰드절연막을 형성하기 전에,The method of claim 1, before forming the mold insulating film, 상기 스토리지노드 컨택 및 층간절연막 상에 식각정지막을 형성하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.And forming an etch stop layer on the storage node contact and the interlayer insulating layer. 제1항에 있어서, The method of claim 1, 상기 금속산화막 지지층을 형성하는 단계 후, 상기 금속산화막 지지층 상에 보호막을 형성하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.And forming a protective film on the metal oxide film support layer after the forming of the metal oxide film support layer. 제1항에 있어서,The method of claim 1, 상기 몰드절연막을 제거하는 단계는 패턴의 식각은 불산 용액 또는 버퍼산화막식각액(BOE)을 이용한 습식 식각으로 수행하는 반도체 소자의 커패시터 형성방법.The removing of the mold insulating layer may include etching the pattern by wet etching using a hydrofluoric acid solution or a buffer oxide film etching solution (BOE).
KR1020080131684A 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device Withdrawn KR20100073097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131684A KR20100073097A (en) 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131684A KR20100073097A (en) 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20100073097A true KR20100073097A (en) 2010-07-01

Family

ID=42636123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131684A Withdrawn KR20100073097A (en) 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20100073097A (en)

Similar Documents

Publication Publication Date Title
CN101937837B (en) Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
KR100985409B1 (en) Capacitor Manufacturing Method of Semiconductor Device
US10366995B2 (en) Semiconductor structure and manufacturing method thereof
KR101096840B1 (en) Method of fabricating the semiconductor device
US8153486B2 (en) Method for fabricating capacitor
CN113345896B (en) Dynamic random access memory device and manufacturing method thereof
KR20100073097A (en) Method for fabricating capacitor of semiconductor device
KR101090470B1 (en) How to form a cylindrical capacitor
KR20090111018A (en) Capacitor Manufacturing Method with Pillar Storage Node
KR20080108697A (en) Forming method of capacitor and manufacturing method of semiconductor device
KR100842761B1 (en) Capacitor bottom electrode formation method of semiconductor device
JP4559866B2 (en) Manufacturing method of semiconductor device
KR101025732B1 (en) Capacitor Manufacturing Method for Crack Prevention
KR100680959B1 (en) Capacitor Formation Method of Semiconductor Device
KR100745873B1 (en) Manufacturing Method of Semiconductor Device
KR100945505B1 (en) Storage node formation method of semiconductor device
KR100887052B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR101044005B1 (en) Capacitor Manufacturing Method of Semiconductor Device
CN114678361A (en) A kind of semiconductor device and its manufacturing method
KR20100073096A (en) Method for fabricating capacitor of semiconductor device
KR20100107782A (en) Method for forming capacitor having cylinder type storage electrode and mask for the same
JP2010157729A (en) Method for manufacturing semiconductor element
KR20100138467A (en) Metal contact formation method of semiconductor device
KR20060072963A (en) Storage node electrode formation method of capacitor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081222

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid