[go: up one dir, main page]

KR20090068616A - 불휘발성 메모리 소자 및 그 프로그램 방법 - Google Patents

불휘발성 메모리 소자 및 그 프로그램 방법 Download PDF

Info

Publication number
KR20090068616A
KR20090068616A KR1020070136301A KR20070136301A KR20090068616A KR 20090068616 A KR20090068616 A KR 20090068616A KR 1020070136301 A KR1020070136301 A KR 1020070136301A KR 20070136301 A KR20070136301 A KR 20070136301A KR 20090068616 A KR20090068616 A KR 20090068616A
Authority
KR
South Korea
Prior art keywords
plane
data
page buffer
program
buffer unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020070136301A
Other languages
English (en)
Other versions
KR100908542B1 (ko
Inventor
박원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070136301A priority Critical patent/KR100908542B1/ko
Priority to US12/163,866 priority patent/US7808825B2/en
Publication of KR20090068616A publication Critical patent/KR20090068616A/ko
Application granted granted Critical
Publication of KR100908542B1 publication Critical patent/KR100908542B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 프로그램에 관한 것으로, 둘 이상의 플레인과, 각각의 플레인에 연결되는 페이지 버퍼부들; 외부로부터 입력되는 제 1 데이터를 플레인 선택 신호에 따라 프로그램할 플레인의 페이지 버퍼부로 전달하고, 상기 선택된 플레인의 프로그램이 수행되는 동안 프로그램 동작을 수행하지 않는 플레인의 페이지 버퍼부에 제 2 데이터를 전달하며, 상기 제 1 데이터의 프로그램 완료 후, 데이터 전달 제어신호에 따라 상기 제 1 페이지 버퍼부와 제 2 페이지 버퍼부간의 데이터 전달 경로를 제공하는 데이터 라인 먹스; 및 외부에서 입력되는 주소 정보를 이용하여 프로그램을 수행할 플레인을 선택하고, 플레인 캐시 쓰기 명령에 따라 상기 선택되지 않은 플레인의 페이지 버퍼부에 상기 제 2 데이터를 저장하고, 저장된 상기 제 2 데이터를 상기 프로그램을 수행하는 선택된 플레인의 페이지 버퍼로 전달시키기 위한 플레인 캐시 전송 신호 및 데이터 전달 제어신호를 제공하는 제어부를 포함한다.
플레인, 캐시 쓰기

Description

불휘발성 메모리 소자 및 그 프로그램 방법{Non volatile memory device and method of programming the same}
본 발명은 불휘발성 메모리소자의 데이터 프로그램 동작에 관한 것으로, 특히 멀티 플레인으로 구성되는 불휘발성 메모리 소자 및 그 프로그램 방법에 관한 것이다.
불휘발성 메모리 소자인 플래시 메모리 소자는 메모리 셀 어레이의 구조에 따라 싱글 플레인(Single Plane) 타입과 멀티 플레인(Multi Plane) 타입으로 분류될 수 있다. 싱글 플레인 타입의 메모리 소자는 복수개의 메모리 셀 블록들로 구성되는 하나의 플레인만을 포함하고, 멀티 플레인 타입의 메모리 소자는 각각 복수의 메모리 셀 블록들로 구성되는 복수의 플레인들이 포함된다.
상기한 플래시 메모리 소자는 메모리 셀에 데이터를 저장하기 위해서, 외부와 연결되는 데이터 입출력 패드로부터 쓰기 명령과 어드레스 정보 및 저장할 데이터를 입력받아 프로그램 동작을 수행한다.
플래시 메모리 소자의 프로그램 명령은 입출력 패드를 통해 먼저 프로그램 명령 코드(80H)가 입력되고, 5사이클(cycle)의 어드레스 정보가 입력된후, 프로그 램 데이터가 입력되고, 마지막으로 실행 코드(10H)가 입력된다.
상기의 입력되는 명령 코드에 따라 플래시 메모리 소자는 입력 어드레스를 확인하여 페이지 버퍼를 선택하고, 입력되는 데이터를 페이지 버퍼의 래치 회로에 임시 저장한다. 그리고 실행코드에 따라 입력 어드레스에 의해 선택된 메모리 셀에 페이지 버퍼에 임시 저장된 데이터를 프로그램한다.
이러한 플래시 메모리 소자의 프로그램 동작이 수행되는데 걸리는 시간은 다음과 같이 계산될 수 있다.
Figure 112007092537872-PAT00001
수학식 1에서 T는 전체 프로그램 시간이고, K 는 페이지 버퍼의 개수이며, tWC는 1바이트당 IO 쓰기의 시간을 나타내고, tPROG는 셀에 프로그램하는 시간을 나타낸다. 그리고 N은 쓰기 동작을 반복하는 횟수를 나타낸다. 그리고 상기 전체 프로그램 시간(T)에서는 프로그램 명령어와 어드레스 입력 시간은 제외하였다.
수학식 1에서도 나타나 있듯이, 플래시 메모리소자의 프로그램 동작에서는 IO를 통해 데이터가 입력되는 시간(tWC)이 프로그램 동작 시간에 큰 영향을 미치는 것을 알 수 있다. 이러한 데이터 입력 시간을 최소화하기 위한 방법 중에서 캐시 쓰기 방식을 이용하는 방법이 있다.
캐시 쓰기 방식은 메모리 셀에 데이터를 프로그램하는 동시에, 다음번으로 프로그램해야 하는 데이터를 입력받아, 페이지 버퍼에 포함되는 여러 개의 래치회로 중, 하나의 래치 회로에 미리 저장하는 방법을 말한다. 이러한 방식을 이용하면 프로그램하는 전체 시간은 다음과 같이 단축될 수 있다.
Figure 112007092537872-PAT00002
프로그램을 수행할 때 캐시 쓰기 방법을 사용하기 위해서는 페이지 버퍼에 프로그램 동작에 영향을 받지 않는 래치 회로가 추가로 구성되어야 있어야만 한다. 그러나 계속 발전되는 멀티 레벨 셀(Multi Level Cell) 메모리 소자는 레벨이 늘어날수록 페이지 버퍼의 래치 회로가 많이 요구되는데, 이에 더하여 캐시 쓰기를 위한 래치 회로를 추가하는 것은 페이지 버퍼 회로의 면적과, 메모리 칩의 면적을 최소화하는데 문제가 되며, 또한 알고리즘상의 복잡한 문제도 제시된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 멀티 플레인으로 구성되는 불휘발성 메모리 소자가 프로그램을 수행하는데 있어서, 프로그램 동작을 수행하지 않는 플레인의 페이지 버퍼 회로를 이용한 캐시 쓰기 동작을 수행할 수 있도록 하는 불휘발성 메모리 소자 및 그 프로그램 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
둘 이상의 플레인과, 각각의 플레인에 연결되는 페이지 버퍼부들; 외부로부터 입력되는 제 1 데이터를 플레인 선택 신호에 따라 프로그램할 플레인의 페이지 버퍼부로 전달하고, 상기 선택된 플레인의 프로그램이 수행되는 동안 프로그램 동작을 수행하지 않는 플레인의 페이지 버퍼부에 제 2 데이터를 전달하며, 상기 제 1 데이터의 프로그램 완료 후, 데이터 전달 제어신호에 따라 상기 제 1 페이지 버퍼부와 제 2 페이지 버퍼부간의 데이터 전달 경로를 제공하는 데이터 라인 먹스; 외부에서 입력되는 주소 정보를 이용하여 프로그램을 수행할 플레인을 선택하고, 플레인 캐시 쓰기 명령에 따라 상기 선택되지 않은 플레인의 페이지 버퍼부에 상기 제 2 데이터를 저장하고, 저장된 상기 제 2 데이터를 상기 프로그램을 수행하는 선택된 플레인의 페이지 버퍼로 전달시키기 위한 플레인 캐시 전송 신호 및 데이터 전달 제어신호를 제공하는 제어부를 포함한다.
상기 제어부는, 상기 외부에서 입력되는 주소 정보를 이용하여 상기 제 1 데 이터가 프로그램될 어드레스를 카운팅하고, 상기 제 2 데이터의 시작 컬럼 어드레스 정보 및 종료 컬럼 어드레스 정보를 저장하는 카운터를 포함하는 것을 특징으로 한다.
상기 데이터 라인 먹스는, 외부에서 입력되는 데이터를 상기 제어부의 플레인 선택신호에 따라 선택되는 플레인의 페이지 버퍼부로 전달하는 경로를 제공하는 디먹스와; 상기 제어부의 데이터 전달 제어신호에 따라 상기 제 1 페이지 버퍼부와 상기 제 2 페이지 버퍼부간의 데이터 전송 경로를 제공하는 데이터 전달부를 포함한다.
상기 디먹스는, 상기 제어부가 제공하는 플레인 선택 신호와, 플레인 캐시 전송 신호에 따라 상기 페이지 버퍼부들중 하나를 선택하고, 외부에서 입력되는 데이터를 선택된 페이지 버퍼부에 전송하는 것을 특징으로 한다.
상기 디먹스는, 플레인 선택 신호에 따라 상기 제 1 데이터를 프로그램을 위해 선택된 플레인의 페이지 버퍼부로 전송하고, 이후에 플레인 선택 신호와 플레인 캐시 전송 신호에 따라 상기 제 2 데이터를 프로그램을 수행하지 않는 플레인의 페이지 버퍼부로 전송하는 것을 특징으로 한다.
상기 데이터 전달부는, 상기 제어부의 데이터 전달 제어신호에 의해 페이지 버퍼부간의 데이터 전송 경로를 일방향으로 제공하기 위한 하나 이상의 스위칭 소자를 포함하는 것을 특징으로 한다.
상기 데이터 전달부는, 상기 페이지 버퍼부들이 제 1 페이지 버퍼부와 제 2 페이지 버퍼부를 포함할 때, 상기 제 1 페이지 버퍼부에서 제 2 페이지 버퍼부로의 데이터 전달 경로를 제공하는 제 1 스위칭 소자와, 상기 제 2 페이지 버퍼부에서 제 1 페이지 버퍼부로의 데이터 전달 경로를 제공하는 제 2 스위칭 소자를 포함하고, 상기 제 1 및 제 2 스위칭 소자는 상기 제어부의 데이터 전달 제어신호에 의해 동작하는 것을 특징으로 한다.
상기 제어부는, 상기 입력 어드레스에 포함되는 플레인 주소 정보와 플레인 캐시 전송 신호를 이용하여 데이터 전달 제어신호를 출력하는 캐시 전송 제어부와; 상기 플레인 주소 정보와 상기 플레인 캐시 쓰기 명령에 따라, 플레인 선택 신호를 출력하는 플레인 선택부를 포함하는 것을 특징으로 한다.
상기 플레인 선택부는 상기 플레인 쓰기 명령이 입력되면, 프로그램을 하지 않는 플레인을 선택하도록 플레인 선택 신호를 생성하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자는,
둘 이상의 플레인과, 제 1 플레인을 프로그램할 때 프로그램할 데이터를 임시로 저장 하는 래치를 포함하되, 상기 래치는 제 2 플레인의 페이지버퍼에 포함되는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
다수의 플레인을 포함하는 불휘발성 메모리 소자의 프로그램 방법에 있어서,
프로그램 명령과 함께 입력되는 제 1 주소 정보에 따라 선택된 제 1 플레인의 제 1 페이지 버퍼부에 프로그램할 제 1 데이터들을 래치하고 프로그램을 진행하는 단계; 상기 프로그램이 진행되는 동안, 플레인 캐시 쓰기 명령과 함께 입력되는 제 2 주소 정보를 저장한 후, 다음으로 프로그램할 제 2 데이터들을 선택되지 않은 제 2 플레인의 제 2 페이지 버퍼부에 래치하는 단계; 상기 제 1 데이터들의 프로그램이 완료된 후, 데이터 전달 제어신호에 따라 제 2 페이지 버퍼부에 래치되어 있는 상기 제 2 데이터들을 제 1 페이지 버퍼부로 전송하는 단계; 및 연속 프로그램 명령과 함께 입력되는 제 3 주소정보에 따라 선택되는 플레인의 페이지 버퍼부에 저장된 제 2 데이터를 프로그램하는 단계를 포함한다.
상기 제 1 주소 정보는 컬럼 어드레스와 로우 어드레스 정보를 모두 포함하고, 상기 제 2 주소 정보는 컬럼 어드레스를 포함하고, 상기 제 3 주소 정보는 로우 어드레스를 포함하는 것을 특징으로 한다.
상기 플레인 캐시 쓰기 명령에서 제 2 데이터를 래치하는데 있어서, 상기 제 2 주소를 시작 주소로 하여 어드레스 카운팅을 수행하고, 최종 어드레스 정보를 저장하는 것을 특징으로 한다.
상기 제 2 데이터를 프로그램하는 동안, 플레인 캐시 쓰기 명령과 함께 입력되는 제 3 주소 정보를 저장한 후, 다음으로 프로그램할 제 3 데이터들을 프로그램 동작을 수행하지 않는 플레인의 페이지 버퍼에 래치시키는 단계; 상기 제 2 데이터들의 프로그램이 완료된 후, 데이터 전달 제어신호에 따라 페이지 버퍼부에 저장된 제 3 데이터들을 상기 제 2 데이터의 프로그램을 수행했던 페이지 버퍼부로 전달하는 단계; 및 연속 프로그램 명령과 함께 입력되는 제 4 주소정보에 따라 선택되는 플레인의 페이지 버퍼부에 저장된 제 3 데이터를 프로그램하는 단계를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 프로그램 방법은 멀티 플레인을 포함하는 불휘발성 메모리 소자가 프로그램을 수행할 때, 동작하지 않는 플레인의 페이지 버퍼를 캐시 버퍼로 사용함으로써 프로그램 시간을 단축할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a은 본 발명의 실시 예에 따른 낸드 플래시 메모리 소자의 블록도이다.
도 1a를 참조하면, 본 발명의 실시 예에 따른 낸드 플래시 메모리 소자(100)는 플레인부(110)와, 페이지 버퍼부(120)와, IO 제어부(130)와, 데이터 라인 먹스(140)와, 제어부(150)를 포함한다.
플레인부(110)는 제 1 및 제 2 플레인(111, 112)을 포함하며 각각의 플레인은 다수의 메모리 블록(BLK)들을 포함하는 메모리 셀 어레이를 포함하고, 각각의 메모리 블록들은 워드라인(WL)들과 비트라인(BL)들로 연결된 다수의 메모리 셀로 구성된다. 그리고 각각의 플레인들은 입력 어드레스에 따라 메모리 블록(BLK)과 워드라인(WL)을 선택하는 X 디코더를 포함한다.
페이지 버퍼부(120)는 제 1 플레인(111)에 연결되는 제 1 페이지 버퍼 부(121)와, 제 2 플레인(112)에 연결되는 제 2 페이지 버퍼부(122)를 포함한다. 페이지 버퍼부(120)는 플레인부(110)의 메모리 셀 어레이의 비트라인 쌍에 각각 연결되어 데이터 프로그램, 독출을 수행하는 페이지 버퍼 회로(PB)를 복수개 포함하여 구성된다.
IO 제어부(130)는 제 1 페이지 버퍼부(121)의 입출력 데이터를 제어하는 제 1 IO 제어부(131)와, 제 2 페이지 버퍼부(121)의 입출력 데이터를 제어하는 제 2 IO 제어부(132)를 포함한다.
데이터 라인 먹스(140)는 상기 제 1 IO 제어부(131)와, 제 2 IO 제어부(132)에 연결된 데이터 라인(DL_P1, DL_P2)들 중 플레인 선택 신호에 따라 선택되는 데이터 라인을 외부의 IO 패드(170)로 연결한다.
또한, 데이터 라인 먹스(140)는 IO 패드(170)로부터 입력되는 명령어와 주소 정보 등을 제어부(150)로 전달한다. 그리고 제어부(150)의 제어에 따라 비선택 플레인의 페이지 버퍼에 저장된 데이터를 선택 플레인의 페이지 버퍼로 전달하는 경로를 제공한다.
제어부(150)는 입력 어드레스에 따라 동작을 수행할 플레인과 페이지 버퍼를 선택하는 제어신호를 출력하며, 플레인 쓰기 동작을 위한 플레인 선택 신호(Plane Select; PS)와, 캐시 전송 제어 신호들(P1 to P2 or P2 to P1)을 데이터 라인 먹스(140)로 제공한다.
또한 제어부(150)는 프로그램 동작을 위한 어드레스 카운팅을 수행하고, 또한 플레인 캐시 동작을 위한 주소 정보를 저장하는 카운터(160)를 포함한다.
카운터(160)는 입력 어드레스를 시작 어드레스로 하여 순차적으로 어드레스 카운팅신호를 출력하고, 플레인 캐시 동작을 위해 비선택 플레인의 페이지 버퍼에 저장된 데이터의 시작 컬럼 주소와 마지막 컬럼 주소를 저장하는 저장부(161)를 포함한다.
상기 데이터 라인 먹스(140)는 다음과 같이 구성된다.
도 1b는 도 1a의 데이터 라인 먹스의 상세 회로도이다.
도 1b를 참조하면, 데이터 라인 먹스(140)는 데이터 전달부(141)와 디먹스(142)를 포함한다.
데이터 전달부(141)는 제어신호에 의해 제 1 페이지 버퍼부(121)에 래치된 데이터를 제 2 페이지 버퍼부(122)로 전달하거나, 제 2 페이지 버퍼부(122)에 래치된 데이터를 제 1 페이지 버퍼부(121)로 전달한다.
디먹스(142)는 IO 패드(170)로부터 입력되는 데이터를 플레인 선택 신호(PS) 및 캐시 전송 신호의 제어에 따라 제 1 페이지 버퍼부(121) 또는 제 2 페이지 버퍼부(122)로 선택적으로 전달한다. 이때, IO 패드부(170)로부터 입력되는 데이터 라인은 8비트이다.
데이터 전달부(141)는 제 1 및 제 2 인버터(IN1, IN2)를 포함한다. 상기 제 1 및 제 2 인버터(IN1, IN2)는 삼상 인버터로서 제어신호에 의해 입력되는 데이터를 출력한다. 제 1 인버터(IN1)는 제어신호(P1 to P2)에 의해 제 1 페이지 버퍼부(121)에 래치된 데이터를 제 2 페이지 버퍼부(122)로 전송하는 경로를 제공한다. 또한 제 2 인버터(IN2)는 제어신호(P2 to P1)에 의해 제 2 페이지 버퍼부(122)에 래치된 데이터를 제 1 페이지 버퍼부(121)로 전송하는 경로를 제공한다.
상기 제어신호(P1 to P2, P2 to P1)들은 제어부(150)로부터 입력되는 것이다. 상기 제어신호(P1 to P2, PS to P1)들과 플레인 선택신호(PS) 및 캐시 전송 신호 등을 생성하는 제어부(150)는 다음과 같다.
도 1c는 도 1a의 제어부의 블록도이다.
도 1c를 참조하면, 본 발명의 실시 예에 따른 플래시 메모리 소자의 제어부(150)는 캐시 전송 제어부(151)와 플레인 선택부(152)를 포함한다.
캐시전송 제어부(151)는 플레인 캐시 동작을 수행할 때, 선택된 플레인이 페이지 버퍼 회로에 저장된 데이터를 프로그램한 이후에, 선택되지 않은 플레인의 페이지 버퍼 회로에 저장된 데이터를 선택된 플레인의 페이지 버퍼 회로로 전달할 수 있도록 하는 제어신호(P1 to P2, P2 to P1)들을 캐시전송 제어신호와, 플레인 주소 정보를 이용하여 생성한다.
플레인 선택부(152)는 플레인 캐시 쓰기에 관련된 명령이 입력되면, 플레인 선택 신호를 변경하여 출력함으로써 디먹스(142)가 IO 패드(170)로부터 입력되는 데이터를 제 1 페이지 버퍼부(121) 또는 제 2 플레인 버퍼(122)로 전달하도록 한다.
제어신호(P1 to P2)는 제 1 페이지 버퍼부(121)에 래치된 데이터를 제 2 페이지 버퍼부(122)로 전달하기 위한 제어신호이고, 제어신호(P2 to P1)는 제 2 페이지 버퍼부(122)에 래치된 데이터를 제 1 페이지 버퍼부(121)로 전달하기 위한 제어신호이다.
플레인 선택부(152)는 플레인 변경 신호에 따라, 제 1 플레인(111)과 제 2 플레인(122)을 선택하는 신호를 출력하는데, 본 발명의 실시 예에서는 두 개의 플레인이 포함되므로, 플레인 선택 신호(PS)가 하이 레벨이면 제 1 플레인(111)이 선택되고, 플레인 선택 신호가(PS)가 로우 레벨이면 제 2 플레인(112)이 선택된다.
만약 플레인이 2개 이상으로 구성되는 플래시 메모리 소자인 경우에는 플레인 선택 신호를 하나 이상으로 하거나, 데이터를 전달하여 플레인을 선택하도록 하는 방법 등을 사용할 수 있다.
상기의 도 1a 내지 도 1c와 같이 구성되는 본 발명의 실시 예에 따른 플래시 메모리소자의 프로그램 동작은 다음과 같이 수행된다.
도 2는 본 발명의 실시 예에 따른 프로그램 동작의 타이밍도이다.
먼저, 본 발명의 실시 예에 따른 프로그램 동작에서 프로그램할 데이터는 1개의 플레인의 페이지 단위를 기준으로 4개의 페이지에 프로그램해야 하는 양이라고 가정하고, 각각의 페이지에 저장될 데이터를 제 1 내지 제 4 데이터 군으로 칭한다. 또한 프로그램을 수행할 플레인은 제 1 플레인(111)으로 가정한다.
도 2를 참조하면, 프로그램 동작을 시작하기 위해서는 IO 패드(170)를 통해서 프로그램 명령과, 주소 정보 및 프로그램할 데이터가 입력된다. 즉, 프로그램 명령(80H)이 입력되고(S201), 주소 정보가 입력된후(S203), 첫 번째 페이지에 프로그램할 제 1 데이터 군이 입력된다(S205).
이때 내부적인 레디비지(Internal RB#)와 외부의 레디비지(RB#) 신호는 모두 하이 레벨 상태이다.
상기 주소 정보는 일반적으로 5사이클(Cycle)로 입력되는데 5 사이클 중 컬럼 어드레스 정보가 2 사이클로 구성되고, 로우(row) 어드레스 정보가 3 사이클로 구성된다. 컬럼 어드레스 정보는 페이지 버퍼부의 페이지 버퍼 회로(PB)를 선택하도록 하며, 로우(row) 어드레스 정보는 프로그램할 페이지의 주소와, 메모리 블록의 주소(BLK) 및 플레인 주소를 포함한다. 플래시 메모리 소자(100)에서 페이지는 워드라인과 같은 의미로 사용된다.
상기 단계S203에서는 5사이클의 주소 정보가 입력된다.
단계S201 내지 S203에 의해 IO 패드(170)로 입력되는 데이터를 플래시 메모리 소자(100)는 다음과 같이 처리한다.
먼저 데이터 라인 먹스(140)는 IO 패드(170)를 통해 입력되는 프로그램 명령(80h)과 주소정보를 제어부(150)로 전달한다. 제어부(150)는 프로그램 명령(80h)에 따라 프로그램 동작을 위한 제어신호를 출력하고, 주소정보를 이용하여 프로그램이 수행될 플레인을 확인한다. 그리고 플레인 선택부(152)가 플레인 선택 신호(PS)를 생성하여 데이터 라인 먹스(140)로 입력한다.
데이터 라인 먹스(140)의 디먹스(142)는 플레인 선택 신호(PS)를 이용하여 IO 패드(170)로부터 입력되는 프로그램될 데이터를 선택되는 플레인의 페이지 버퍼부로 전달한다.
본 발명의 실시 예에서 제 1 플레인에 프로그램을 수행하기 때문에, 플레인 선택부(152)는 플레인 선택신호(PS)를 하이 레벨로 생성하여 데이터 라인 먹스(140)로 전달한다.
데이터 라인 먹스(140)의 디먹스(142)는 하이 레벨의 플레인 선택신호(PS)의 제어에 따라 제 1 데이터 군을 제 1 페이지 버퍼부(121)쪽으로 전달한다.
제 1 페이지 버퍼부(121)는 디먹스(142)에서 전달하는 제 1 데이터 군을 페이지 버퍼 회로에 차례로 래치시킨다. 상기 제 1 데이터군은 앞서 언급한 바와 같인 하나의 페이지에 프로그램될 데이터들을 나타내는 것으로 예를 들어 제 1 플레인의 한 페이지가 4K 바이트 크기를 갖는다면, 제 1 데이터군은 4K 바이트의 데이터이다. 상기 제 1 데이터 군이 제 1 페이지 버퍼부(121)에 모두 래치되면 제어부(150)는 내부 레디비지(Internal RB#) 신호를 로우 레벨로 변경 시킨 후, 제 1 플레인(111)의 데이터 프로그램을 수행하도록 한다. 이때 내부 레디비지 신호는 로우 레벨로 변경되어 프로그램 동작을 수행하지만, 외부의 레디비지 신호(RB#)는 여전히 하이 레벨을 유지하므로 IO 패드(170)로부터 데이터를 입력받는 것이 가능하다.
따라서 제 2 데이터 군을 입력하기 위해 플레인 캐시 명령(15h)이 입력되고(S207), 주소 정보가 입력된후(S209), 다음으로 프로그램할 제 2 데이터 군이 입력된후(S211), 실행명령(10h)이 입력된다(S213).
데이터 라인먹스(140)는 단계 S207과 단계S209의 플레인 캐시 명령(15h)과 주소 정보를 제어부(150)로 전달한다. 제어부(150)는 플레인 캐시 명령(15h)에 따라 플레인 변경신호를 플레인 선택부(152)로 입력하여 플레인 선택 신호(PS)가 하이 레벨에서 로우레벨로 변경되게 한다. 이에 따라 디먹스(142)는 단계S211에서 입력되는 제 2 데이터 군을 제 2 플레인(112)쪽의 제 2 페이지 버퍼부(122)로 전달한 다.
또한, 단계S209의 주소 정보는 컬럼 어드레스 정보만을 포함한다. 따라서 제어부(150)의 카운터(160)는 상기 단계S209의 컬럼 어드레스만을 저장부(161)에 저장한 후, 상기 컬럼 어드레스로부터 차례로 어드레스 카운팅을 한다. 이때 어드레스 카운팅 신호에 의해 단계S211의 데이터가 제 2 페이지 버퍼부(122)에 차례로 래치된다.
단계S211의 데이터를 제 2 페이지 버퍼부(122)에 모두 래치한 후에는 최종적으로 카운팅된 컬럼 어드레스 정보를 상기 저장부(161)에 저장한다. 따라서 상기 저장부(161)는 제 2 페이지 버퍼부(122)에 저장된 데이터의 시작 컬럼 어드레스 정보와 종료 컬럼 어드레스 정보를 모두 저장한다. 상기 저장부(161)는 다수의 레지스터들로 구성되어 각각의 컬럼 어드레스 정보를 저장할 수 있다.
상기의 실행 명령(10h)이 입력되면, 외부의 레디비지 신호(RB#)는 로우 레벨로 변경되어 더 이상의 데이터 입력을 받을 수 없는 상태가 된다.
도 2에 나타난 바와 같이 제 1 데이터 군을 프로그램하는 구간(A) 이후에는 제어부(150)는 캐시 전송 명령과, 플레인 주소 정보를 캐시 전송 제어부(151)로 전달하는 플레인 캐시 데이터 전송 구간(B)이다.
따라서 제 1 데이터군의 프로그램 완료 후, 제어부(150)는 캐시 전송 명령을 출력하고, 이에 따라 캐시 전송 제어부(151)는 현재 플레인 주소를 확인한 후, 제어신호를 출력하는데 현재 제 1 플레인(111)에 프로그램 동작을 수행하였으므로 제어신호(P2 to P1)를 출력한다. 즉 제 1 플레인(111)에 프로그램 동작을 수행하는 동안에는 다음으로 프로그램될 제 2 데이터 군이 제 2 플레인(112)의 제 2 페이지 버퍼부(122)에 저장되어 있으므로, 제 2 페이지 버퍼부(122)의 데이터를 제 1 페이지 버퍼부(121)로 전달하라는 제어신호(P2 to P1)가 출력된다.
상기 제어신호(P2 to P1)에 의해 데이터 전달부(141)의 제 2 인버터(IN2)가 인에이블 되고, 제어부(150)는 제 2 페이지 버퍼부(122)의 데이터를 제 1 페이지 버퍼부(121)로 전달하도록 제어신호를 출력한다. 이때의 제어 신호들은 데이터가 입력될 때, 제 1 페이지 버퍼부(121)가 이를 래치하는 동작과 유사하고 다만 입력 데이터가 IO 패드(170)로부터가 아니라 제 2 페이지 버퍼부(122)에서 전달되는 것만 다르다. 상기 데이터 전달이 완료되면 제 1 페이지 버퍼부(121)와 제 2 페이지 버퍼부(122)에는 동일한 데이터가 래치된 상태가 된다.
또한 카운터(160)는 저장부(161)에 저장된 시작 컬럼 어드레스 정보를 이용하여 제 2 페이지 버퍼부(122)의 데이터를 래치할 제 1 페이지 버퍼부(121)의 페이지 버퍼 회로들을 선택하도록 하고 종료 컬럼 어드레스 까지 카운팅 하여 제 2 페이지 버퍼부(122)에 저장된 데이터가 제 1 페이지 버퍼부(121)에 래치되도록 한다. 이때 상기 데이터 전달부(141)의 데이터 라인은 32비트의 크기를 갖고 있기 때문에 카운터(160)는 어드레스 카운트를 4 단위로 증가시킨다. 이는 원래 IO 패드(170)로부터 입력되는 데이터가 8비트의 속도로 입력되었던 것과 비교하여 32비트의 속도가 4배 빠르기 때문이다.
따라서 IO 패드(170)로부터의 8비트 속도의 데이터 라인을 통해 프로그램 데이터를 입력받는 것보다, 제 2 페이지 버퍼부(122)에 래치된 데이터를 32비트의 데 이터 라인을 통해 제 1 페이지 버퍼부(121)로 입력하는 것이 4배 빠른 속도를 갖는다. 상기 제 2 페이지 버퍼부(122)에 데이터를 래치하는 것은 내부적으로 제 1 플레인(111)에 데이터를 프로그램하는 동안에 수행되는 것이므로 별도의 데이터 입력 시간이 추가되지 않는다.
플레인 캐시 데이터 전달 구간(B)이 끝나면, 제어부(150)는 레디비지 신호(RB#)를 하이 레벨로 변경하여 IO 패드(170)로부터 플레인 캐시 데이터 프로그램 명령(85h)과 주소정보를 입력받는다(S215, S217). 그리고 제 3 데이터군의 입력을 위한 플레인 캐시 명령(15h)이 입력된(S219). 이때의 주소 정보는 상기 단계 S209에서 이미 컬럼 어드레스가 입력된 상태이므로 나머지 3 사이클의 로우(row) 어드레스만 입력된다. 따라서 3 사이클의 로우(row) 어드레스에 의해 제 1 플레인(111) 또는 제 2 플레인(112)이 선택될 수 있다. 앞서 언급한 바와 같이 플레인 캐시 전송에 따라 제 1 페이지 버퍼부(121)와 제 2 페이지 버퍼부(122)는 동일한 데이터가 래치된 상태이므로 로우(row) 어드레스만으로 프로그램할 플레인을 선택하는 것이 자유롭다. 만약 제 2 플레인(112)에 로우(row) 어드레스가 입력되었다면 제 2 플레인(112)에 프로그램을 수행하면서 다음의 제 3 데이터는 제 1 페이지 버퍼부(121)에 래치한다. 이때는 플레인 선택부(152)가 플레인 선택신호를 변경하여 디먹스(142)로 입력해야 한다.
그러나 본 발명의 실시 예에서는 모든 데이터를 제 1 플레인(111)에 프로그램하는 것으로 가정하였으므로, 제어부(150)는 상기 로우(row) 어드레스에 따라 제 1 플레인(111)의 메모리 블록(BLK)과 워드라인(WL)을 선택하고, 제 2 데이터 군을 프로그램하도록 제어신호를 출력한다. 제 2 데이터 군을 프로그램하는 구간이 구간(C) 이다. 구간(C)동안 내부 레디비지 신호(Internal RB#)는 로우 레벨로 변경된다.
그러나 외부 레디비지 신호(RB#)는 여전히 하이 레벨이므로 IO 패드(170)로부터 제 3 데이터 군이 입력된후(S223), 실행명령(10h)이 입력된다.
이때 상기 디먹스(142)는 단계S211을 수행하면서 설정된 상태를 유지하기 때문에 제 3 데이터군은 제 2 페이지 버퍼부(122)로 전달된다. 그리고 이후의 플레인 캐시 동작은 앞서 언급한 구간(B)과 구간(C)의 동작이 연속된다.
그리고 마지막 제 4 데이터 군이 입력되고, 플래시 메모리 소자(100)에는 제 3 데이터 군이 프로그램 완료된 후, 제 4 데이터 군이 제 2 페이지 버퍼부(122)에서 제 1 페이지 버퍼부(121)로 전달된 후에는 다시 플레인 캐시 프로그램 명령(85h)이 입력되고(S227), 3 사이클의 주소 정보가 입력된후(S229), 실행명령(10h)이 입력된다(S231).
제어부(150)는 실행명령(10h)이 입력되면 로우 레벨로 변경되므로 더 이상의 데이터 입력이 없이 제 4 데이터군의 프로그램 동작이 완료되면 모든 프로그램이 완료된다.
상기한 플레인 캐시 프로그램을 수행할 때의 프로그램 시간은 다음과 같이 계산된다.
Figure 112007092537872-PAT00003
상기 1/4는 본 발명의 실시 예에서 IO 패드(170)로부터의 입력 속도보다 제 1 페이지 버퍼부(121)와 제 2 페이지 버퍼부(122)의 데이터 전달 라인의 속도가 4배 빠르기 때문이다.
상기의 동작에 따라 멀티 플레인을 포함하는 플래시 메모리 소자의 경우에는 캐시 프로그램 동작을 위한 별도의 래치 회로를 페이지 버퍼 회로에 구비하지 않아도, 사용하지 않는 플레인의 페이지 버퍼 회로를 캐시 프로그램하기 위한 래치 회로로 이용함으로써 프로그램의 속도를 높일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a은 본 발명의 실시 예에 따른 낸드 플래시 메모리 소자의 블록도이다.
도 1b는 도 1a의 데이터 라인 먹스의 상세 회로도이다.
도 1c는 도 1a의 제어부의 블록도이다.
도 2는 본 발명의 실시 예에 따른 프로그램 동작의 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
100 : 플래시 메모리 소자 110 : 플레인부
120 : 페이지 버퍼부 130 : IO 제어부
140 : 데이터라인 먹스 150 : 제어부

Claims (14)

  1. 둘 이상의 플레인과, 각각의 플레인에 연결되는 페이지 버퍼부들;
    외부로부터 입력되는 제 1 데이터를 플레인 선택 신호에 따라 프로그램할 플레인의 페이지 버퍼부로 전달하고, 상기 선택된 플레인의 프로그램이 수행되는 동안 프로그램 동작을 수행하지 않는 플레인의 페이지 버퍼부에 제 2 데이터를 전달하며, 상기 제 1 데이터의 프로그램 완료 후, 데이터 전달 제어신호에 따라 상기 제 1 페이지 버퍼부와 제 2 페이지 버퍼부간의 데이터 전달 경로를 제공하는 데이터 라인 먹스;
    외부에서 입력되는 주소 정보를 이용하여 프로그램을 수행할 플레인을 선택하고, 플레인 캐시 쓰기 명령에 따라 상기 선택되지 않은 플레인의 페이지 버퍼부에 상기 제 2 데이터를 저장하고, 저장된 상기 제 2 데이터를 상기 프로그램을 수행하는 선택된 플레인의 페이지 버퍼로 전달시키기 위한 플레인 캐시 전송 신호를 제공하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 제어부는,
    상기 외부에서 입력되는 주소 정보를 이용하여 상기 제 1 데이터가 프로그램될 어드레스를 카운팅하고, 상기 제 2 데이터의 시작 컬럼 어드레스 정보 및 종료 컬럼 어드레스 정보를 저장하는 카운터를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 데이터 라인 먹스는,
    외부에서 입력되는 데이터를 상기 제어부의 플레인 선택신호에 따라 선택되는 플레인의 페이지 버퍼부로 전달하는 경로를 제공하는 디먹스와;
    상기 제어부의 데이터 전달 제어신호에 따라 상기 제 1 페이지 버퍼부와 상기 제 2 페이지 버퍼부간의 데이터 전송 경로를 제공하는 데이터 전달부
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 3항에 있어서,
    상기 디먹스는,
    상기 제어부가 제공하는 플레인 선택 신호와, 플레인 캐시 전송 신호에 따라 상기 페이지 버퍼부들중 하나를 선택하고, 외부에서 입력되는 데이터를 선택된 페이지 버퍼부에 전송하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 디먹스는,
    플레인 선택 신호에 따라 상기 제 1 데이터를 프로그램을 위해 선택된 플레 인의 페이지 버퍼부로 전송하고, 이후에 플레인 선택 신호와 플레인 캐시 전송 신호에 따라 상기 제 2 데이터를 프로그램을 수행하지 않는 플레인의 페이지 버퍼부로 전송하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 제 3항에 있어서,
    상기 데이터 전달부는,
    상기 제어부의 데이터 전달 제어신호에 의해 페이지 버퍼부간의 데이터 전송 경로를 일방향으로 제공하기 위한 하나 이상의 스위칭 소자를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  7. 제 3항에 있어서,
    상기 데이터 전달부는,
    상기 페이지 버퍼부들이 제 1 페이지 버퍼부와 제 2 페이지 버퍼부를 포함할 때,
    상기 제 1 페이지 버퍼부에서 제 2 페이지 버퍼부로의 데이터 전달 경로를 제공하는 제 1 스위칭 소자와,
    상기 제 2 페이지 버퍼부에서 제 1 페이지 버퍼부로의 데이터 전달 경로를 제공하는 제 2 스위칭 소자를 포함하고,
    상기 제 1 및 제 2 스위칭 소자는 상기 제어부의 데이터 전달 제어신호에 의해 동작하는 것을 특징으로 하는 불휘발성 메모리 소자.
  8. 제 1항에 있어서,
    상기 제어부는,
    상기 입력 어드레스에 포함되는 플레인 주소 정보와 플레인 캐시 전송 신호를 이용하여 데이터 전달 제어신호를 출력하는 캐시 전송 제어부와;
    상기 플레인 주소 정보와 상기 플레인 캐시 쓰기 명령에 따라, 플레인 선택 신호를 출력하는 플레인 선택부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  9. 제 8항에 있어서,
    상기 플레인 선택부는 상기 플레인 쓰기 명령이 입력되면, 프로그램을 하지 않는 플레인을 선택하도록 플레인 선택 신호를 생성하는 것을 특징으로 하는 불휘발성 메모리 소자.
  10. 둘 이상의 플레인과,
    제 1 플레인을 프로그램할 때 프로그램할 데이터를 임시로 저장 하는 래치를 포함하되, 상기 래치는 제 2 플레인의 페이지버퍼에 포함되는 것을 특징으로 하는 불휘발성 메모리 소자.
  11. 다수의 플레인을 포함하는 불휘발성 메모리 소자의 프로그램 방법에 있어서,
    프로그램 명령과 함께 입력되는 제 1 주소 정보에 따라 선택된 제 1 플레인의 제 1 페이지 버퍼부에 프로그램할 제 1 데이터들을 래치하고 프로그램을 진행하는 단계;
    상기 프로그램이 진행되는 동안, 플레인 캐시 쓰기 명령과 함께 입력되는 제 2 주소 정보를 저장한 후, 다음으로 프로그램할 제 2 데이터들을 선택되지 않은 제 2 플레인의 제 2 페이지 버퍼부에 래치하는 단계;
    상기 제 1 데이터들의 프로그램이 완료된 후, 데이터 전달 제어신호에 따라 제 2 페이지 버퍼부에 래치되어 있는 상기 제 2 데이터들을 제 1 페이지 버퍼부로 전송하는 단계; 및
    연속 프로그램 명령과 함께 입력되는 제 3 주소정보에 따라 선택되는 플레인의 페이지 버퍼부에 저장된 제 2 데이터를 프로그램하는 단계
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  12. 제 11항에 있어서,
    상기 제 1 주소 정보는 컬럼 어드레스와 로우 어드레스 정보를 모두 포함하고,
    상기 제 2 주소 정보는 컬럼 어드레스를 포함하고,
    상기 제 3 주소 정보는 로우 어드레스를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  13. 제 11 항에 있어서,
    상기 플레인 캐시 쓰기 명령에서 제 2 데이터를 래치하는데 있어서,
    상기 제 2 주소를 시작 주소로 하여 어드레스 카운팅을 수행하고, 최종 어드레스 정보를 저장하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  14. 제 11항에 있어서,
    상기 제 2 데이터를 프로그램하는 동안,
    플레인 캐시 쓰기 명령과 함께 입력되는 제 3 주소 정보를 저장한 후, 다음으로 프로그램할 제 3 데이터들을 프로그램 동작을 수행하지 않는 플레인의 페이지 버퍼에 래치시키는 단계;
    상기 제 2 데이터들의 프로그램이 완료된 후, 데이터 전달 제어신호에 따라 페이지 버퍼부에 저장된 제 3 데이터들을 상기 제 2 데이터의 프로그램을 수행했던 페이지 버퍼부로 전달하는 단계; 및
    연속 프로그램 명령과 함께 입력되는 제 4 주소정보에 따라 선택되는 플레인의 페이지 버퍼부에 저장된 제 3 데이터를 프로그램하는 단계
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
KR1020070136301A 2007-12-24 2007-12-24 불휘발성 메모리 소자 및 그 프로그램 방법 Expired - Fee Related KR100908542B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070136301A KR100908542B1 (ko) 2007-12-24 2007-12-24 불휘발성 메모리 소자 및 그 프로그램 방법
US12/163,866 US7808825B2 (en) 2007-12-24 2008-06-27 Non-volatile memory device and method of programming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136301A KR100908542B1 (ko) 2007-12-24 2007-12-24 불휘발성 메모리 소자 및 그 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090068616A true KR20090068616A (ko) 2009-06-29
KR100908542B1 KR100908542B1 (ko) 2009-07-20

Family

ID=40788423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136301A Expired - Fee Related KR100908542B1 (ko) 2007-12-24 2007-12-24 불휘발성 메모리 소자 및 그 프로그램 방법

Country Status (2)

Country Link
US (1) US7808825B2 (ko)
KR (1) KR100908542B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148352B1 (ko) * 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US8369163B2 (en) 2009-12-24 2013-02-05 SK Hynix Inc. Memory device for reducing programming time
US9378134B2 (en) 2013-05-31 2016-06-28 SK Hynix Inc. Non-volatile memory device capable of minimizing instant current consumption and performing memory operations in parallel, and method for operating the same, and system including the same
KR20190044349A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20190110181A (ko) * 2018-03-20 2019-09-30 도실리콘 씨오., 엘티디. 낸드 플래쉬 메모리 장치의 프로그램 방법
KR20200010933A (ko) * 2018-07-23 2020-01-31 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200048318A (ko) * 2018-10-29 2020-05-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210077443A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100111990A (ko) * 2009-04-08 2010-10-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 데이터 랜덤화 방법
US8243529B2 (en) * 2009-11-04 2012-08-14 Micron Technology, Inc. Memory device page buffer configuration and methods
KR101189011B1 (ko) * 2010-10-26 2012-10-08 에스케이하이닉스 주식회사 반도체 메모리 장치
US9001577B2 (en) * 2012-06-01 2015-04-07 Micron Technology, Inc. Memory cell sensing
US10102889B2 (en) * 2012-09-10 2018-10-16 Texas Instruments Incorporated Processing device with nonvolatile logic array backup
US9632715B2 (en) 2015-08-10 2017-04-25 International Business Machines Corporation Back-up and restoration of data between volatile and flash memory
JP6453729B2 (ja) 2015-08-17 2019-01-16 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR20190051653A (ko) 2017-11-07 2019-05-15 삼성전자주식회사 반도체 메모리 장치 그것의 데이터 경로 설정 방법
KR102670866B1 (ko) * 2018-11-28 2024-05-30 삼성전자주식회사 복수의 메모리 플레인들을 포함하는 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
JP7195913B2 (ja) * 2018-12-19 2022-12-26 キオクシア株式会社 半導体記憶装置
JP7494287B2 (ja) * 2020-04-23 2024-06-03 長江存儲科技有限責任公司 メモリデバイスおよびそのプログラミング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914646B1 (ko) * 2002-08-31 2009-08-28 지인정보기술 주식회사 멀티-플레인 구조의 플래시 메모리 관리 방법
JP4237648B2 (ja) * 2004-01-30 2009-03-11 株式会社東芝 不揮発性半導体記憶装置
US7409473B2 (en) * 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
KR100713984B1 (ko) * 2005-09-15 2007-05-04 주식회사 하이닉스반도체 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369163B2 (en) 2009-12-24 2013-02-05 SK Hynix Inc. Memory device for reducing programming time
KR101148352B1 (ko) * 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US8625376B2 (en) 2010-11-02 2014-01-07 Hynix Semiconductor Inc. Semiconductor memory device and method of operation the same
US9378134B2 (en) 2013-05-31 2016-06-28 SK Hynix Inc. Non-volatile memory device capable of minimizing instant current consumption and performing memory operations in parallel, and method for operating the same, and system including the same
KR20190044349A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20190110181A (ko) * 2018-03-20 2019-09-30 도실리콘 씨오., 엘티디. 낸드 플래쉬 메모리 장치의 프로그램 방법
KR20200010933A (ko) * 2018-07-23 2020-01-31 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200048318A (ko) * 2018-10-29 2020-05-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210077443A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20090161435A1 (en) 2009-06-25
KR100908542B1 (ko) 2009-07-20
US7808825B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
KR100908542B1 (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
KR101957614B1 (ko) 메모리의 상이한 메모리 평면들을 동시에 액세스하기 위한 장치들 및 방법들
KR100433686B1 (ko) 메모리,메모리를위한프로그래밍방법및프로그램회로
KR101098656B1 (ko) 반도체 기억 장치 및 그 판독 방법
US7952958B2 (en) Non-volatile semiconductor storage system
JP2008108418A (ja) マルチページプログラムの方法、及びこれを行うためのフラッシュメモリ装置
KR20170070687A (ko) 멀티 칩 디버깅 방법 및 이를 적용하는 멀티 칩 시스템
CN117413317A (zh) 存储器晶格阵列单元
KR101098431B1 (ko) 반도체 메모리 장치의 동작 방법
US6772273B1 (en) Block-level read while write method and apparatus
CN102341862B (zh) 半导体存储器装置及其控制方法
KR100953044B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP6239078B1 (ja) 半導体記憶装置および読出し方法
KR20240167242A (ko) 데이터 저장 장치 및 그 동작 방법
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
JP2014120184A (ja) 不揮発性半導体記憶装置
KR100713983B1 (ko) 플래시 메모리 장치의 페이지 버퍼 및 그것을 이용한프로그램 방법
KR20090120675A (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
US7623381B2 (en) Non-volatile memory device and method of erasing the same
KR101068495B1 (ko) 불휘발성 메모리 소자의 데이터 독출 방법
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리
KR100980375B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2007035163A (ja) 不揮発性半導体記憶装置及び信号処理システム
KR100960478B1 (ko) 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법
KR100300864B1 (ko) 불휘발성 메모리의 프로그래밍 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130714

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130714

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301