KR20080034600A

KR20080034600A - Semiconductor packages with analytical probe area on the packaging pad

Info

Publication number: KR20080034600A
Application number: KR1020060100759A
Authority: KR
Inventors: 김영대; 홍원준
Original assignee: 삼성전자주식회사
Priority date: 2006-10-17
Filing date: 2006-10-17
Publication date: 2008-04-22

Abstract

패키징 패드(Packaging Pad) 상에 분석용 탐침 영역을 가지는 반도체 패키지들을 제공한다. 이 반도체 패키지는 패키징 패드 상에 분석용 탐침 영역을 위치시켜서 제품 출하 후 반품되는 경우 분석용 탐침 영역을 통해서 전기적 불량 분석을 용이하게 해주는 방안을 제시한다. 이를 위해서, 상기 반도체 패키지는 데이터 저장 영역 및 데이터 처리 주변 회로영역을 가지는 반도체 기판을 포함한다. 상기 반도체 기판 내 데이터 처리 주변 회로영역에 패키징 패드가 배치된다. 상기 패키징 패드는 와이어 본딩 영역 및 분석용 탐침 영역을 갖는다.Provided are semiconductor packages having an analytical probe area on a packaging pad. This semiconductor package provides an easy way to locate electrical probes on packaging pads to facilitate electrical failure analysis through analytical probe zones when returned after shipment. To this end, the semiconductor package includes a semiconductor substrate having a data storage region and a data processing peripheral circuit region. Packaging pads are disposed in the peripheral circuit area of the data processing in the semiconductor substrate. The packaging pad has a wire bonding area and an analytical probe area.

Description

Semiconductor Packages Having Analytical Probing Area On Packaging Pad

도 1은 본 발명에 따른 반도체 패키지를 보여주는 평면도이다.1 is a plan view showing a semiconductor package according to the present invention.

도 2는 도 1의 절단선 A-A'를 따라 취해서 반도체 패키지를 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating a semiconductor package taken along a cutting line A-A 'of FIG. 1.

본 발명은 반도체 패키지들에 관한 것으로, 상세하게는, 패키징 패드 상에 분석용 탐침 영역을 가지는 반도체 패키지들을 제공한다.The present invention relates to semiconductor packages, and in particular, to providing semiconductor packages having an analytical probe area on the packaging pad.

일반적으로, 반도체 패키지는 전자 제품의 여러 가지 기능들에 대응하기 위해서 반도체 장치 및 인쇄 회로기판을 가지고 형성된다. 이때에, 상기 인쇄 회로기판은 와이어(wire)를 사용해서 반도체 장치와 전기적으로 접속하도록 형성된다. 상기 반도체 장치는 와이어와 접촉할 수 있는 패키징 패드, 그리고 상기 패키징 패드와 전기적으로 접속하는 회로 배선 및 개별 소자를 갖도록 형성된다. 이를 통해서, 상기 반도체 장치는 인쇄 회로기판을 통해서 여러 가지 기능들에 대응하는 데이터를 전자 제품에 제공할 수 있다.In general, a semiconductor package is formed with a semiconductor device and a printed circuit board to correspond to various functions of an electronic product. At this time, the printed circuit board is formed to be electrically connected to the semiconductor device using a wire. The semiconductor device is formed to have a packaging pad capable of contacting a wire, circuit wiring and individual elements electrically connected to the packaging pad. In this way, the semiconductor device may provide data corresponding to various functions to the electronic product through a printed circuit board.

그러나 상기 반도체 패키지는 전자 제품에 장착되어 출하된 후 불량이 발생되면 불량 원인을 분석할 수 있도록 하는 반도체 장치의 패키징 패드를 가지지 않는다. 왜냐하면, 상기 패키징 패드는 전체 면적을 통해서 와이어와 접촉하기 때문이다. 즉, 상기 반도체 패키지의 불량 원인을 분석하기 위해서 반도체 장치를 인쇄 회로기판으로부터 전기적으로 단락시키는 동안, 상기 와이어는 패키징 패드에 물리적 손상을 줄 수 있다.However, the semiconductor package does not have a packaging pad of a semiconductor device that can analyze the cause of the failure when failure occurs after being shipped with the electronic product. This is because the packaging pad contacts the wire through the entire area. That is, while electrically shorting the semiconductor device from the printed circuit board to analyze the cause of the failure of the semiconductor package, the wire may cause physical damage to the packaging pad.

본 발명이 이루고자 하는 기술적 과제는 제품 출하 후 발생하는 불량 원인을 정확하게 분석할 수 있도록 하는 패키징 패드 상에 분석용 탐침 영역을 가지는 반도체 패키지들을 제공하는데 있다.An object of the present invention is to provide a semiconductor package having a probe region for analysis on a packaging pad that can accurately analyze the cause of the defect that occurs after the product shipped.

상기 기술적 과제를 구현하기 위해서, 본 발명은 패키징 패드 상에 분석용 탐침 영역을 가지는 반도체 패키지들을 제공한다.In order to realize the above technical problem, the present invention provides a semiconductor package having a probe region for analysis on the packaging pad.

이 패키징 패드를 가지는 반도체 패키지들은 데이터 저장 영역 및 데이터 처리 주변 회로영역을 가지는 반도체 기판을 포함한다. 상기 반도체 기판은 상부에 패키징 패드가 하나 이상 배치된다. 상기 패키징 패드는 데이터 저장 영역 및 데이터 처리 주변 회로영역 중 적어도 하나의 영역과 전기적으로 접속하도록 데이터 처리 주변 회로영역 상에 배치된다. 상기 패키징 패드 상에 서로 인접한 와이어 본딩 영역 및 분석용 탐침 영역이 위치된다. 상기 와이어 본딩 영역을 노출시키면서 분석용 탐침 영역, 데이터 처리 주변 회로영역 및 데이터 저장 영역을 덮도록 보호막 이 배치된다.Semiconductor packages having this packaging pad include a semiconductor substrate having a data storage region and a data processing peripheral circuit region. At least one packaging pad is disposed on the semiconductor substrate. The packaging pad is disposed on the data processing peripheral circuit area so as to be electrically connected to at least one of the data storage area and the data processing peripheral circuit area. The wire bonding area and the analysis probe area are located adjacent to each other on the packaging pad. A protective film is disposed to cover the analysis probe area, the data processing peripheral circuit area, and the data storage area while exposing the wire bonding area.

본 발명의 패키징 패드 상에 분석용 탐침 영역을 가지는 반도체 패키지들은 첨부된 도면들을 참조해서 보다 상세하게 설명하기로 한다.Semiconductor packages having an analytical probe region on a packaging pad of the present invention will be described in more detail with reference to the accompanying drawings.

도 1을 참조하면, 본 발명에 따른 반도체 패키지(80)는 반도체 기판(10)을 포함한다. 상기 반도체 기판(10)은 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13)을 갖는다. 상기 데이터 처리 주변 회로영역(13) 상에 패키징 패드(31)가 하나 이상 배치된다. 예로써, 상기 패키징 패드(31)는 반도체 기판(10)의 양 면 또는 한 면 상에 하나 이상 배치될 수 있다. 상기 패키징 패드(31)는 분석용 탐침 영역(33) 및 와이어 본딩 영역(36)을 갖는다. 이를 통해서, 상기 패키징 패드(31)는 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13)과 함께 반도체 장치(78)를 구성한다.Referring to FIG. 1, a semiconductor package 80 according to the present invention includes a semiconductor substrate 10. The semiconductor substrate 10 has a data storage region 12 and a data processing peripheral circuit region 13. One or more packaging pads 31 are disposed on the data processing peripheral circuit region 13. For example, one or more packaging pads 31 may be disposed on both surfaces or one surface of the semiconductor substrate 10. The packaging pad 31 has an analysis probe region 33 and a wire bonding region 36. As a result, the packaging pad 31 forms the semiconductor device 78 together with the data storage region 12 and the data processing peripheral circuit region 13.

또한, 상기 패키징 패드(31) 및 데이터 저장 영역(12) 사이에 내부 접속용 와이어(18)가 배치된다. 상기 내부 접속용 와이어(18)는 알루미늄 또는 구리를 포함하는 도전 물질로 이루어 질 수 있다. 이를 통해서, 상기 패키징 패드(31)는 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13) 중 적어도 하나의 영역과 전기적으로 서로 연결된다. 상기 데이터 저장 영역(12)은 당업자에게 잘 알려진 셀 어레이 영역(cell array region)일 수 있다. 상기 패키징 패드(31)의 아래에 하부 배선(20)이 배치된다. 상기 하부 배선(20)은 패키징 패드(31)와 전기적으로 접속된다.In addition, an internal connection wire 18 is disposed between the packaging pad 31 and the data storage region 12. The internal connection wire 18 may be made of a conductive material including aluminum or copper. In this way, the packaging pad 31 is electrically connected to at least one of the data storage region 12 and the data processing peripheral circuit region 13. The data storage region 12 may be a cell array region well known to those skilled in the art. The lower wiring 20 is disposed under the packaging pad 31. The lower wiring 20 is electrically connected to the packaging pad 31.

상기 패키징 패드(31)의 와이어 본딩 영역(36)을 노출시키면서 분석용 탐침 영역(33), 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13) 상에 보호막(40)이 배치된다. 상기 와이어 본딩 영역(36)에 본딩 볼(55)이 배치된다. 상기 반도체 기판(10) 아래에 인쇄 회로기판(Printed Circuit Board, PCB; 60)을 배치한다. 상기 인쇄 회로기판(60) 상에 배선용 본딩 영역(70)이 배치된다. 상기 본딩 볼(55) 및 배선용 본딩 영역(70) 사이에 외부 접속용 와이어(75)가 배치된다. 이에 따라, 상기 인쇄 회로기판(60)은 반도체 기판(10)에 배치된 반도체 장치(78)와 함께 반도체 패키지(80)을 구성한다. 이를 통해서, 상기 외부 접속용 와이어(75)는 인쇄 회로기판(60) 및 반도체 기판(10)을 전기적으로 접속시켜 준다.A protective film 40 is disposed on the analysis probe region 33, the data storage region 12, and the data processing peripheral circuit region 13 while exposing the wire bonding region 36 of the packaging pad 31. Bonding balls 55 are disposed in the wire bonding region 36. A printed circuit board 60 is disposed below the semiconductor substrate 10. The wiring bonding region 70 is disposed on the printed circuit board 60. An external connection wire 75 is disposed between the bonding ball 55 and the wiring bonding region 70. Accordingly, the printed circuit board 60 forms a semiconductor package 80 together with the semiconductor device 78 disposed on the semiconductor substrate 10. Through this, the external connection wire 75 electrically connects the printed circuit board 60 and the semiconductor substrate 10.

한편, 상기 분석용 탐침 영역(33) 및 와이어 본딩 영역(36)은 서로의 위치를 바꾸어서 배치될 수 있다. 그리고 상기 분석용 탐침 영역(33) 및 와이어 본딩 영역(36)은 도면에서 제시된 것과는 다른 방향으로 배치될 수도 있다. 또한, 상기 분석용 탐침 영역(33) 및 와이어 본딩 영역(36)은 도면에서 제시된 것과는 다른 모양을 가질 수 있다.Meanwhile, the analysis probe region 33 and the wire bonding region 36 may be disposed by changing their positions. In addition, the analysis probe region 33 and the wire bonding region 36 may be arranged in a direction different from those shown in the drawing. In addition, the analytical probe region 33 and the wire bonding region 36 may have shapes different from those shown in the drawings.

다음으로 본 발명에 따른 반도체 패키지의 형성 방법을 설명하기로 한다.Next, a method of forming a semiconductor package according to the present invention will be described.

도 1 및 도 2를 참조하면, 반도체 기판(10) 상에 하부 절연막(15)을 형성한다. 상기 반도체 기판(10)은 도 1의 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13)을 갖는다. 상기 하부 절연막(15)은 실리콘 옥사이드를 사용해서 형성될 수 있다.1 and 2, a lower insulating film 15 is formed on the semiconductor substrate 10. The semiconductor substrate 10 has a data storage region 12 and a data processing peripheral circuit region 13 of FIG. 1. The lower insulating layer 15 may be formed using silicon oxide.

상기 데이터 저장 영역(12)은 당업자에게 잘 알려진 셀 어레이 영역일 수 있다. 상기 하부 절연막(15) 상에 하부 배선(20)을 형성한다. 상기 하부 배선(20)은 도전 물질을 사용해서 형성하는 것이 바람직하다. 상기 하부 배선은, 예를 들면, 알루미늄 또는 구리를 사용해서 형성될 수 있다. 상기 하부 배선(20) 및 데이터 저장 영역(12) 사이에 내부 접속용 와이어(18)가 형성될 수 있다. 상기 하부 배선(20)은 데이터 처리 주변 회로영역(13)과 전기적으로 접속한다. 상기 상부 절연막(23)은 하부 절연막(15)과 동일한 물질을 사용해서 형성될 수 있다. The data storage area 12 may be a cell array area well known to those skilled in the art. The lower wiring 20 is formed on the lower insulating film 15. It is preferable to form the lower wiring 20 using a conductive material. The lower wiring may be formed using, for example, aluminum or copper. An internal connection wire 18 may be formed between the lower wiring 20 and the data storage region 12. The lower wiring 20 is electrically connected to the data processing peripheral circuit region 13. The upper insulating film 23 may be formed using the same material as the lower insulating film 15.

상기 상부 절연막(23)을 지나서 하부 배선(20)을 노출시키는 비아 홀(26)을 형성한다. 상기 비아 홀(26)은 당업자에게 잘 알려진 포토 공정 및 식각 공정을 수행해서 형성될 수 있다. 상기 비아 홀(26)에 비아(29)를 채운다. 상기 비아(29)는 하부 배선(20)과 다른 물질을 사용해서 형성하는 것이 바람직하다. 상기 비아(29)를 덮도록 상부 절연막(23) 상에 상부 배선(31)을 하나 이상 형성한다. 상기 상부 배선(31)은 하부 배선(20)과 동일한 물질을 사용해서 형성될 수 있다. 이를 통해서, 상기 상부 배선(31)은 하부 배선(20) 및 비아(29)를 통해서 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13) 중 적어도 하나의 영역과 전기적으로 접속될 수 있다.A via hole 26 exposing the lower interconnection 20 is formed through the upper insulating layer 23. The via hole 26 may be formed by performing a photo process and an etching process well known to those skilled in the art. Vias 29 are filled in the via holes 26. The vias 29 are preferably formed using a material different from that of the lower interconnection 20. One or more upper interconnections 31 are formed on the upper insulating layer 23 to cover the vias 29. The upper wiring 31 may be formed using the same material as the lower wiring 20. As a result, the upper interconnection 31 may be electrically connected to at least one of the data storage region 12 and the data processing peripheral circuit region 13 through the lower interconnection 20 and the via 29.

또한 상기 상부 배선(31)은 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13) 중 적어도 하나의 영역과 직접 전기적으로 접속될 수도 있다. 상기 상부 배선(31)은 이후로 패키징 패드라고 일컫는다. 상기 패키징 패드(31)는 데이터의 입력 및 출력을 빠르게 하기 위해서 하부 배선(20)보다 길게 혹은 짧게 형성될 수 있다. 상기 패키징 패드(31)는 와이어 본딩 영역(36)과 분석용 탐침 영역(33)을 갖는다.The upper wiring 31 may also be directly electrically connected to at least one of the data storage region 12 and the data processing peripheral circuit region 13. The upper wiring 31 is hereinafter referred to as packaging pad. The packaging pad 31 may be formed longer or shorter than the lower wiring 20 in order to speed up data input and output. The packaging pad 31 has a wire bonding region 36 and an analysis probe region 33.

상기 패키징 패드(31) 상에 보호막(40)을 형성한다. 상기 보호막(40)은 실리콘 나이트라이드 막(SiN layer) 혹은 폴리이미드 막(Polyimide layer)을 사용해서 형성될 수 있다. 상기 보호막(40)을 지나서 와이어 본딩 영역(36)의 표면(48)을 노출시키는 개구부(45)를 형성한다. 상기 개구부(45)는 당업자에게 잘 알려진 포토 공정 및 식각 공정을 통해서 형성될 수 있다. 이를 통해서, 상기 패키징 패드(31)는 데이터 저장 영역(12) 및 데이터 처리 주변 회로영역(13)과 함께 반도체 장치(78)를 형성할 수 있다.A protective film 40 is formed on the packaging pad 31. The passivation layer 40 may be formed using a silicon nitride layer or a polyimide layer. An opening 45 is formed to expose the surface 48 of the wire bonding region 36 past the passivation layer 40. The opening 45 may be formed through a photo process and an etching process well known to those skilled in the art. As a result, the packaging pad 31 may form the semiconductor device 78 together with the data storage region 12 and the data processing peripheral circuit region 13.

상기 개구부(45)를 갖는 반도체 기판(10) 아래에 인쇄 회로기판(60)이 준비된다. 상기 인쇄 회로기판(60)은 배선용 본딩 영역(70)을 갖는다. 계속해서, 상기 개구부(45)를 통해서 패키징 패드(31)의 와이어 본딩 영역(36) 상에 본딩 볼(55)을 형성한다. 상기 본딩 볼(55)은 금(Au)을 포함하는 금속 물질을 사용해서 형성하는 것이 바람직하다. 상기 본딩 볼(55) 및 배선용 본딩 영역(70) 사이에 외부 접속용 와이어(75)를 형성한다. 상기 외부 접속용 와이어(75)는 본딩 볼(55)과 동일한 물질을 사용해서 형성하는 것이 바람직하다. 이를 통해서, 상기 인쇄 회로기판(60)은 외부 접속용 와이어(75)를 통해서 데이터 저장 영역(12)과 전기적 신호를 주고받을 수 있다. 상기 인쇄 회로기판(60) 및 반도체 장치(78)의 상부를 덮도록 외부 보호막(도면에 미 도시)이 형성된다. 상기 외부 보호막은 외부의 충격이나 습기로부터 외부 보호막 내부를 보호하는 역할을 수행한다. 이를 통해서, 상기 인쇄 회로기판(60)은 반도체 장치(78)와 함께 반도체 패키지(80)를 형성한다.A printed circuit board 60 is prepared under the semiconductor substrate 10 having the opening 45. The printed circuit board 60 has a wiring bonding region 70. Subsequently, a bonding ball 55 is formed on the wire bonding region 36 of the packaging pad 31 through the opening 45. The bonding ball 55 is preferably formed using a metal material containing gold (Au). An external connection wire 75 is formed between the bonding ball 55 and the wiring bonding region 70. It is preferable to form the said external connection wire 75 using the same material as the bonding ball 55. Through this, the printed circuit board 60 may exchange electrical signals with the data storage area 12 through the external connection wire 75. An external protective film (not shown) is formed to cover the upper portion of the printed circuit board 60 and the semiconductor device 78. The outer protective film serves to protect the inside of the outer protective film from external shock or moisture. Through this, the printed circuit board 60 forms the semiconductor package 80 together with the semiconductor device 78.

마지막으로, 본 발명에 따른 반도체 패키지의 출하 후 불량이 발생할 경우 상기 패키징 패드(31)의 분석용 탐침 영역(33)의 이용방법을 설명하기로 한다.Finally, a method of using the analysis probe region 33 of the packaging pad 31 when a failure occurs after shipment of the semiconductor package according to the present invention will be described.

도 1 및 도 2를 참조하면, 상기 반도체 장치(78)를 반도체 패키지(80)로부터 분리한다. 이를 위해서, 상기 반도체 장치 내 보호막을 벗겨낸다. 그런 후에 당업자에게 잘 알려진 식각 공정을 수행해서 보호막(40)만을 제거한다. 상기 식각 공정은 식각 선택비가 큰 식각액(Etchant)을 사용해서 수행될 수 있다. 이를 통해서, 상기 식각 공정은 분석용 탐침 영역(33) 및 와이어 본딩 영역(36)을 노출시킬 수 있다. 계속해서, 상기 분석용 탐침 영역(33)을 노출시키면서 데이터 저장 영역(12), 데이터 주변 회로영역(13) 및 와이어 본딩 영역(36)을 덮는 새로운 보호막(도면에 미 도시)을 덮는다. 상기 보호막을 통해서 노출되는 재 본딩 영역(51)을 분석용 탐침 영역(33) 상에 형성한다. 상기 재 본딩 영역(51)을 인쇄 회로기판(60)과 전기적으로 접속시킬 수 있는 반도체 제조 공정들을 수행해서 새로운 반도체 패키지를 형성한다. 이를 통해서, 상기 새로운 반도체 패키지에 발생하는 불량 원인이 패키징 패드(31)에서 발생하는지 또는 반도체 장치(78)에서 발생하는지를 전기적 특성을 이용하여 정확하게 분석할 수 있다.1 and 2, the semiconductor device 78 is separated from the semiconductor package 80. For this purpose, the protective film in the semiconductor device is peeled off. Thereafter, only the protective film 40 is removed by performing an etching process well known to those skilled in the art. The etching process may be performed using an etchant having a large etching selectivity. In this way, the etching process may expose the analysis probe region 33 and the wire bonding region 36. Subsequently, a new protective film (not shown) covering the data storage region 12, the data peripheral circuit region 13, and the wire bonding region 36 is covered while exposing the analysis probe region 33. The rebonding region 51 exposed through the protective film is formed on the analysis probe region 33. New semiconductor packages are formed by performing semiconductor manufacturing processes that can electrically connect the rebonding region 51 to the printed circuit board 60. Through this, it is possible to accurately analyze whether the cause of the defect occurring in the new semiconductor package occurs in the packaging pad 31 or the semiconductor device 78 by using the electrical characteristics.

상술한 바와 같이, 본 발명은 패키징 패드 상에 분석용 탐침 영역을 가지는 반도체 패키지들을 제공한다. 이를 통해서, 본 발명은 패키징 패드 상에 분석용 탐 침 영역을 사용해서 제품 출하 후 발생하는 불량 원인을 정확하게 분석할 수 있게 해준다.As described above, the present invention provides semiconductor packages having an analytical probe area on a packaging pad. Through this, the present invention allows the analysis of the failure cause occurring after the product shipped by using the analysis probe region on the packaging pad.

Claims

A semiconductor substrate having a data storage region and a data processing peripheral circuit region;

At least one semiconductor substrate is disposed on the semiconductor substrate, the wire bonding region being located on the data processing peripheral circuit region to be electrically connected to at least one of the data storage region and the data processing peripheral circuit region; A packaging pad having an analytical probe region;

And a protective film disposed to cover the analysis probe region, the data processing peripheral circuit region, and the data storage region while exposing the wire bonding region.

The method of claim 1,

The packaging pad is a semiconductor package, characterized in that made of a conductive material containing aluminum or copper.

The method of claim 1,

And a printed circuit board under the semiconductor substrate, wherein the packaging pad is electrically connected to the printed circuit board through the wire bonding region.

The method of claim 1,

The protective film comprises a silicon nitride film or a polyimide film.

The method of claim 1,

The analysis probe region is used for the electrical failure analysis of the semiconductor package when the semiconductor package is returned after shipment.