[go: up one dir, main page]

KR20080032841A - Method for manufacturing flash memory device having blocking oxide film - Google Patents

Method for manufacturing flash memory device having blocking oxide film Download PDF

Info

Publication number
KR20080032841A
KR20080032841A KR1020060098873A KR20060098873A KR20080032841A KR 20080032841 A KR20080032841 A KR 20080032841A KR 1020060098873 A KR1020060098873 A KR 1020060098873A KR 20060098873 A KR20060098873 A KR 20060098873A KR 20080032841 A KR20080032841 A KR 20080032841A
Authority
KR
South Korea
Prior art keywords
oxide film
blocking oxide
blocking
flash memory
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060098873A
Other languages
Korean (ko)
Inventor
오세훈
최한메
이승환
김선정
류민경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060098873A priority Critical patent/KR20080032841A/en
Publication of KR20080032841A publication Critical patent/KR20080032841A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H10P14/412

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

전자들이 게이트 전극으로 이동되는 것을 차단시키기 위한 블로킹 산화막을 형성하는 데 있어서 결정화된 블로킹산화막을 얻는 데 충분히 높은 온도 조건하에서 증착 공정을 행하는 전하트랩형 플래쉬 메모리 소자의 제조 방법에 관하여 개시한다. 본 발명에 따른 플래쉬 메모리 소자의 제조 방법에서는 반도체 기판상에 터널링 산화막을 형성한다. 터널링 산화막 위에 전하 저장층을 형성한다. 전하 저장층 위에 결정화된 블로킹 산화막을 형성한다. 블로킹 산화막 위에 게이트 전극을 형성한다. A method of manufacturing a charge trapping flash memory device in which a deposition process is performed under a temperature condition high enough to obtain a crystallized blocking oxide film in forming a blocking oxide film for blocking electrons from moving to a gate electrode. In the method of manufacturing a flash memory device according to the present invention, a tunneling oxide film is formed on a semiconductor substrate. A charge storage layer is formed on the tunneling oxide film. A crystallized blocking oxide film is formed on the charge storage layer. A gate electrode is formed over the blocking oxide film.

Description

블로킹 산화막을 구비하는 플래쉬 메모리 소자의 제조 방법{Method of manufacturing flash memory device having blocking oxide film} Method of manufacturing flash memory device having blocking oxide film

도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 1 to 5 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a preferred embodiment of the present invention in a process sequence.

도 6은 다양한 온도 조건하에서 형성된 블로킹 산화막을 포함하는 플래쉬 메모리 소자들에 대하여 평가한 프로그래밍 동작 시간 및 소거 동작 시간 경과에 따른 Vth 특성을 나타낸 그래프이다. FIG. 6 is a graph illustrating Vth characteristics of a programming operation time and an erase operation time evaluated for flash memory devices including a blocking oxide film formed under various temperature conditions.

도 7은 다양한 온도 조건하에서 형성된 블로킹 산화막을 포함하는 플래쉬 메모리 소자들에 대하여 프로그래밍시의 Vth와 소거 동작시의 Vth와의 차이, 즉 Vth 윈도우(window)를 평가한 결과를 나타낸 그래프이다. FIG. 7 is a graph illustrating a result of evaluating a difference between Vth during programming and Vth during an erase operation, that is, a Vth window, of flash memory devices including a blocking oxide film formed under various temperature conditions.

도 8a는 대조예에 따른 플래쉬 메모리 소자에 대하여 HTS 특성을 평가한 결과를 나타내는 그래프이다. 8A is a graph illustrating a result of evaluating HTS characteristics of a flash memory device according to a comparative example.

도 8b는 본 발명의 방법에 따라 제조된 예시적인 플래쉬 메모리 소자에 대하여 HTS 특성을 평가한 결과를 나타내는 그래프이다. 8B is a graph showing the results of evaluating HTS characteristics for an exemplary flash memory device manufactured according to the method of the present invention.

도 9a는 대조예에 따른 플래쉬 메모리 소자에 대하여 HTS 특성을 평가한 결과를 나타내는 그래프이다. 9A is a graph illustrating a result of evaluating HTS characteristics of a flash memory device according to a comparative example.

도 9b는 본 발명의 방법에 따라 제조된 다른 예시적인 플래쉬 메모리 소자에 대하여 HTS 특성을 평가한 결과를 나타내는 그래프이다. 9B is a graph showing the results of evaluating HTS characteristics for another exemplary flash memory device manufactured according to the method of the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

100: 반도체 기판, 110: 터널링 산화막, 120: 전하 저장층, 130: 블로킹 산화막, 132; 어닐링, 140: 게이트 전극, 150: 게이트 적층 구조, 162, 164: 소스/드레인 영역. 100: semiconductor substrate, 110: tunneling oxide film, 120: charge storage layer, 130: blocking oxide film, 132; Annealing, 140: gate electrode, 150: gate stack structure, 162, 164: source / drain regions.

본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로, 특히 전자들이 게이트 전극으로 이동되는 것을 차단시키기 위한 블로킹 산화막을 구비하는 전하트랩형 플래쉬 메모리 소자의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of manufacturing a charge trap type flash memory device having a blocking oxide film for blocking electrons from moving to a gate electrode.

최근, 불휘발성 메모리 소자의 하나로서 전하트랩형 플래쉬 메모리 소자가 개발되어 이동통신 시스템, 메모리 카드 등 다양한 분야에 폭 넓게 채용되고 있다. Recently, a charge trap type flash memory device has been developed as one of nonvolatile memory devices and has been widely used in various fields such as a mobile communication system and a memory card.

통상의 전하 트랩형 플래쉬 메모리 소자는 반도체 기판 위에 터널링 산화막, 전하 저장층, 블로킹 산화막 및 게이트 전극이 차례로 적층된 게이트 적층 구조를 가진다. 상기 터널링 산화막은 상기 반도체 기판에 형성된 불순물 영역으로 이루어지는 소스 및 드레인에 접촉되어 있으며, 상기 전하 저장층은 상기 터널링 산화막을 통과하는 전하를 저장하는 트랩 사이트(trap site)를 포함한다. 상기 블로킹 산화막은 전자들이 상기 전하 저장층의 트랩 사이트에 트랩되는 과정에서 게이트 전극으로 빠져나가는 것을 차단하고 상기 게이트 전극의 전하가 상기 전하 저장층으 로 주입되는 것을 차단하는 역할을 한다. A typical charge trapping flash memory device has a gate stack structure in which a tunneling oxide film, a charge storage layer, a blocking oxide film, and a gate electrode are sequentially stacked on a semiconductor substrate. The tunneling oxide film is in contact with a source and a drain formed of an impurity region formed in the semiconductor substrate, and the charge storage layer includes a trap site for storing charge passing through the tunneling oxide film. The blocking oxide layer blocks electrons from escaping to the gate electrode in the process of being trapped in the trap site of the charge storage layer, and blocks the charge of the gate electrode from being injected into the charge storage layer.

상기 구조를 가지는 전하 트랩형 플래쉬 메모리 소자에서는 전압 인가에 의해 상기 터널링 산화막을 통과한 전자들이 상기 전하 저장층의 트랩 사이트에 트랩되면서 이루어진다. 전하 트랩형 불휘발성 반도체 메모리 소자에서, Vth (threshold voltage)는 상기 전하 저장층에 전자가 트랩된 경우와 트랩되지 않은 경우에 따라 변한다. In the charge trapping flash memory device having the above structure, electrons passing through the tunneling oxide film by the voltage application are trapped at the trap site of the charge storage layer. In the charge trapping nonvolatile semiconductor memory device, the threshold voltage (Vth) varies depending on whether electrons are trapped in the charge storage layer and when they are not trapped.

통상적으로, 상기 전하 저장층 위에 상기 블로킹 산화막을 형성하기 위한 증착 공정은 약 400 ℃ 부근의 비교적 저온 조건하에서 행해진다. 이와 같이 저온 조건하에서 형성된 블로킹 산화막 내에는 C 또는 H와 같은 불순물들이 존재하여 누설 전류를 발생시키는 요인이 된다. 또한, 블로킹 산화막으로서 Al2O3막을 채용하는 경우, 통상의 공정에서와 같이 비교적 저온으로 증착하면 결정화되지 않은 Al2O3막이 얻어지므로 이와 같은 막질로 인해 HTS (high temperature stress)에 대해 전기적 특성이 쉽게 열화될 수 있다. 특히, 고용량의 메모리 소자 구현을 위해 1 개의 셀에 복수 개의 정보를 저장하는 MLC (multi-level cell) 동작을 위하여는 셀에 더 많은 스트레스가 가해지므로, HTS에 대한 전기적 특성 열화가 더욱 심각해진다. Typically, the deposition process for forming the blocking oxide film on the charge storage layer is performed under relatively low temperature conditions around 400 ° C. As such, impurities such as C or H are present in the blocking oxide film formed under the low temperature condition, thereby causing a leakage current. In addition, when an Al 2 O 3 film is employed as the blocking oxide film, an uncrystallized Al 2 O 3 film is obtained by depositing at a relatively low temperature as in a normal process, and thus the electrical properties to HTS (high temperature stress) due to such film quality are obtained. This can be easily degraded. In particular, more stress is applied to a cell for a multi-level cell (MLC) operation in which a plurality of pieces of information are stored in one cell in order to implement a high-capacity memory device, and thus, electrical deterioration of HTS becomes more severe.

본 발명은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, HTS에 대한 전기적 특성 열화를 최소화하고 블로킹 산화막 내에서의 불순물로 인한 누설 전류 발생을 방지하도록 블로킹 산화막의 막질을 개선함으로써 프로그램 및 소거 동작 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention seeks to solve the above problems in the prior art, by minimizing the deterioration of electrical characteristics for HTS and improving the film quality of the blocking oxide film to prevent leakage current due to impurities in the blocking oxide film. It is to provide a method of manufacturing a flash memory device that can improve the characteristics.

상기 목적을 달성하기 위하여, 본 발명에 따른 플래쉬 메모리 소자의 제조 방법에서는 반도체 기판상에 터널링 산화막을 형성한다. 상기 터널링 산화막 위에 전하 저장층을 형성한다. 제1 온도 조건하에서 상기 전하 저장층 위에 결정화된 블로킹 산화막을 형성한다. 상기 블로킹 산화막 위에 게이트 전극을 형성한다. In order to achieve the above object, in the method of manufacturing a flash memory device according to the present invention, a tunneling oxide film is formed on a semiconductor substrate. A charge storage layer is formed on the tunneling oxide layer. A crystallized blocking oxide film is formed on the charge storage layer under a first temperature condition. A gate electrode is formed on the blocking oxide film.

상기 제1 온도는 500 ∼ 1000 ℃의 범위 내에서 선택될 수 있다. The first temperature may be selected within the range of 500 to 1000 ° C.

상기 블로킹 산화막은 Al2O3, SiO2, HfO2, ZrO2, LaO, LaAlO, LaHfO 및 HfAlO로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. The blocking oxide film may be made of at least one material selected from the group consisting of Al 2 O 3 , SiO 2 , HfO 2 , ZrO 2 , LaO, LaAlO, LaHfO, and HfAlO.

본 발명에 따른 플래쉬 메모리 소자의 제조 방법에서는 상기 결정화된 블로킹 산화막을 형성한 후, 상기 제1 온도 보다 높은 제2 온도하에서 상기 결정화된 블로킹 산화막을 어닐링하는 단계를 더 포함할 수 있다. 상기 제2 온도는 950 ∼ 1200 ℃의 범위 내에서 선택될 수 있다. In the method of manufacturing a flash memory device according to the present invention, after forming the crystallized blocking oxide film, the method may further include annealing the crystallized blocking oxide film under a second temperature higher than the first temperature. The second temperature may be selected in the range of 950 ~ 1200 ℃.

상기 전하 저장층은 실리콘 질화막, 금속 산화막, 금속 질화막, 또는 이들의 조합으로 이루어질 수 있다. 또한, 상기 게이트 전극은 TaN, TiN, W, WN, HfN 및 텅스텐 실리사이드로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. The charge storage layer may be formed of a silicon nitride film, a metal oxide film, a metal nitride film, or a combination thereof. In addition, the gate electrode may be made of at least one material selected from the group consisting of TaN, TiN, W, WN, HfN, and tungsten silicide.

본 발명에 의하면, 플래쉬 메모리 소자를 구성하는 블로킹 산화막을 형성하 기 위한 증착 공정을 결정화된 막질이 얻어지기에 충분히 높은 온도 조건 하에서 행함으로써 블로킹 산화막의 막질을 개선하여 HTS에 대한 전기적 특성 열화를 최소화하고 블로킹 산화막 내에서의 불순물로 인한 누설 전류 발생을 방지하여, 프로그램 및 소거 동작 특성이 향상된 플래쉬 메모리 소자를 구현할 수 있다. According to the present invention, the deposition process for forming the blocking oxide film constituting the flash memory device is performed under a temperature condition sufficiently high to obtain a crystallized film quality, thereby improving the film quality of the blocking oxide film and minimizing the deterioration of the electrical characteristics of the HTS. By preventing leakage current caused by impurities in the blocking oxide layer, a flash memory device having improved program and erase operation characteristics can be implemented.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다. Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 1 to 5 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a preferred embodiment of the present invention in a process sequence.

도 1을 참조하면, 실리콘 기판과 같은 반도체 기판(100)상에 터널링 산화막(110)을 형성한다. 상기 터널링 산화막(110)은 예를 들면 실리콘 산화막으로 이루어질 수 있으며, 약 20 ∼ 70 Å의 두께로 형성될 수 있다. Referring to FIG. 1, a tunneling oxide layer 110 is formed on a semiconductor substrate 100 such as a silicon substrate. The tunneling oxide film 110 may be formed of, for example, a silicon oxide film, and may be formed to a thickness of about 20 to about 70 kPa.

상기 터널링 산화막(110) 위에 전하 저장층(120)을 형성한다. 상기 전하 저장층(120)은 실리콘 질화막 또는 이 보다 더 높은 유전 상수를 가지는 고유전막 (high-k film)으로 이루어질 수 있다. 예를 들면, 상기 전하 저장층(120)은 Si3N4막, 금속 산화막, 금속 질화막, 또는 이들의 조합으로 이루어질 수 있다. 상기 전하 저장층(120)은 약 40 ∼ 120 Å의 두께로 형성될 수 있다. The charge storage layer 120 is formed on the tunneling oxide layer 110. The charge storage layer 120 may be formed of a silicon nitride film or a high-k film having a higher dielectric constant. For example, the charge storage layer 120 may be formed of a Si 3 N 4 film, a metal oxide film, a metal nitride film, or a combination thereof. The charge storage layer 120 may be formed to a thickness of about 40 ~ 120 Å.

도 2를 참조하면, 상기 전하 저장층(120) 위에 블로킹 산화막(130)을 형성한다. 상기 블로킹 산화막(130)을 형성하기 위한 증착 공정은 상기 블로킹 산화막(130)의 구성 재료가 결정화되기에 충분한 제1 온도 조건하에서 행해진다. 바람 직하게는, 상기 제1 온도는 약 500 ∼ 1000 ℃의 범위 내에서 선택된다. Referring to FIG. 2, a blocking oxide layer 130 is formed on the charge storage layer 120. The deposition process for forming the blocking oxide film 130 is performed under a first temperature condition sufficient for the constituent material of the blocking oxide film 130 to crystallize. Preferably, the first temperature is selected in the range of about 500 to 1000 ° C.

상기 블로킹 산화막(130)은 예를 들면 PVD (physical vapor deposition), ALD (atomic layer deposition), 또는 CVD (chemical vapor deposition) 방법에 의해 형성될 수 있다. The blocking oxide layer 130 may be formed by, for example, physical vapor deposition (PVD), atomic layer deposition (ALD), or chemical vapor deposition (CVD).

상기 블로킹 산화막(130)은 예를 들면 Al2O3, SiO2, HfO2, ZrO2, LaO, LaAlO, LaHfO 및 HfAlO로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. The blocking oxide layer 130 may be formed of at least one material selected from the group consisting of Al 2 O 3 , SiO 2 , HfO 2 , ZrO 2 , LaO, LaAlO, LaHfO, and HfAlO, for example.

도 3을 참조하면, 상기 제1 온도 보다 높은 제2 온도하에서 상기 블로킹 산화막(130)을 어닐링(132)한다. Referring to FIG. 3, the blocking oxide layer 130 is annealed 132 under a second temperature higher than the first temperature.

상기 제2 온도는 약 950 ∼ 1200 ℃의 범위 내에서 선택될 수 있다. 상기 어닐링(132)은 약 30 초 내지 4 분 동안 행해질 수 있다. 상기 어닐링(132)에 의해 상기 블로팅 산화막(130)의 막질이 더욱 개선될 수 있다. 그러나, 경우에 따라 상기 어닐링(132) 공정은 생략 가능하다. The second temperature may be selected in the range of about 950 ~ 1200 ℃. The annealing 132 may be performed for about 30 seconds to 4 minutes. The film quality of the blotting oxide layer 130 may be further improved by the annealing 132. However, in some cases, the annealing process 132 may be omitted.

상기 블로킹 산화막(130)은 상기 터널링 산화막(110)을 통과한 전자들이 상기 전하 저장층(120)에 트랩되는 과정에서 전자들이 상부의 게이트 전극으로 이동되는 것을 차단하는 역할을 한다. The blocking oxide layer 130 serves to block electrons from moving to the upper gate electrode while electrons passing through the tunneling oxide layer 110 are trapped in the charge storage layer 120.

도 4를 참조하면, 상기 블로킹 산화막(130) 위에 도전 물질을 증착하여 게이트 전극(140)을 형성한다. Referring to FIG. 4, a gate electrode 140 is formed by depositing a conductive material on the blocking oxide layer 130.

상기 게이트 전극(140)은 TaN, TiN, W, WN, HfN 및 텅스텐 실리사이드로 이 루어지는 군에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. The gate electrode 140 may be made of at least one material selected from the group consisting of TaN, TiN, W, WN, HfN, and tungsten silicide.

도 5를 참조하면, 상기 게이트 전극(140), 블로킹 산화막(130), 전하 저장층(120) 및 터널링 산화막(110)을 차례로 패터닝하여 게이트 적층 구조(150)를 형성한다. 그 후, 상기 게이트 적층 구조(150)의 양측에 노출되어 있는 반도체 기판(100)의 표면에 불순물을 주입하고 열처리하여 소스/드레인 영역(162, 164)을 형성한다. Referring to FIG. 5, the gate electrode structure 140, the blocking oxide layer 130, the charge storage layer 120, and the tunneling oxide layer 110 are sequentially patterned to form a gate stacked structure 150. Thereafter, an impurity is implanted into the surface of the semiconductor substrate 100 exposed on both sides of the gate stacked structure 150 and heat-treated to form source / drain regions 162 and 164.

상기 설명한 본 발명의 일 실시예에 따른 플래쉬 메모리 소자의 제조 방법에서 상기 블로킹 산화막(130)을 형성하기 위한 증착 공정을 그 구성 물질이 결정화되기에 충분한 고온 조건하에서 행하므로, 상기 블로킹 산화막(130) 내에서 불순물 함량을 최소화할 수 있으며 결정화된 물질로 이루어지는 블로킹 산화막(130)이 얻어짐으로써 상기 블로킹 산화막(130)의 막질이 개선되어 블로킹 산화막(130) 내에서의 불순물로 인한 누설 전류 발생을 방지할 수 있으며, 프로그램 및 소거 동작 특성이 향상된 플래쉬 메모리 소자를 구현할 수 있다. In the method of manufacturing the flash memory device according to the exemplary embodiment described above, the deposition process for forming the blocking oxide film 130 is performed under high temperature conditions sufficient for the constituent material to crystallize, thereby blocking the blocking oxide film 130. Impurity content can be minimized in the inside, and the blocking oxide film 130 formed of the crystallized material is obtained, thereby improving the film quality of the blocking oxide film 130 to prevent the occurrence of leakage current due to impurities in the blocking oxide film 130. In addition, a flash memory device having improved program and erase operation characteristics may be implemented.

평가예 1Evaluation example 1

본 발명의 예시적인 일 실시예에 따라 형성된 블로킹 산화막을 포함하는 플래쉬 메모리 소자의 동작 특성을 평가하기 위하여, 실리콘 기판상에 40 Å 두께의 실리콘 산화막으로 이루어지는 터널링 산화막과, 70 Å 두께의 실리콘 질화막으로 이루어지는 전하 저장층과, 150 Å 두께의 Al2O3막으로 이루어지는 블로킹 산화막을 형성한 후, 상기 블로킹 산화막까지 형성된 결과물을 1200 ℃에서 2 분 동안 어닐 링하였다. 그 후, 상기 블로킹 산화막 위에 게이트 전극을 형성하여 플래쉬 메모리 소자들을 제조하였다. 여기서, 상기 게이트 전극은 200 Å 두께의 TaN, 50 Å 두께의 WN, 및 300 Å 두께의 W이 차례로 적층된 구조로 형성하였다. In order to evaluate the operating characteristics of a flash memory device including a blocking oxide film formed according to an exemplary embodiment of the present invention, a tunneling oxide film composed of a silicon oxide film having a thickness of 40 mW and a silicon nitride film having a thickness of 70 mW is formed on a silicon substrate. after forming a blocking oxide layer formed of a charge storage layer and formed of, Al 2 O 3 film of 150 Å thick, the resultant formed by the blocking ring in the oxide film was 1200 ℃ annealing for 2 minutes. Thereafter, a gate electrode was formed on the blocking oxide layer to manufacture flash memory devices. Here, the gate electrode was formed in a structure in which TaN having a thickness of 200 mW, WN having a thickness of 50 mW, and W having a thickness of 300 mW were sequentially stacked.

본 평가예에서는 상기 블로킹 산화막의 형성 온도에 따라 결과적으로 얻어지는 Vth 특성을 평가하기 위하여, 상기 블로킹 산화막을 각각 250 ℃, 300 ℃, 450 ℃ 및 500 ℃의 증착 온도하에서 ALD 방법에 의해 형성한 각각의 경우에 대하여 프로그래밍 동작 시간 및 소거 동작 시간 경과에 따른 Vth 특성을 평가하였다. In this evaluation example, in order to evaluate the resulting Vth characteristics according to the formation temperature of the blocking oxide film, each of the blocking oxide films formed by the ALD method at deposition temperatures of 250 ° C, 300 ° C, 450 ° C and 500 ° C, respectively In this case, the Vth characteristics of the programming operation and the erasing operation time were evaluated.

도 6은 상기한 다양한 온도 조건하에서 형성된 블로킹 산화막을 포함하는 플래쉬 메모리 소자들에 대하여 평가한 프로그래밍 동작 시간 및 소거 동작 시간 경과에 따른 Vth 특성을 나타낸 그래프이다. FIG. 6 is a graph illustrating Vth characteristics of a programming operation time and an erase operation time evaluated for flash memory devices including a blocking oxide film formed under the various temperature conditions described above.

도 6에서, 점선(………)은 상기 블로킹 산화막 형성시 증착 온도가 250 ℃인 경우(샘플 1), 일점쇄선(―·―)은 상기 블로킹 산화막 형성시 증착 온도가 300 ℃인 경우(샘플 2), 이점쇄선(―‥―)은 상기 블로킹 산화막 형성시 증착 온도가 450 ℃인 경우(샘플 3), 그리고 실선(───)은 상기 블로킹 산화막 형성시 증착 온도가 500 ℃인 경우(샘플 4)를 나타낸다. In FIG. 6, the dotted line (………) is when the deposition temperature is 250 ° C. when forming the blocking oxide film (sample 1), and the dashed dash line (− · −) is when the deposition temperature is 300 ° C. when the blocking oxide film is formed (sample). 2), the double-dot chain line (---) is when the deposition temperature is 450 deg. C when forming the blocking oxide film (sample 3), and the solid line (-) is when the deposition temperature is 500 deg. C when forming the blocking oxide film (sample 4) is shown.

도 6의 평가를 위하여, 샘플 1 내지 4 각각에 대하여 프로그래밍 전압으로서 17 V의 전압을 100 ㎲ 동안 인가하였다. 샘플 1 내지 4의 프로그래밍 동작시의 Vth는 각각 2.3 V, 4.0 V, 4.0 V, 및 4.1 V 이었다. 또한, 샘플 1 내지 4 각각에 대하여 소거 전압으로서 -19 V의 전압을 10 ms 동안 인가하였다. 샘플 1 내지 4의 소거 동작시의 Vth는 각각 -0.4 V, -2.7 V, -3.7 V, 및 -3.9 V 이었다. For the evaluation of FIG. 6, a voltage of 17 V was applied for 100 kV as the programming voltage for each of Samples 1-4. Vth in the programming operations of Samples 1 to 4 were 2.3 V, 4.0 V, 4.0 V, and 4.1 V, respectively. In addition, a voltage of −19 V was applied for 10 ms as the erase voltage for each of Samples 1 to 4. Vth in the erase operation of Samples 1 to 4 was -0.4 V, -2.7 V, -3.7 V, and -3.9 V, respectively.

도 7은 도 6의 결과로부터 프로그래밍시의 Vth와 소거 동작시의 Vth와의 차이, 즉 Vth 윈도우(window)를 평가한 결과를 나타낸 그래프이다. FIG. 7 is a graph showing a result of evaluating the difference between the Vth during programming and the Vth during the erase operation, that is, the Vth window from the result of FIG. 6.

도 7에서, "■"는 상기 블로킹 산화막 형성시 증착 온도가 250 ℃인 경우, "●"는 상기 블로킹 산화막 형성시 증착 온도가 300 ℃인 경우, "▲"는 상기 블로킹 산화막 형성시 증착 온도가 450 ℃인 경우, 그리고 "▼"는 상기 블로킹 산화막 형성시 증착 온도가 500 ℃인 경우를 나타낸다. In FIG. 7, "■" indicates a deposition temperature when forming the blocking oxide film is 250 ° C, "●" indicates a deposition temperature when forming the blocking oxide film is 300 ° C, and "▲" indicates a deposition temperature when forming the blocking oxide film. In the case of 450 ° C., and “▼” denotes a case where the deposition temperature is 500 ° C. in forming the blocking oxide film.

도 7의 결과에서, 본 발명의 방법에 따라 500 ℃의 온도하에서 블로킹 산화막을 형성한 경우에는 비교적 낮은 온도하에서 블로킹 산화막을 형성한 경우에 비해 동일한 수준의 등가산화막 두께 (Toxeq)에서 더 큰 Vth 윈도우가 얻어지는 것을 확인할 수 있다. In the results of FIG. 7, when the blocking oxide film is formed at a temperature of 500 ° C. according to the method of the present invention, a larger Vth window is obtained at the same level of equivalent oxide thickness (Toxeq) than when the blocking oxide film is formed under a relatively low temperature. It can be confirmed that is obtained.

표 1은 평가예 1에서 평가된 플래쉬 메모리 소자 각각의 파괴 전압을 측정한 결과를 나타낸다. Table 1 shows the results of measuring breakdown voltages of each of the flash memory devices evaluated in Evaluation Example 1. FIG.

Figure 112006073418317-PAT00001
Figure 112006073418317-PAT00001

표 1의 결과에서 알 수 있는 바와 같이, 본 발명의 방법에 따라 500 ℃의 온도하에서 블로킹 산화막을 형성한 경우에는 비교적 낮은 온도하에서 블로킹 산화막을 형성한 경우에 비해 소자의 내성이 우수한 것을 알 수 있다. As can be seen from the results of Table 1, it can be seen that the blocking oxide film was formed at a temperature of 500 ° C. according to the method of the present invention as compared with the case where the blocking oxide film was formed at a relatively low temperature. .

평가예 2Evaluation example 2

본 발명의 예시적인 다른 실시예에 따라 형성된 블로킹 산화막을 포함하는 플래쉬 메모리 소자의 HTS (high temperature stress) 특성을 평가하기 위하여, 평가예 1에서 제조한 바와 같은 방법으로 블로킹 산화막을 포함하는 플래쉬 메모리 소자들을 제조하였다. 단, 여기서는 상기 블로킹 산화막 형성시 증착 온도를 450 ℃ 및 600 ℃로 한 경우에 대하여 평가하였다. In order to evaluate the high temperature stress (HTS) characteristics of the flash memory device including the blocking oxide film formed according to another exemplary embodiment of the present invention, a flash memory device including the blocking oxide film by a method as prepared in Evaluation Example 1 Were prepared. However, here, the case where the deposition temperature at the time of forming the said blocking oxide film was set to 450 degreeC and 600 degreeC was evaluated.

도 8a는 대조예로서, 450 ℃의 증착 온도하에서 형성된 Al2O3로 이루어지는 블로킹 산화막을 포함하는 플래쉬 메모리 소자에 대하여 프로그래밍 동작 및 소거 동작을 1200 사이클 반복한 후, 그 결과물에 대하여 200 ℃의 온도에서 2 시간 동안 베이크(bake) 처리하기 전(──) 및 후(……)에 각각 측정된 게이트 전압(VG) 변화에 따른 드레인 전류(Ids) 변화를 나타낸 그래프이다. 8A shows, as a comparative example, 1200 cycles of programming and erasing operations for a flash memory device including a blocking oxide film made of Al 2 O 3 formed at a deposition temperature of 450 ° C., followed by a temperature of 200 ° C. for the resultant. Is a graph showing the drain current (Ids) change according to the measured gate voltage (V G ) before and after baking for 2 hours at (...).

도 8b는 본 발명의 방법에 따라 600 ℃의 증착 온도하에서 형성된 Al2O3로 이루어지는 블로킹 산화막을 포함하는 플래쉬 메모리 소자에 대하여 프로그래밍 동작 및 소거 동작을 1200 사이클 반복한 후, 그 결과물에 대하여 200 ℃의 온도에서 2 시간 동안 베이크 처리하기 전(──) 및 후(……)에 각각 측정된 게이트 전압(VG) 변화에 따른 드레인 전류(Ids) 변화를 나타낸 그래프이다. FIG. 8B is a 1200 cycle of programming and erasing operations for a flash memory device including a blocking oxide film made of Al 2 O 3 formed under a deposition temperature of 600 ° C. according to the method of the present invention, and then 200 ° C. for the resultant. It is a graph showing the change of the drain current (Ids) according to the change of the gate voltage (V G ) measured before (-) and after (......) for 2 hours at the temperature of.

도 8a 및 도 8b의 평가를 위하여, 각각 프로그래밍 전압으로서 16.6 V의 전압을 100 ㎲ 동안 인가하였고, 소거 전압으로서 -18.1 V의 전압을 10 ms 동안 인가하였다. For the evaluation of FIGS. 8A and 8B, a voltage of 16.6 V was applied for 100 mV as a programming voltage, and a voltage of -18.1 V was applied for 10 ms as an erase voltage, respectively.

도 8a 및 도 8b를 비교하면, 본 발명의 방법에 따라 600 ℃의 온도하에서 블로킹 산화막을 형성한 경우에는 비교적 낮은 온도인 450 ℃에서 블로킹 산화막을 형성한 경우에 비해 베이크 처리 전후의 프로그램 동작시의 Vth 차 (ΔVth)가 약 0.08 V 만큼 향상된 것을 확인할 수 있다. 8A and 8B show that when the blocking oxide film is formed at a temperature of 600 ° C. according to the method of the present invention, when the blocking oxide film is formed at 450 ° C., which is a relatively low temperature, the program operation before and after the baking process is performed. It can be seen that the Vth difference (ΔVth) is improved by about 0.08V.

도 9a는 대조예로서, 450 ℃의 증착 온도하에서 형성된 Al2O3로 이루어지는 블로킹 산화막을 포함하는 플래쉬 메모리 소자에 대하여 프로그래밍 동작 및 소거 동작을 각각 단 1 회만 행한 후, 그 결과물에 대하여 200 ℃의 온도에서 2 시간 동안 베이크 처리하기 전(──) 및 후(……)에 각각 측정된 게이트 전압(VG) 변화에 따른 드레인 전류(Ids) 변화를 나타낸 그래프이다. FIG. 9A shows, as a comparative example, only one programming operation and one erasing operation for a flash memory device including a blocking oxide film made of Al 2 O 3 formed at a deposition temperature of 450 ° C., and then at 200 ° C. for the resultant. It is a graph showing the change of drain current (Ids) according to the change of the gate voltage (V G ) measured before (-) and after (-...) baking process for 2 hours at temperature.

도 9b는 본 발명의 방법에 따라 600 ℃의 증착 온도하에서 형성된 Al2O3로 이루어지는 블로킹 산화막을 포함하는 플래쉬 메모리 소자에 대하여 프로그래밍 동작 및 소거 동작을 각각 단 1 회만 행한 후, 그 결과물에 대하여 200 ℃의 온도에서 2 시간 동안 베이크 처리하기 전(──) 및 후(……)에 각각 측정된 게이트 전압(VG) 변화에 따른 드레인 전류(Ids) 변화를 나타낸 그래프이다. FIG. 9B shows only one programming operation and one erasing operation for a flash memory device including a blocking oxide film made of Al 2 O 3 formed under a deposition temperature of 600 ° C. according to the method of the present invention, and then 200 for the resultant. It is a graph showing the change of the drain current (Ids) according to the change of the gate voltage (V G ) measured before (-) and after (-...) baking for 2 hours at the temperature of ° C.

도 9a 및 도 9b의 평가를 위하여, 각각 프로그래밍 전압으로서 16.6 V의 전압을 100 ㎲ 동안 인가하였고, 소거 전압으로서 -18.1 V의 전압을 10 ms 동안 인가하였다. For the evaluation of FIGS. 9A and 9B, a voltage of 16.6 V was applied for 100 mV as a programming voltage, and a voltage of -18.1 V was applied for 10 ms as an erase voltage, respectively.

도 9a 및 도 9b를 비교하면, 본 발명의 방법에 따라 600 ℃의 온도하에서 블로킹 산화막을 형성한 경우에는 비교적 낮은 온도인 450 ℃에서 블로킹 산화막을 형성한 경우에 비해 베이크 처리 전후의 프로그램 동작시의 Vth 차 (ΔVth)가 약 0.03 V 만큼 향상된 것을 확인할 수 있다. 9A and 9B show that when the blocking oxide film is formed at a temperature of 600 ° C. according to the method of the present invention, compared to the case where the blocking oxide film is formed at 450 ° C., which is a relatively low temperature, the program operation before and after the baking process is performed. It can be seen that the Vth difference (ΔVth) is improved by about 0.03V.

본 발명에 따르면, 플래쉬 메모리 소자를 구성하는 블로킹 산화막을 형성하는 데 있어서, 결정화된 블로킹 산화막이 얻어지기에 충분히 높은 온도 조건을 적용하여 블로킹 산화막의 막질을 개선함으로써, 블로킹 산화막 내에서의 불순물 함량을 최소화하여 누설 전류 발생을 억제할 수 있으며, 프로그램 및 소거 동작 특성을 향상시킬 수 있다. 또한, HTS 특성이 향상되어 신뢰성이 향상된 플래쉬 메모리 소자를 제공할 수 있다. According to the present invention, in forming a blocking oxide film constituting a flash memory element, by applying a temperature condition high enough to obtain a crystallized blocking oxide film to improve the film quality of the blocking oxide film, the impurity content in the blocking oxide film is improved. Leakage current can be minimized to minimize, and program and erase operation characteristics can be improved. In addition, the HTS characteristics may be improved to provide a flash memory device having improved reliability.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다. In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the spirit and scope of the present invention. This is possible.

Claims (10)

반도체 기판상에 터널링 산화막을 형성하는 단계와, Forming a tunneling oxide film on the semiconductor substrate; 상기 터널링 산화막 위에 전하 저장층을 형성하는 단계와, Forming a charge storage layer on the tunneling oxide layer; 제1 온도 조건하에서 상기 전하 저장층 위에 결정화된 블로킹 산화막을 형성하는 단계와, Forming a blocking oxide film crystallized on the charge storage layer under a first temperature condition; 상기 블로킹 산화막 위에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. And forming a gate electrode on the blocking oxide film. 제1항에 있어서, The method of claim 1, 상기 제1 온도는 500 ∼ 1000 ℃의 범위 내에서 선택되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. The first temperature is selected in the range of 500 to 1000 ° C. 제1항에 있어서, The method of claim 1, 상기 블로킹 산화막은 150 ∼ 250 Å의 두께를 가지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. And said blocking oxide film has a thickness of 150 to 250 GPa. 제1항에 있어서, The method of claim 1, 상기 블로킹 산화막은 Al2O3, SiO2, HfO2, ZrO2, LaO, LaAlO, LaHfO 및 HfAlO 로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. The blocking oxide film is made of at least one material selected from the group consisting of Al 2 O 3 , SiO 2 , HfO 2 , ZrO 2 , LaO, LaAlO, LaHfO and HfAlO. 제1항에 있어서, The method of claim 1, 상기 블로킹 산화막은 PVD, ALD 또는 CVD 방법으로 형성되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. The blocking oxide film is formed by a PVD, ALD or CVD method. 제1항에 있어서, The method of claim 1, 상기 결정화된 블로킹 산화막을 형성한 후, 상기 제1 온도 보다 높은 제2 온도하에서 상기 결정화된 블로킹 산화막을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. And forming the crystallized blocking oxide film, and then annealing the crystallized blocking oxide film under a second temperature higher than the first temperature. 제6항에 있어서, The method of claim 6, 상기 제2 온도는 950 ∼ 1200 ℃의 범위 내에서 선택되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. And said second temperature is selected in the range of 950-1200 [deg.] C. 제1항에 있어서, The method of claim 1, 상기 터널링 산화막은 실리콘 산화막으로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. And the tunneling oxide film is formed of a silicon oxide film. 제1항에 있어서, The method of claim 1, 상기 전하 저장층은 실리콘 질화막, 금속 산화막, 금속 질화막, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. And the charge storage layer comprises a silicon nitride film, a metal oxide film, a metal nitride film, or a combination thereof. 제1항에 있어서, The method of claim 1, 상기 게이트 전극은 TaN, TiN, W, WN, HfN 및 텅스텐 실리사이드로 이루어지는 군에서 선택되는 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법. And the gate electrode is formed of at least one material selected from the group consisting of TaN, TiN, W, WN, HfN, and tungsten silicide.
KR1020060098873A 2006-10-11 2006-10-11 Method for manufacturing flash memory device having blocking oxide film Withdrawn KR20080032841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060098873A KR20080032841A (en) 2006-10-11 2006-10-11 Method for manufacturing flash memory device having blocking oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060098873A KR20080032841A (en) 2006-10-11 2006-10-11 Method for manufacturing flash memory device having blocking oxide film

Publications (1)

Publication Number Publication Date
KR20080032841A true KR20080032841A (en) 2008-04-16

Family

ID=39573204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098873A Withdrawn KR20080032841A (en) 2006-10-11 2006-10-11 Method for manufacturing flash memory device having blocking oxide film

Country Status (1)

Country Link
KR (1) KR20080032841A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543407B1 (en) 2007-10-04 2013-09-24 Great Northern Research, LLC Speech interface system and method for control and interaction with applications on a computing system
US11599332B1 (en) 2007-10-04 2023-03-07 Great Northern Research, LLC Multiple shell multi faceted graphical user interface
US12446221B2 (en) 2021-09-30 2025-10-14 Samsung Electronics Co., Ltd. Vertical non-volatile memory devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543407B1 (en) 2007-10-04 2013-09-24 Great Northern Research, LLC Speech interface system and method for control and interaction with applications on a computing system
US11599332B1 (en) 2007-10-04 2023-03-07 Great Northern Research, LLC Multiple shell multi faceted graphical user interface
US12446221B2 (en) 2021-09-30 2025-10-14 Samsung Electronics Co., Ltd. Vertical non-volatile memory devices

Similar Documents

Publication Publication Date Title
TW561513B (en) Semiconductor device and method of manufacturing the same
US7479425B2 (en) Method for forming high-K charge storage device
KR100843229B1 (en) Flash memory device comprising a charge trap film of a hybrid structure and a manufacturing method thereof
US6294819B1 (en) CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
TWI609480B (en) Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method
US7579646B2 (en) Flash memory with deep quantum well and high-K dielectric
US20080093661A1 (en) Non-volatile memory device having a charge trapping layer and method for fabricating the same
US20040264236A1 (en) Nonvolatile semiconductor memory device having a gate stack and method of manufacturing the same
US7948025B2 (en) Non-volatile memory device having charge trapping layer and method for fabricating the same
US8638614B2 (en) Non-volatile memory device and MOSFET using graphene gate electrode
JP2008034814A (en) Nonvolatile semiconductor memory device and manufacturing method thereof
Specht et al. Charge trapping memory structures with Al2O3 trapping dielectric for high-temperature applications
JP2009135494A (en) Nonvolatile memory device with improved immunity for erase saturation and method of manufacturing the same
US20090261404A1 (en) Non-volatile Memory Device
US20120286349A1 (en) Non-Volatile Memory Device With Additional Conductive Storage Layer
US7820514B2 (en) Methods of forming flash memory devices including blocking oxide films
JP2006270102A (en) Method for manufacturing memory device with improved erasing characteristics
JP2008193095A (en) Charge trap memory device having blocking insulating film having high dielectric constant and large energy band gap, and method for manufacturing the same
WO2015129279A1 (en) Semiconductor device comprising a hydrogen diffusion barrier and method of fabricating same
Lin et al. Low-temperature polycrystalline silicon thin-film flash memory with hafnium silicate
KR20080032841A (en) Method for manufacturing flash memory device having blocking oxide film
US6232630B1 (en) Light floating gate doping to improve tunnel oxide reliability
KR101163720B1 (en) A nonvolatile memory device using charge traps formed in HfO2 by Nb ion doping and a Manufacturing method thereof
An et al. Direct comparison of the electrical properties in metal/oxide/nitride/oxide/silicon and metal/aluminum oxide/nitride/oxide/silicon capacitors with equivalent oxide thicknesses
KR20100081610A (en) Method for fabricating flash memory device having charge trapping layer

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000