[go: up one dir, main page]

KR20080018367A - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR20080018367A
KR20080018367A KR1020060080373A KR20060080373A KR20080018367A KR 20080018367 A KR20080018367 A KR 20080018367A KR 1020060080373 A KR1020060080373 A KR 1020060080373A KR 20060080373 A KR20060080373 A KR 20060080373A KR 20080018367 A KR20080018367 A KR 20080018367A
Authority
KR
South Korea
Prior art keywords
signal
electrode
voltage
falling
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020060080373A
Other languages
Korean (ko)
Inventor
박동혁
이홍영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060080373A priority Critical patent/KR20080018367A/en
Publication of KR20080018367A publication Critical patent/KR20080018367A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display device is provided to reduce a noise by supplying a down signal to fall faster than a ramp-down signal, to a first electrode. A plasma display device includes a PDP(Plasma Display Panel)(100) and a driving unit(110). The PDP includes first and second electrodes which are parallel to each other. During a reset period, the driving unit supplies a ramp-up signal and a ramp-down signal to the first electrode. The driving unit supplies a falling signal to the first electrode. Between the ramp-up signal and the ramp-down signal, the falling signal falls at a slope greater than the ramp-down signal from a voltage level lower than the maximum voltage of the ramp-up signal. The slope of the falling signal is substantially equal to the slope of a sustain signal which is supplied to at least one of the first and second electrodes during a sustain period which follows the reset period.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면.1 is a view for explaining the configuration of a plasma display device according to an embodiment of the present invention.

도 2a 내지 도 2b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도면.2A to 2B are views for explaining an example of a plasma display panel that can be included in a plasma display device according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 3 is a diagram illustrating an image frame for implementing grayscale of an image in a plasma display device according to an embodiment of the present invention. FIG.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.4 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

도 5는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.5 is a diagram for explaining another type of a sustain signal.

도 6은 하강 신호에 대해 보다 상세히 설명하기 위한 도면.6 is a diagram for explaining a falling signal in more detail.

도 7은 하강 신호를 공급하는 이유에 대해 설명하기 위한 도면.7 is a diagram for explaining a reason for supplying a falling signal.

도 8은 리셋 신호의 또 다른 형태에 대해 설명하기 위한 도면.8 is a diagram for explaining another form of the reset signal.

도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구동부의 구성의 일례에 대해 설명하기 위한 도면.9 is a view for explaining an example of the configuration of a drive unit of the plasma display device according to an embodiment of the present invention.

도 10은 서스테인 신호를 공급하기 위한 도 9의 구동부의 동작의 일례를 설명하기 위한 도면.10 is a view for explaining an example of the operation of the driving unit of FIG. 9 for supplying a sustain signal;

도 11은 하강 신호를 공급하기 위한 도 9의 구동부의 동작의 일례를 설명하기 위한 도면.FIG. 11 is a view for explaining an example of the operation of the driving unit of FIG. 9 for supplying a falling signal; FIG.

<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>

100 : 플라즈마 디스플레이 패널 110 : 구동부100: plasma display panel 110: driver

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.The present invention relates to a plasma display device (Plasma Display Apparatus).

플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 소정의 구동 신호를 공급하는 구동부를 포함하여 이루어진다.The plasma display apparatus includes a plasma display panel having electrodes formed thereon, and a driving unit supplying predetermined driving signals to the electrodes of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.

그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.The driver supplies a driving signal to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 자외선(Ultraviolet rays) 등의 광을 발생하고, 이러한 자외선 등의 광이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates light such as ultraviolet rays, and the light such as ultraviolet light emits phosphors formed in the discharge cell. Generates visible light The visible light displays an image on the screen of the plasma display panel.

한편, 종래의 플라즈마 디스플레이 장치에서는 상대적으로 큰 노이즈(Noise)가 발생하는 문제점이 있다.On the other hand, there is a problem that a relatively large noise occurs in the conventional plasma display device.

상술한 문제점을 해결하기 위해 본 발명은 리셋 기간에서 제 1 전극으로 공급되는 신호를 개선하여 노이즈의 발생을 저감시키는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a plasma display apparatus which reduces the generation of noise by improving a signal supplied to a first electrode in a reset period.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 제 1 전극과 제 2 전극을 포함하는 플라즈마 디스플레이 패널과, 초기화를 수행하는 리셋 기간에서 제 1 전극에 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 공급하고, 상승 램프 신호와 하강 램프 신호의 사이에서 상승 램프 신호의 최대 전압보다 낮은 전압에서부터 하강 램프 신호의 기울기보다 더 가파른 기울기로 하강하는 하강 신호를 제 1 전극에 공급하는 구동부를 포함할 수 있다.A plasma display device according to an embodiment of the present invention for achieving the above object is a plasma display panel including a first electrode and a second electrode parallel to each other, and a ramp up ramp on the first electrode in the reset period to perform the initialization -Up) and a ramp down signal (Ramp-Down), and the falling between the rising ramp signal and the falling ramp signal to a slope steeper than the slope of the falling ramp signal from a voltage lower than the maximum voltage of the rising ramp signal It may include a driver for supplying a signal to the first electrode.

또한, 하강 신호의 기울기는 리셋 기간 이후의 서스테인 기간에서 제 1 전극 또는 제 2 전극 중 적어도 어느 하나로 공급되는 서스테인 신호의 기울기와 실질적으로 동일할 수 있다.In addition, the slope of the falling signal may be substantially the same as the slope of the sustain signal supplied to at least one of the first electrode and the second electrode in the sustain period after the reset period.

또한, 하강 신호의 공급 기간의 길이는 5ns(나노초)이상 1000ns(나노초)이하일 수 있다.In addition, the length of the supply period of the falling signal may be 5ns (nanoseconds) or more and 1000ns (nanoseconds) or less.

또한, 하강 신호의 최저 전압은 그라운드 레벨(GND)의 전압보다 더 높을 수 있다.Also, the lowest voltage of the falling signal may be higher than the voltage of the ground level GND.

또한, 상승 램프 신호의 종료 시점과 하강 신호의 공급 시점 간의 차이는 530ns(나노초)이하일 수 있다.In addition, the difference between the end time of the rising ramp signal and the supply time of the falling signal may be 530 ns (nanoseconds) or less.

또한, 하강 신호는 LC 공진을 통해 생성될 수 있다.Also, the falling signal may be generated through LC resonance.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.Hereinafter, a plasma display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성을 설명하기 위한 도면이다.1 is a view for explaining the configuration of a plasma display device according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.1, a plasma display apparatus according to an embodiment of the present invention includes a plasma display panel 100 and a driver 110.

구동부(110)는 초기화를 수행하는 리셋 기간에서 플라즈마 디스플레이 패널(100)의 제 1 전극에 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 공급하고, 상승 램프 신호와 하강 램프 신호의 사이에서 상승 램프 신호의 최대 전압보다 낮은 전압에서부터 하강 램프 신호의 기울기보다 더 가파른 기울기로 하강하는 하강 신호를 제 1 전극에 공급한다.The driver 110 supplies a ramp-up signal and a ramp-down signal to the first electrode of the plasma display panel 100 during a reset period, and the ramp-up signal and the ramp-down lamp are supplied. Between the signals, a falling signal is supplied to the first electrode, which falls to a slope steeper than the slope of the falling ramp signal from a voltage lower than the maximum voltage of the rising ramp signal.

여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다.Here, in FIG. 1, only the case in which the driving unit 110 is formed in one board form is illustrated, but in the present invention, the driving unit 110 is divided into a plurality of board forms according to electrodes formed on the plasma display panel 100. It is also possible to lose.

예를 들면, 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널(100)에 서로 나란한 제 1 전극과 제 2 전극 및 이러한 제 1 전극과 제 2 전극에 교차하는 제 3 전극이 형성되는 경우에, 구동부(110)는 제 1 전극을 구동시키는 제 1 구동부(미도시)와, 제 2 전극을 구동시키는 제 2 구동부와, 제 3 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.For example, when the first electrode and the second electrode parallel to each other and the third electrode crossing the first electrode and the second electrode are formed in the plasma display panel 100 included in the plasma display device of the present invention, The driving unit 110 may be divided into a first driving unit (not shown) for driving the first electrode, a second driving unit for driving the second electrode, and a third driving unit (not shown) for driving the third electrode. .

이러한 본 발명의 플라즈마 디스플레이 장치의 구동부(110)에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.The driving unit 110 of the plasma display device of the present invention will be more clearly described later.

여기서, 플라즈마 디스플레이 패널(100)은 플라즈마 방전을 이용하여 영상을 표시하는데, 이러한 플라즈마 디스플레이 패널(100)의 일례를 첨부된 도 2a 내지 도 2b를 결부하여 상세히 살펴보면 다음과 같다.Here, the plasma display panel 100 displays an image using plasma discharge. An example of such a plasma display panel 100 will be described in detail with reference to FIGS. 2A to 2B.

도 2a 내지 도 2b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도면이다.2A to 2B are views for explaining an example of a plasma display panel that may be included in a plasma display device according to an embodiment of the present invention.

먼저, 도 2a를 살펴보면 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성되는 전면 기판(201)과, 전술한 제 1 전극(202, Y) 및 제 2 전극(203, Z)과 교차하는 제 3 전극(213, X)이 형성되는 후면 기판(211)이 합착되어 이루어질 수 있다.First, referring to FIG. 2A, the plasma display panel includes a front substrate 201 in which first electrodes 202 and Y and second electrodes 203 and Z are parallel to each other, the first electrodes 202 and Y, and The rear substrate 211 on which the third electrodes 213 and X intersecting the second electrodes 203 and Z are formed may be bonded to each other.

여기서, 전면 기판(201) 상에 형성되는 전극, 예컨대 제 1 전극(202, Y)과 제 2 전극(203, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.Here, the electrodes formed on the front substrate 201, for example, the first electrodes 202 and Y and the second electrodes 203 and Z, generate a discharge in a discharge space, that is, a discharge cell, and at the same time, Discharge can be maintained.

이러한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성된 전면 기판(201)의 상부에는 제 1 전극(202, Y)과 제 2 전극(203, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(204)이 형성될 수 있다.The dielectric layer covers the first electrode 202 and the second electrode 203 and Z on the front substrate 201 where the first electrode 202 and the second electrode 203 and Z are formed. For example, upper dielectric layer 204 may be formed.

이러한, 상부 유전체 층(204)은 제 1 전극(202, Y) 및 제 2 전극(203, Z)의 방전 전류를 제한하며 제 1 전극(202, Y)과 제 2 전극(203, Z) 간을 절연시킬 수 있다.This upper dielectric layer 204 limits the discharge current of the first electrode 202, Y and the second electrode 203, Z and between the first electrode 202, Y and the second electrode 203, Z. Can be insulated.

이러한, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성된다. 이러한 보호 층(205)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A protective layer 205 is formed on the top surface of the upper dielectric layer 204 to facilitate discharge conditions. The protective layer 205 may be formed through a method of depositing a material such as magnesium oxide (MgO) on the upper dielectric layer 204.

한편, 후면 기판(211) 상에는 전극, 예컨대 제 3 전극(213, X)이 형성되고, 이러한 제 3 전극(213, X)이 형성된 후면 기판(211)의 상부에는 제 3 전극(213, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(215)이 형성될 수 있다.Meanwhile, electrodes, for example, third electrodes 213 and X are formed on the rear substrate 211, and third electrodes 213 and X are formed on the rear substrate 211 on which the third electrodes 213 and X are formed. A dielectric layer, such as lower dielectric layer 215, may be formed to cover the gap.

이러한, 하부 유전체 층(215)은 제 3 전극(213, X)을 절연시킬 수 있다.The lower dielectric layer 215 may insulate the third electrodes 213 and X.

이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성될 수 있다.On top of the lower dielectric layer 215, a partition 212, such as a stripe type, a well type, a delta type, a honeycomb type, for partitioning a discharge cell, that is, a discharge cell, is formed. Can be formed. Accordingly, discharge cells such as red (R), green (G), and blue (B) may be formed between the front substrate 201 and the rear substrate 211.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치가 다르게 할 수도 있다.On the other hand, the pitch of the red (R), green (G) and blue (B) discharge cells in the plasma display panel included in the plasma display device according to an embodiment of the present invention may be substantially the same, The pitches of the red (R), green (G) and blue (B) discharge cells may be different to match the color temperature in the red (R), green (G) and blue (B) discharge cells.

이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 피치를 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 피치를 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.In this case, the pitch may be different for each of the red (R), green (G), and blue (B) discharge cells, but the pitch of one or more discharge cells among the red (R), green (G), and blue (B) discharge cells. May be different from the pitch of other discharge cells. For example, the pitch of the red (R) discharge cells is the smallest, and the pitch of the green (G) and blue (B) discharge cells may be larger than the pitch of the red (R) discharge cells.

여기서, 녹색(G) 방전 셀의 피치는 청색(B) 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.Here, the pitch of the green (G) discharge cells may be substantially the same as or different from the pitch of the blue (B) discharge cells.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널은 도 2a에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel included in the plasma display apparatus according to the exemplary embodiment of the present invention may have not only the structure of the partition wall 212 illustrated in FIG. 2A but also the structure of the partition wall having various shapes. For example, the partition 212 includes a first partition 212b and a second partition 212a, where the height of the first partition 212b and the height of the second partition 212a are different from each other. At least one of the first barrier rib 212b and the second barrier rib 212a, and a channel type barrier rib structure having a channel usable as an exhaust passage, at least one of the first barrier rib 212b and the second barrier rib 212a. Grooved partition wall structure having a groove formed in the groove will be possible.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮은 것을 수 있다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(212b) 에 채널이 형성되거나 홈이 형성될 수 있다.Here, in the case of the differential partition structure, the height of the first partition 212b of the first partition 212b or the second partition 212a may be lower than the height of the second partition 212a. In addition, in the case of the channel type barrier rib structure or the groove type barrier rib structure, a channel may be formed in the first barrier rib 212b or a groove may be formed.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel according to an embodiment of the present invention, although the red (R), green (G), and blue (B) discharge cells are shown and described as being arranged on the same line, they may be arranged in different shapes. It will be possible. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.Here, a predetermined discharge gas may be filled in the discharge cell partitioned by the partition wall 212.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 214 that emits visible light for image display may be formed in the discharge cells partitioned by the partition wall 212. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(214)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(214)의 두께가 적색(R) 방전 셀에서의 형광체 층(214)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(214)의 두께는 청색(B) 방전 셀에서의 형광체 층(214)의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the phosphor layers 214 of the red (R), green (G), and blue (B) discharge cells may have substantially the same thickness or may differ from one or more. For example, if the thickness of the phosphor layer 214 in at least one of the red (R), green (G), and blue (B) discharge cells is different from the other discharge cells, green (G) or blue (B) The thickness of the phosphor layer 214 in the discharge cell may be thicker than the thickness of the phosphor layer 214 in the red (R) discharge cell. Here, the thickness of the phosphor layer 214 in the green (G) discharge cell may be substantially the same as or different from the thickness of the phosphor layer 214 in the blue (B) discharge cell.

한편, 이상의 도 2a의 설명에서는 제 1 전극(202) 및 제 2 전극(203)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와는 다르게 제 1 전극(202) 또는 제 2 전극(203) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 도 2b를 참조하여 살펴보면 다음과 같다.Meanwhile, in the above description of FIG. 2A, only the case where the first electrode 202 and the second electrode 203 are formed of one layer each is illustrated and described. However, the first electrode 202 or the second electrode is different from the above description. It is also possible that one or more of 203 consists of a plurality of layers. This will be described with reference to FIG. 2B.

도 2b를 살펴보면, 제 1 전극(202)과 제 2 전극(203)은 각각 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 2B, the first electrode 202 and the second electrode 203 may be formed of a plurality of layers, for example, two layers.

특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 제 1 전극(202)과 제 2 전극(203)은 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(202b, 203b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(202a, 203a)을 포함할 수 있다.In particular, in consideration of light transmittance and electrical conductivity, the first electrode 202 and the second electrode 203 are substantially made of silver (Ag) in order to emit light generated in the discharge cell to the outside and to secure driving efficiency. Bus electrodes 202b and 203b including an opaque material and transparent electrodes 202a and 203a including a transparent material such as transparent indium tin oxide (ITO) may be included.

이와 같이, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.As such, the reason for the first electrode 202 and the second electrode 203 to include the transparent electrodes 202a and 203a is that the visible light generated in the discharge cell is effectively emitted when emitted to the outside of the plasma display panel. To make it possible.

아울러, 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하도록 하는 이유는, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)만을 포함하는 경우에는 투명 전극(202a, 203a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202a, 203a)의 낮은 전기 전도도를 보상하기 위해서이다.In addition, the reason why the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b is that the first electrode 202 and the second electrode 203 are the transparent electrodes 202a and 203a. ), The driving efficiency can be reduced because the electrical conductivity of the transparent electrodes 202a and 203a is relatively low, so that the low electrical conductivity of the transparent electrodes 202a and 203a can cause such a reduction in the driving efficiency. To compensate.

이와 같이 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하는 경우에, 버스 전극(202b, 203b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(202a, 203a)과 버스 전극(202b, 203b)의 사이에 블랙 층(Black Layer : 220, 221)이 더 구비될 수 있다.As described above, in the case where the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b, the transparent electrodes 202a and 203b may be used to prevent reflection of external light by the bus electrodes 202b and 203b. Black layers 220 and 221 may be further provided between the 203a and the bus electrodes 202b and 203b.

한편, 앞선 도 2b에서와 같은 구조에서 투명 전극(202a, 203a)이 생략되는 것도 가능하다. 예를 들면, 제 1 전극(202)과 제 2 전극(203)은 도 2b에서 투명 전극(202a, 203a)이 생략되고, 버스 전극(202b, 203b)만으로 이루어질 수 있다. 즉, 제 1 전극(202)과 제 2 전극(203)은 버스 전극(202b, 203b)의 하나의 층(Layer)으로 이루어진 ITO-Less 전극인 것이다.Meanwhile, the transparent electrodes 202a and 203a may be omitted in the same structure as in FIG. 2B. For example, the first electrode 202 and the second electrode 203 may be formed of only the bus electrodes 202b and 203b without the transparent electrodes 202a and 203a in FIG. 2B. That is, the first electrode 202 and the second electrode 203 are ITO-Less electrodes made of one layer of the bus electrodes 202b and 203b.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the meantime, only one example of the plasma display panel included in the plasma display apparatus according to the exemplary embodiment of the present invention is illustrated and described, and the present invention is not limited to the plasma display panel having the above-described structure. For example, the description hereinabove illustrates only the case where the top dielectric layer at number 204 and the bottom dielectric layer at number 215 are each one layer, but one or more of these top dielectric layers and bottom dielectric layers are a plurality of layers. It can also be layered.

아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.In addition, a black layer (not shown) may be further formed on the partition 212 to prevent reflection of the external light due to the partition 212.

또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 블랙 층(미도 시)이 더 형성되는 것도 가능하다.In addition, a black layer (not shown) may be further formed at a specific position on the front substrate 201 corresponding to the partition 212.

또한, 후면 기판(211) 상에 형성되는 제 3 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width or thickness of the third electrode 213 formed on the rear substrate 211 may be substantially constant, but the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. will be. For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

이와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel according to the present invention may be variously changed.

다음, 도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 3 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention.

또한, 도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.4 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

먼저, 도 3을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.First, referring to FIG. 3, an image frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not illustrated, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period (Sustain Period) that implements.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 하나의 영상 프레임은 예컨대, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서 브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, when an image is to be displayed with 256 gray levels, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 3, and eight subfields SF1 to SF8. Each can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.The plasma display apparatus according to an exemplary embodiment uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기 도 3에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 3, only one image frame is composed of eight subfields. However, the number of subfields forming one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 3에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 3, subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

다음, 도 4를 살펴보면 앞선 도 3과 같은 영상 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.Next, referring to FIG. 4, an example of an operation of a plasma display apparatus according to an exemplary embodiment of the present invention in any one of a plurality of subfields included in an image frame as shown in FIG. 3 is shown.

먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 앞선 도 1의 번호 110의 구동부에 의해 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다. 이후에 설명될 다양한 신호들은 앞선 도 1의 번호 110의 구동부에 의해 제 1 전극, 제 2 전극 또는 제 3 전극으로 공급됨을 미리 밝혀둔다.First, the first ramp-down signal may be supplied to the first electrode Y by the driver 110 of FIG. 1 in the pre-reset period before the reset period. It will be appreciated that the various signals to be described later are supplied to the first electrode, the second electrode, or the third electrode by the driver 110 of FIG. 1.

아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.In addition, while the first falling ramp signal is supplied to the first electrode Y, a pre-sustain signal in a polarity opposite to the first falling ramp signal may be supplied to the second electrode Z.

여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강할 수 있다.Here, the first falling ramp signal supplied to the first electrode Y may gradually fall to the tenth voltage V10.

아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압일 수 있다.In addition, the pre-sustain signal can keep the pre-sustain voltage Vpz substantially constant. Here, the pre-sustain voltage Vpz may be a voltage of the sustain signal SUS supplied in a subsequent sustain period, that is, a voltage approximately equal to the sustain voltage Vs.

이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓이게 된다.As such, when the first falling ramp signal is supplied to the first electrode Y and the presuspension signal is supplied to the second electrode Z in the pre-reset period, a wall of a predetermined polarity is formed on the first electrode Y. Wall charges are accumulated, and wall charges of opposite polarity to the first electrode Y are accumulated on the second electrode Z. For example, positive wall charges are accumulated on the first electrode Y, and negative wall charges are accumulated on the second electrode Z.

이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.This makes it possible to generate a set-up discharge of sufficient intensity in the subsequent reset period, which in turn makes it possible to perform the initialization sufficiently stably.

아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.In addition, even when the voltage of the rising ramp signal Ramp-Up supplied to the first electrode Y becomes smaller in the reset period, it is possible to generate the setup discharge of sufficient intensity.

구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.From the viewpoint of securing the driving time, a pre-reset period is included before the reset period in the subfields arranged first in time among the subfields of the image frame, or before the reset period in two or three subfields of the subfields of the image frame. It is also possible to include a pre-reset period.

또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.Alternatively, this pre-reset period may be omitted in all subfields.

프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.After the pre-reset period, in a set-up period of a reset period for initialization, a ramp-up signal in a direction opposite to that of the first falling ramp signal may be supplied to the first electrode Y.

여기서, 상승 램프 신호는 제 30 전압(V30)부터 제 40 전압(V40)까지 소정의 기울기로 전압이 점진적으로 상승할 수 있다.In this case, the rising ramp signal may gradually increase in voltage from the thirtieth voltage V30 to the fortieth voltage V40 with a predetermined slope.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. This setup discharge causes a certain amount of wall charges to accumulate in the discharge cell.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.In a set-down period after the set-up period, a second ramp-down signal in a direction opposite to that of the ramp ramp signal may be supplied to the first electrode Y after the ramp ramp signal.

여기서, 제 2 하강 램프 신호는 제 60 전압(V60)부터 제 50 전압(V50)까지 점진적으로 하강할 수 있다.Here, the second falling ramp signal may gradually fall from the 60th voltage V60 to the 50th voltage V50.

이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.As a result, weak erase discharge, that is, set-down discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated can be uniformly retained in the discharge cells.

이상에서 설명한 상승 램프 신호와 제 2 하강 램프 신호를 리셋 신호라 할 수 있다.The rising ramp signal and the second falling ramp signal described above may be referred to as reset signals.

이상에서 설명한 상승 램프 신호와 하강 램프 신호, 즉 제 2 하강 램프 신호의 사이에서는 제 1 전극(Y)으로 하강 신호가 공급된다. 이러한 하강 신호에 대해서는 도 6 이후에서 보다 상세히 설명하기로 한다.The falling signal is supplied to the first electrode Y between the rising ramp signal and the falling ramp signal, that is, the second falling ramp signal described above. This falling signal will be described in more detail later with reference to FIG. 6.

한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.Meanwhile, in the address period after the reset period, a scan bias signal that substantially maintains a voltage higher than the 50 th voltage V50 of the second falling ramp signal may be supplied to the first electrode Y. FIG.

아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신 호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.In addition, a scan signal Scan which decreases by the scan voltage ΔVy from the scan bias signal may be supplied to all of the first electrodes Y1 to Yn.

예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.For example, the first scan signal Scan 1 is supplied to the first first electrode Y1 of the plurality of first electrodes Y, and then the second scan signal (2) is applied to the second first electrode Y2. Scan 2) is supplied, and the n-th scan signal Scan n is supplied to the n-th first electrode Yn.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal Scan in at least one subfield may be different from the width of the scan signal Scan in other subfields. For example, the width of the scan signal Scan in the subfield located later in time may be smaller than the width of the scan signal Scan in the subfield located earlier. In addition, the scan signal scan width decreases according to the arrangement order of the subfields gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), and the like. Or 2.6 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds) It could be done.

이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal Scan is supplied to the first electrode Y, a data signal rising by the magnitude ΔVd of the data voltage may be supplied to the third electrode X to correspond to the scan signal.

이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생된다.As the scan signal Scan and the data signal Data are supplied, the voltage difference between the voltage of the scan signal and the data voltage Vd of the data signal and the wall voltage generated by the wall charges generated in the reset period are In addition, an address discharge is generated in the discharge cell to which the voltage Vd of the data signal is supplied.

여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.Here, a sustain bias signal may be supplied to the second electrode Z to prevent address discharge from becoming unstable due to interference of the second electrode Z in the address period.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and greater than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및/또는 제 2 전극(Z)에 서스테인 신호(SUS)가 교호적으로 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 가질 수 있다.Thereafter, the sustain signal SUS may be alternately supplied to the first electrode Y and / or the second electrode Z in the sustain period for displaying an image. The sustain signal SUS may have a magnitude of a voltage of ΔVs.

이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.When the sustain signal SUS is supplied, the discharge cell selected by the address discharge is added to the first electrode when the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal SUS are added and the sustain signal SUS is supplied. A sustain discharge, that is, a display discharge, occurs between (Y) and the second electrode Z.

도 5는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.5 is a diagram for explaining another type of the sustain signal.

도 5를 살펴보면, 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극, 예를 들면 제 1 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 공급된다.Referring to FIG. 5, a positive sustain signal and a negative sustain signal are alternately supplied to one of the first electrodes Y and the second electrode Z, for example, the first electrode. do.

이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 제 2 전극(Z)에는 바이어스 신호가 공급될 수 있다.As such, while a positive sustain signal and a negative sustain signal are supplied to any one electrode, a bias signal may be supplied to the other electrode, for example, the second electrode Z.

여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지할 수 있다.Here, the bias signal may maintain the voltage of the ground level GND substantially constant.

여기 도 5에서와 같이 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.As shown in FIG. 5, when the sustain signal is supplied only to one of the first electrode Y and the second electrode Z, one of the first electrode Y and the second electrode Z may be used. Only one driving board in which circuits for supplying a sustain signal is arranged is required.

이에 따라, 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.As a result, the overall size of the driving unit can be reduced, thereby reducing the manufacturing cost.

다음, 도 6은 하강 신호에 대해 보다 상세히 설명하기 위한 도면이다.Next, FIG. 6 is a diagram for explaining the falling signal in more detail.

도 6을 살펴보면, 하강 신호는 상승 램프 신호와 하강 램프 신호의 사이에서 제 1 전극에 공급될 수 있다. 여기서, 하강 램프 신호는 앞선 도 4에서와 같이 프리 리셋 기간이 포함되는 경우에 제 2 하강 램프 신호일 수 있다.Referring to FIG. 6, the falling signal may be supplied to the first electrode between the rising ramp signal and the falling ramp signal. Here, the falling ramp signal may be the second falling ramp signal when the pre-reset period is included as in FIG. 4.

예를 들면, 하강 신호는 상승 램프 신호와 하강 램프 신호의 사이에서 상승 램프 신호의 최대 전압(V40)보다 낮은 전압(V30)에서부터 하강 램프 신호의 기울기보다 더 가파른 기울기로 하강할 수 있다.For example, the falling signal may fall between the rising ramp signal and the falling ramp signal with a steeper slope than the slope of the falling ramp signal from a voltage V30 lower than the maximum voltage V40 of the rising ramp signal.

이러한, 하강 신호의 기울기는 리셋 기간 이후의 서스테인 기간에서 제 1 전극 또는 제 2 전극 중 적어도 어느 하나로 공급되는 서스테인 신호의 기울기와 실질적으로 동일할 수 있다. 이러한 하강 신호의 기울기와 서스테인 신호의 기울기에 대해서는 도 9의 이후에서 보다 상세히 설명하기로 한다.The slope of the falling signal may be substantially the same as the slope of the sustain signal supplied to at least one of the first electrode and the second electrode in the sustain period after the reset period. The slope of the falling signal and the slope of the sustain signal will be described in more detail later with reference to FIG. 9.

여기서, 하강 신호의 최저 전압(V60)은 그라운드 레벨(GND)의 전압보다 더 높을 수 있다. 이와 같이, 하강 신호의 최저 전압(V60)이 그라운드 레벨(GND)의 전압보다 더 높을 수 있는 이유에 대해서는 이후의 설명을 통해 보다 명확히 한다.Here, the lowest voltage V60 of the falling signal may be higher than the voltage of the ground level GND. As such, the reason why the lowest voltage V60 of the falling signal may be higher than the voltage of the ground level GND will be more clearly explained later.

이와 같이, 리셋 기간에서 상승 램프 신호와 하강 램프 신호의 사이에서 하강 신호를 공급하는 이유에 대해 도 7을 결부하여 살펴보면 다음과 같다.As such, the reason for supplying the falling signal between the rising ramp signal and the falling ramp signal in the reset period will be described with reference to FIG. 7.

도 7은 하강 신호를 공급하는 이유에 대해 설명하기 위한 도면이다.7 is a diagram for explaining the reason for supplying the falling signal.

도 7을 살펴보면, (a)에는 종래 기술에 따라 상승 램프 신호 이후에 하강 신호의 공급이 생략되고, 이후 하강 램프 신호가 공급되는 경우의 일례가 나타나 있다. 예를 들어, 하강 램프 신호는 제 30 전압(V30)부터 제 50 전압(V50)까지 전압이 점진적으로 하강한다고 가정하자.Referring to FIG. 7, (a) shows an example in which the supply of the falling signal is omitted after the rising ramp signal and the falling ramp signal is supplied according to the prior art. For example, assume that the falling ramp signal gradually decreases the voltage from the thirtieth voltage V30 to the fifty voltage V50.

이러한, 경우에 하강 램프 신호의 전압 폭, 즉 제 30 전압(V30)과 제 60 전압(V60) 간의 전압 폭이 상대적으로 크기 때문에 (b)와 같이 하강 램프 신호가 공급되는 시점에서 상대적으로 큰 노이즈(Noise)가 발생할 수 있다. 이러한 노이즈는 하강 램프 신호를 공급하는 구동 회로의 과부하 등의 원인으로 발생할 수도 있다.In this case, since the voltage width of the falling ramp signal, that is, the voltage width between the thirtieth voltage V30 and the sixtieth voltage V60 is relatively large, a relatively large noise at the time when the falling ramp signal is supplied as shown in (b) (Noise) may occur. Such noise may also occur due to an overload of the driving circuit that supplies the falling ramp signal.

이러한 노이즈는 구동을 불안정하게 하고, 심지어는 구동 회로의 스위칭(Switching) 소자의 전기적 손상을 발생시킬 수 있다.Such noise may destabilize driving and may even cause electrical damage of the switching elements of the driving circuit.

반면에, 본 발명의 일실시예에서와 같이 제 1 전극으로 상승 램프 신호를 공급한 이후 하강 램프 신호를 공급하기 이전의 기간에서 하강 신호를 제 1 전극으로 공급하게 되면 노이즈의 발생을 저감시킬 수 있다.On the other hand, when the falling signal is supplied to the first electrode in a period before the falling ramp signal is supplied after the rising ramp signal is supplied to the first electrode as in the exemplary embodiment of the present invention, the generation of noise can be reduced. have.

보다 자세하게는, 하강 신호는 상승 램프 신호의 최대 전압(V40)보다 낮은 제 30 전압(V30)으로부터 하강 램프 신호의 최저 전압(V50)보다 높은 제 60 전압(V60)까지 하강하기 때문에 전압의 폭이 하강 램프 신호보다 더 작다. 따라서 앞선 도 7의 (b)에 비해 노이즈의 발생이 저감될 수 있는 것이다. 이에 따라, 구동 회로의 스위칭 소자들의 전기적 손상을 방지할 수 있다. 여기서, 하강 신호의 전압의 폭을 줄여 노이즈의 발생을 더욱 저감시키기 위해 하강 신호의 최저 전압(V60)은 그라운드 레벨(GND)의 전압보다 더 높게 설정될 수 있다. 또한, 하강 신호의 공급 기간의 길이(d)는 5ns(나노초)이상 1000ns(나노초)이하로 설정될 수 있고, 또한, 상승 램프 신호의 종료 시점(t0)과 하강 신호의 공급 시점(t1) 간의 차이는 530ns(나노초)이하로 설정될 수 있다.More specifically, since the falling signal falls from the thirtieth voltage V30 lower than the maximum voltage V40 of the rising ramp signal to the sixtieth voltage V60 higher than the lowest voltage V50 of the falling ramp signal, the width of the voltage is increased. Smaller than the falling ramp signal. Therefore, the generation of noise can be reduced as compared with FIG. 7 (b). Accordingly, electrical damage of the switching elements of the driving circuit can be prevented. Here, in order to reduce the width of the voltage of the falling signal to further reduce the generation of noise, the lowest voltage V60 of the falling signal may be set higher than the voltage of the ground level GND. Further, the length d of the supply period of the falling signal may be set to 5 ns (nanoseconds) or more and 1000 ns (nanoseconds) or less, and further, between the end time t0 of the rising ramp signal and the supply time t1 of the falling signal. The difference may be set to 530 ns (nanoseconds) or less.

다음, 도 8은 리셋 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.Next, FIG. 8 is a diagram for explaining another form of the reset signal.

도 8을 살펴보면, 리셋 신호의 상승 램프 신호는 제 1 상승 램프 신호와 제 2 상승 램프 신호를 포함할 수 있다.8, the rising ramp signal of the reset signal may include a first rising ramp signal and a second rising ramp signal.

예를 들면, 제 1 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 상승하고, 제 2 상승 램프 신호는 제 30 전압(V30)부터 제 40 전압(V40)까지 제 1 기울기보다 더 완만한 제 2 기울기로 상승할 수 있다.For example, the first rising ramp signal rises with the first slope from the twentieth voltage V20 to the thirtieth voltage V30, and the second rising ramp signal goes from the thirtieth voltage V30 to the forty voltage V40. May rise to a second slope that is more gentle than the first slope.

이와 같이, 제 2 상승 램프 신호의 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다. 이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.As such, when the second slope of the second rising ramp signal is gentler than the first slope, the voltage rises relatively quickly until the setup discharge occurs, and the voltage rises relatively slowly while the setup discharge occurs. By acquiring the effect of making it make it possible to reduce the amount of light generated by the setup discharge. Accordingly, the contrast characteristic can be improved.

이상에서와 같이, 리셋 신호는 다양한 형태로 변경될 수 있다.As described above, the reset signal may be changed in various forms.

도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구동부의 구성의 일례에 대해 설명하기 위한 도면이다.9 is a view for explaining an example of the configuration of a drive unit of the plasma display device according to an embodiment of the present invention.

도 9를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구동부는 에너지 회수 회로(Energy Recovery Circuit)를 포함할 수 있다.Referring to FIG. 9, the driving unit of the plasma display device according to the embodiment may include an energy recovery circuit.

이러한, 에너지 회수 회로는 전압 저장부(900)와, 저장 전압 공급부(901)와, 전압 회수부(902)와, 서스테인 전압 공급부(904)와, 기저 전압 공급부(905)와, 인덕터부(903)를 포함할 수 있다.The energy recovery circuit includes a voltage storage unit 900, a storage voltage supply unit 901, a voltage recovery unit 902, a sustain voltage supply unit 904, a base voltage supply unit 905, and an inductor unit 903. ) May be included.

전압 저장부(900)는 전압 저장용 캐패시터부(C)를 포함하고, 이러한 에너지 저장용 캐패시터부(C)를 이용하여 전압을 저장할 수 있다.The voltage storage unit 900 may include a voltage storage capacitor unit C, and may store a voltage using the energy storage capacitor unit C.

저장 전압 공급부(901)는 저장 전압 공급 제어용 스위치부(S1)를 포함하고, 이러한 저장 전압 공급 제어용 스위치부(S1)를 이용하여 전압 저장부(900)에 저장된 전압이 플라즈마 디스플레이 패널의 제 1 전극 또는 제 2 전극으로 공급되도록 할 수 있다.The storage voltage supply unit 901 includes a storage voltage supply control switch unit S1, and the voltage stored in the voltage storage unit 900 is stored in the first electrode of the plasma display panel using the storage voltage supply control switch unit S1. Alternatively, it may be supplied to the second electrode.

전압 회수부(902)는 전압 회수 제어용 스위치부(S2)를 포함하고, 이러한 전압 회수 제어용 스위치부(S2)를 이용하여 플라즈마 디스플레이 패널의 제 1 전극 또는 제 2 전극의 무효 에너지가 전압 저장부(900)로 회수되어 저장되도록 할 수 있다.The voltage recovery unit 902 includes a voltage recovery control switch unit S2, and the reactive energy of the first electrode or the second electrode of the plasma display panel is converted into a voltage storage unit using the voltage recovery control switch unit S2. 900 may be recovered and stored.

인덕터부(903)는 공진용 인덕터(L)를 포함하고, 이러한 공진용 인덕터(L)를 이용하여 전압 저장부(900)에 저장된 전압이 제 1 전극 또는 제 2 전극으로 공급될 LC 공진을 발생시킬 수 있다.The inductor unit 903 includes a resonance inductor L, and generates an LC resonance to which a voltage stored in the voltage storage unit 900 is supplied to the first electrode or the second electrode using the resonance inductor L. FIG. You can.

서스테인 전압 공급부(904)는 서스테인 전압 공급 제어용 스위치부(S3)를 포함하고, 이러한 서스테인 전압 공급 제어용 스위치부(S3)를 이용하여 서스테인 전압원이 발생시키는 서스테인 전압(Vs)이 제 1 전극 또는 제 2 전극으로 공급되도록 할 수 있다.The sustain voltage supply unit 904 includes a sustain voltage supply control switch unit S3, and the sustain voltage source Vs generated by the sustain voltage source using the sustain voltage supply control switch unit S3 is the first electrode or the second electrode. It can be supplied to the electrode.

기저 전압 공급부(905)는 기저 전압 공급 제어용 스위치부(S4)를 포함하고, 이러한 기저 전압 공급 제어용 스위치부(S4)를 이용하여 기저 전압원이 발생시키는 기저 전압(GND)이 제 1 전극 또는 제 2 전극으로 공급되도록 할 수 있다. 즉, 제 1 전극 또는 제 2 전극이 접지되도록 할 수 있다.The base voltage supply unit 905 includes a base voltage supply control switch unit S4, and the base voltage GND generated by the base voltage source using the base voltage supply control switch unit S4 is the first electrode or the second electrode. It can be supplied to the electrode. That is, the first electrode or the second electrode can be grounded.

이러한, 도 9의 구동부의 동작을 첨부된 도 10 및 도 11을 결부하여 살펴보면 다음과 같다.The operation of the driving unit of FIG. 9 will be described with reference to FIGS. 10 and 11.

도 10은 서스테인 신호를 공급하기 위한 도 9의 구동부의 동작의 일례를 설명하기 위한 도면이다.10 is a view for explaining an example of the operation of the driving unit of FIG. 9 for supplying a sustain signal.

도 11은 하강 신호를 공급하기 위한 도 9의 구동부의 동작의 일례를 설명하기 위한 도면이다.FIG. 11 is a view for explaining an example of the operation of the driving unit of FIG. 9 for supplying a falling signal.

먼저, 도 10을 살펴보면, 먼저 전압 상승 기간에서는 전압 회수부(902)와, 서스테인 전압 공급부(904)와, 기저 전압 공급부(905)는 오프(Off)된 상태에서 저장 전압 공급부(901)가 온(On) 될 수 있다.First, referring to FIG. 10, first, the voltage recovery unit 902, the sustain voltage supply unit 904, and the base voltage supply unit 905 are turned off in the voltage rising period, and the storage voltage supply unit 901 is turned on. (On) can be.

그러면, 전압 저장부(900), 제 1 노드(n1), 저장 전압 공급부(901), 제 2 노드(n2), 인덕터부(903), 제 3 노드(n3)를 경유하는 에너지 공급 경로가 형성된다. 이에 따라, 전압 저장부(900)에 저장되어 있던 전압이 인덕터부(903)의 공진용 인덕터(L)에 의한 LC 공진을 통해 제 1 전극 또는 제 2 전극으로 공급될 수 있다.Then, an energy supply path is formed through the voltage storage unit 900, the first node n1, the storage voltage supply unit 901, the second node n2, the inductor unit 903, and the third node n3. do. Accordingly, the voltage stored in the voltage storage unit 900 may be supplied to the first electrode or the second electrode through LC resonance by the resonance inductor L of the inductor 903.

여기서, 전압 저장부(900)에 0.5배의 서스테인 전압, 즉 1/2Vs의 전압이 저장되어 있다고 가정하면 이러한 전압 상승 기간에서는 제 1 전극 또는 제 2 전극의 전압이 최대 서스테인 전압(Vs)까지 상승할 수 있다.Here, assuming that the voltage storage unit 900 stores a sustain voltage of 0.5 times, that is, a voltage of 1/2 Vs, the voltage of the first electrode or the second electrode rises up to the maximum sustain voltage Vs in the voltage rising period. can do.

다음, 전압 유지 기간에서는 서스테인 전압 공급부(904)의 서스테인 전압 공급 제어용 스위치부(S3)가 온 된다. 그러면 서스테인 전압원이 발생시킨 서스테인 전압(Vs)이 제 3 노드(n3)를 거쳐 제 1 전극 또는 제 2 전극으로 공급된다.Next, in the voltage sustain period, the sustain voltage supply control switch section S3 of the sustain voltage supply section 904 is turned on. Then, the sustain voltage Vs generated by the sustain voltage source is supplied to the first electrode or the second electrode via the third node n3.

이에 따라, 제 1 전극 또는 제 2 전극이 서스테인 전압(Vs)을 실질적으로 일정하게 유지한다.Thus, the first electrode or the second electrode maintains the sustain voltage Vs substantially constant.

다음, 전압 하강 기간에서는 서스테인 전압 공급부(904)의 서스테인 전압 공급 제어용 스위치부(S3)와 저장 전압 공급부(901)의 저장 전압 공급 제어용 스위치부(S1)가 모두 오프된 상태에서 전압 회수부(902)의 전압 회수 제어용 스위치부(S2)가 온 될 수 있다.Next, in the voltage drop period, the voltage recovery unit 902 is performed with both the sustain voltage supply control switch unit S3 of the sustain voltage supply unit 904 and the storage voltage supply control switch unit S1 of the storage voltage supply unit 901 turned off. Voltage recovery control switch unit (S2) may be turned on.

그러면, 제 1 전극 또는 제 2 전극, 제 3 노드(n3), 인덕터부(903), 제 2 노드(n2), 전압 회수부(902), 제 1 노드(n1), 전압 저장부(900)를 경유하는 에너지 회수 경로가 형성된다. 그러면 제 1 전극 또는 제 2 전극의 전압이 인덕터부(903)에 의한 LC 공진을 통해 전압 저장부(900)로 회수되어 저장될 수 있다.Then, the first electrode or the second electrode, the third node n3, the inductor unit 903, the second node n2, the voltage recovery unit 902, the first node n1, the voltage storage unit 900 An energy recovery path through is formed. Then, the voltage of the first electrode or the second electrode may be recovered and stored in the voltage storage unit 900 through LC resonance by the inductor unit 903.

이에 따라, 제 1 전극 또는 제 2 전극의 전압이 서스테인 전압(Vs)으로부터 최저 기저 전압(GND)까지 하강할 수 있다.As a result, the voltage of the first electrode or the second electrode may drop from the sustain voltage Vs to the lowest base voltage GND.

한편, 전압 상승 기간, 전압 유지 기간, 전압 하강 기간 이외의 기간에서는 기저 전압 공급부(905)의 기저 전압 공급 제어용 스위치부(S4)가 온(On) 될 수 있다. 그러면, 제 1 전극 또는 제 2 전극은 기저 전압(GND)을 유지할 수 있다.Meanwhile, the base voltage supply control switch S4 of the base voltage supply unit 905 may be turned on in periods other than the voltage rising period, the voltage holding period, and the voltage falling period. Then, the first electrode or the second electrode can maintain the ground voltage GND.

이상에서 설명한 방법으로 구동부는 제 1 전극 또는 제 2 전극으로 서스테인 신호를 공급할 수 있다.The driving unit may supply the sustain signal to the first electrode or the second electrode by the method described above.

이하에서는, 하강 신호를 공급하기 위한 구동부의 동작의 일례를 설명하기로 한다.Hereinafter, an example of the operation of the driver for supplying the falling signal will be described.

다음, 도 11을 살펴보면 d1 기간에서는 앞선 도 10의 전압 유지 기간에서와 같이 서스테인 전압 공급부(904)의 서스테인 전압 공급 제어용 스위치부(S3)가 온 된다. 그러면 서스테인 전압원이 발생시킨 서스테인 전압(Vs)이 제 3 노드(n3)를 거쳐 제 1 전극으로 공급된다.Next, referring to FIG. 11, in the d1 period, the sustain voltage supply control switch S3 of the sustain voltage supply unit 904 is turned on as in the voltage sustain period of FIG. 10. Then, the sustain voltage Vs generated by the sustain voltage source is supplied to the first electrode via the third node n3.

이에 따라, 제 1 전극이 서스테인 전압(Vs)을 실질적으로 일정하게 유지한다.As a result, the first electrode maintains the sustain voltage Vs substantially constant.

다음, d2 기간에서는 앞선 도 10의 전압 하강 기간에서와 같이 서스테인 전압 공급부(904)의 서스테인 전압 공급 제어용 스위치부(S3)와 저장 전압 공급부(901)의 저장 전압 공급 제어용 스위치부(S1)가 모두 오프된 상태에서 전압 회수부(902)의 전압 회수 제어용 스위치부(S2)가 온 될 수 있다.Next, in the d2 period, both the sustain voltage supply control switch unit S3 of the sustain voltage supply unit 904 and the storage voltage supply control switch unit S1 of the storage voltage supply unit 901 are all the same as in the voltage drop period of FIG. 10. In the off state, the voltage recovery control switch unit S2 of the voltage recovery unit 902 may be turned on.

그러면, 제 1 전극, 제 3 노드(n3), 인덕터부(903), 제 2 노드(n2), 전압 회수부(902), 제 1 노드(n1), 전압 저장부(900)를 경유하는 에너지 회수 경로가 형성된다. 그러면 제 1 전극 또는 제 2 전극의 전압이 인덕터부(903)에 의한 LC 공진을 통해 전압 저장부(900)로 회수되어 저장될 수 있다. 즉, 하강 신호는 앞서 설명한 바와 같이 LC 공진을 통해 생성되고, 이렇게 생성된 하강 신호가 제 1 전극으로 공급되는 것이다.Then, the energy passes through the first electrode, the third node n3, the inductor 903, the second node n2, the voltage recovery unit 902, the first node n1, and the voltage storage unit 900. A recovery path is formed. Then, the voltage of the first electrode or the second electrode may be recovered and stored in the voltage storage unit 900 through LC resonance by the inductor unit 903. That is, the falling signal is generated through the LC resonance as described above, and the falling signal thus generated is supplied to the first electrode.

이러한 방식으로 제 1 전극으로 하강 신호를 공급할 수 있다.In this manner, the falling signal can be supplied to the first electrode.

이상의 도 10과 도 11의 경우를 비교하면 도 10의 전압 하강 기간과 도 11의 d2 기간에서의 스위칭 동작이 실질적으로 동일하다는 것을 확인할 수 있다. 이에 따라, 서스테인 신호의 전압 하강 기간에서의 기울기와 하강 신호의 기울기가 실질적으로 동일할 수 있는 것이다.Comparing the case of FIG. 10 and FIG. 11, it can be seen that the switching operation in the voltage drop period of FIG. 10 and the d2 period of FIG. 11 are substantially the same. Accordingly, the slope of the voltage drop period of the sustain signal and the slope of the fall signal may be substantially the same.

또한, 하강 신호의 최저 전압은 앞서 설명한 바와 같이 그라운드 레벨(GND)의 전압 보다는 더 높기 때문에 도 11의 d2 기간의 길이는 앞선 도 10의 전압 하강 기간의 길이보다 더 짧을 수 있다.In addition, since the lowest voltage of the falling signal is higher than the voltage of the ground level GND as described above, the length of the d2 period of FIG. 11 may be shorter than the length of the voltage falling period of FIG. 10.

즉, 도 11의 d2 기간의 길이를 서스테인 신호의 전압 하강 기간보다 더 짧게 하여 제 1 전극의 전압이 도 9의 인덕터부(903)에 의한 LC 공진을 통해 전압 저장부(900)로 회수되어 저장되는 기간의 길이가 짧아지도록 함으로써 하강 신호의 최저 전압이 그라운드 레벨(GND)의 전압보다 더 높도록 할 수 있는 것이다.That is, the length of the d2 period of FIG. 11 is shorter than the voltage drop period of the sustain signal so that the voltage of the first electrode is recovered and stored in the voltage storage unit 900 through LC resonance by the inductor unit 903 of FIG. 9. By shortening the length of the period, the lowest voltage of the falling signal can be higher than the voltage of the ground level (GND).

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보 다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood in all respects as illustrative and not restrictive, the scope of the present invention being indicated by the following claims rather than the foregoing description, and the meanings of the claims and All changes or modifications derived from the scope and the equivalent concept should be construed as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 상승 램프 신호와 하강 램프 신호의 사이에서 하강 램프 신호보다 더 가파르게 하강하는 하강 신호를 제 1 전극으로 공급함으로써 노이즈의 발생을 저감시키고 구동 회로의 스위칭 소자의 전기적 손상을 억제하는 효과가 있다.As described in detail above, the plasma display device according to the exemplary embodiment of the present invention reduces the occurrence of noise by supplying a falling signal falling sharper than the falling ramp signal between the rising ramp signal and the falling ramp signal to the first electrode. It is effective to suppress the electrical damage of the switching element of the drive circuit.

Claims (6)

서로 나란한 제 1 전극과 제 2 전극을 포함하는 플라즈마 디스플레이 패널과,A plasma display panel including a first electrode and a second electrode parallel to each other; 초기화를 수행하는 리셋 기간에서 상기 제 1 전극에 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 공급하고, 상기 상승 램프 신호와 하강 램프 신호의 사이에서 상기 상승 램프 신호의 최대 전압보다 낮은 전압에서부터 상기 하강 램프 신호의 기울기보다 더 가파른 기울기로 하강하는 하강 신호를 상기 제 1 전극에 공급하는 구동부A ramp-up signal and a ramp-down signal are supplied to the first electrode in a reset period during initialization, and the maximum of the ramp ramp signal is increased between the ramp ramp signal and the ramp ramp signal. A driver for supplying a falling signal falling to a slope steeper than a slope of the falling ramp signal from a voltage lower than a voltage to the first electrode. 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 하강 신호의 기울기는 상기 리셋 기간 이후의 서스테인 기간에서 상기 제 1 전극 또는 제 2 전극 중 적어도 어느 하나로 공급되는 서스테인 신호의 기울기와 실질적으로 동일한 플라즈마 디스플레이 장치.And the slope of the falling signal is substantially the same as the slope of the sustain signal supplied to at least one of the first electrode and the second electrode in the sustain period after the reset period. 제 1 항에 있어서,The method of claim 1, 상기 하강 신호의 공급 기간의 길이는 5ns(나노초)이상 1000ns(나노초)이하인 플라즈마 디스플레이 장치.And a supply period of the falling signal is 5 ns (nanoseconds) or more and 1000 ns (nanoseconds) or less. 제 1 항에 있어서,The method of claim 1, 상기 하강 신호의 최저 전압은 그라운드 레벨(GND)의 전압보다 더 높은 플라즈마 디스플레이 장치.The lowest voltage of the falling signal is higher than the voltage of the ground level (GND) plasma display device. 제 1 항에 있어서,The method of claim 1, 상기 상승 램프 신호의 종료 시점과 상기 하강 신호의 공급 시점 간의 차이는 530ns(나노초)이하인 플라즈마 디스플레이 장치.And a difference between the end of the rising ramp signal and the time of supplying the falling signal is 530 ns (nanosecond) or less. 제 1 항에 있어서,The method of claim 1, 상기 하강 신호는 LC 공진을 통해 생성되는 플라즈마 디스플레이 장치.And the falling signal is generated through LC resonance.
KR1020060080373A 2006-08-24 2006-08-24 Plasma display device Ceased KR20080018367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060080373A KR20080018367A (en) 2006-08-24 2006-08-24 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080373A KR20080018367A (en) 2006-08-24 2006-08-24 Plasma display device

Publications (1)

Publication Number Publication Date
KR20080018367A true KR20080018367A (en) 2008-02-28

Family

ID=39385401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080373A Ceased KR20080018367A (en) 2006-08-24 2006-08-24 Plasma display device

Country Status (1)

Country Link
KR (1) KR20080018367A (en)

Similar Documents

Publication Publication Date Title
US8305299B2 (en) Plasma display device
KR100844819B1 (en) Plasma display device
KR20070118915A (en) Driving Method of Plasma Display Panel
KR100793033B1 (en) Plasma display device
KR100774906B1 (en) Plasma display device
KR100800499B1 (en) Plasma display device
EP2105908A2 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR100811549B1 (en) Plasma display device
KR20080018367A (en) Plasma display device
KR100820640B1 (en) Plasma display device
KR100811472B1 (en) Plasma display device
KR100793086B1 (en) Plasma display device
KR100811524B1 (en) Plasma display device
KR100784755B1 (en) Plasma display device
KR100726985B1 (en) Plasma display device
KR100862566B1 (en) Plasma display panel
KR100872363B1 (en) Plasma display panel
KR100820963B1 (en) Plasma display panel
KR20080014350A (en) Plasma display device
KR20080013228A (en) Plasma display device
KR20080006824A (en) Plasma display device
KR20080008914A (en) Plasma display device
KR20080008915A (en) Plasma display device
KR20070117959A (en) Plasma display device
KR20080001535A (en) Plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060824

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071024

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20080114

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20071024

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20080212

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20080114

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20080723

Appeal identifier: 2008101001059

Request date: 20080212

PG1501 Laying open of application
AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20080306

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20080212

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20071224

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20080318

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20080318

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080306

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20071224

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080212

Effective date: 20080723

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20080723

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20080212

Decision date: 20080723

Appeal identifier: 2008101001059