[go: up one dir, main page]

KR20070097906A - A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same - Google Patents

A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same Download PDF

Info

Publication number
KR20070097906A
KR20070097906A KR20060028772A KR20060028772A KR20070097906A KR 20070097906 A KR20070097906 A KR 20070097906A KR 20060028772 A KR20060028772 A KR 20060028772A KR 20060028772 A KR20060028772 A KR 20060028772A KR 20070097906 A KR20070097906 A KR 20070097906A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
transparent electrode
layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR20060028772A
Other languages
Korean (ko)
Other versions
KR100785451B1 (en
Inventor
오덕환
이상준
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR20060028772A priority Critical patent/KR100785451B1/en
Publication of KR20070097906A publication Critical patent/KR20070097906A/en
Application granted granted Critical
Publication of KR100785451B1 publication Critical patent/KR100785451B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

패터닝된 투명전극층을 갖는 발광소자 및 그것을 제조하는 방법이 개시된다. 이 발광소자는 하부면 및 상부면을 갖는 산화아연 기판을 포함한다. 산화아연 기판의 하부면은 상부면의 하부영역 내에 한정되고, 상부면이 하부면보다 더 큰 단면폭을 갖는다. 한편, N형 반도체층이 산화아연 기판의 상부면 상에 위치하고, P형 반도체층이 N형 반도체층 상에 위치한다. 또한, 활성층이 N형 반도체층과 P형 반도체층 사이에 개재된다. 이에 더하여, 산화아연 투명전극층이 P형 반도체층 상에 위치한다. 산화아연 투명전극층은 P형 반도체층에 면한 하부면 및 하부면의 상부영역 내에 한정된 상부면을 갖는다. 산화아연 투명전극층의 하부면은 그것의 상부면에 비해 더 큰 단면폭을 갖는다. 위의 투명전극층 및 기판을 채택함으로써, 광추출 효율 및 광의 균일성이 향상된 발광소자가 제공된다.A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same are disclosed. This light emitting device includes a zinc oxide substrate having a bottom surface and a top surface. The lower surface of the zinc oxide substrate is defined in the lower region of the upper surface, and the upper surface has a larger cross-sectional width than the lower surface. On the other hand, the N-type semiconductor layer is located on the upper surface of the zinc oxide substrate, and the P-type semiconductor layer is located on the N-type semiconductor layer. In addition, an active layer is interposed between the N-type semiconductor layer and the P-type semiconductor layer. In addition, a zinc oxide transparent electrode layer is located on the P-type semiconductor layer. The zinc oxide transparent electrode layer has a lower surface facing the P-type semiconductor layer and an upper surface defined in the upper region of the lower surface. The lower surface of the zinc oxide transparent electrode layer has a larger cross-sectional width than its upper surface. By adopting the above transparent electrode layer and the substrate, a light emitting device having improved light extraction efficiency and light uniformity is provided.

Description

패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는 방법{LIGHT EMITTING DEVICE HAVING PATTERNED TRASPARENT ELECTRODE LAYER AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DEVICE HAVING PATTERNED TRASPARENT ELECTRODE LAYER AND METHOD OF FABRICATING THE SAME}

도 1 및 도 2는 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 평면도 및 단면도이다.1 and 2 are a plan view and a cross-sectional view for explaining a light emitting device according to an embodiment of the present invention.

도 3 및 도 4는 본 발명의 일 실시예에 따른 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.3 and 4 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 5 및 도 6은 본 발명의 다른 실시예에 따른 발광소자를 설명하기 위한 평면도 및 단면도이고, 도 7은 도 6의 등가회로도이다.5 and 6 are plan and cross-sectional views for describing a light emitting device according to another exemplary embodiment of the present invention, and FIG. 7 is an equivalent circuit diagram of FIG. 6.

도 8 내지 도 10은 본 발명의 다른 실시예에 따른 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.8 to 10 are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.

본 발명은 발광소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 패터닝된 투명전극층을 갖는 발광소자 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly to a light emitting device having a patterned transparent electrode layer and a method of manufacturing the same.

질화갈륨(GaN) 계열의 발광 다이오드가 10년 이상 적용되고 개발되어 왔다. GaN 계열의 LED는 LED 기술을 상당히 변화시켰으며, 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다. 최근, 고효율 백색 LED는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 LED의 효율(efficiency)은 통상의 형광램프의 효율에 유사한 수준에 도달하고 있다.Gallium nitride (GaN) series light emitting diodes have been applied and developed for more than 10 years. GaN-based LEDs have changed the LED technology considerably and are currently used in a variety of applications, including color LED displays, LED traffic signals and white LEDs. Recently, high-efficiency white LEDs are expected to replace fluorescent lamps. In particular, the efficiency of white LEDs has reached a level similar to that of conventional fluorescent lamps.

LED 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(internal quantum efficiency)을 증가시키는 것이고, 둘째는 광추출 효율(light extraction efficiency)을 증가시키는 것이다. 내부 양자 효율은 현재 70~80%에 이르고 있어 개선의 여지가 많지 않으나, 광추출 효율은 개선의 여지가 많다. 광추출 효율 개선은, 내부 반사에 의한 내부 광손실을 제거하고, 열방출 성능을 개선하는 것이 주요한 과제가 되고 있다.Two major approaches are being attempted to improve LED efficiency. The first is to increase the internal quantum efficiency determined by the crystal quality and epilayer structure, and the second is to increase the light extraction efficiency. Internal quantum efficiency is currently 70-80%, so there is not much room for improvement, but light extraction efficiency has much room for improvement. Improving light extraction efficiency has been a major problem to remove internal light loss due to internal reflection and to improve heat dissipation performance.

한편, GaN 계열의 화합물 반도체는 결정결함의 발생을 줄이기 위해 결정구조 및 격자상수가 유사한 기판 상에 에피택셜 성장된다. 상기 기판으로는 일반적으로 사파이어가 사용되어 왔다. 그러나, 사파이어는 절연물질이므로, 발광 다이오드의 전극패드들이 에피층의 성장면 상에 형성된다. 상기 전극패드들의 형성은 발광 면적의 감소로 이어지고, 결과적으로 단위 칩 당 필요한 광출력을 얻기 위해 칩 면적이 증가된다. 칩 면적의 증가는 칩당 제조비용 증가로 이어진다. 따라서, 동일한 단위 칩 면적에서 광출력을 증가시킬 수 있는 새로운 발광 다이오드가 요구된다.Meanwhile, the GaN-based compound semiconductor is epitaxially grown on a substrate having a similar crystal structure and lattice constant to reduce the occurrence of crystal defects. In general, sapphire has been used as the substrate. However, since sapphire is an insulating material, electrode pads of the light emitting diode are formed on the growth surface of the epi layer. The formation of the electrode pads leads to a reduction in the light emitting area, and consequently the chip area is increased to obtain the required light output per unit chip. An increase in chip area leads to an increase in manufacturing cost per chip. Therefore, there is a need for a new light emitting diode capable of increasing light output in the same unit chip area.

또한, 사파이어는 열전도율이 낮아 발광 다이오드에서 발생된 열을 외부로 쉽게 방출하지 못한다. 이러한 낮은 열방출 성능은 고출력을 필요로하는 분야에서 발광 다이오드의 적용을 어렵게 한다. In addition, sapphire has a low thermal conductivity, and thus does not easily release heat generated from the light emitting diodes to the outside. This low heat dissipation performance makes it difficult to apply light emitting diodes in applications requiring high power.

본 발명이 이루고자 하는 기술적 과제는, 광추출 효율을 개선시킨 발광소자를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting device having improved light extraction efficiency.

본 발명이 이루고자 하는 다른 기술적 과제는 단위 면적당 광출력을 증가시킬 수 있는 발광소자를 제공하는 데 있다.Another object of the present invention is to provide a light emitting device capable of increasing light output per unit area.

본 발명이 이루고자 하는 또 다른 기술적 과제는 광추출 효율 및 단위 면적당 광출력을 증가시킬 수 있는 발광소자를 제조하는 방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a light emitting device capable of increasing light extraction efficiency and light output per unit area.

상기 기술적 과제들을 이루기 위하여, 본 발명은 패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는 방법을 제공한다. 본 발명의 일 실시예에 따른 발광소자는 하부면 및 상부면을 갖는 산화아연 기판을 포함한다. 상기 하부면은 상기 상부면의 하부영역 내에 한정되고, 상기 상부면은 상기 하부면보다 더 큰 단면폭을 갖는다. 한편, N형 반도체층이 상기 산화아연 기판의 상부면 상에 위치하고, P형 반도체층이 상기 N형 반도체층 상에 위치한다. 또한, 활성층이 상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된다. 이에 더하여, 산화아연 투명전극층이 상기 P형 반도체층 상에 위치한다. 상기 산화아연 투명전극층은 상기 P형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖는다. 상기 산화아연 투명전극층의 하부면은 상기 상부면에 비해 더 큰 단면폭을 갖는다.In order to achieve the above technical problem, the present invention provides a light emitting device having a patterned transparent electrode layer and a method of manufacturing the same. The light emitting device according to the embodiment of the present invention includes a zinc oxide substrate having a lower surface and an upper surface. The lower surface is defined in a lower region of the upper surface, and the upper surface has a larger cross-sectional width than the lower surface. Meanwhile, an N-type semiconductor layer is located on the upper surface of the zinc oxide substrate, and a P-type semiconductor layer is located on the N-type semiconductor layer. In addition, an active layer is interposed between the N-type semiconductor layer and the P-type semiconductor layer. In addition, a zinc oxide transparent electrode layer is located on the P-type semiconductor layer. The zinc oxide transparent electrode layer has a lower surface facing the P-type semiconductor layer and an upper surface defined in an upper region of the lower surface. The lower surface of the zinc oxide transparent electrode layer has a larger cross-sectional width than the upper surface.

본 실시예에 있어서, 상기 산화아연 투명전극층 및 산화아연 기판은 경사진 측면들을 가지어 내부 반사에 의한 광손실을 방지한다. 또한, 상기 산화아연 투명전극층의 경사진 측면들은 광이 가장자리로 집중되는 것을 방지하여 광을 균일하게 외부로 방출시킨다. 이에 따라, 패터닝된 산화아연 투명전극층 및 산화아연 기판을 채택함으로써, 광추출 효율 및 광의 균일성이 향상된 발광소자를 제공할 수 있다.In the present embodiment, the zinc oxide transparent electrode layer and the zinc oxide substrate have sloped side surfaces to prevent light loss due to internal reflection. In addition, the inclined side surfaces of the zinc oxide transparent electrode layer prevent light from being concentrated at the edges, thereby uniformly emitting light to the outside. Accordingly, by adopting the patterned zinc oxide transparent electrode layer and the zinc oxide substrate, it is possible to provide a light emitting device having improved light extraction efficiency and uniformity of light.

상기 N형 반도체층, P형 반도체층 및 활성층은 질화갈륨 계열의 화합물 반도체, 즉 (B,Al,In,Ga)N로 형성될 수 있다.The N-type semiconductor layer, the P-type semiconductor layer and the active layer may be formed of a gallium nitride-based compound semiconductor, that is, (B, Al, In, Ga) N.

본 발명의 일 실시예에 따른 상기 발광소자 제조방법은 ZnO 기판 상에 N형 반도체층, 활성층, P형 반도체층 및 ZnO 투명전극층을 형성하는 것을 포함한다. 상기 ZnO 투명전극층이 패터닝된다. 그 결과, 상기 P형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖고, 상기 하부면이 상기 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층이 형성된다. 또한, 상기 ZnO 기판이 패터닝된다. 그 결과, 상기 N형 반도체층에 면한 상부면 및 상기 상부면의 하부영역 내에 한정된 하부면을 갖고, 상기 상부면이 상기 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판이 형성된다.The method of manufacturing the light emitting device according to the embodiment of the present invention includes forming an N-type semiconductor layer, an active layer, a P-type semiconductor layer, and a ZnO transparent electrode layer on a ZnO substrate. The ZnO transparent electrode layer is patterned. As a result, a patterned ZnO transparent electrode layer is formed having a lower surface facing the P-type semiconductor layer and an upper surface defined in an upper region of the lower surface, the lower surface having a larger cross-sectional width than the upper surface. In addition, the ZnO substrate is patterned. As a result, a patterned ZnO substrate is formed having an upper surface facing the N-type semiconductor layer and a lower surface defined in the lower region of the upper surface, the upper surface having a larger cross-sectional width than the lower surface.

상기 ZnO 기판은 사진 및 식각 공정을 사용하여 패터닝될 수 있다. 이와 달리, 상기 ZnO 기판은 다이아몬드 블레이드(blade)를 사용한 다이싱 공정에 의해 패터닝될 수 있다.The ZnO substrate may be patterned using photo and etching processes. Alternatively, the ZnO substrate may be patterned by a dicing process using a diamond blade.

본 발명의 다른 실시예에 따른 발광소자는 하부면 및 상부면을 갖는 산화아연 기판을 포함한다. 상기 하부면은 상기 상부면의 하부영역 내에 한정되고, 상기 상부면은 상기 하부면보다 더 큰 단면폭을 갖는다. 한편, 하부 N형 반도체층이 상 기 산화아연 기판의 상부면 상에 위치하고, P형 반도체층이 상기 하부 N형 반도체층 상에 위치하고, 상부 N형 반도체층이 상기 P형 반도체층의 일 영역 상에 위치한다. 또한, 하부 활성층이 상기 하부 N형 반도체층과 상기 P형 반도체층 사이에 개재되고, 상부 활성층이 상기 P형 반도체층과 상기 상부 N형 반도체층 사이에 개재된다. 이에 더하여, 산화아연 투명전극층이 상기 상부 N형 반도체층 상에 위치한다. 상기 산화아연 투명전극층은 상기 상부 N형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖는다. 상기 산화아연 투명전극층의 하부면은 상기 상부면에 비해 더 큰 단면폭을 갖는다. 이에 따라, 상기 P형 반도체층을 공유하는 발광 다이오드들이 서로 적층되어, 단위면적 당 광출력이 향상된 발광소자가 제공된다.The light emitting device according to another embodiment of the present invention includes a zinc oxide substrate having a lower surface and an upper surface. The lower surface is defined in a lower region of the upper surface, and the upper surface has a larger cross-sectional width than the lower surface. Meanwhile, a lower N-type semiconductor layer is located on the upper surface of the zinc oxide substrate, a P-type semiconductor layer is located on the lower N-type semiconductor layer, and an upper N-type semiconductor layer is on one region of the P-type semiconductor layer. Located in In addition, a lower active layer is interposed between the lower N-type semiconductor layer and the P-type semiconductor layer, and an upper active layer is interposed between the P-type semiconductor layer and the upper N-type semiconductor layer. In addition, a zinc oxide transparent electrode layer is located on the upper N-type semiconductor layer. The zinc oxide transparent electrode layer has a lower surface facing the upper N-type semiconductor layer and an upper surface defined in an upper region of the lower surface. The lower surface of the zinc oxide transparent electrode layer has a larger cross-sectional width than the upper surface. Accordingly, the light emitting diodes sharing the P-type semiconductor layer are stacked on each other to provide a light emitting device having improved light output per unit area.

상기 하부 N형 반도체층, 하부 활성층, P형 반도체층, 상부 활성층 및 상부 N형 반도체층은 질화갈륨 계열의 화합물 반도체로 형성될 수 있다.The lower N-type semiconductor layer, the lower active layer, the P-type semiconductor layer, the upper active layer, and the upper N-type semiconductor layer may be formed of a gallium nitride-based compound semiconductor.

본 발명의 다른 실시예에 따른 상기 발광소자 제조방법은 ZnO 기판 상에 하부 N형 반도체층, 하부활성층, P형 반도체층, 상부 활성층, 상부 N형 반도체층 및 ZnO 투명전극층을 형성하는 것을 포함한다. 그후, 상기 ZnO 투명전극층, 상부 N형 반도체층, 상부 활성층이 패터닝된다. 그 결과, 상기 P형 반도체층이 노출되고, 상기 상부 N형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖고, 상기 하부면이 상기 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층이 형성된다. 또한, 상기 ZnO 기판이 패터닝된다. 그 결과, 상기 하부 N형 반도체층에 면한 상부면 및 상기 상부면의 하부영역 내에 한정된 하부면을 갖고, 상기 상부면이 상기 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판이 형성된다.The light emitting device manufacturing method according to another embodiment of the present invention includes forming a lower N-type semiconductor layer, a lower active layer, a P-type semiconductor layer, an upper active layer, an upper N-type semiconductor layer and a ZnO transparent electrode layer on a ZnO substrate. . Thereafter, the ZnO transparent electrode layer, the upper N-type semiconductor layer, and the upper active layer are patterned. As a result, the P-type semiconductor layer is exposed, and has a lower surface facing the upper N-type semiconductor layer and an upper surface defined within an upper region of the lower surface, the lower surface being patterned having a larger cross-sectional width than the upper surface. A ZnO transparent electrode layer is formed. In addition, the ZnO substrate is patterned. As a result, a patterned ZnO substrate is formed having an upper surface facing the lower N-type semiconductor layer and a lower surface defined in the lower region of the upper surface, the upper surface having a larger cross-sectional width than the lower surface.

상기 ZnO 기판은 사진 및 식각 공정을 사용하여 패터닝될 수 있다. 이와 달리, 상기 ZnO 기판은 다이아몬드 블레이드(blade)를 사용한 다이싱 공정에 의해 패터닝될 수 있다.The ZnO substrate may be patterned using photo and etching processes. Alternatively, the ZnO substrate may be patterned by a dicing process using a diamond blade.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광소자(20)를 설명하기 위한 평면도이고 도 2는 도 1의 절취선 I-I를 따라 취해진 단면도이다.1 is a plan view illustrating a light emitting device 20 according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line I-I of FIG. 1.

도 1 및 도 2를 참조하면, 발광소자(20)는 산화아연(ZnO) 기판(21)을 포함한다. 상기 ZnO 기판(21)은 하부면(21a) 및 상부면(21b)을 갖는다. 하부면(21a)은 상부면(21b)의 하부영역 내에 한정되고, 상부면(21b)이 하부면(21a)보다 더 큰 단면폭을 갖는다. 따라서, 상기 산화아연(ZnO) 기판(21)은 상부면(21a)에서 하부면(21a)쪽으로 갈수록 안쪽으로 경사진 측면을 갖는다.1 and 2, the light emitting device 20 includes a zinc oxide (ZnO) substrate 21. The ZnO substrate 21 has a lower surface 21a and an upper surface 21b. The lower surface 21a is defined in the lower region of the upper surface 21b, and the upper surface 21b has a larger cross-sectional width than the lower surface 21a. Therefore, the zinc oxide (ZnO) substrate 21 has an inclined side toward the lower surface 21a from the upper surface 21a.

상기 ZnO 기판(21)의 상부면(21b) 상에 N형 반도체층(23)이 위치한다. 또한, 상기 N형 반도체층(23) 상에 P형 반도체층(27)이 위치하며, N형 반도체층(23)과 P 형 반도체층(27) 사이에 활성층(25)이 개재된다. 상기 N형 반도체층(23), 활성층(25) 및 P형 반도체층(27)은 발광 다이오드(26)를 구성한다.The N-type semiconductor layer 23 is positioned on the upper surface 21b of the ZnO substrate 21. In addition, a P-type semiconductor layer 27 is positioned on the N-type semiconductor layer 23, and an active layer 25 is interposed between the N-type semiconductor layer 23 and the P-type semiconductor layer 27. The N-type semiconductor layer 23, the active layer 25, and the P-type semiconductor layer 27 constitute a light emitting diode 26.

상기 N형 반도체층(23), 활성층(25) 및 P형 반도체층(27)은 각각 (B, Al, Ga, In)N로 형성된 질화갈륨(GaN) 계열의 반도체층들로 형성될 수 있다. 일반적으로, 질화갈륨 계열의 N형 반도체층은 Si을 도핑하여 형성될 수 있으며, P형 반도체층은 Mg을 도핑하여 형성될 수 있다. 한편, 상기 활성층(25)은 단일 양자웰 또는 다중 양자웰일 수 있다.The N-type semiconductor layer 23, the active layer 25, and the P-type semiconductor layer 27 may be formed of gallium nitride (GaN) -based semiconductor layers formed of (B, Al, Ga, In) N, respectively. . In general, the gallium nitride-based N-type semiconductor layer may be formed by doping Si, the P-type semiconductor layer may be formed by doping Mg. The active layer 25 may be a single quantum well or multiple quantum wells.

상기 P형 반도체층(27) 상에 ZnO 투명전극층(29)이 위치한다. 상기 ZnO 투명전극층(29)은 P형 반도체층(27)에 면한 하부면(29a) 및 하부면(29a)의 상부영역 내에 한정된 상부면(29b)을 갖는다. ZnO 투명전극층(29)의 하부면(29a)이 상부면(29b)보다 더 큰 단면폭을 갖는다.The ZnO transparent electrode layer 29 is positioned on the P-type semiconductor layer 27. The ZnO transparent electrode layer 29 has a lower surface 29a facing the P-type semiconductor layer 27 and an upper surface 29b defined in the upper region of the lower surface 29a. The lower surface 29a of the ZnO transparent electrode layer 29 has a larger cross-sectional width than the upper surface 29b.

본 실시예에 따르면, 발광 다이오드(26)의 하부 및 상부에 각각 ZnO 기판(21) 및 ZnO 투명전극층(29)이 배치된다. 상기 기판(21) 및 투명전극층(29)은 소정형상을 가지며, 이러한 형상은 내부 반사에 의한 광손실을 감소시켜 광추출효율을 향상시킨다.According to the present embodiment, the ZnO substrate 21 and the ZnO transparent electrode layer 29 are disposed below and above the light emitting diode 26, respectively. The substrate 21 and the transparent electrode layer 29 have a predetermined shape, and this shape reduces light loss due to internal reflection, thereby improving light extraction efficiency.

예컨대, 도시한 바와 같이, ZnO 투명전극층(29)의 단면이 사다리꼴 형상인 경우, 발광다이오드(26)에서 생성된 광이 투명전극층(29)의 상부면(29b)에서 전반사되어 손실되는 것을 상당히 감소시킬 수 있다. 또한, 투명전극층(29)의 측면을 경사지게 형성함으로써, 전반사 및 광 굴절에 기인하여 가장자리 영역에서 광이 집중되는 현상을 방지할 수 있다. 한편, 상기 ZnO 기판(21)은 역사다리꼴 형상을 가 지며, 상기 ZnO 기판(21)의 하부면(21a) 및 측면에 반사막(도시하지 않음)이 코팅된다. 발광 다이오드(26)에서 ZnO 기판(21)으로 입사된 광은 하부면(21a) 및 측면에서 반사된다. 상기 ZnO 기판(21)은 경사진 측면을 가지므로, 측면에서 반사된 광은 상대적으로 상기 투명전극층(29) 쪽을 향한다. 이에 따라, ZnO 기판(21)으로 입사된 광은 내부 반사를 적게 경험하며, 따라서 광손실이 감소된다.For example, as shown, when the cross section of the ZnO transparent electrode layer 29 has a trapezoidal shape, the amount of light generated in the light emitting diodes 26 is totally reflected at the upper surface 29b of the transparent electrode layer 29 and is greatly reduced. You can. In addition, by forming the side of the transparent electrode layer 29 to be inclined, it is possible to prevent the phenomenon that light is concentrated in the edge region due to total reflection and light refraction. Meanwhile, the ZnO substrate 21 has an inverted trapezoidal shape, and a reflective film (not shown) is coated on the lower surface 21a and the side surface of the ZnO substrate 21. Light incident from the light emitting diode 26 to the ZnO substrate 21 is reflected at the lower surface 21a and the side surface. Since the ZnO substrate 21 has an inclined side surface, the light reflected from the side surface is relatively directed toward the transparent electrode layer 29. Accordingly, light incident on the ZnO substrate 21 experiences less internal reflection, thus reducing light loss.

한편, 상기 ZnO 투명전극층(29) 상에 본딩와이어를 연결하기 위한 전극패드(도시하지 않음)가 형성될 수 있다. 또한, 상기 ZnO 투명전극층(29)과 상기 P형 반도체층(27) 사이에 터널층 또는 금속층(도시하지 않음) 등이 형성되어 ZnO 투명전극층(29)과 P형 반도체층(27)을 오믹접합시킬 수 있다.Meanwhile, an electrode pad (not shown) for connecting a bonding wire may be formed on the ZnO transparent electrode layer 29. In addition, a tunnel layer or a metal layer (not shown) is formed between the ZnO transparent electrode layer 29 and the P-type semiconductor layer 27 to ohmic-bond the ZnO transparent electrode layer 29 and the P-type semiconductor layer 27. You can.

도 3 및 도 4는 본 발명의 일 실시예에 따른 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.3 and 4 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 3을 참조하면, ZnO 기판(21) 상에 N형 반도체층(23), 활성층(25), P형 반도체층(27) 및 ZnO 투명전극층(29을 형성한다. 상기 N형 반도체층(23), 활성층(25) 및 P형 반도체층(27)은 금속유기화학기상증착, 분자선 성장(MBE) 또는 수소화물 기상성장(HVPE) 기술을 사용하여 (B,Al,In,Ga)N 화합물 반도체로 형성될 수 있다.3, an N-type semiconductor layer 23, an active layer 25, a P-type semiconductor layer 27 and a ZnO transparent electrode layer 29 are formed on a ZnO substrate 21. The N-type semiconductor layer 23 ), The active layer 25 and the P-type semiconductor layer 27 are (B, Al, In, Ga) N compound semiconductors using metalorganic chemical vapor deposition, molecular beam growth (MBE) or hydride vapor phase growth (HVPE) techniques. It can be formed as.

ZnO 투명전극층(29)은 분자선 성장법, 금속유기화학 기상증착 기술 등을 사용하여 형성될 수 있다. 상기 ZnO 투명전극층(29)은 P형 반도체층(27)에 오믹콘택되며, 이를 위해 고농도 도핑된 터널층 또는 금속층(도시하지 않음)이 ZnO 투명전극층(29)과 P형 반도체층(27) 사이에 형성될 수 있다.The ZnO transparent electrode layer 29 may be formed using a molecular beam growth method, a metal organic chemical vapor deposition technique, or the like. The ZnO transparent electrode layer 29 is ohmic contacted to the P-type semiconductor layer 27, and a highly doped tunnel layer or metal layer (not shown) is formed between the ZnO transparent electrode layer 29 and the P-type semiconductor layer 27. Can be formed on.

ZnO 물질은 식각성이 뛰어나고 또한 광 투과성 및 전기적 성질이 우수한 금 속 산화물이다. 따라서, ZnO 투명전극층(29)은 Ni/Au 및 인디움틴산화막(ITO)에 비해 상대적으로 두껍게 형성될 수 있다. 예컨대, Ni/Au 및 ITO는 광투과성의 한계로 인해 약 0.005~0.2㎛의 두께로 제한될 수밖에 없으나, ZnO 투명전극층(29)은 수 내지 수십 마이크론의 두께로 형성될 수 있다.ZnO materials are metal oxides with excellent etchability and good light transmission and electrical properties. Accordingly, the ZnO transparent electrode layer 29 may be formed relatively thicker than Ni / Au and indium tin oxide (ITO). For example, Ni / Au and ITO are limited to a thickness of about 0.005 to 0.2 μm due to the light transmittance limitation, but the ZnO transparent electrode layer 29 may be formed to a thickness of several to several tens of microns.

도 4를 참조하면, 상기 ZnO 투명전극층(29)을 패터닝한다. 상기 ZnO 투명전극층(29)은 Ni/Au 또는 ITO에 비해 두껍게 형성될 수 있으므로, 사진 및 식각공정을 사용하여 패터닝되어 다양한 형상으로 형성될 수 있다. 예컨대, 패터닝된 ZnO 투명전극층(29)은 상기 P형 반도체층(27)에 면한 하부면(29a) 및 상기 하부면(29a)의 상부영역 내에 한정된 상부면(29b)을 가지며, 상기 하부면(29a)이 상기 상부면(29b)보다 더 큰 단면폭을 갖는다. 상기 ZnO 투명전극층(29)을 패터닝하는 동안, 상기 P형 반도체층(27), 활성층(25) 및 N형 반도체층(23)을 함께 패터닝하여, 발광 다이오드(26)들을 분리한다. 상기 발광 다이오드(26)들을 분리하는 것은 상기 ZnO 투명전극층(29)을 패터닝하기 전, 또는 후에 수행될 수도 있다.Referring to FIG. 4, the ZnO transparent electrode layer 29 is patterned. Since the ZnO transparent electrode layer 29 may be formed thicker than Ni / Au or ITO, the ZnO transparent electrode layer 29 may be patterned using photo and etching processes to form various shapes. For example, the patterned ZnO transparent electrode layer 29 has a lower surface 29a facing the P-type semiconductor layer 27 and an upper surface 29b defined in an upper region of the lower surface 29a. 29a) has a larger cross-sectional width than the upper surface 29b. While the ZnO transparent electrode layer 29 is patterned, the P-type semiconductor layer 27, the active layer 25, and the N-type semiconductor layer 23 are patterned together to separate the light emitting diodes 26. Separating the light emitting diodes 26 may be performed before or after patterning the ZnO transparent electrode layer 29.

이어서, 상기 ZnO 기판(21)을 패터닝한다. 패터닝된 ZnO 기판(21)은, 도 2에 도시된 바와 같이, 상기 N형 반도체층(23)에 면한 상부면(21b) 및 상기 상부면의 하부영역 내에 한정된 하부면(21a)을 가지며, 상기 상부면(21b)이 상기 하부면(21a)보다 더 큰 단면폭을 갖는다.Subsequently, the ZnO substrate 21 is patterned. As shown in FIG. 2, the patterned ZnO substrate 21 has an upper surface 21b facing the N-type semiconductor layer 23 and a lower surface 21a defined in a lower region of the upper surface. The upper surface 21b has a larger cross-sectional width than the lower surface 21a.

상기 ZnO 기판(21)은 사진 및 식각 공정을 사용하여 패터닝될 수 있다. 이와 달리, 상기 ZnO 기판(21)은 다이아몬드 블레이드(blade)를 사용하여 칩을 분리하는 다이싱 공정을 이용하여 수행될 수 있다. 즉, 끝단으로 갈수록 단면폭이 좁아지는 블레이드를 사용하여 상기 ZnO 기판(21)을 커팅한다. 이에 따라, 도 2에 도시된 바와 같이, 측면이 경사지게 패터닝된 ZnO 기판(21)이 형성된다.The ZnO substrate 21 may be patterned using photolithography and etching processes. Alternatively, the ZnO substrate 21 may be performed using a dicing process for separating chips using a diamond blade. That is, the ZnO substrate 21 is cut using a blade whose cross section width is narrowed toward the end. As a result, as shown in FIG. 2, a ZnO substrate 21 having a patterned inclined side surface is formed.

도 5는 본 발명의 다른 실시예에 따른 발광소자(50)를 설명하기 위한 단면도이고, 도 6은 도 5의 절취선 II-II를 따라 취해진 단면도이고, 도 7은 도 6의 등가회로도이다.5 is a cross-sectional view illustrating a light emitting device 50 according to another exemplary embodiment of the present invention, FIG. 6 is a cross-sectional view taken along the line II-II of FIG. 5, and FIG. 7 is an equivalent circuit diagram of FIG. 6.

도 5 및 도 6을 참조하면, 발광소자(50)는 ZnO 기판(51)을 포함한다. 상기 ZnO 기판(51)은, 도 2의 ZnO 기판(21)과 동일한 구조의 상부면 및 하부면을 갖는다.5 and 6, the light emitting device 50 includes a ZnO substrate 51. The ZnO substrate 51 has an upper surface and a lower surface of the same structure as the ZnO substrate 21 of FIG. 2.

상기 ZnO 기판(51) 상에 하부 N형 반도체층(53), 하부 활성층(55) 및 P형 반도체층(57)이 위치한다. 상기 하부 N형 반도체층(53), 하부 활성층(55) 및 P형 반도체층(57)은 하부 발광 다이오드(56)를 구성한다. 한편, 상기 P형 반도체층(57)의 일 영역 상에 상부 N형 반도체층(61)이 위치하고, 상기 P형 반도체층(57)과 상기 상부 N형 반도체층(61) 사이에 상부 활성층(59)이 개재된다. 상기 P형 반도체층(57), 상부 활성층(59) 및 상부 N형 반도체층(61)은 상부 발광 다이오드(60)를 구성한다. 상기 상부 N형 반도체층(61)에 인접하여 P형 반도체층(57)의 다른 영역은 노출된다. 상기 P형 반도체층(57)의 노출된 다른 영역 상에 P형 전극패드(65)가 형성된다. A lower N-type semiconductor layer 53, a lower active layer 55, and a P-type semiconductor layer 57 are positioned on the ZnO substrate 51. The lower N-type semiconductor layer 53, the lower active layer 55, and the P-type semiconductor layer 57 constitute a lower light emitting diode 56. Meanwhile, an upper N-type semiconductor layer 61 is positioned on one region of the P-type semiconductor layer 57, and an upper active layer 59 is disposed between the P-type semiconductor layer 57 and the upper N-type semiconductor layer 61. ) Is interposed. The P-type semiconductor layer 57, the upper active layer 59, and the upper N-type semiconductor layer 61 constitute an upper light emitting diode 60. Another region of the P-type semiconductor layer 57 is exposed adjacent to the upper N-type semiconductor layer 61. The P-type electrode pad 65 is formed on another exposed region of the P-type semiconductor layer 57.

상기 하부 N형 반도체층(53), 하부 활성층(55), P형 반도체층(57), 상부 활성층(59) 및 상부 N형 반도체층(61)은 각각, 도 2를 참조하여 설명한 바와 같이, (B, Al, Ga, In)N로 형성될 수 있다. As described with reference to FIG. 2, the lower N-type semiconductor layer 53, the lower active layer 55, the P-type semiconductor layer 57, the upper active layer 59, and the upper N-type semiconductor layer 61, respectively, (B, Al, Ga, In) N.

한편, 상부 N형 반도체층(61) 상에 ZnO 투명전극층(63)이 위치한다. ZnO 투명전극층(63)은 상부 N형 반도체층(61)에 면한 하부면(63a) 및 하부면(63a)의 상부영역 내에 한정된 상부면(63b)을 갖는다. ZnO 투명전극층(63)의 하부면(63a)이 상부면(63b)보다 더 큰 단면폭을 갖는다.Meanwhile, the ZnO transparent electrode layer 63 is positioned on the upper N-type semiconductor layer 61. The ZnO transparent electrode layer 63 has a lower surface 63a facing the upper N-type semiconductor layer 61 and an upper surface 63b defined in the upper region of the lower surface 63a. The lower surface 63a of the ZnO transparent electrode layer 63 has a larger cross-sectional width than the upper surface 63b.

본 실시예에 따르면, 상기 기판(51) 및 투명전극층(63)은 소정형상을 가지며, 이러한 형상은 내부 반사에 의한 광손실을 감소시켜 광추출효율을 향상시킨다.According to the present embodiment, the substrate 51 and the transparent electrode layer 63 have a predetermined shape, and this shape reduces the light loss due to internal reflection to improve the light extraction efficiency.

도 7을 참조하면, 본 실시예에 따른 상기 발광소자(50)는 서로 대향하는 하부 발광 다이오드(56)와 상부 발광 다이오드(60)를 갖는다. 따라서, P형 전극패드(65)에 외부전원(도시하지 않음)의 양의 단자를 연결하고, ZnO 기판(51) 및 ZnO 투명전극층(63)에 외부전원의 음의 단자를 연결하여, 상기 발광 다이오드들(56, 60)을 구동시킬 수 있다. 따라서, 단일칩에서 두개의 발광 다이오드들(56, 60)을 동시에 구동시킬 수 있어 광출력을 향상시킬 수 있다.Referring to FIG. 7, the light emitting device 50 according to the present exemplary embodiment has a lower light emitting diode 56 and an upper light emitting diode 60 facing each other. Therefore, the positive terminal of the external power source (not shown) is connected to the P-type electrode pad 65, and the negative terminal of the external power source is connected to the ZnO substrate 51 and the ZnO transparent electrode layer 63 to emit light. Diodes 56 and 60 can be driven. Therefore, two light emitting diodes 56 and 60 can be driven simultaneously on a single chip, thereby improving light output.

도 8 내지 도 10은 본 발명의 다른 실시예에 따른 발광소자(50)를 제조하는 방법을 설명하기 위한 단면도들이다.8 to 10 are cross-sectional views illustrating a method of manufacturing a light emitting device 50 according to another embodiment of the present invention.

도 8을 참조하면, ZnO 기판(51) 상에 하부 N형 반도체층(53), 하부 활성층(55), P형 반도체층(57), 상부 활성층(59), 상부 N형 반도체층(61) 및 ZnO 투명전극층(63)을 형성한다. 상기 N형 반도체층들(53, 61), 활성층들(55, 59) 및 P형 반도체층(57)은 금속유기화학기상증착, 분자선 성장(MBE) 또는 수소화물 기상성장(HVPE) 기술을 사용하여 (B,Al,In,Ga)N 화합물 반도체로 형성될 수 있다. 한편, ZnO 투명전극층(63)은 분자선 성장법, 금속유기화학 기상증착 기술 등을 사용하여 형성될 수 있다.Referring to FIG. 8, the lower N-type semiconductor layer 53, the lower active layer 55, the P-type semiconductor layer 57, the upper active layer 59, and the upper N-type semiconductor layer 61 are formed on the ZnO substrate 51. And a ZnO transparent electrode layer 63. The N-type semiconductor layers 53 and 61, the active layers 55 and 59, and the P-type semiconductor layer 57 use metalorganic chemical vapor deposition, molecular beam growth (MBE), or hydride vapor phase (HVPE) technology. Can be formed of a (B, Al, In, Ga) N compound semiconductor. Meanwhile, the ZnO transparent electrode layer 63 may be formed using a molecular beam growth method, a metal organic chemical vapor deposition technique, or the like.

도 9를 참조하면, 상기 ZnO 투명전극층(63), 상부 N형 반도체층(61), 상부 활성층(59)을 패터닝하여 상기 P형 반도체층(57)을 노출시킨다.Referring to FIG. 9, the P-type semiconductor layer 57 is exposed by patterning the ZnO transparent electrode layer 63, the upper N-type semiconductor layer 61, and the upper active layer 59.

한편, 상기 상부 N형 반도체층(61) 상에 위치한 ZnO 투명전극층(63)을 소정 형상으로 패터닝한다. 상기 ZnO 투명전극층(63)은, 도 4를 참조하여 설명한 바와 같이, 사진 및 식각공정을 사용하여 패터닝되어 다양한 형상으로 형성될 수 있다. 상기 ZnO 투명전극층(63)을 패터닝하여 소정 형상으로 형성하는 것은 상기 P형 반도체층(57)을 노출시킨 후에 수행될 수 있으나, 이에 한정되는 것은 아니며, 그 전에 수행될 수도 있다.Meanwhile, the ZnO transparent electrode layer 63 positioned on the upper N-type semiconductor layer 61 is patterned into a predetermined shape. As described with reference to FIG. 4, the ZnO transparent electrode layer 63 may be patterned using photo and etching processes to form various shapes. Patterning the ZnO transparent electrode layer 63 to form a predetermined shape may be performed after exposing the P-type semiconductor layer 57, but is not limited thereto.

한편, 상기 P형 반도체층(57)을 노출시키기 전 또는 후에, 상기 반도체층들(53, 55, 57, 59, 61) 및 상기 ZnO 투명전극층(29)을 패터닝하여, ZnO 기판(51) 상에서 발광 다이오드(56)들을 분리할 수 있다.Meanwhile, before or after the P-type semiconductor layer 57 is exposed, the semiconductor layers 53, 55, 57, 59, and 61 and the ZnO transparent electrode layer 29 are patterned to form a portion on the ZnO substrate 51. The light emitting diodes 56 may be separated.

이에 따라, 수직으로 적층된 발광 다이오드들(56, 60)이 형성되고, P형 반도체층(57)의 일부분이 노출되며, 상부 N형 반도체층(61) 상에 소정 형상으로 패터닝된 ZnO 투명전극층(63)이 형성된다. 상기 노출된 P형 반도체층(57) 상에 P형 전극패드(65)가 형성될 수 있다.Accordingly, the vertically stacked light emitting diodes 56 and 60 are formed, a portion of the P-type semiconductor layer 57 is exposed, and a ZnO transparent electrode layer patterned in a predetermined shape on the upper N-type semiconductor layer 61. 63 is formed. The P-type electrode pad 65 may be formed on the exposed P-type semiconductor layer 57.

이어서, 도 4를 참조하여 설명한 바와 같이, 상기 ZnO 기판(51)을 패터닝한다. 패터닝된 ZnO 기판(51)은, 도 6에 도시된 바와 같이, 상기 하부 N형 반도체층(53)에 면한 상부면(51b) 및 상기 상부면의 하부영역 내에 한정된 하부면(51a)을 가지며, 상기 상부면(51b)이 상기 하부면(51a)보다 더 큰 단면폭을 갖는다.Subsequently, as described with reference to FIG. 4, the ZnO substrate 51 is patterned. The patterned ZnO substrate 51 has an upper surface 51b facing the lower N-type semiconductor layer 53 and a lower surface 51a defined in the lower region of the upper surface, as shown in FIG. 6. The upper surface 51b has a larger cross-sectional width than the lower surface 51a.

본 실시예에 따르면, 하부 및 상부 발광 다이오드들(56, 60)이 수직으로 적층된 구조의 발광소자(50)를 제공하므로, 종래의 단일 발광 다이오드 구조의 발광소자에 비해 기판의 단위 면적당 광출력을 증가시킬 수 있다.According to the present embodiment, since the lower and upper light emitting diodes 56 and 60 are provided with the light emitting device 50 having a vertically stacked structure, the light output per unit area of the substrate is higher than that of the light emitting device having a conventional single light emitting diode structure. Can be increased.

본 발명의 실시예들에 따르면, 패터닝된 ZnO 기판 및 ZnO 투명전극층을 채택하여 내부반사에 의한 광손실을 방지하고, 광추출 효율을 개선시킬 수 있는 발광소자를 제공할 수 있다. 또한, 발광다이오드들이 수직으로 적층되어 단위 면적당 광출력이 증가된 발광소자를 제공할 수 있다.According to embodiments of the present invention, by using a patterned ZnO substrate and a ZnO transparent electrode layer, it is possible to provide a light emitting device capable of preventing light loss due to internal reflection and improving light extraction efficiency. In addition, the light emitting diodes may be stacked vertically to provide a light emitting device having increased light output per unit area.

Claims (6)

하부면 및 상부면을 갖되, 상기 하부면은 상기 상부면의 하부영역 내에 한정되고, 상기 상부면이 상기 하부면보다 더 큰 단면폭을 갖는 ZnO 기판;A ZnO substrate having a lower surface and an upper surface, the lower surface being defined within a lower region of the upper surface, the upper surface having a larger cross-sectional width than the lower surface; 상기 ZnO 기판의 상부면 상에 위치하는 N형 반도체층;An N-type semiconductor layer on an upper surface of the ZnO substrate; 상기 N형 반도체층 상에 위치하는 P형 반도체층;A P-type semiconductor layer located on the N-type semiconductor layer; 상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층; 및An active layer interposed between the N-type semiconductor layer and the P-type semiconductor layer; And 상기 P형 반도체층 상에 위치하고, 상기 P형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖고, 상기 하부면이 상기 상부면보다 더 큰 단면폭을 갖는 ZnO 투명전극층을 포함하는 발광 소자.A ZnO transparent electrode layer disposed on the P-type semiconductor layer, the ZnO transparent electrode layer having a lower surface facing the P-type semiconductor layer and an upper surface defined in an upper region of the lower surface, the lower surface having a larger cross-sectional width than the upper surface; Light emitting element. 청구항 1에 있어서,The method according to claim 1, 상기 N형 반도체층, P형 반도체층 및 활성층은 질화갈륨 계열의 화합물 반도체로 형성된 발광 소자.The N-type semiconductor layer, the P-type semiconductor layer and the active layer is a light emitting device formed of a gallium nitride-based compound semiconductor. ZnO 기판 상에 N형 반도체층, 활성층, P형 반도체층 및 ZnO 투명전극층을 형성하고,Forming an N-type semiconductor layer, an active layer, a P-type semiconductor layer, and a ZnO transparent electrode layer on the ZnO substrate, 상기 ZnO 투명전극층을 패터닝하여 상기 P형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖고, 상기 하부면이 상기 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층을 형성하고,Patterning the ZnO transparent electrode layer to form a patterned ZnO transparent electrode layer having a lower surface facing the P-type semiconductor layer and an upper surface defined in an upper region of the lower surface, the lower surface having a larger cross-sectional width than the upper surface; , 상기 ZnO 기판을 패터닝하여 상기 N형 반도체층에 면한 상부면 및 상기 상부면의 하부영역 내에 한정된 하부면을 갖고, 상기 상부면이 상기 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판을 형성하는 것을 포함하는 발광 소자 제조방법.Patterning the ZnO substrate to form a patterned ZnO substrate having an upper surface facing the N-type semiconductor layer and a lower surface defined in a lower region of the upper surface, the upper surface having a larger cross-sectional width than the lower surface; Light emitting device manufacturing method. 하부면 및 상부면을 갖되, 상기 하부면은 상기 상부면의 하부영역 내에 한정되고, 상기 상부면이 상기 하부면보다 더 큰 단면폭을 갖는 ZnO 기판;A ZnO substrate having a lower surface and an upper surface, the lower surface being defined within a lower region of the upper surface, the upper surface having a larger cross-sectional width than the lower surface; 상기 ZnO 기판의 상부면 상에 위치하는 하부 N형 반도체층;A lower N-type semiconductor layer on an upper surface of the ZnO substrate; 상기 하부 N형 반도체층 상에 위치하는 P형 반도체층;A P-type semiconductor layer on the lower N-type semiconductor layer; 상기 P형 반도체층의 일 영역 상에 위치하는 상부 N형 반도체층;An upper N-type semiconductor layer on one region of the P-type semiconductor layer; 상기 하부 N형 반도체층과 상기 P형 반도체층 사이에 개재된 하부 활성층;A lower active layer interposed between the lower N-type semiconductor layer and the P-type semiconductor layer; 상기 상부 N형 반도체층과 상기 P형 반도체층 사이에 개재된 상부 활성층; 및An upper active layer interposed between the upper N-type semiconductor layer and the P-type semiconductor layer; And 상기 상부 N형 반도체층 상에 위치하고, 상기 상부 N형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖고, 상기 하부면이 상기 상부면보다 더 큰 단면폭을 갖는 ZnO 투명전극층을 포함하는 발광 소자.A ZnO transparent electrode layer disposed on the upper N-type semiconductor layer, having a lower surface facing the upper N-type semiconductor layer and an upper surface defined in an upper region of the lower surface, the lower surface having a cross-sectional width greater than that of the upper surface; Light emitting device comprising. 청구항 4에 있어서,The method according to claim 4, 상기 하부 N형 반도체층, 하부 활성층, P형 반도체층, 상부 활성층 및 상부 N형 반도체층은 질화갈륨 계열의 화합물 반도체로 형성된 발광 소자.And the lower N-type semiconductor layer, the lower active layer, the P-type semiconductor layer, the upper active layer, and the upper N-type semiconductor layer are formed of a gallium nitride-based compound semiconductor. ZnO 기판 상에 하부 N형 반도체층, 하부활성층, P형 반도체층, 상부 활성층, 상부 N형 반도체층 및 ZnO 투명전극층을 형성하고,Forming a lower N-type semiconductor layer, a lower active layer, a P-type semiconductor layer, an upper active layer, an upper N-type semiconductor layer, and a ZnO transparent electrode layer on a ZnO substrate, 상기 ZnO 투명전극층, 상부 N형 반도체층, 상부 활성층을 패터닝하여 상기 P형 반도체층을 노출시킴과 아울러, 상기 상부 N형 반도체층에 면한 하부면 및 상기 하부면의 상부영역 내에 한정된 상부면을 갖고, 상기 하부면이 상기 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층을 형성하고,The P-type semiconductor layer is exposed by patterning the ZnO transparent electrode layer, the upper N-type semiconductor layer, and the upper active layer, and has a lower surface facing the upper N-type semiconductor layer and an upper surface defined in an upper region of the lower surface. Forming a patterned ZnO transparent electrode layer, the lower surface having a larger cross-sectional width than the upper surface, 상기 ZnO 기판을 패터닝하여 상기 하부 N형 반도체층에 면한 상부면 및 상기 상부면의 하부영역 내에 한정된 하부면을 갖고, 상기 상부면이 상기 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판을 형성하는 것을 포함하는 발광 소자 제조방법.Patterning the ZnO substrate to form a patterned ZnO substrate having an upper surface facing the lower N-type semiconductor layer and a lower surface defined in a lower region of the upper surface, wherein the upper surface has a larger cross-sectional width than the lower surface. Light emitting device manufacturing method comprising.
KR20060028772A 2006-03-30 2006-03-30 A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same Expired - Fee Related KR100785451B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060028772A KR100785451B1 (en) 2006-03-30 2006-03-30 A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060028772A KR100785451B1 (en) 2006-03-30 2006-03-30 A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070097906A true KR20070097906A (en) 2007-10-05
KR100785451B1 KR100785451B1 (en) 2007-12-13

Family

ID=38804026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060028772A Expired - Fee Related KR100785451B1 (en) 2006-03-30 2006-03-30 A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100785451B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540605B2 (en) * 1998-05-15 2004-07-07 三洋電機株式会社 Light emitting element
RU2142661C1 (en) 1998-12-29 1999-12-10 Швейкин Василий Иванович Injection non-coherent light source
JP4107814B2 (en) * 2001-07-06 2008-06-25 豊田合成株式会社 Light emitting element
KR100663324B1 (en) * 2004-04-29 2007-01-02 주식회사 이츠웰 Vertical Electrode Light Emitting Diode and Manufacturing Method Thereof

Also Published As

Publication number Publication date
KR100785451B1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101007130B1 (en) Light emitting device and manufacturing method
CN103222073B (en) Light-emitting diode chip, light-emitting diode package structure, and method for forming the above
KR101017394B1 (en) Light emitting device and method of manufacturing the same
JP6934812B2 (en) Light emitting element and light emitting element array including it
JP5858633B2 (en) Light emitting device, light emitting device package
TWI460882B (en) Transparent ohmic contact on a light-emitting diode with a carrier substrate
US8772815B2 (en) Semiconductor light emitting device having a protecting member and method of fabricating the same
KR20110126793A (en) Light emitting device, manufacturing method and light emitting device package
CN1305633C (en) Laser separated die with tapered sidewalls for improved light extraction
WO2015184774A1 (en) Flip light-emitting diode structure and method for manufacturing same
US7772600B2 (en) Light emitting device having zener diode therein and method of fabricating the same
KR100801617B1 (en) Light emitting diodes with nanostructures for light extraction and methods of manufacturing the same
KR100999756B1 (en) Light emitting device and manufacturing method
WO2017054612A1 (en) Flip-chip light emitting diode structure and manufacturing method
KR100708936B1 (en) Nitride-based semiconductor light emitting device for flip chip
KR20090076163A (en) Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device manufactured thereby
KR101154511B1 (en) High efficiency light emitting diode and method of fabricating the same
KR100891800B1 (en) Light emitting device array manufacturing method and light emitting device array
KR101427875B1 (en) Light emitting device having vertical topology and method for manufacturing the same
KR101221643B1 (en) Flip chip Light-emitting device and Method of manufacturing the same
KR101138947B1 (en) Light emitting device having zenor diode therein and method of fabricating the same
KR100889568B1 (en) Nitride-based light emitting device and its manufacturing method
CN105247694A (en) Light emitting diode having plurality of light emitting elements and method of fabricating the same
KR100785451B1 (en) A light emitting device having a patterned transparent electrode layer and a method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20141207

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20141207

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000