KR20070082786A - Semiconductor manufacturing equipment - Google Patents
Semiconductor manufacturing equipment Download PDFInfo
- Publication number
- KR20070082786A KR20070082786A KR1020060015865A KR20060015865A KR20070082786A KR 20070082786 A KR20070082786 A KR 20070082786A KR 1020060015865 A KR1020060015865 A KR 1020060015865A KR 20060015865 A KR20060015865 A KR 20060015865A KR 20070082786 A KR20070082786 A KR 20070082786A
- Authority
- KR
- South Korea
- Prior art keywords
- process chamber
- semiconductor substrate
- chamber
- gas
- guide rod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10P72/0406—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/335—Cleaning
Landscapes
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
도 1은 종래 반도체 자연산화막의 제거방법을 설명하기 위한 개략적 공정 단면도이다.1 is a schematic cross-sectional view illustrating a conventional method for removing a semiconductor native oxide film.
도 2는 본 발명에 따른 반도체 제조설비의 일실시예를 도시한 개략도이다.Figure 2 is a schematic diagram showing an embodiment of a semiconductor manufacturing equipment according to the present invention.
도 3은 도 1의 가스분배판과 이에 지지된 가이드 봉을 도시한 사시도이다.3 is a perspective view illustrating a gas distribution plate of FIG. 1 and a guide rod supported thereto.
**도면의 주요부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **
100 : 반도체 제조설비100: semiconductor manufacturing equipment
110 : 프로세스 챔버110: process chamber
111 : 외부 챔버111: outer chamber
112 : 내부 챔버112: inner chamber
115 : 가스유입라인115: gas inflow line
116 : 배기라인116: exhaust line
118 : 가이드 봉118: guide rod
130 : 로드락 챔버130: load lock chamber
본 발명은 반도체소자를 제조하기 위한 설비에 관한 것으로, 특히, 웨이퍼와 같은 반도체기판 상에 형성되는 자연산화막을 제거하는 반도체 제조설비에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to equipment for manufacturing semiconductor devices, and more particularly, to semiconductor manufacturing equipment for removing natural oxide films formed on semiconductor substrates such as wafers.
반도체소자의 고집적화 및 소형화 추세에 따라 반도체기판 상에 잔존하는 자연산화막, 유기물 및 금속물 등의 미세 파티클(Particle)이 제품의 수율과 신뢰성에 지대한 영향을 미치고 있다. 따라서, 최근에는 이러한 미세 파티클을 세정하는 세정공정의 중요성이 크게 대두되고 있다. With the trend toward higher integration and miniaturization of semiconductor devices, fine particles such as natural oxide films, organic materials, and metals remaining on semiconductor substrates have a profound effect on product yield and reliability. Therefore, in recent years, the importance of the cleaning process for cleaning such fine particles has emerged greatly.
통상, 자연산화막 제거공정은 일정량의 세정액이 담긴 배스(Bath) 내부에 반도체기판을 투입한 후, 일정 시간 동안 대기함으로써 웨이퍼 상에 존재하는 자연산화막을 제거하는 습식 세정이 주로 사용되고 있다. In general, a natural oxide removal process mainly uses a wet cleaning method in which a semiconductor substrate is placed in a bath containing a predetermined amount of a cleaning liquid and then waits for a predetermined time to remove a natural oxide film present on a wafer.
도 1은 세정액을 이용하여 콘택홀 내부에 존재하는 자연산화막을 제거하는 종래의 공정을 설명하기 위한 개략적 공정 단면도이다. 1 is a schematic cross-sectional view illustrating a conventional process of removing a native oxide film present in a contact hole using a cleaning liquid.
일반적인 반도체소자의 콘택홀 형성방법은, 도 1에 도시된 바와 같이 불순물 도핑(Doping)에 의해서 접합부(12)가 형성된 반도체기판(10) 상에 절연막(14) 및 감광막(16)을 순차적으로 형성한다. In a typical method of forming a contact hole in a semiconductor device, as shown in FIG. 1, an
그리고, 상기 감광막(16) 상에 콘택홀 마스크(Contact hole mask)를 위치시킨 후, 노광 및 현상함으로써 감광막 패턴(16)을 형성하고, 상기 감광막 패턴(16)을 식각 마스크로 사용하여 절연막(14)을 플라즈마 식각함으로써 접합부(12) 상부의 반도체기판(10)을 노출시키는 콘택홀(19)을 형성하게 된다. 이때, 상기 콘택홀 (19)을 형성하는 과정에서 상기 콘택홀(19)이 형성되는 부위의 반도체기판(10)은 외부에 노출됨으로써 상기 콘택홀(19) 내부의 반도체기판(10) 상에는 자연산화막(18)이 형성될 수 있다. After the contact hole mask is positioned on the
따라서, 이상과 같은 콘택홀 형성공정 후 또는 후속공정의 진행 전에는 상기 반도체기판(10) 상에 형성된 자연산화막(18)을 제거하는 세정공정을 수행한다. 여기서, 상기 세정공정은 SC1(Standard Chemical 1)과 불화수소(HF)가 일정한 비율로 혼합된 세정액을 이용하여 반도체기판(10)의 상면을 습식 세정하여 자연산화막을 제거함으로써 이루어진다. Therefore, a cleaning process is performed to remove the
그러나, 종래의 세정액을 이용한 자연산화막 제거방법은, 반도체기판 표면의 표면장력(Surface Tension) 등의 문제에 기인하여 콘택홀의 바닥면 즉, 접합부 상부면까지 세정액이 충분히 유입되지 못함으로써 콘택홀 내부에 자연산화막을 완전히 제거하지 못하고 잔존시키는 현상이 발생되고 있다. 특히, 이와 같은 현상은 반도체소자가 고집적화됨에 따라 콘택홀의 직경이 점점 작아짐에 따라 더욱 심하게 발생되고 있다. However, in the conventional method of removing the natural oxide film using the cleaning solution, due to problems such as surface tension on the surface of the semiconductor substrate, the cleaning solution does not sufficiently flow to the bottom surface of the contact hole, that is, the upper part of the junction part, and thus, the inside of the contact hole is prevented. The phenomenon of remaining without removing the natural oxide film completely is occurring. In particular, such a phenomenon occurs more seriously as the diameter of the contact hole becomes smaller as the semiconductor device is highly integrated.
따라서, 상기 자연산화막이 콘택홀 내부에 잔존함으로써 상기 콘택홀 내부에 매립되는 도전성 물질과 접합부 사이의 콘택저항이 증가하여 반도체 제품의 수율 및 신뢰성이 급격히 떨어지는 문제점이 발생하고 있다. As a result, the natural oxide film remains in the contact hole, resulting in an increase in contact resistance between the conductive material and the junction portion embedded in the contact hole, leading to a sharp drop in yield and reliability of a semiconductor product.
그러므로, 최근에는 고온의 챔버 내부에 플라즈마 가스 등을 유입시켜 자연산화막을 제거하는 건식 세정이 새롭게 사용되고 있다. 그리고, 이때의 챔버 내부의 온도는 상기 챔버의 일측 내벽에 홀을 형성하고, 이 홀에 온도를 감지할 수 있 는 써모커플(Thermocouple; 'T/C' 라고도함)을 삽입함으로써 측정 및 조절하고 있다. Therefore, recently, the dry cleaning which removes a natural oxide film by inflowing plasma gas etc. into a high temperature chamber is newly used. In this case, the temperature inside the chamber is measured and controlled by forming a hole in one inner wall of the chamber and inserting a thermocouple (also referred to as 'T / C') capable of sensing the temperature therein. have.
하지만, 종래의 경우에는 세정이 직접 이루어지는 반도체기판의 주변 온도를 측정하는 것이 아니라 상기 챔버의 일측 내벽에 형성된 홀을 통해 상기 챔버 내부의 주변온도만을 측정하고 있기 때문에, 실제 세정이 이루어지는 부분의 온도와 상기 써모커플이 측정한 온도는 많은 차이가 발생하고 있다. 따라서, 종래 써모커플이 측정한 온도를 기초로 하여 상기 챔버 내부의 온도를 조절할 경우에는 실제 세정이 이루어지는 부분의 온도를 세정에 적합한 온도로 정확하게 조절하지 못하게 되는 문제가 발생되며, 이는 자연산화막을 완전히 제거하지 못하게 되는 주요 원인이 될 수도 있다. However, in the conventional case, since only the ambient temperature inside the chamber is measured through a hole formed in one inner wall of the chamber, the ambient temperature of the semiconductor substrate, which is directly cleaned, is measured. There are many differences in the temperature measured by the thermocouple. Therefore, when the temperature inside the chamber is adjusted based on the temperature measured by the conventional thermocouple, a problem arises in that the temperature of the portion where the actual cleaning is performed cannot be accurately adjusted to a temperature suitable for cleaning, which completely removes the natural oxide film. It can also be a major cause of failure to remove.
따라서, 본 발명은 이와 같은 문제점을 감안하여 안출한 것으로써, 본 발명이 이루고자 하는 기술적 과제는 챔버 내부의 실제 세정이 이루어지는 부분의 온도를 정확히 측정할 수 있는 반도체 제조설비를 제공하는데 있다. Accordingly, the present invention has been made in view of such a problem, and the technical problem to be achieved by the present invention is to provide a semiconductor manufacturing equipment that can accurately measure the temperature of the actual cleaning portion inside the chamber.
이와 같은 기술적 과제를 구현하기 위한 본 발명은 반도체기판이 그 내부에 수용되는 프로세스 챔버와, 상기 프로세스 챔버에 연결되며 상기 반도체기판을 처리하기 위한 반응가스가 유입되는 가스유입라인과, 상기 프로세스 챔버에 연결되며 상기 프로세스 챔버 내부의 가스와 상기 프로세스 챔버 내부에서 생성된 반응부산물이 배기되는 배기라인과, 상기 프로세스 챔버의 내부를 가열하는 히터와, 상기 프로세스 챔버를 관통하여 상기 프로세스 챔버의 내부에 수용된 상기 반도체기판의 주변부까지 연장형성된 가이드 봉 및, 상기 가이드 봉의 내부에 끼워져 상기 반도체기판의 주변부 온도를 측정하는 써모커플을 포함한다. The present invention for implementing the above technical problem is a process chamber in which a semiconductor substrate is accommodated therein, a gas inlet line connected to the process chamber and a reaction gas for processing the semiconductor substrate is introduced, and in the process chamber An exhaust line connected to and exhausting gas inside the process chamber and reaction by-products generated in the process chamber, a heater for heating the inside of the process chamber, and the accommodating inside the process chamber through the process chamber. The guide rod extends to the periphery of the semiconductor substrate, and a thermocouple inserted into the guide rod to measure the temperature of the periphery of the semiconductor substrate.
이때, 상기 가이드 봉은 상기 프로세스 챔버의 일측을 관통하여 상기 반도체기판의 주변부까지 연장형성된 다음 상기 프로세스 챔버의 타측을 통해 상기 프로세스 챔버의 외측으로 돌출될 수 있다. In this case, the guide rod may penetrate one side of the process chamber to extend to the periphery of the semiconductor substrate and then protrude out of the process chamber through the other side of the process chamber.
다른 실시예로, 상기 가이드 봉은 상기 프로세스 챔버의 하측을 관통하여 상기 반도체기판의 주변부까지 연장형성된 다음 상기 프로세스 챔버의 내부에서 상기 반도체기판이 적층되는 높이만큼 상기 반도체기판을 따라 상기 프로세스 챔버의 상부로 연장된 후 상기 프로세스 챔버의 상측을 통해 상기 프로세스 챔버의 외측으로 돌출될 수 있다. In another embodiment, the guide rod extends through the lower side of the process chamber and extends to the periphery of the semiconductor substrate. After extending, it may protrude out of the process chamber through the upper side of the process chamber.
한편, 상기 반도체 제조설비는 상기 프로세스 챔버의 내부에 설치되며, 상기 가스유입라인으로 유입되는 반응가스를 상기 챔버 내 여러 방향으로 분배시키는 가스분배판을 더 포함할 수 있다. 이때, 상기 가스분배판은 상기 가스유입라인이 연결된 상기 프로세스 챔버의 내부 일측에 설치되되 상기 프로세스 챔버의 바닥면에 대하여 수직으로 설치될 수 있다. 이 경우, 상기 가이드 봉은 상기 가스분배판에 고정될 수 있다. The semiconductor manufacturing apparatus may further include a gas distribution plate installed inside the process chamber and distributing the reaction gas flowing into the gas inflow line in various directions in the chamber. In this case, the gas distribution plate may be installed on one side of the process chamber to which the gas inlet line is connected, but may be installed perpendicularly to the bottom surface of the process chamber. In this case, the guide rod may be fixed to the gas distribution plate.
또한, 상기 반도체 제조설비는 상기 가스유입라인에 연결되며 상기 가스유입라인을 통해 유입되는 반응가스를 여기시키는 리모트 플라즈마 발생유닛 및, 상기 프로세스 챔버의 내부에 설치되며 상기 플라즈마 발생유닛에 의해 여기된 반응가스 를 활성화시키는 UV 램프를 더 포함할 수 있다. In addition, the semiconductor manufacturing equipment is connected to the gas inlet line and the remote plasma generating unit for exciting the reaction gas flowing through the gas inlet line, and the reaction is installed in the process chamber and excited by the plasma generating unit It may further include a UV lamp for activating the gas.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the invention to those skilled in the art will fully convey. Like numbers refer to like elements throughout.
도 2는 본 발명에 따른 반도체 제조설비의 일실시예를 도시한 개략도이고, 도 3은 도 1의 가스분배판과 이에 지지된 가이드 봉을 도시한 사시도이다.Figure 2 is a schematic diagram showing an embodiment of a semiconductor manufacturing equipment according to the present invention, Figure 3 is a perspective view showing a gas distribution plate and the guide rods supported therein in FIG.
도 2와 도 3을 참조하면, 본 발명의 일실시예에 따른 반도체 제조설비(100)는 세정 등의 공정이 진행되는 프로세스 챔버(110)와, 상기 프로세스 챔버(110)에 연결된 로드락 챔버(130)를 포함한다. 이때, 상기 프로세스 챔버(110)는 상기 로드락 챔버(130)의 하부에 연결될 수 있다. 2 and 3, the
먼저, 상기 로드락 챔버(130)에 대해 설명하면, 상기 로드락 챔버(130)는 외부로부터 로딩된 반도체기판(90)이 상기 프로세스 챔버(110)로 이송되기 전 일정시간 동안 임시 대기하는 장소이다. 따라서, 상기 로드락 챔버(130)의 일측에는 게이트 밸브(131)가 설치된다. 이에, 외부로부터 로딩된 반도체기판(90)은 상기 게이트 밸브(131)를 통해서 상기 로드락 챔버(130)의 내부로 이송된다. 이후, 공정이 진행되는 동안 상기 게이트 밸브(131)는 닫혀지고, 상기 로드락 챔버(130) 내부는 상기 프로세스 챔버(110)의 내부 압력과 동일하게 변경된다. First, the
그리고, 상기 로드락 챔버(130)의 하부에는 개구부(136)가 형성되고, 상기 개구부(136)는 상기 프로세스 챔버(110)의 개구부(123)와 연결된다. 결과적으로, 상기 로드락 챔버(130)의 내부로 이송된 반도체 기판(90)은 상기 연결부를 통하여 상기 프로세스 챔버(110)의 내부로 이송된다. In addition, an
또한, 상기 로드락 챔버(130)의 내부에는 다수의 반도체기판(90)이 한꺼번에 이송되도록 소정크기의 공간이 마련되고, 상기 공간의 하부에는 상기 로드락 챔버(130)로 이송된 보트(150)를 상기 프로세스 챔버(110)로 이송하는 이송유닛(170)이 구비된다. 따라서, 상기 반도체기판(90)은 보트(150) 등에 다수 적재되어 상기 로드락 챔버(130)의 내부로 이송될 수 있다. 이 경우, 상기 이송유닛(170)은 상하 등의 방향으로 이동되며, 상기 로드락 챔버(130)로 이송된 반도체기판(90)을 상기 프로세스 챔버(110)의 내부로 이송한다. 참조번호 160은 보트(150)를 지지하는 보트 지지대이고, 참조번호 133은 상기 로드락 챔버(130)에 분위기 가스를 도입하기 위한 가스도입라인이며, 참조번호 135는 상기 로드락 챔버(130)를 진공으로 형성하기 위한 가스배기라인이다. In addition, a space of a predetermined size is provided in the
상기 프로세스 챔버(110)는 내부 챔버(112)와 상기 내부 챔버(112)의 외부에 배치되는 외부 챔버(111)를 포함한다. 상기 내부 챔버(112)는 상기 세정 등의 공정이 직접 진행되는 장소이다. 따라서, 상기 내부 챔버(112)의 내부에는 상기 보트(150)에 적재된 반도체기판(90)이 그 내부로 이송되도록 소정 공간이 마련된다. 그리고, 상기 내부 챔버(112)의 일측에는 상기 반도체기판(90)을 처리하기 위한 반응 가스가 유입되는 가스유입라인(115)이 마련되고, 상기 내부 챔버(112)의 타측에는 상기 내부 챔버(112) 내부의 가스와 상기 내부 챔버(112)의 내부에서 생성된 반응부산물이 배기되는 배기라인(116)이 마련된다. 따라서, 상기 내부 챔버(112)의 내부 공간으로 이송된 반도체기판(90)은 상기 가스유입라인(115)을 통해 유입된 반응가스 등에 의해서 세정되고, 상기 세정 공정 중 생성되는 반응부산물은 상기 배기라인(116)을 통해 배기된다. 여기서, 상기 가스유입라인(115)이나 상기 배기라인(116)은 각각 상기 내부 챔버(112)의 측벽 중앙부에 마련될 수 있다. The
또한, 상기 내부 챔버(112)의 내부에는 상기 가스유입라인(115)으로 유입되는 반응가스를 상기 챔버(112) 내 여러 방향으로 분배시키는 가스분배판(117)이 설치될 수 있다. 일실시예로, 상기 가스분배판(117)은 상기 가스유입라인(115)이 연결된 상기 내부 챔버(112)의 내부 일측에 설치되되 상기 내부 챔버(112)의 바닥면에 대하여 수직으로 설치될 수 있다. 이 경우, 상기 가스유입라인(115)으로 유입된 반응가스는 상기 가스분배판(117)에 의해 상기 내부 챔버(112)의 하측방향과 상기 내부 챔버(112)의 상측방향으로 분배될 수 있다. In addition, a
한편, 상기 반도체 제조설비(100)는 상기 내부 챔버(112)를 가열하는 히터(113)와, 상기 외부 챔버(111)와 상기 내부 챔버(112)를 관통하여 상기 내부 챔버(112)의 내부에 수용된 상기 반도체기판(90)의 주변부까지 연장형성된 가이드 봉(118)과, 상기 가이드 봉(118)의 내부에 끼워져 상기 반도체기판(90)의 주변부 온도를 측정하는 써모커플(119)을 더 포함할 수 있다. 이때, 상기 히터(113)는 할로겐 램프를 이용한 방식과 열선을 이용한 방식이 모두 사용될 수 있다. 그리고, 상 기 가이드 봉(118)은 그 내부에 상기 써모커플(119)이 끼워지도록 중공으로 형성될 수 있고, 열전도율이 높은 재질 예를 들면, 알루미늄 등의 재질로 형성될 수 있다. 따라서, 상기 써모커플(119)은 상기 가이드봉(118)을 따라 상기 반도체기판(90)의 주변까지 끼워짐으로써 상기 반도체기판(90)의 주변부 온도를 측정할 수 있게 된다. 여기서, 상기 가이드 봉(118)은 상기 외부 챔버(111)와 내부 챔버(112)의 하측을 관통하여 상기 반도체기판(90)의 주변부까지 연장형성된 다음 상기 내부 챔버(112)의 내부에서 상기 반도체기판(90)이 적층되는 높이만큼 상기 적층된 반도체기판(90)을 따라 상기 내부 챔버(112)의 상부로 소정길이 연장된 후 상기 내부 챔버(112)의 상측을 통해 상기 내부 챔버(112)와 상기 외부 챔버(111)의 외측으로 돌출될 수 있다. 이때, 상기 가이드 봉(118)은 상기 내부 챔버(112)의 바닥면에 대하여 수직으로 설치된 가스분배판(117)에 고정될 수도 있다. On the other hand, the
또한, 상기 반도체 제조설비(100)는 상기 가스유입라인(115)에 연결되며 상기 가스유입라인(115)을 통해 유입되는 반응가스를 여기시키는 리모트 플라즈마 발생유닛(190)과, 상기 내부 챔버(112)의 내부에 설치되며 상기 리모트 플라즈마 발생유닛(190)에 의해 여기된 반응가스를 활성화시키는 UV 램프(114) 및, 공정이 진행되는 동안 상기 내부 챔버(112)로 이송된 반도체기판(90)을 회전시키는 기판회전유닛(121)을 더 포함할 수 있다. 따라서, 상기 내부 챔버(112)로 유입되는 반응가스는 상기 리모트 플라즈마 발생유닛(190)과 상기 UV 램프(114) 등의 작용에 의하여 더욱 활성화된 상태로 세정 공정을 진행한다. 따라서, 상기 세정 효과는 더욱 증대된다. 또한, 상기 내부 챔버(112)로 이송된 반도체기판(90)이 세정되는 동안 상기 반도체기판(90)은 상기 기판회전유닛(121)에 의하여 회전되기 때문에 상기 세정율은 상기 반도체기판(90) 전체적으로 균일할 수 있게 된다. 참조번호 180은 상기 로드락 챔버(130)와 상기 프로세스 챔버(110)를 선택적으로 연통시키는 이너 밸브이고, 참조번호 120은 보트 지지대(160)가 안착되는 안착대이며, 참조번호 122는 기판회전유닛(121)과 안착대(120)를 연결하는 회전축이다. In addition, the
이하, 이상과 같이 본 발명 반도체 제조설비(100)를 이용하여 자연산화막을 제거하는 방법을 구체적으로 설명하면 다음과 같다. Hereinafter, a method of removing the natural oxide film using the
먼저, 자연산화막이 형성된 반도체기판들(90)이 보트(150)에 다수 적재된 채로 본 발명 반도체 제조설비(100)로 로딩되면, 상기 로드락 챔버(130)의 게이트 밸브(131)는 오픈된다. 따라서, 상기 반도체기판들(90)은 상기 보트(150)에 적재된 채로 상기 게이트 밸브(131)를 통해 상기 로드락 챔버(130)의 내부로 이송된다. First, when the
이후, 상기 반도체기판들(90)이 이송되면, 상기 게이트 밸브(131)는 클로우즈되고, 상기 로드락 챔버(130)의 압력은 상기 프로세스 챔버(110)의 압력과 동일한 압력으로 변경 및 유지된다. Thereafter, when the
계속하여, 상기 로드락 챔버(130)와 상기 프로세스 챔버(110)의 사이에 마련된 이너 밸브(180)는 오픈되고, 이송유닛(170)은 상기 로드락 챔버(130) 내 반도체기판들(90)을 상기 프로세스 챔버(110)의 내부로 이송한다. Subsequently, an
이후, 상기 반도체기판들(90)이 상기 프로세스 챔버(110)의 내부로 이송되면, 상기 이너 밸브9170)는 클로우즈된다. 이와 동시에 상기 프로세스 챔버(110)에 연결된 가스유입라인(115)으로는 자연산화막 제거에 적합한 반응가스가 공급되는데, 리모트 플라즈마 발생유닛(190)은 이 공급되는 반응가스를 여기시킨다. 결과적으로, 상기 프로세스 챔버(110) 내부에는 여기된 반응가스들이 유입되어 상기 반도체기판(90) 상에 형성된 자연산화막을 제거한다. 또한, 이와 같은 반응가스의 유입과 함께 또는 상기 반응가스의 유입 후에 상기 히터(113)와 상기 UV 램프(114)는 구동된다. 따라서, 상기 프로세스 챔버(110)의 내부는 세정에 적합한 온도로 유지되고, 이 유지되는 동안 상기 여기된 반응가스들은 UV 램프(114)에서 조사된 광의 작용에 의하여 더욱 활성화된다. 여기서, 상기 반응가스로는 플루오르 화합물을 포함하는 NF3 가스가 사용될 수 있고, 이를 운송하는 캐리어 가스로는 질소 및 수소가 혼합된 혼합가스가 사용될 수 있다. 그리고, 상기 자연산화막의 세정은 약 30여초 동안 수행될 수 있다. 이 경우, 상기 반도체기판(90) 상에 형성된 자연산화막은 모두 세정(제거)되며, 상기 세정되면서 생성된 반응부산물은 상기 챔버(112) 내부의 온도가 상승됨에 따라 상기 반도체기판(90)으로부터 점차 분리되어 상기 배기라인(116)을 통해 외부로 배기된다. Thereafter, when the
한편, 이와 같은 자연산화막 세정공정에서 세정이 직접 이루어지는 반도체기판(90)의 주변온도는 매우 중요하다. 그러나, 종래의 경우에는 세정이 직접 이루어지는 반도체기판(90)의 주변 온도를 측정하는 것이 아니라 상기 챔버의 일측 내벽에 형성된 홀을 통해 상기 챔버 내부의 주변온도만을 측정하고 있었기 때문에, 실제 세정이 이루어지는 부분의 온도와 상기 써모커플이 측정한 온도는 많은 차이가 있었으며, 이로 인하여 정확한 공정관리가 어려웠다. 그러나, 본 발명의 경우에는 상기 외부 챔버(111)와 상기 내부 챔버(112)를 관통하여 상기 내부 챔버(112)의 내부에 수용된 상기 반도체기판(90)의 주변부까지 연장형성된 가이드 봉(118)과, 상기 가이드 봉(118)의 내부에 끼워져 상기 반도체기판(90)의 주변부 온도를 측정하는 써모커플(119)이 구비되기 때문에 세정이 직접 이루어지는 상기 반도체기판(90)의 주변 온도 측정이 가능하다. 따라서, 본 발명에 따르면, 정확한 공정관리가 가능하여 상기 반도체기판(90) 상에 형성된 자연산화막을 모두 제거할 수 있는 효과가 있다. On the other hand, the ambient temperature of the
이상, 본 발명은 도시된 실시예를 참고로 설명하였으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 특허청구의 범위와 이와 균등한 것들에 의해 정해져야 한다.As mentioned above, although the present invention has been described with reference to the illustrated embodiments, it is only an example, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the scope of the present invention should be defined by the appended claims and their equivalents.
상술한 바와 같이 본 발명에 따른 반도체 제조설비에는 내부 챔버를 관통하여 내부 챔버의 내부에 수용된 반도체기판의 주변부까지 연장형성된 가이드 봉과, 이 가이드 봉의 내부에 끼워져 반도체기판의 주변부 온도를 측정하는 써모커플이 구비되기 때문에 세정이 직접 이루어지는 반도체기판의 주변 온도 측정이 가능하게 된다. 따라서, 본 발명에 따르면, 세정 공정의 정확한 공정관리가 가능하여 반도체기판 상에 형성된 자연산화막을 모두 제거할 수 있는 효과가 있다. As described above, the semiconductor manufacturing equipment according to the present invention includes a guide rod extending through the inner chamber to the periphery of the semiconductor substrate accommodated in the inner chamber, and a thermocouple inserted into the guide rod to measure the temperature of the periphery of the semiconductor substrate. Since it is provided, it is possible to measure the ambient temperature of the semiconductor substrate which is directly cleaned. Therefore, according to the present invention, it is possible to remove the natural oxide film formed on the semiconductor substrate by precise process control of the cleaning process.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060015865A KR20070082786A (en) | 2006-02-17 | 2006-02-17 | Semiconductor manufacturing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060015865A KR20070082786A (en) | 2006-02-17 | 2006-02-17 | Semiconductor manufacturing equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070082786A true KR20070082786A (en) | 2007-08-22 |
Family
ID=38612333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060015865A Withdrawn KR20070082786A (en) | 2006-02-17 | 2006-02-17 | Semiconductor manufacturing equipment |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070082786A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250046210A (en) * | 2023-09-26 | 2025-04-02 | 시바우라 메카트로닉스 가부시끼가이샤 | Heating treatment apparatus |
-
2006
- 2006-02-17 KR KR1020060015865A patent/KR20070082786A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250046210A (en) * | 2023-09-26 | 2025-04-02 | 시바우라 메카트로닉스 가부시끼가이샤 | Heating treatment apparatus |
| TWI898769B (en) * | 2023-09-26 | 2025-09-21 | 日商芝浦機械電子裝置股份有限公司 | Heat treatment device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7159599B2 (en) | Method and apparatus for processing a wafer | |
| US7402523B2 (en) | Etching method | |
| US7585686B2 (en) | Method and apparatus for processing a wafer | |
| KR101385346B1 (en) | Methods and apparatus for in-situ substrate processing | |
| US8349544B2 (en) | Method of manufacturing semiconductor device | |
| TWI462171B (en) | Substrate processing apparatus, substrate processing method, and method of manufacturing semiconductor device | |
| US7387968B2 (en) | Batch photoresist dry strip and ash system and process | |
| US7632758B2 (en) | Process and apparatus for forming oxide film, and electronic device material | |
| KR102203604B1 (en) | Pattern collapse recovery method, substrate processing method, and substrate processing apparatus | |
| US8146447B2 (en) | Contamination analysis unit and method thereof, and reticle cleaning system | |
| CN104934350A (en) | Substrate processing apparatus and substrate processing method using substrate processing apparatus | |
| CN100536084C (en) | Method of repairing damaged film having low dielectric constant, semiconductor fabricating device and storage medium | |
| US20040185674A1 (en) | Nitrogen-free hard mask over low K dielectric | |
| US7731799B2 (en) | Substrate processing method, substrate processing apparatus and computer-readable memory medium | |
| JP2010525166A5 (en) | ||
| US20060128160A1 (en) | Photoresist strip using solvent vapor | |
| TWI398920B (en) | Surface treatment of substrates | |
| JP5232514B2 (en) | Substrate processing apparatus and substrate processing method | |
| KR20070082786A (en) | Semiconductor manufacturing equipment | |
| KR970000204B1 (en) | Apparatus and method for manufacturing integrated circuits and other electronic devices | |
| JP5270183B2 (en) | Polymer removal method and polymer removal apparatus | |
| KR100593740B1 (en) | Semiconductor natural oxide film removal method | |
| US20050284572A1 (en) | Heating system for load-lock chamber | |
| KR100666351B1 (en) | Semiconductor ashing device | |
| KR20080040209A (en) | Semiconductor manufacturing equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PC1203 | Withdrawal of no request for examination |
St.27 status event code: N-1-6-B10-B12-nap-PC1203 |
|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid | ||
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |