[go: up one dir, main page]

KR20060041141A - Amplifier circuit, gyrator circuit, filter device and signal amplification method - Google Patents

Amplifier circuit, gyrator circuit, filter device and signal amplification method Download PDF

Info

Publication number
KR20060041141A
KR20060041141A KR1020047019677A KR20047019677A KR20060041141A KR 20060041141 A KR20060041141 A KR 20060041141A KR 1020047019677 A KR1020047019677 A KR 1020047019677A KR 20047019677 A KR20047019677 A KR 20047019677A KR 20060041141 A KR20060041141 A KR 20060041141A
Authority
KR
South Korea
Prior art keywords
amplifier
phase
input
gyrator
interconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020047019677A
Other languages
Korean (ko)
Inventor
에이켄브로에크요하네스빌헬무스테오도루스
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority to KR1020047019677A priority Critical patent/KR20060041141A/en
Publication of KR20060041141A publication Critical patent/KR20060041141A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

증폭기 회로는 위상 시프터 부에 접속된 트랜스듀서 장치를 포함한다. 위상 시프터 부는 입력 신호의 주파수에 적어도 부분적으로 종속되는 임피던스 조정가능한 위상 시프트를 갖는다. 사용시, 조정가능한 위상 시프트는 실질적으로 트랜스듀서 장치의 위상 시프트의 대향 값을 갖도록 조정된다. 일 실시예에서, 위상 시프터 부는 저항 제어 신호를 수신하는 입력 접촉부를 지닌 증폭기 장치를 포함하는 조정가능한 저항 장치 및 커패시터 장치; 커패시터 장치에 접속되는 제1 출력 접촉부 및 트랜스듀서 장치에 접속된 제2 출력 접촉부를 포함한다. 증폭기 회로는 저항 제어 신호를 증폭기 장치의 입력 접촉부에 제공하는 제어 장치를 더 포함한다.The amplifier circuit includes a transducer device connected to the phase shifter section. The phase shifter section has an impedance adjustable phase shift that is at least partially dependent on the frequency of the input signal. In use, the adjustable phase shift is adjusted to have substantially the opposite value of the phase shift of the transducer device. In one embodiment, the phase shifter section includes an adjustable resistance device and a capacitor device including an amplifier device having an input contact for receiving a resistance control signal; A first output contact connected to the capacitor device and a second output contact connected to the transducer device. The amplifier circuit further includes a control device for providing a resistance control signal to an input contact of the amplifier device.

Description

증폭기 회로, 자이레이터 회로, 필터 장치 및 신호 증폭하는 방법{AN AMPLIFIER CIRCUIT, GYRATOR CIRCUIT, FILTER DEVICE AND METHOD FOR AMPLIFYING A SIGNAL}Amplifier circuits, gyrator circuits, filter units and signal amplification {AN AMPLIFIER CIRCUIT, GYRATOR CIRCUIT, FILTER DEVICE AND METHOD FOR AMPLIFYING A SIGNAL}

본 발명은 입력 신호의 주파수에 적어도 부분적으로 종속되는 임피던스 및 조정가능한 위상 시프트를 갖는 하나 이상의 위상 시프터 부에 접속된 한 트랜스듀서 장치를 적어도 포함하는 증폭기 회로에 관한 것이다. The present invention relates to an amplifier circuit comprising at least one transducer device connected to at least one phase shifter section having an adjustable phase shift and an impedance at least partially dependent on the frequency of the input signal.

본 발명은 또한, 증폭기 회로, 예를 들어 자이레이터 장치 및 필터 회로를 적어도 포함하는 회로 및 장치에 관한 것이다.The invention also relates to circuits and devices comprising at least an amplifier circuit, for example a gyrator device and a filter circuit.

증폭기는 예를 들어, 집적된 IF-필터 장치들에 사용되는 적분기 및 커패시터로 구현될 수 있다. 예를 들어, Rudy J.van de Plassche, Willy M.C.Sansen, Johan H. Huijsing, 1994, ISBN 0-7923-9513-1에 발표한 "Analog circuit design, low-power low-voltage, integrated filters, smart power"에, 상호컨덕턴스 증폭기 장치 및 커패시터를 구현하여 필터 장치의 소망 전달 특성을 획득하는 것이 공지되어 있다. 상호컨덕턴스 증폭기 장치는 필터 장치의 단자 임피던스를 실현하는데 사용될 수 있다. 게다가, 2개의 상호컨덕턴스 증폭기 장치들은 자이레이터, 즉 부하 임피던스의 역에 비례하는 입력 임피던스를 갖는 전자 장치로서 사용될 수 있다. 그 러므로, 자이레이터의 출력이 커패시터에 접속되면, 즉, 부하 임피던스가 커패시턴스라면, 입력 임피던스는 인덕턴스처럼 작용한다. 따라서, 이와 같은 자이레이터-커패시터 회로는 인덕터의 특성들을 갖고, 주파수에 대한 종속적인 임피던스를 갖는다. 이 특징은 특히, 물리적인 인덕터를 실현하기 곤란하고 비용이 드는 집적 회로 기술에 유용하게 사용된다. The amplifier can be implemented, for example, with an integrator and a capacitor used in integrated IF-filter devices. For example, "Analog circuit design, low-power low-voltage, integrated filters, smart power," published in Rudy J.van de Plassche, Willy MCSansen, Johan H. Huijsing, 1994, ISBN 0-7923-9513-1. It is known to implement an interconductance amplifier device and a capacitor to obtain the desired transfer characteristics of the filter device. The interconductance amplifier device can be used to realize the terminal impedance of the filter device. In addition, two interconductance amplifier devices can be used as a gyrator, ie an electronic device having an input impedance proportional to the inverse of the load impedance. Therefore, if the output of the gyrator is connected to a capacitor, i.e., if the load impedance is capacitance, then the input impedance acts like an inductance. Thus, such a gyrator-capacitor circuit has the characteristics of an inductor and has a frequency-dependent impedance. This feature is particularly useful for integrated circuit technology that is difficult and expensive to achieve physical inductors.

그러나, 상호컨덕턴스 증폭기 장치가 주파수-종속 전달 특성을 나타내는 문제가 있다. 이는, 이와 같은 상호컨덕턴스 증폭기 장치가 사용되는 자이레이터 장치 또는 필터 장치의 특성과 이상적인 특성간에 편차를 야기시킬 수 있다. 또한, 필터 장치에서, 증폭기 장치의 수행성능의 주파수 종속성은 필터의 소망 주파수 통과대역 밖에서 주파수 감쇄에 영향을 미쳐, 심지어 불안정한 필터-시스템을 야기할 수 있다.However, there is a problem that the interconductance amplifier device exhibits frequency-dependent transfer characteristics. This may cause a deviation between the characteristics and ideal characteristics of the gyrator device or filter device in which such a transconductance amplifier device is used. In addition, in the filter arrangement, the frequency dependence of the performance of the amplifier arrangement may affect the frequency attenuation outside the desired frequency passband of the filter, resulting in even unstable filter-systems.

게다가, 다상 필터에서, 다상 IF-필터의 영상-저지(image-rejection) 특성은 결국, 서로 다른 위상을 지닌 분기에서 회로간의 정합 특성에 의해 결정된다. 이 정합은 가능한 큰 면적을 차지하는 트랜지스터를 사용함으로써 상보형 금속 산화물반도체(CMOS) 토포로지에서 얻어질 수 있다. 트랜지스터의 상호컨덕턴스 증폭의 주파수 종속성은 이들의 길이에 크게 좌우되는데, 그 이유는 상호컨덕턴스의 차단 주파수가 트랜지스터-길이 제곱과 역비례하기 때문이다. 그러므로, 자이레이터 장치 또는 필터 장치의 (상호컨덕턴스 스테이지의 과도 위상 시프트에 의해 결정된)통과 대역 기울기(tilt) 및/또는 안정성과 (정합 특성에 의해 설정된)영상-저지 특성간의 절충이 필요로 된다. In addition, in a polyphase filter, the image-rejection characteristic of the polyphase IF-filter is, in turn, determined by the matching characteristics between the circuits in the branches with different phases. This match can be obtained in complementary metal oxide semiconductor (CMOS) topologies by using transistors that occupy the largest area possible. The frequency dependence of the transconductance amplification of the transistors depends largely on their length because the blocking frequency of the transconductance is inversely proportional to the transistor-length square. Therefore, a trade-off between the passband tilt and / or stability of the gyrator device or filter device (determined by the transient phase shift of the mutual conductance stage) and the image-stopping property (set by the matching characteristics) is required.

바이폴라 토포로지내의 상호컨덕턴스 증폭기 장치에서도 유사한 문제가 존재한다. 바이폴라 트랜지스터에서, 증폭기의 원치않는 주파수 종속성은 베이스의 비제로 저항에 의해 야기된다. 베이스 저항의 존재는 트랜지스터의 이득이 비례하는 외부 베이스-에미터 전압 및 내부 베이스-에미터 전압 간에 주파수-종속 작용을 발생시킨다. 정합이 바이폴라 트랜지스터와 관련되는 한, 정합 특성은 트랜지스터 면적이 크면 클수록 더욱 양호하게 된다. 베이스 저항과 등가의 입력 커패시턴스의 곱과 동일한 시정수가 거의 스케일링과 무관할 지라도, 트랜지스터가 보다 큰 버젼으로 스케일링되면, 베이스-에미터 접합 커패시턴스는 소정 콜렉터-전류에 대해 큰 영향을 미친다. 결국, 이는 소정 주파수에 대한 상호컨덕턴스 이득의 과도한 위상 시프트를 야기시킨다. 그러므로, 또한 바이폴라 장치에서도, 고주파수 작용 및 정합 특성간을 절충하여야 한다는 것이 밝혀졌다.Similar problems exist with interconductance amplifier devices in bipolar topology. In bipolar transistors, the unwanted frequency dependency of the amplifier is caused by the nonzero resistance of the base. The presence of the base resistor causes a frequency-dependent action between the external base-emitter voltage and the internal base-emitter voltage at which the gain of the transistor is proportional. As long as the match is associated with a bipolar transistor, the larger the transistor area, the better the match characteristics. Although the time constant equal to the product of the base resistance and the equivalent input capacitance is almost independent of scaling, if the transistor is scaled to a larger version, the base-emitter junction capacitance has a significant effect on the given collector-current. This, in turn, causes excessive phase shift of the interconductance gain for a given frequency. Therefore, it has also been found that in bipolar devices, there must also be a tradeoff between high frequency action and matching characteristics.

본 발명은 서술된 문제들을 해결하거나 적어도 경감시키고자 하는 것이다. 그러므로, 본 발명의 목적은 개선된 주파수 독립 전달 특성을 갖는 증폭기 회로를 제공하는 것이다. 그러므로, 본 발명을 따르면, 상술된 바와 같은 증폭기 장치는 사용시에, 상기 조정가능한 위상 시프트가 실질적으로 상기 상호컨덕터 장치의 위상 시프트의 대향 값을 갖도록 조정되는 것을 특징으로 한다. The present invention seeks to solve or at least alleviate the problems described. It is therefore an object of the present invention to provide an amplifier circuit having improved frequency independent propagation characteristics. Therefore, according to the invention, the amplifier device as described above is characterized in that, in use, the adjustable phase shift is adjusted to have substantially the opposite value of the phase shift of the interconductor device.

조정가능한 위상 시프트 때문에, 적분기의 위상 시프트는 상호컨덕터 장치의 주파수 종속 위상 시프트를 보상하도록 설정될 수 있다. 이로 인해, 증폭기의 증폭도는 실질적으로 주파수와 무관하게 되고 필터의 통과대역의 기울기는 보상될 수 있다. Because of the adjustable phase shift, the phase shift of the integrator can be set to compensate for the frequency dependent phase shift of the interconductor device. Due to this, the amplification degree of the amplifier is substantially frequency independent and the slope of the passband of the filter can be compensated for.

게다가, 보상되는 조정가능한 위상 시프트가 과도 위상 시프트에 의해 야기되는 RHP(Right Half Plane)에 대해 필터의 극의 시프트가 반대로 작용하기 때문에, 안정성 문제가 피해질 수 있다. 또한, 필터의 안정성을 저하시지 않고도 보다 양호한 정합 특성을 위하여 보다 큰 크기의 트랜지스터가 사용될 수 있기 때문에, 필터의 영상-저지 요구조건 및 안정성 요구조건간의 균형을 덜 잡아도 된다. 게다가, 자동 동조 시스템(ATS)이 사용되면, 시정수 동조 시스템은 이미 이용가능한 필터 장치의 주파수 동조 시스템과 결합될 수 있다. 이 보상을 위하여 필요로 되는 전력-소모는 매우 낮게되는데, 그 결과 동일한 전력 소모 레벨에서 보다 양호한 수행성능을 획득한다. In addition, the stability problem can be avoided because the compensated adjustable phase shift acts in reverse with the filter's pole shift relative to the right half plane (RPH) caused by the transient phase shift. In addition, since larger transistors can be used for better matching characteristics without degrading the stability of the filter, it is less necessary to balance the image-saving requirements and stability requirements of the filter. In addition, if an automatic tuning system (ATS) is used, the time constant tuning system can be combined with the frequency tuning system of the filter device already available. The power consumption required for this compensation is very low, resulting in better performance at the same power consumption level.

본 발명의 특정 실시예가 종속항에 서술되어 있다. Particular embodiments of the invention are described in the dependent claims.

본 발명의 부가적인 상세사항, 양상 및 실시예가 첨부 도면을 참조하여 후술된다.Additional details, aspects, and embodiments of the invention are described below with reference to the accompanying drawings.

도1은 증폭기가 조정가능한 저항기로서 사용되는 본 발명을 따른 증폭기 회로의 일 실시예의 일 예를 도시한 블록도.1 is a block diagram illustrating an example of one embodiment of an amplifier circuit according to the present invention in which an amplifier is used as an adjustable resistor;

도2 내지 도6은 트랜지스터가 조정가능한 저항기로서 사용되는 커패시터-저항기 회로의 예를 도시한 전기 회로도. 2-6 are electrical circuit diagrams showing examples of capacitor-resistor circuits in which transistors are used as adjustable resistors.

도7은 본 발명을 따른 자이레이터 장치의 일 실시예의 일 예를 도시한 전기 회로도.7 is an electrical circuit diagram showing an example of one embodiment of a gyrator device according to the present invention;

도8은 본 발명을 따른 다상 필터 장치의 일 실시예의 일 예를 도시한 전기 회로도.8 is an electrical circuit diagram showing an example of one embodiment of a polyphase filter device according to the present invention;

도9는 본 발명을 따른 증폭기 회로용 자동 동조 시스템의 일 예와 함께 위상 동기 회로를 도시한 블록도.9 is a block diagram showing a phase locked circuit with an example of an autotuning system for an amplifier circuit according to the present invention;

본원에 사용된 바와 같은 저항기 및 커패시터는 주로 저항 또는 용량성 특성을 갖는 임의의 장치 또는 소자를 적어도 포함한다. 도1은 본 발명을 따른 증폭기 회로(A1)의 일 실시예의 일 예의 전기 회로를 도시한 것이다. 증폭기 회로는 2개의 입력 접촉부(Uin) 및 2개의 출력 접촉부(Uout)를 갖는 상호컨덕터 장치(1)를 포함한다. 일반적으로, 상호컨덕터 장치는 입력 신호의 전압을 토대로 출력 접촉부에서 전류를 출력한다. 상호컨덕터 장치(1)는 자신의 출력 접촉부(Uout)가 위상 시프터 부(2)에 접속되어 있다. 위상 시프터 장치(2)는 직렬 접속된 조정가능한 저항기(R) 및 커패시터(C)를 포함하고 상호컨덕터 장치(1)의 출력 접촉부(Uout)에 병렬로 접속된다.As used herein, resistors and capacitors include at least any device or device having primarily resistive or capacitive properties. 1 shows an example of an electrical circuit of an embodiment of an amplifier circuit A1 according to the present invention. The amplifier circuit comprises an interconductor device 1 having two input contacts Uin and two output contacts Uout. In general, the interconductor device outputs a current at the output contact based on the voltage of the input signal. The interconductor device 1 has its output contact Uout connected to the phase shifter section 2. The phase shifter device 2 comprises an adjustable resistor R and a capacitor C connected in series and is connected in parallel to the output contact Uout of the interconductor device 1.

조정가능한 저항기(R)는 어떤 저항에 동조될 수 있는 증폭기 장치(R)이다. 증폭기 장치(R)는 입력 접촉부(Rin) 및 2개의 출력 접촉부(Rout1 및 Rout2)를 각각 갖는다. 출력 접촉부에서, 전류(I1, I2) 각각은 화살표(I1, I2)로 표시된 방향으로 제공된다. 통상적으로, 전류(I1, I2)는 동일하다. 입력 접촉부(Rin)에 어떤 입력 신호를 인가함으로써, 출력 접촉부(Rout1, Rout2)에서의 출력 신호는 제어되어, 출력 접촉부들 가에 어떤 임피던스를 발생시킨다. 따라서, 임피던스는 입력 신호를 변경함으로써 변경될 수 있다. The adjustable resistor R is an amplifier device R that can be tuned to any resistor. The amplifier device R has an input contact Rin and two output contacts Routl and Rout2, respectively. At the output contact, each of the currents I 1 , I 2 is provided in the direction indicated by arrows I 1 , I 2 . Typically, the currents I 1 , I 2 are the same. By applying a certain input signal to the input contact Rin, the output signal at the output contacts Rout1, Rout2 is controlled to generate some impedance to the output contacts. Thus, the impedance can be changed by changing the input signal.

상호컨덕터 장치91)는 입력 접촉부 간의 전압차를 토대로 출력 전류를 출력한다. 출력 전류는 수학적으로 다음과 같이 근사화될 수 있다.Interconductor device 91 outputs an output current based on the voltage difference between the input contacts. The output current can be mathematically approximated as

Figure 112004057007995-PCT00001
Figure 112004057007995-PCT00001

이 수학식에서, Iu는 도1의 화살표(Iu)로 표시된 방향에서 출력 전류를 표시하며, Ui는 입력 접촉부(Uin)에 걸쳐서 인가되는 전압을 표시하고, gm은 상호컨덕터 장치(1)의 이득을 표시한다. This and equation, I u represents the output current in the direction indicated by the arrow (I u) of Figure 1, U i represents a voltage applied across the input contacts (U in), and g m is a cross-conductor devices ( The gain of 1) is displayed.

상호컨덕터 증폭기의 이득은 일반적으로, 입력 접촉부에 제공되는 신호의 주파수에 종속되고 gm = go/(1+jwτ)로서 근사화될 수 있는데, go는 실질적으로 0 Hz의 주파수를 갖는 신호에 대한 상호컨덕터 장치의 상호컨덕턴스를 표시하며, ω는 2π와 승산되는 입력 신호의 주파수를 표시하며, j는 -1의 제곱근이고, τ는 상호컨덕터의 시정수이다. 도1에 도시된 증폭기 회로의 전압-전달은 다음 수학식으로 기술될 수 있다.The gain of the interconductor amplifier is generally dependent on the frequency of the signal provided to the input contact and can be approximated as g m = g o / (1 + jwτ), where g o is applied to a signal having a frequency of substantially 0 Hz. Represents the cross-conductance of the cross-conductor device, ω represents the frequency of the input signal multiplied by 2π, j is the square root of -1, and τ is the time constant of the cross-conductor. The voltage-transfer of the amplifier circuit shown in FIG. 1 can be described by the following equation.

Figure 112004057007995-PCT00002
Figure 112004057007995-PCT00002

수학식(2)에서, Ui 및 Uo는 상호컨덕터 장치(1)의 입력 접촉부들 각각과 출력 접촉부간의 전압 차를 표시하며; R은 증폭기 장치(R)의 저항을 표시하고, C는 도1의 커패시터(C)의 커패시턴스를 표시한다. In equation (2), U i and U o represent the voltage difference between each of the input contacts and the output contact of the interconductor device 1; R denotes the resistance of the amplifier device R, and C denotes the capacitance of the capacitor C of FIG.

위상 시프터 장치(2)는 제1 시프터 접촉부(21) 및 제2 시프터 접촉부(22)간의 전압 및 시프터 접촉부를 통해서 흐르는 전류간의 위상 시프트 Δφ를 갖는다. 시프터 접촉부(21, 22)에 걸쳐서 전압(Uo) 및 전류(Iu)간의 관계는 다음과 같이 수학식으로 기술될 수 있다.The phase shifter device 2 has a phase shift Δφ between the voltage between the first shifter contact portion 21 and the second shifter contact portion 22 and the current flowing through the shifter contact portion. The relationship between the voltage U o and the current I u over the shifter contacts 21, 22 can be described by the following equation.

Figure 112004057007995-PCT00003
Figure 112004057007995-PCT00003

이 수학식에서, C는 커패시터(C)의 커패시턴스를 표시하며, j는 -1의 제곱근이며, ω는 주파수를 표시하고, Iu는 도1에서 화살표(Iu)로 표시된 방향으로 규정되고, R은 증폭기 장치(R)의 저항을 표시한다.This equation, and C indicates the capacitance of the capacitor (C), j is the square root of -1, ω represents the frequency, I u is defined in the direction indicated by the arrow (I u) In Figure 1, R Denotes the resistance of the amplifier device (R).

설명된 바와 같이, 출력 접촉부(Rout1, Rout2)에 걸쳐서 증폭기 장치(R)의 저항은 입력 접촉부(Rin)에 인가되는 신호에 의해 제어될 수 있다. 이로 인해, 위상 시프터 부(2)의 위상 시프트는 또한 조정가능하다. 커패시터(C)는 또한 조정될 수 있고, 예를 들어 바랙터 장치일 수 있다. 조정가능한 저항 및/또는 커패시턴스 때문에, 위상 시프트는 상호컨덕터 장치(1)의 이득의 주파수 종속성 및/또는 위상-시프트를 보상하도록 설정될 수 있다. As described, the resistance of the amplifier device R over the output contacts Rout1, Rout2 can be controlled by a signal applied to the input contact Rin. Due to this, the phase shift of the phase shifter section 2 is also adjustable. The capacitor C can also be adjusted, for example a varactor device. Because of the adjustable resistance and / or capacitance, the phase shift can be set to compensate for the frequency dependence and / or phase-shift of the gain of the interconductor device 1.                 

이로 인해, 저항 및 커패시턴스의 곱인 위상 시프터 장치의 시정수는 손쉽게 조정되어, 시정수 R*C가 상호컨덕터 장치의 시정수(τ)와 실질적으로 동일하게 되도록 한다. 이 때, 이로 인한 증폭기 회로(A1)의 전체 전달은 다음 수학식으로 기술될 수 있다.Due to this, the time constant of the phase shifter device, which is the product of the resistance and the capacitance, is easily adjusted so that the time constant R * C becomes substantially equal to the time constant τ of the interconductor device. At this time, the entire transfer of the amplifier circuit A1 thereby can be described by the following equation.

Figure 112004057007995-PCT00004
Figure 112004057007995-PCT00004

이는 이상적인 적분기의 작용이다.This is the action of the ideal integrator.

증폭기 입력은 상호컨덕터 장치의 특성이 모델링되는 제어 장치에 접속될 수 있다. 그 후, 이 제어 장치는 신호를 증폭기 장치에 제공하여, 증폭기가 상술된 바와 같이 상호컨덕턴스의 변화를 보상하도록 한다.The amplifier input may be connected to a control device in which the characteristics of the interconductor device are modeled. This control device then provides a signal to the amplifier device, so that the amplifier compensates for the change in interconductance as described above.

증폭기 장치는 상호컨덕터 장치와 실질적으로 유사하거나 동일할 수 있다. 이로 인해, 증폭기 장치 및 상호컨덕터 장치의 특성은 실질적으로 동일한 종속성을 가질 것이다. 그 결과, 예를 들어 온도 변화로 인한 변화를 보상하기 위한 여분의 수단이 필요치 않게 된다.The amplifier device may be substantially similar or identical to the interconductor device. Because of this, the characteristics of the amplifier device and the interconductor device will have substantially the same dependency. As a result, there is no need for extra means to compensate for changes caused by temperature changes, for example.

저항기 내의 증폭기 장치는 예를 들어 전계 효과 트랜지스터(FET)와 같은 트랜지스터 장치일 수 있다. 이 응용에서, 용어 '증폭기'는 모든 트랜지스터를 포함하는 것으로 이해되어야 한다. 조정가능한 저항기가 트랜지스터 장치이면, 증폭기 회로는 단일 집적 회로로서 구현될 수 있다. 이는, 트랜지스터가 상호컨덕터 장치내의 트랜지스터와 같이 집적 회로 내의 다른 장치에 사용되는 트랜지스터와 동일 한 유형인 경우, 특히 적합하다. 이 경우에, 집적 회로의 공정은 덜 복잡한데, 그 이유는 집적 회로의 장치가 실질적으로 동일한 공정을 필요로되기 때문이다.The amplifier device in the resistor may be a transistor device, for example a field effect transistor (FET). In this application, the term 'amplifier' should be understood to include all transistors. If the adjustable resistor is a transistor device, the amplifier circuit can be implemented as a single integrated circuit. This is particularly suitable when the transistor is of the same type as the transistor used in other devices in the integrated circuit, such as the transistor in the interconductor device. In this case, the process of the integrated circuit is less complicated because the devices of the integrated circuit require substantially the same process.

도2 내지 도6은 조정가능한 저항기 장치로 사용되는 트랜지스터(R)에 접속되는 커패시터(C)의 예를 도시한 것이다. 이들 도면에서, 전계 효과 트랜지스터(FET)는 조정가능한 저항기로서 사용되지만, 다른 유형의 트랜지스터가 또한 사용될 수 있다. 저항기 접촉부(Rout1, Rout2)는 FETs의 드레인 및 소스이다. FET의 저항은 장치의 기판에 대해서 FETs의 게이트(Rin, Rin1, Rin2)에 인가되는 전압을 변경시킴으로써 조정될 수 있다. 이로 인해, 소스 및 드레인 간의 FET에서 전도 채널은 넓게되거나 타이트하게 되어, 소스 및 드레인 간에서 보다 낮거나 높은 FET 저항을 발생시킨다. 드레인-소스가 커패시터와 직렬로 접속되어 있기 때문에, DC 전류는 저항기를 통해서 흐르지 않고 전력 소모는 실질적으로 제로가 되거나 매우 낮게된다. 도2 내지 도6에서, FETs의 소스, 드레인 및 게이트에 걸쳐서 전압이 설정되어, 트랜지스터가 트리오드 영역(triode region)에서 동작되도록 한다.2 to 6 show an example of a capacitor C connected to a transistor R used as an adjustable resistor device. In these figures, field effect transistors (FETs) are used as adjustable resistors, but other types of transistors may also be used. Resistor contacts Rout1, Rout2 are the drain and source of the FETs. The resistance of the FET can be adjusted by changing the voltage applied to the gates Rin, Rin1, Rin2 of the FETs relative to the substrate of the device. This results in a wider or tighter conduction channel in the FET between the source and drain, resulting in a lower or higher FET resistance between the source and drain. Since the drain-source is connected in series with the capacitor, no DC current flows through the resistor and power consumption is substantially zero or very low. 2-6, voltages are set across the source, drain, and gate of the FETs, allowing the transistor to operate in a triode region.

도2 및 도6에서, n-형 FET는 저항기로서 사용되고, 도3 및 도4에서 p-형 FET가 사용된다. 도5에서, 상호형 FET가 사용된다. 상보형 FET는 서로에 대해 역병렬(anti-parallel)로 접속되는 n-형 FET(RF2)을 포함한다. 도5에서, FETs의 소스 및 드레인 각각은 2C의 커패시턴스를 지닌 커패시터에 접속된다. 도2-6에서, FETs는 예를 들어, 또 다른 증폭기 장치로 대체될 수 있다. 그 후, 증폭기 장치의 저항은 증폭기 장치의 입력에 인가되는 전압 또는 전류를 변경시킴으로써 조정될 수 있다. 2 and 6, n-type FETs are used as resistors, and p-type FETs are used in Figs. In Fig. 5, an interactive FET is used. The complementary FETs comprise n-type FETs RF2 connected in anti-parallel to each other. In Fig. 5, each of the source and the drain of the FETs is connected to a capacitor having a capacitance of 2C. In Figures 2-6, the FETs may be replaced with another amplifier device, for example. The resistance of the amplifier device can then be adjusted by changing the voltage or current applied to the input of the amplifier device.

도7은 본 발명을 따른 증폭기 회로를 포함하는 자이레이터 장치(10)를 도시 한다. 자이레이터 장치(10)는 입력(Uin) 및 출력 (Uout)을 갖는다. 자이레이터는 서로에 헤드-테일 접속된 2개의 상호컨덕턴스 증폭기(101, 102)를 포함한다. 증폭기(102)의 이득은 증폭기(101)의 이득에 대향되는데, 즉 증폭기(102)는 입력 신호가 입력 접촉부(Ui)에 인가되면, 화살표(Iu)로 도7에 도시된 바와 같이 증폭기(101)의 출력 전류의 방향과 대향되는 방향으로 전류를 출력한다. 7 shows a gyrator device 10 comprising an amplifier circuit according to the invention. The gyrator device 10 has an input U in and an output U out . The gyrator comprises two interconductance amplifiers 101, 102 head-tailed to each other. The gain of the amplifier 102 is opposed to the gain of the amplifier 101, i.e., the amplifier 102, when an input signal is applied to the input contact U i , is shown by the arrow I u as shown in FIG. The current is output in the direction opposite to the direction of the output current of 101.

자이레이터에서, 증폭기(101, 102)는 직렬로 접속된 커패시터(C1) 및 저항기(R1)를 포함하는 위상 시프터 장치에 접속된다. 저항기(R1)는 조정가능한 저항기이고 예를 들어 도1 내지 도6과 관련하여 상술된 바와 같이 커패시터 또는 증폭기에 접속되는 FET일 수 있다. In the gyrator, the amplifiers 101 and 102 are connected to a phase shifter device comprising a capacitor C 1 and a resistor R 1 connected in series. Resistor R1 is an adjustable resistor and may be, for example, a FET connected to a capacitor or amplifier as described above in connection with FIGS.

시정수 R1*C1이 상호컨덕터(101 및 102)의 시정수(τ)와 실질적으로 동일하게 되도록 저항기(R1)의 저항이 설정되면, 자이레이터의 임피던스는 이상적인 인덕터의 임피던스 × 증폭기의 이득과 동일하게 된다. 증폭기의 이득은 또한, 서로에 대향되고 반전될 수 있다. 이 경우에, 증폭기(102)는 증폭기(11)의 출력 전류의 진폭에 걸쳐서 1과 실질적으로 등가인 진폭을 갖는 전류를 출력하는데, 이 경우에, 자이레이터는 이상적인 인덕터의 임피던스를 갖는다. 자이레이터(10)의 입력 접촉부(Ui)에 직렬로 접속된 저항기(R2) 및 커패시터(C2)를 포함하는 RC-회로가 접속된다. 따라서, 입력 접촉부(Ui)에서 도시된 도7의 회로의 임피던스는 서로 병렬인 이상적인 인덕터 및 이상적인 커패시터의 임피던스와 실질적으로 동일하다. When the resistance of the resistor R1 is set such that the time constant R 1 * C 1 is substantially equal to the time constant τ of the interconductors 101 and 102, the impedance of the gyrator is equal to the impedance of the ideal inductor × gain of the amplifier. Becomes the same as The gain of the amplifier can also be opposite and inverted against each other. In this case, the amplifier 102 outputs a current having an amplitude substantially equivalent to 1 over the amplitude of the output current of the amplifier 11, in which case the gyrator has the impedance of the ideal inductor. An RC-circuit comprising a resistor R2 and a capacitor C2 connected in series to the input contact U i of the gyrator 10 is connected. Thus, the impedance of the circuit of FIG. 7 shown at the input contact U i is substantially equal to the impedance of the ideal inductor and ideal capacitor in parallel with each other.

도8은 다상 IF 필터를 도시한다. 현재, 통상적으로 칩상에 채널 선택적인(저) IF 필터 또는 IF 에일리어싱 방지 필터를 구현하도록 되어 있다. 실제로, 쿼드러쳐 혼합기와 다상 IF 필터를 조합하여 비제로 IF 주파수를 선택하는 것이 통상적인 단일 혼합기와 IF 필터 조합에 비해서 큰 이점을 제공하는데, 그 이유는 본질적으로 영상 주파수를 억제하기 때문이다. 이 복합-주파수 처리 토포로지는 혼합기 앞에서 RF-주파수에서 복잡한 영상-저지 필터의 필요성을 피하게 한다. 영상-주파수 억제 레벨은 결국, 쿼드러쳐 발진기의 정확도 및 동위상 및 쿼드러쳐 IF-분기간의 정합에 좌우된다. 도8의 필터는 다상 필터의 일 예이고 본 발명은 다른 유형의 다상 필터에 적용될 수 있다는 점에 유의하여야 한다.8 shows a polyphase IF filter. Currently, it is typically designed to implement channel selective (low) IF filters or IF anti-aliasing filters on the chip. Indeed, the selection of non-zero IF frequencies by combining quadrature mixers and polyphase IF filters offers significant advantages over conventional single mixer and IF filter combinations, since they essentially suppress the image frequency. This complex-frequency processing topology avoids the need for complex image-stop filters at the RF-frequency in front of the mixer. The image-frequency suppression level ultimately depends on the accuracy of the quadrature oscillator and the matching between in-phase and quadrature IF-branches. It should be noted that the filter of Figure 8 is an example of a polyphase filter and that the present invention can be applied to other types of polyphase filters.

도8의 필터는 서로에 대해서 위상차를 지닌 2개의 분기(i 및 q)를 갖는다. 도시된 예에서, 위상 차가 90도라고 가정된다. 도시된 필터 장치는 신호가 제공되는 2개의 동위상 입력 접촉부(Iin_i) 및 이 예에서 동일한 신호이지만 90도 위상 시프트가 제공되는 2개의 위상 시프트된 입력 접촉부(Iin-q)를 갖는다. 동위상 출력 접촉부(Uout_i)에 출력 신호가 제공된다. 동일한 출력 신호이지만 90도 위상 시프트가 위상 시프트된 출력 접촉부(Uout_q)에 제공된다. 상응하는 접촉부가 저항기(R5-R8) 각각을 통해서 서로 접속된다. 동위상 입력 접촉부(Iin_i)는 자이레이터 장치(12) 및 2개의 위상 시프터 장치(F1, F2)를 통해서 동위상 출력 접촉부(Uout_i)에 접속된다. 자이레이터 장치(12)는 도7의 자이레이터 장치와 유사할 수 있다. 자이레이터 장치(12)의 입력 접촉부 및 출력 접촉부 둘 다는 병렬로 위상 시프터 장치 (F1, F2)각각에 접속되는데, 이 위상 시프터 장치는 직렬로 접속된 커패시터 및 저항기를 포함한다. 위상 시프트된 입력 접촉부(Iin_q) 및 위상 시프트된 출력 접촉부(Uin_q)는 유사한 방식으로 자이레이터 장치(14) 및 위상 시프터(F3, F4)에 접속된다. 동위상 분기(i) 및 위상 시프트된 분기(q)는 입력 접촉부(Iin_i, Iin_Q)각각, 출력 접촉부(Uout_i, Uout_q)에 접속되는 자이레이터(11, 13)를 통해서 서로 접속된다. 필터는 개선된 수행성능을 갖는데, 그 이유는 위상 시프터를 지닌 자이레이터 장치가 위상 시프터 부(F1-F4)의 조정가능한 위상 보상으로 인해 이상적인 인덕터와 보다 유사하게 작용하기 때문이다.The filter of Fig. 8 has two branches i and q with phase differences with respect to each other. In the example shown, it is assumed that the phase difference is 90 degrees. The illustrated filter device has two in-phase input contacts I in_i to which a signal is provided and two phase shifted input contacts I in-q that are identical in this example but provided a 90 degree phase shift. An output signal is provided to the in-phase output contact Uout_i. The same output signal but a 90 degree phase shift is provided to the phase shifted output contact Uout_q. The corresponding contacts are connected to each other via each of the resistors R5-R8. In-phase input contact I in_i is connected to in-phase output contact U out_i via gyrator device 12 and two phase shifter devices F1, F2. The gyrator device 12 may be similar to the gyrator device of FIG. Both the input and output contacts of the gyrator device 12 are connected in parallel to each of the phase shifter devices F1 and F2, which comprise a capacitor and a resistor connected in series. The phase shifted input contact I in_q and the phase shifted output contact U in_q are connected to the gyrator device 14 and the phase shifters F3 and F4 in a similar manner. In-phase branch (i) and phase-shifted branch (q) are connected to each other through the Xi concentrator (11, 13) connected to the input contact (I in_i, Iin_ Q) respectively, the output contacts (U out_i, U out_q) . The filter has improved performance because the gyrator device with phase shifter behaves more like an ideal inductor due to the adjustable phase compensation of the phase shifters F1-F4.

도시된 필터 장치는 특히, 단일 집적 회로로 구현하는데 적합한데, 그 이유는 트랜지스터, 저항기 및 커패시터만이 필요로 되기 때문이다. 게다가, 인덕터는 트랜지스터 및 커패시터를 사용하여 시뮬레이트되기 때문에, 집적 회로는 상대적으로 작고 저전력 소모를 가질 수 있다. 그러므로, 이 회로는 특히, 이동 전화 및 블루투쓰 장치와 같은 제한된 전원을 지닌 장치에 적합하다. The filter device shown is particularly suitable for implementation in a single integrated circuit, since only transistors, resistors and capacitors are needed. In addition, since the inductor is simulated using transistors and capacitors, the integrated circuit can be relatively small and have low power consumption. Therefore, this circuit is particularly suitable for devices with limited power sources, such as mobile phones and Bluetooth devices.

실제로, 상호컨덕터 장치의 이득의 주파수-종속성은 충분히 정확하게 알려질 수 없는데, 그 이유는 예를 들어 전자 회로 시뮬레이터에서 작용이 열악하게 모델링되기 때문이다. 또한, 전자 회로의 공정 이후 장치 특성의 확산이 통상적으로 크게되어, 특정 장치의 작용을 예측하는 것이 복잡하다. 도9의 회로에서, 자동 동조 시스템(ATS)은 조정가능한 저항기-커패시터 회로의 시정수를 상호컨덕터 장치의 시정수(τ)에 정합시켜, 저항기-커패시터 회로 및 상호컨덕터 장치 각각의 시정수들 간의 정확한 일치성을 획득하는 것이 도시되어 있다. ATS를 구성하는 소자는 점선으로 표시되어 있다. 도시된 ATS는 단지 제어 시스템의 일예이고 다른 제어 시스템도 마찬가지로 본 발명에 따라서 증폭기 회로의 조정가능한 저항기의 저항을 제어하는데 사용될 수 있다는 점에 유의하여야 한다.Indeed, the frequency-dependency of the gain of the interconductor device may not be known accurately enough because the action is poorly modeled, for example in an electronic circuit simulator. In addition, the spread of device characteristics after processing of electronic circuits is typically large, making it difficult to predict the behavior of a particular device. In the circuit of Figure 9, an automatic tuning system (ATS) matches the time constant of the adjustable resistor-capacitor circuit to the time constant (τ) of the interconductor device, so as to between the time constants of each of the resistor-capacitor circuit and the interconductor device. Obtaining the correct correspondence is shown. Elements constituting the ATS are indicated by dotted lines. It should be noted that the illustrated ATS is merely one example of a control system and that other control systems may likewise be used to control the resistance of the adjustable resistor of the amplifier circuit in accordance with the present invention.

도9의 ATS는 전반적으로 종래 기술에 공지된 바와 같은 위상 동기 회로(PLL)(200)에 부분적으로 집적되어 있다. PLL(200)은 PLL 입력(201) 및 PLL 출력 (202, 203)를 갖는다. PLL(200)은 위상 검출기(204), 저역 통과 필터(205), 전압 제어 발진기(VCO)(206), 제한기 장치(208) 및 주파수 분할기(207)를 포함한다. PLL 입력(201)에 기준 주파수(fref)의 입력 신호가 제공될 수 있다. 이 경우에, PLL은 PLL 출력(202, 203)에 출력 주파수(fout)의 VCO 신호를 제공한다. PLL 출력(202, 203)에 VCO 신호가 제공되지만, 출력들간에 위상 차가 존재한다. VCO 신호는 VCO 입력 신호 전압을 토대로 VCO(206)에 의해 발생된다. PLL(200)이 동기되면, 출력 주파수(fout)는 기준 주파수(fref)×분할 팩터(N)와 동일하다.The ATS of FIG. 9 is partially integrated in a phase locked circuit (PLL) 200 as is generally known in the art. PLL 200 has a PLL input 201 and PLL outputs 202, 203. PLL 200 includes a phase detector 204, a low pass filter 205, a voltage controlled oscillator (VCO) 206, a limiter device 208 and a frequency divider 207. An input signal of the reference frequency f ref may be provided to the PLL input 201. In this case, the PLL provides a VCO signal at the output frequency f out to the PLL outputs 202 and 203. Although the VCO signal is provided to the PLL outputs 202 and 203, there is a phase difference between the outputs. The VCO signal is generated by the VCO 206 based on the VCO input signal voltage. When the PLL 200 is synchronized, the output frequency f out is equal to the reference frequency f ref x division factor N.

fout = Nㆍfref f out = Nf ref

VCO 출력 신호 주파수(fout)는 주파수 분할기(207)에 의해 분할비(N) 만큼 분할된다. 이는 fdiv = fout/N과 동일한 분할된 주파수(fdiv)의 신호로 된다. The VCO output signal frequency f out is divided by the division ratio N by the frequency divider 207. This results in a signal at a divided frequency f div equal to f div = f out / N.

분할된 주파수(fdiv)를 지닌 신호는 위상 검출기(204)에 의해 기준 주파수(fref)의 입력 신호와 비교된다. 위상 검출기(204)는 분할된 주파수(fdiv) 및 기준 주 파수(fref)간의 위상 차를 토대로 한 차 신호를 출력한다. 이 차 신호는 필터(205)에 의해 저역 필터링되어 VCO(206)의 발진을 제어하는 VCO 입력 신호로서 사용된다.The signal with the divided frequency f div is compared by the phase detector 204 with the input signal at the reference frequency f ref . The phase detector 204 outputs a difference signal based on the phase difference between the divided frequency f div and the reference frequency f ref . This difference signal is low pass filtered by filter 205 and used as the VCO input signal to control the oscillation of VCO 206.

도9의 ATS는 PLL의 전압 제어 발진기 장치(VCO)(206)를 포함한다. 일반적으로, VCO는 VCO의 입력에 인가되는 전압을 따르는 어떤 주파수 신호를 발생시키는 발진기 장치이다. 도9에서, VCO는 필터에 사용되는 바와 같은 자이레이터 장치의 복제이고 예를 들어 도7에 도시된 바와 같은 자이레이터 장치일 수 있다. VCO 자이레이터에 사용되는 증폭기 회로는 ATS에 의해 제어되어야 하는 증폭기 회로내의 상호컨더터와 유사할 수 있다. The ATS of FIG. 9 includes a voltage controlled oscillator device (VCO) 206 of a PLL. In general, a VCO is an oscillator device that generates some frequency signal that follows the voltage applied to the input of the VCO. In FIG. 9, the VCO is a replica of the gyrator device as used in the filter and may be, for example, a gyrator device as shown in FIG. The amplifier circuit used in the VCO gyrator may be similar to the interconverter in the amplifier circuit that must be controlled by the ATS.

도9의 예에서, 필터(205)의 출력은 본 발명을 따른 증폭기 장치(8) 내의 도시되지 않은 상호컨덕터 장치에 접속된다. 따라서, 필터(205)의 출력은 상호컨덕터 장치의 상호컨덕턴스 이득을 제어한다. 필터(205)의 출력은 자이레이터 내의 상호컨덕터 장치의 이득을 제어함으로써 예를 들어 본 발명을 따른 자이레이터 회로를 포함하는 VCO의 발진 주파수를 제어한다. VCO(206)의 출력은 위상 보상 프로세서(PC) 장치(71)에 접속되는데, 이 장치는 예를 들어 조정가능한 저항기 내의 증폭기의 이득을 제어함으로써 조정가능한 저항기의 저항을 제어하는데 사용될 수 있는 출력 신호를 제공한다. 도시된 예에서, PC 장치(71)의 출력 신호는 또한 VCO(206)로 피드백되어, VCO로서 작용하는 자이레이터 내의 조정가능한 저항기 내의 증폭기의 이득을 제어한다. In the example of Fig. 9, the output of the filter 205 is connected to an unshown interconductor device in the amplifier device 8 according to the present invention. Thus, the output of filter 205 controls the interconductance gain of the interconductor device. The output of the filter 205 controls the oscillation frequency of the VCO, for example comprising the gyrator circuit according to the present invention, by controlling the gain of the interconductor device in the gyrator. The output of the VCO 206 is connected to a phase compensation processor (PC) device 71, which output signal can be used to control the resistance of the adjustable resistor, for example by controlling the gain of the amplifier in the adjustable resistor. To provide. In the example shown, the output signal of the PC device 71 is also fed back to the VCO 206 to control the gain of the amplifier in the adjustable resistor in the gyrator acting as the VCO.                 

증폭기 회로(8) 대신에, 본 발명을 따른 다상 필터 또는 자이레이터 장치는 ATS에 의해 제어될 수 있다. 게다가, ATS(의 부분)는 필터의 동조-루프(의 부분)과 결합될 수 있는데, 이와 같은 동조 루프는 통상 필터 장치 내에 이미 제공되어 있다. 이로 인해, 부가적으로 필요로 되는 전력 소모는 최소화된다. 또한, ATS는 독립형일 수 있으며, PLL 내에 부분적으로 집적되지 않을 수 있다. Instead of the amplifier circuit 8, the polyphase filter or gyrator device according to the invention can be controlled by ATS. In addition, the ATS (part of) can be combined with the tune-loop (part of) of the filter, which tuning loop is usually already provided in the filter arrangement. This minimizes the additional power consumption required. In addition, the ATS may be standalone and may not be partially integrated within the PLL.

본 발명을 따른 증폭기 회로 또는 본 발명을 따른 IF-필터는 제한된 전원으로 무선 신호를 수신하는 전자 장치에 유용하게 사용될 수 있다. 이들 전자 장치는 예를 들어, 배터리 구동되는 무선장치, 이동 전화 또는 블루투쓰 링크를 통해서 근거리 통신망과 통신하는 랩탑 컴퓨터 또는 블루투쓰 링크를 통해서 컴퓨터와 통신하는 개인 휴대 정보 단말기와 같은 블루투쓰 프로토콜을 통해서 통신하는 장치일 수 있다.The amplifier circuit according to the present invention or the IF-filter according to the present invention can be usefully used in an electronic device for receiving a radio signal with a limited power supply. These electronic devices are, for example, devices that communicate via a Bluetooth protocol, such as a battery powered wireless device, a mobile phone or a laptop computer that communicates with a local area network via a Bluetooth link, or a personal digital assistant that communicates with a computer via a Bluetooth link. Can be.

Claims (13)

입력 신호의 주파수에 적어도 부분적으로 종속되는 임피던스와 조정가능한 위상 시프트를 지닌 하나 이상의 위상 시프터 부에 접속되는 하나 이상의 상호컨덕터 장치를 적어도 포함하는 증폭기 회로로서, 사용시에, 상기 조정가능한 위상 시프트는 실질적으로 상기 상호컨덕터 장치의 위상 시프트의 대향 값을 갖도록 조정되며, 상기 위상 시프터 부는 적어도 하나 이상의 커패시터 장치 및 하나 이상의 조정가능한 저항기 장치를 포함하는 증폭기 회로에 있어서,An amplifier circuit comprising at least one interconductor device connected to at least one phase shifter section having an impedance and an adjustable phase shift at least partially dependent on the frequency of the input signal, wherein in use the adjustable phase shift is substantially An amplifier circuit, adjusted to have an opposite value of a phase shift of the interconductor device, wherein the phase shifter portion comprises at least one capacitor device and one or more adjustable resistor devices. 상기 조정가능한 저항기 장치는 적어도 증폭기 장치를 포함하는데, 상기 증폭기 장치는:The adjustable resistor device comprises at least an amplifier device, the amplifier device comprising: 저항 제어 신호를 수신하는 하나 이상의 입력 접촉부;One or more input contacts for receiving a resistance control signal; 상기 커패시터 장치중 적어도 한 커패시터 장치에 접속되는 하나 이상의 제1 출력 접촉부; 및,One or more first output contacts connected to at least one of the capacitor devices; And, 상기 상호컨덕터 장치에 접속되는 하나 이상의 제2 출력 접촉부를 포함하며,One or more second output contacts connected to the interconductor device, 상기 증폭기 회로는 상기 저항 제어 신호를 상기 입력 접촉부에 제공하는 제어 장치를 더 포함하는 증폭기 회로.The amplifier circuit further comprises a control device for providing the resistance control signal to the input contact. 제 1 항에 있어서,The method of claim 1, 상기 조정가능한 저항기 장치 내의 상기 증폭기 장치는 실질적으로 상기 상호컨덕터 장치와 동일한 것을 특징으로 하는 증폭기 회로.The amplifier device in the adjustable resistor device is substantially the same as the interconductor device. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 상호컨덕터 장치는 트랜지스터 장치인 것을 특징으로 하는 증폭기 회로.And said interconductor device is a transistor device. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 조정가능한 장치 내의 증폭기 장치는 트랜지스터 장치인 것을 특징으로 하는 증폭기 회로.The amplifier device in the adjustable device is a transistor device. 제 3 항 또는 제 4 항에 있어서, The method according to claim 3 or 4, 상기 트랜지스터 장치중 적어도 한 트랜지스터 장치는 금속 산화물 반도체 전계 효과 트랜지스터인 것을 특징으로 하는 증폭기 회로.At least one of the transistor devices is a metal oxide semiconductor field effect transistor. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 제어 장치는 적어도 전압 제어 발진기를 포함하는 것을 특징으로 하는 증폭기 회로.The control device comprising at least a voltage controlled oscillator. 제 6 항에 있어서,The method of claim 6, 상기 제어 장치는 증폭기 장치를 더 포함하는 것을 특징으로 하는 증폭기 회로.The control device further comprises an amplifier device. 제 7 항에 있어서, The method of claim 7, wherein 상기 전압 제어 발진기 회로는 적어도 상기 상호컨덕터 장치와 실질적으로 유시한 2개 이상의 발진기 상호컨덕터 장치를 포함하는 것을 특징으로 하는 증폭기 회로.The voltage controlled oscillator circuit comprises at least two oscillator interconductor devices substantially similar to the interconductor device. 자이레이터 회로로서,As a gyrator circuit, 제1항 내지 제8항중 어느 한 항에 청구된 바와 같은 하나 이상의 증폭기 회로 및,At least one amplifier circuit as claimed in any one of claims 1 to 8, and 상기 증폭기 회로 내의 상호컨덕터의 출력 접촉부에 접속되는 입력 접촉부를 갖는 하나 이상의 증폭기 장치를 적어도 포함하는데, At least one amplifier device having an input contact connected to an output contact of an interconductor in the amplifier circuit, 상기 증폭기 장치는 실질적으로 상기 증폭기 회로 내의 상기 증폭기 장치의 이득의 역의 이득을 갖는 자이레이터 회로.And the amplifier device has a gain that is substantially the inverse of the gain of the amplifier device in the amplifier circuit. 필터 장치로서,As a filter device, 하나 이상의 동위상 입력,One or more in-phase inputs, 상기 동위상 입력에 접속되는 제9항에 청구된 바와 같은 하나 이상의 자이레이터 장치 및,At least one gyrator device as claimed in claim 9 connected to said in-phase input, and 상기 자이레이터 장치에 접속되는 하나 이상의 동위상 출력을 적어도 포함하는 필터 장치.At least one in-phase output connected to the gyrator device. 제 10 항에 있어서,The method of claim 10, 하나 이상의 위상 시프트된 입력,One or more phase shifted inputs, 상기 위상 시프트된 입력에 접속되는 제9항에 청구된 바와 같은 하나 이상의 자이레이터 장치 및,At least one gyrator device as claimed in claim 9 connected to said phase shifted input, 상기 자이레이터 장치에 접속된 하나 이상의 위상 시프트된 출력을 더 포함하는 것을 특징으로 하는 필터 장치.And at least one phase shifted output connected to the gyrator device. 제 11 항에 있어서,The method of claim 11, 상기 동위상 입력 및 상기 위상 시프트된 입력에 접속되는 하나 이상의 제1 자이레이터 장치 및,At least one first gyrator device coupled to the in-phase input and the phase shifted input, and 상기 동위상 출력 및 상기 위상 시프트된 출력에 접속되는 하나 이상의 제2 자이레이터 장치를 더 포함하는 필터 장치.At least one second gyrator device coupled to the in-phase output and the phase shifted output. 입력 신호를 증폭하는 방법으로서,As a method of amplifying an input signal, 입력 신호의 전압을 토대로 신호 전류를 발생시키는 단계;Generating a signal current based on the voltage of the input signal; 저항기 장치의 위상 시프트를 상기 발생 단계에서 발생된 상기 신호 전류의 대향되는 위상 시프트로 조정하는 단계로서, 상기 저항기 장치는 조정가능한 위상 시프트 및 입력 신호의 주파수에 적어도 부분적으로 종속되는 임피던스를 갖는, 조정 단계;Adjusting the phase shift of the resistor device to an opposite phase shift of the signal current generated in the generating step, the resistor device having an adjustable phase shift and an impedance at least partially dependent on the frequency of the input signal; step; 상기 신호 전류를 커패시터 장치에 제공하는 단계; 및,Providing the signal current to a capacitor device; And, 상기 전류를 상기 저항기 장치에 제공하는 단계를 적어도 포함하는 입력 증폭 방법.At least providing the current to the resistor device.
KR1020047019677A 2004-12-03 2002-06-03 Amplifier circuit, gyrator circuit, filter device and signal amplification method Ceased KR20060041141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020047019677A KR20060041141A (en) 2004-12-03 2002-06-03 Amplifier circuit, gyrator circuit, filter device and signal amplification method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020047019677A KR20060041141A (en) 2004-12-03 2002-06-03 Amplifier circuit, gyrator circuit, filter device and signal amplification method

Publications (1)

Publication Number Publication Date
KR20060041141A true KR20060041141A (en) 2006-05-11

Family

ID=37147869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047019677A Ceased KR20060041141A (en) 2004-12-03 2002-06-03 Amplifier circuit, gyrator circuit, filter device and signal amplification method

Country Status (1)

Country Link
KR (1) KR20060041141A (en)

Similar Documents

Publication Publication Date Title
KR0185406B1 (en) Electric controlled oscillator circuit and electric controlled filter device having this circuit
KR100491390B1 (en) Active Phase Splitter
KR100772747B1 (en) Voltage controlled oscillator with wide frequency range and low noise for integrated circuit fabrication
Kumngern et al. Electronically tunable multiphase sinusoidal oscillator using translinear current conveyors
Vlassis 0.5 V CMOS inverter-based tunable transconductor
KR100909538B1 (en) Multiphase Voltage Controlled Oscillators
JPH01212105A (en) Integrated gyrator oscillator
WO2001089082A2 (en) An ultra linear high frequency transconductor structure
Serdijn et al. A wide-tunable translinear second-order oscillator
JPH02155305A (en) Filter device
JPH01161904A (en) Phase shifter-oscillator
EP1510001B1 (en) An amplifier circuit, gyrator circuit, filter device and method for amplifying a signal
WO1996027235A1 (en) Active resistor for stability compensation
KR101004672B1 (en) Frequency multiplier for wireless communication and its driving method
Mongkolwai et al. Generalized impedance function simulator using voltage differencing buffered amplifiers (VDBAs)
JP4083840B2 (en) Transconductance amplifier and voltage controlled oscillator
US8274320B2 (en) Signal processing circuit with improved linearity
US6344762B1 (en) Bias circuit for a low voltage differential circuit
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
KR940007972B1 (en) Variable frequency oscillator
JP3578136B2 (en) Multiplier
KR20060041141A (en) Amplifier circuit, gyrator circuit, filter device and signal amplification method
Siripruchyanun et al. Current-controlled current differencing transconductance amplifier and applications in continuous-time signal processing circuits
Jin Multi-function current differencing cascaded transconductance amplifier (MCDCTA) and its application to current-mode multiphase sinusoidal oscillator
US20060226892A1 (en) Circuit for generating a reference current

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20041203

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070531

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080827

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090327

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20091230

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090327

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20080827

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I