[go: up one dir, main page]

KR20060040822A - Test socket with probe card - Google Patents

Test socket with probe card Download PDF

Info

Publication number
KR20060040822A
KR20060040822A KR1020040089640A KR20040089640A KR20060040822A KR 20060040822 A KR20060040822 A KR 20060040822A KR 1020040089640 A KR1020040089640 A KR 1020040089640A KR 20040089640 A KR20040089640 A KR 20040089640A KR 20060040822 A KR20060040822 A KR 20060040822A
Authority
KR
South Korea
Prior art keywords
semiconductor device
tcp
contact
cof
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020040089640A
Other languages
Korean (ko)
Inventor
문지영
Original Assignee
에이엘티 세미콘(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엘티 세미콘(주) filed Critical 에이엘티 세미콘(주)
Priority to KR1020040089640A priority Critical patent/KR20060040822A/en
Publication of KR20060040822A publication Critical patent/KR20060040822A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 프로브 카드를 가지는 테스트 소켓이 개시된다. 상기 프로브 카드는 포로브 핀을 구비하고, 테스트 소켓에 특성 검사를 위해 탑재된 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Printed Circuit)의 콘택과 전기적으로 접촉된다. 원활한 전기적 접촉을 위해 상기 프로브 카드는 프로브 핀을 구비한다. 프로브 핀은 소정의 탄성을 가지고, TCP 또는 COF의 콘택과 전기적으로 접촉된다.The present invention discloses a test socket having a probe card. The probe card has a fore pin and is in electrical contact with a contact of a Tape Carrier Package (TCP) or Chip On Flexible Printed Circuit (COF) mounted on the test socket for characterization. The probe card has a probe pin for smooth electrical contact. The probe pin has a predetermined elasticity and is in electrical contact with a contact of TCP or COF.

프로브카드, 테스트용 소켓Probe card, test socket

Description

프로브 카드를 가지는 테스트용 소켓{Testing Socket of having Probe Card}Testing socket of having probe card

도 1a 및 도 1b는 종래의 표면 실장용 반도체 디바이스를 테스트하기 위한 테스트용 소켓을 도시한 사시도 및 케리어(200)의 평면도이다.1A and 1B are a perspective view and a plan view of a carrier 200 showing a test socket for testing a conventional surface mount semiconductor device.

도 2는 본 발명의 테스트용 소켓의 사시도이다.2 is a perspective view of a test socket of the present invention.

도 3은 본 발명의 테스트용 소켓의 단면도이다.3 is a cross-sectional view of the test socket of the present invention.

도 4는 본 발명의 케리어가 실장된 테스트용 소켓을 도시한 사시도이다4 is a perspective view showing a test socket mounted with a carrier of the present invention.

도 5는 본 발명의 TCP 또는 COF의 패턴과 프로브 핀사이의 접촉을 설명하기 위한 단면도이다.5 is a cross-sectional view for explaining the contact between the probe pin and the pattern of the TCP or COF of the present invention.

<주요도면부호의 설명><Description of Major Drawing Codes>

200:케리어 300:상부 프레임200: carrier 300: upper frame

310:하부 프레임 312:케리어 가이드310: lower frame 312: carrier guide

316:리드핀 318:프로브 카드316: lead pin 318: probe card

320:프로브핀 321:도전성 패턴320: probe pin 321: conductive pattern

322:포그핀 404:필름322: fog pin 404: film

404:반도체 디바이스 406:콘택404: semiconductor device 406: contact

본 발명은 반도체 디바이스가 삽입되어 검사되는 장치인 반도체 디바이스 테스트용 소켓에 관한 것으로 더욱 상세하게는 표면 실장용 반도체 디바이스를 보다 정확하게 테스트하기 위한 반도체 디바이스 테스트용 소켓에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a socket for a semiconductor device test, which is a device in which a semiconductor device is inserted and inspected, and more particularly, to a socket for a semiconductor device test for more accurately testing a surface mount semiconductor device.

통상적으로, 반도체 디바이스의 최종 특성을 분석 검토하기 위해서는 테스트용 소켓이 사용된다. 즉, 테스트 장치에 이식된 소정의 테스트 프로그램에 따라 반도체 디바이스를 테스트하기 위해 상기 테스트용 소켓은 테스트 장치에 전기적으로 연결되고, 테스트 장치와 반도체 디바이스 사이에 연결되는 중간 매개체이다. 이러한 테스트용 소켓은 반도체 디바이스의 특성을 보다 면밀히 검토하거나, 반도체 디바이스의 오동작을 분석하는 디버깅 과정에서 필수적으로 요구되는 검사 장치이다.Typically, test sockets are used to analyze and examine the final characteristics of a semiconductor device. That is, the test socket is an intermediate medium electrically connected to the test apparatus and connected between the test apparatus and the semiconductor device to test the semiconductor device according to a predetermined test program implanted in the test apparatus. Such a test socket is an inspection device which is essential in debugging process which examines the characteristics of the semiconductor device more closely or analyzes the malfunction of the semiconductor device.

또한, 테스트용 소켓은 반도체 디바이스의 신뢰성 검사를 수행하는 과정에서도 요구된다. 즉, 고온, 저온, 다양한 물리적 환경의 변화 또는 다양한 화학적 환경의 변화 과정을 인위적으로 설치하여, 반도체 디바이스를 통상의 제품사용 환경보다 더욱 열악한 환경에 투입하여, 반도체 디바이스의 수명이나, 환경의 변화에 따른 전기적 특성의 균일성 등을 확인할 수 있다.Test sockets are also required in the process of performing reliability checks of semiconductor devices. That is, by artificially installing high temperature, low temperature, various physical environment changes, or various chemical environment change processes, the semiconductor device is put in a worse environment than a normal product use environment, and thus, the life of the semiconductor device and the change of the environment are artificially established. The uniformity of the electrical characteristics can be confirmed.

도 1a는 종래의 표면 실장용 반도체 디바이스를 테스트하기 위한 테스트용 소켓을 도시한 사시도이다.1A is a perspective view illustrating a test socket for testing a conventional surface mount semiconductor device.

도 1a를 참조하면, 종래 기술에 따른 테스트용 소켓은 상부 프레임(100), 하부 프레임(110), 케리어 가이드(112), 체결링(114), 리드핀(116), 금속배선(118) 및 콘택 포인트(120)를 포함한다.Referring to Figure 1a, the test socket according to the prior art is the upper frame 100, lower frame 110, carrier guide 112, fastening ring 114, lead pin 116, metal wiring 118 and And a contact point 120.

상부 프레임(100)은 덥개부(102) 및 체결부(104)를 가진다. 체결부(104)는 반도체 디바이스가 상기 콘택 포인트(120)에 탑재된 경우, 체결링(114)과 결합되어 테스트용 소켓내의 반도체 디바이스가 테스트 중에 흔들리지 않도록 고정시키는 역할을 수행한다. 또한 덮개부(102)는 외부로부터 반도체 디바이스를 보호하고, 반도체 디바이스를 소정의 압력으로 눌러주어 반도체 디바이스가 콘택 포인트(120)에 전기적으로 연결되도록 한다.The upper frame 100 has a lid 102 and a fastening portion 104. When the semiconductor device is mounted on the contact point 120, the fastening part 104 is coupled to the fastening ring 114 to fix the semiconductor device in the test socket so as not to shake during the test. In addition, the cover 102 protects the semiconductor device from the outside and presses the semiconductor device to a predetermined pressure so that the semiconductor device is electrically connected to the contact point 120.

하부 프레임(110)을 관통하여 형성된 리드핀(116)은 테스트용 소켓이 외부와의 전기적 연결을 달성하도록 한다. 상기 리드핀(116)은 하부 프레임(110)을 관통하여 금속 배선(118)과 연결된다. 상기 금속 배선(118)은 콘택 포인트(120)와 연결된다. 상기 콘택 포인트(120)는 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Printed Circuit) 형태로 실장된 반도체 디바이스와 전기적으로 접촉되는 곳이다. TCP 또는 COF타입인 경우, 반도체 디바이스에 형성된 범프(Bump) 및 패턴화된 도선을 통해 필름의 소정 영역에 콘택이 형성된다. 따라서, 소켓의 콘택 포인트(120)는 필름 상의 콘택과 전기적으로 연결된다. The lead pin 116 formed through the lower frame 110 allows the test socket to achieve an electrical connection with the outside. The lead pin 116 is connected to the metal wire 118 through the lower frame 110. The metal wire 118 is connected to the contact point 120. The contact point 120 is an electrical contact with a semiconductor device mounted in a tape carrier package (TCP) or a chip on flexible printed circuit (COF). In the case of the TCP or COF type, contacts are formed in predetermined regions of the film through bumps and patterned conductors formed in the semiconductor device. Thus, the contact point 120 of the socket is electrically connected with the contact on the film.

이를 도 1b에 도시된 케리어(200)의 평면도를 통해 상세히 설명한다.This will be described in detail through a plan view of the carrier 200 shown in FIG. 1B.

도 1b를 참조하면, 반도체 디바이스가 실장된 TCP 또는 COF는 케리어(200)에 탑재된다. 즉, 상하로 탈착이 가능한 케리어 덥개(204)를 통해 케리어 덥개(204)와 지지판(202) 사이에 TCP 또는 COF는 배치되고, 가이드 홈(206)은 상기 도 1a의 케리어 가이드(112)에 끼워지도록 결합된다. 케리어(200)에 TCP 또는 COF이 탑재된 경우, 지지판(202)의 표면으로 필름의 콘택이 노출된다. 필름의 콘택이 노출된 케 리어(200)를 케리어 가이드(112)에 끼우면, 콘택 포인트(120)와 필름의 콘택은 전기적으로 접촉되고, 테스트 또는 디버깅이 가능한 상태가 된다.Referring to FIG. 1B, the TCP or COF in which the semiconductor device is mounted is mounted on the carrier 200. That is, TCP or COF is disposed between the carrier lid 204 and the support plate 202 through the carrier lid 204 that is detachable up and down, and the guide groove 206 is inserted into the carrier guide 112 of FIG. 1A. Combined to lose. When TCP or COF is mounted on the carrier 200, the contact of the film is exposed to the surface of the support plate 202. When the carrier 200 having exposed contact of the film is inserted into the carrier guide 112, the contact point 120 and the contact of the film are electrically contacted, and the test or debugging is possible.

상술한 종래 기술에 의할 경우, 콘택 포인트(120)와 필름의 콘택사이에 전기적 콘택이 완전하게 이루어지지 않는 문제가 발생한다. 즉, 반도체 디바이스의 입출력 단자의 수에 따라 필름의 콘택 사이의 간격이 결정되는데, 콘택 사이의 간격이 매우 좁고, 콘택의 수가 많은 경우, 콘택 포인트(120)의 수평도 및 지지판(202)의 평활도에 따라, 필름의 콘택들중 일부는 콘택 포인트(120)와 완전한 전기적 접촉이 되지 않는 문제가 발생한다.According to the above-described prior art, there is a problem that the electrical contact is not made completely between the contact point 120 and the contact of the film. That is, the distance between the contacts of the film is determined according to the number of input / output terminals of the semiconductor device. When the distance between the contacts is very narrow and the number of contacts is large, the horizontality of the contact point 120 and the smoothness of the support plate 202 are determined. As a result, some of the contacts of the film may have a problem of not being in complete electrical contact with the contact point 120.

특히, LCD 구동용 디바이스의 경우, 다수의 입출력 단자를 가지므로 테스트가 수행될 때마다, 전기적 접촉이 일정하게 이루어지지 않아 동일 디바이스를 수차례 테스트하는 문제점이 있다. In particular, since the LCD driving device has a plurality of input and output terminals, there is a problem that the same device is tested several times because electrical contact is not made constant every time the test is performed.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 하부 프레임에 상하로 탄력적인 운동이 가능한 프로브 핀을 이용하여 TCP 또는 COF 상의 콘택과 전기적 접촉이 용이하도록 하는 반도체 디바이스 테스트용 소켓을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a socket for a semiconductor device test to facilitate the electrical contact with the contact on the TCP or COF by using a probe pin capable of elastic movement up and down in the lower frame.

상기 목적을 달성하기 위한 본 발명은, 하부 프레임을 관통하여 형성된 다수의 리드 핀들; 상기 리드핀과 전기적으로 연결된 포그핀; 상기 하부 프레임상에 형성되고, 상기 포그핀과 연결되며, 반도체 디바이스를 실장하는 TCP 또는 COF 타입의 콘택과 전기적으로 연결되기 위한 프로브 핀; 및 상기 프로브 핀에 접촉된 반도 체 디바이스를 실장하는 TCP 또는 COF를 고정하고 전기적 접촉을 유지하기 위한 상부 프레임을 포함하는 테스트용 소켓을 제공한다.The present invention for achieving the above object, a plurality of lead pins formed through the lower frame; A fog pin electrically connected to the lead pin; A probe pin formed on the lower frame, connected to the fog pin, and electrically connected to a TCP or COF type contact for mounting a semiconductor device; And an upper frame for fixing a TCP or a COF for mounting a semiconductor device in contact with the probe pin and maintaining electrical contact.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

실시예Example

도 2는 본 발명의 바람직한 실시예에 따른 테스트용 소켓을 도시한 사시도이다.2 is a perspective view showing a test socket according to a preferred embodiment of the present invention.

도 2를 참조하면, 상기 테스트용 소켓은, 상부 프레임(300), 하부 프레임(310), 상기 하부 프레임(310)상에 설치된 프로브 카드(318), 상기 프로브 카드(318)상에 설치된 프로브핀(320), 케리어 가이드(312) 및 리드 핀(316)를 포함한다.Referring to FIG. 2, the test socket includes an upper frame 300, a lower frame 310, a probe card 318 installed on the lower frame 310, and a probe pin installed on the probe card 318. 320, carrier guide 312 and lead pin 316.

상부 프레임(300)은 덥개부(302), 체결부(304) 및 푸셔(306)를 가진다. The upper frame 300 has a lid 302, a fastening portion 304 and a pusher 306.

체결부(304)는 반도체 디바이스를 실장한 TCP 또는 COF가 상기 프로브 핀(320)상에 탑재된 경우, 체결링(314)과 결합되어 테스트용 소켓내의 반도체 디바이스가 테스트 중에 흔들리지 않도록 고정시키는 역할을 수행한다. 또한 덮개부(302)는 외부로부터 반도체 디바이스를 보호한다. 또한, 상기 푸셔(306)는 반도체 디바이스를 실장한 TCP 또는 COF가 테스트용 소켓내에 탑재된 경우, 소정의 압력으로 반도체 디바이스를 눌러주어 반도체 디바이스가 상기 프로브 핀(320)에 전기적으로 연결되도록 한다. 바람직하게는, 상기 푸셔(306)는 금속 재질을 가진다. 금속 재질을 가지는 푸셔(306)는 높은 평활도를 가지며, 반도체 디바이스 표면 전체를 균등 한 압력으로 하부로 밀어주는 기능을 수행한다.When the TCP or COF mounting the semiconductor device is mounted on the probe pin 320, the coupling unit 304 is coupled to the coupling ring 314 to fix the semiconductor device in the test socket so that the semiconductor device does not shake during the test. Perform. The cover portion 302 also protects the semiconductor device from the outside. In addition, when the TCP or COF mounting the semiconductor device is mounted in the test socket, the pusher 306 presses the semiconductor device at a predetermined pressure so that the semiconductor device is electrically connected to the probe pin 320. Preferably, the pusher 306 has a metal material. The pusher 306 having a metal material has a high smoothness and performs a function of pushing the entire surface of the semiconductor device downward with an equal pressure.

또한,하부 프레임(310)을 관통하여 형성된 리드핀(316)은 테스트용 소켓이 외부와의 전기적 연결을 달성하도록 한다. 상기 리드핀(316)은 하부 프레임(310)을 관통하여 상기 하부 프레임(310)상에 형성된 프로브 카드(318)와 연결된다. In addition, the lead pin 316 formed through the lower frame 310 allows the test socket to achieve an electrical connection with the outside. The lead pin 316 penetrates through the lower frame 310 and is connected to the probe card 318 formed on the lower frame 310.

상기 프로브 카드(318)는 표면 영역에 다수의 프로브 핀(320)들을 가진다. 상기 프로브 핀은 텅스텐 또는 구리 재질을 가짐이 바람직하다. 상기 프로브 카드(318) 및 프로브 핀(320)은 반도체 테스트 공정중 EDS(Electric Die Sorting) 공정에서 사용되고 있음은 당업자에게 공지의 사실이다. 즉, 프로브 핀(320)은 소정의 탄성을 가지고 패키징 단계 이전에 반도체 칩의 패드와 접촉되어 테스트를 수행하는 장치이다. 이러한 브로브 카드를 본 발명에서는 패키징이 완료된 상태에서 반도체 디바이스의 특성 검사나 디버깅시에 사용되는 테스트용 소켓에 적용한다.The probe card 318 has a plurality of probe pins 320 in the surface area. The probe pin preferably has a tungsten or copper material. It is known to those skilled in the art that the probe card 318 and the probe pin 320 are used in an electric die sorting (EDS) process during a semiconductor test process. That is, the probe pin 320 is a device that has a predetermined elasticity and is in contact with the pad of the semiconductor chip before the packaging step to perform a test. In the present invention, such a brob card is applied to a test socket used for inspecting or debugging a characteristic of a semiconductor device in a completed packaging state.

상기 프로브 핀(320)은 TCP 또는 COF 형태로 실장된 반도체 디바이스와 전기적으로 접촉되도록 설치된다. The probe pin 320 is installed to be in electrical contact with a semiconductor device mounted in the form of TCP or COF.

TCP 또는 COF 타입인 경우, 반도체 디바이스에 형성된 범프(Bump) 및 패턴화된 도선을 통해 필름의 소정 영역에 콘택이 형성된다. 따라서, 소켓의 프로브 핀(320)은 필름 상의 콘택과 전기적으로 연결된다.In the case of the TCP or COF type, contacts are formed in predetermined regions of the film through bumps and patterned leads formed in the semiconductor device. Thus, the probe pin 320 of the socket is electrically connected to the contact on the film.

TCP는 원래 "테이프 케리어 방식"이라고 불리는 방식으로, 고집적 반도체 칩의 조립 실장기술 중 와이어리스(Wireless) 본딩 방식의 한가지이다. 이는 반도체 칩을 테이프 필름에 접속하고 수지(Resin)로 밀봉하는 패키지이다.TCP, originally called a "tape carrier method," is one of the wireless bonding methods in the assembly technology of highly integrated semiconductor chips. This is a package which connects a semiconductor chip to a tape film and seals with resin.

또한, COF는 통신기기의 경박단소화에 따라 LCD 구동용 디바이스에서, 이에 대응하기 위해 최근에 개발된 새로운 형태의 패키지이다. 이는 폴리아미드(Polyimide)의 기판상에 범핑된 칩을 접착하는 방식이다.In addition, COF is a new type of package recently developed to cope with the LCD driving device according to the light and short size of communication equipment. This is a method of bonding a bumped chip onto a substrate of polyamide.

반도체 디바이스가 실장된 TCP 또는 COF 상에는 소정의 패턴이 형성되고, 프로브 핀(320)과의 전기적 접속을 위한 콘택이 형성된다. 반도체 디바이스가 실장된 TCP 또는 COF는 상기 도 1b에 도시된 케리어(200)에 탑재된다. 케리어(200)에 탑재된 경우, TCP 또는 COF의 콘택은 지지판(202) 표면상에 노출되며, 반도체 디바이스는 케리어 덥개(204)에 의해 고정된다. 또한, 상기 도 2의 케리어 가이드(312)와 상기 도 1b의 가이드 홈(206)은 서로 결합된다. 바람직하게 본 발명에 따른 케리어는 금속 재질을 가진다. 상기 금속 재질을 가지는 케리어는 높은 평활도를 유지하고, 상기 푸셔(306)로부터 전달되는 압력이 반도체 디바이스 및 TCP 또는 COF의 콘택에 균등하게 전달되도록 한다. 이는 미세한 압력의 차이에의해 콘택이 불완전하게 형성되는 것을 방지하기 위한 것이다.A predetermined pattern is formed on the TCP or COF in which the semiconductor device is mounted, and a contact for electrical connection with the probe pin 320 is formed. TCP or COF in which the semiconductor device is mounted is mounted on the carrier 200 shown in FIG. 1B. When mounted on the carrier 200, contacts of TCP or COF are exposed on the surface of the support plate 202, and the semiconductor device is fixed by the carrier lid 204. In addition, the carrier guide 312 of FIG. 2 and the guide groove 206 of FIG. 1B are coupled to each other. Preferably the carrier according to the invention has a metal material. The carrier with the metal material maintains high smoothness and allows the pressure delivered from the pusher 306 to be evenly transmitted to the contact of the semiconductor device and TCP or COF. This is to prevent the contact from being incompletely formed by the minute pressure difference.

도 3은 본 발명의 바람직한 실시예에 따른 테스트용 소켓의 단면도이다.3 is a cross-sectional view of a test socket according to a preferred embodiment of the present invention.

상기 도 3에서는 용이한 이해를 위해 상부 프레임은 도시하지 아니하고, 하부 프레임(310), 리드핀(316), 프로브 카드(318), 프로브 핀(320) 및 상기 하부 프레임을 관통하는 포그 핀(322)만이 도시된다.In FIG. 3, the upper frame is not shown for easy understanding, and the lower frame 310, the lead pin 316, the probe card 318, the probe pin 320, and the fog pin 322 penetrating the lower frame. ) Is shown.

프로브 핀(320)은 종단부가 상부로 비스듬히 향하고 있으며, 프로브 카드(318)의 표면보다 다소 높도록 형성된다. 또한 프로브 핀(320)은 프로브 카드(318)에 결합되기 위해 상기 프로브 카드(318) 하부에 형성된 도전성 패턴(321)에 연결된다. 상기 프로브 핀(320)과 도전성 패턴(321)과의 결합을 위해 납땜 등의 방법이 사용될 수 있다.The probe pin 320 is formed such that its end portion faces obliquely upward and is somewhat higher than the surface of the probe card 318. In addition, the probe pin 320 is connected to the conductive pattern 321 formed under the probe card 318 to be coupled to the probe card 318. Soldering or the like may be used to couple the probe pin 320 to the conductive pattern 321.

프로프 카드(318) 하부의 도전성 패턴(321)은 포그핀(322)과 연결된다. 상기 포그핀(322) 또한, 도전성 금속물로 이루어지며, 상기 리드 핀(316)과의 전기적 연결 및 상기 리드 핀(316)이 상하로 이격되더라도 용이한 전기적 연결을 달성하기 위해 스프링을 구비한다. 또한, 상기 스프링은 상기 포그핀(322)을 상부로 밀어올리는 탄성을 가지고 프로브 카드(318)의 도전성 패턴(321)과의 접촉을 용이하게 한다.The conductive pattern 321 under the prop card 318 is connected to the fog pins 322. The fog pin 322 is also made of a conductive metal, and is provided with a spring to achieve easy electrical connection with the lead pin 316 and even if the lead pin 316 is spaced up and down. In addition, the spring has an elasticity to push the fog pins 322 upward, and facilitates contact with the conductive pattern 321 of the probe card 318.

도 4는 본 발명의 바람직한 실시예에 따라 케리어가 실장된 테스트용 소켓을 도시한 사시도이다.4 is a perspective view illustrating a test socket in which a carrier is mounted according to a preferred embodiment of the present invention.

상기 도 4는 상기 도 2에서 도시된 테스트요 소켓의 사시도에 TCP 또는 COF가 고정된 케리어(200)가 탑재된 것이다. 따라서, 상기 도 2에서 도시된 구성요소에 대한 설명은 생략하고, 케리어(200)가 프로브 카드(318) 상에 실장되는 것을 설명한다.4 is a perspective view of the test yaw socket illustrated in FIG. 2, in which a carrier 200 having a fixed TCP or COF is mounted. Therefore, the description of the components shown in FIG. 2 will be omitted, and the carrier 200 will be described on the probe card 318.

도 4를 참조하면, 반도체 디바이스가 실장된 TCP 또는 COF는 케리어에 의해 고정된다. 케리어(200)는 지지판(202)의 배면이 상부로 향하도록 프로브 카드(318) 상에 배치된다. 케리어(200)에 위치한 각각의 가이드 홈(206)은 케리어 가이드(312)와 맞물리게 된다. 케리어 덮개(204) 외곽에 노출되고, 지지판(202) 상에 노출된 TCP 또는 COF의 콘택은 브로브 카드(318)의 프로브 핀(320)에 접촉된다.Referring to FIG. 4, TCP or COF in which a semiconductor device is mounted is fixed by a carrier. The carrier 200 is disposed on the probe card 318 so that the rear surface of the support plate 202 faces upward. Each guide groove 206 located in the carrier 200 is engaged with the carrier guide 312. The contact of the TCP or COF exposed outside the carrier lid 204 and exposed on the support plate 202 is in contact with the probe pin 320 of the brobe card 318.

도 5는 본 발명의 바람직한 실시예에 따라 TCP 또는 COF의 패턴과 프로브 핀사이의 접촉을 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating a contact between a probe pin and a pattern of TCP or COF according to a preferred embodiment of the present invention.

도 5를 참조하면, 프로브 핀(320)은 필름(402) 상에 형성된 콘택(406)과 접촉된다. 상기 필름(402)상에는 반도체 디바이스(404)가 실장되고, 콘택(406)이 형성된다. 상기 TCP 또는 COF은 케리어의 지지판 및 케리어 덮개에 의해 고정된다. 덥개의 측면으로 노출된 콘택(406)들은 프로브 핀(320)과 접촉된다.Referring to FIG. 5, the probe pin 320 is in contact with a contact 406 formed on the film 402. The semiconductor device 404 is mounted on the film 402, and a contact 406 is formed. The TCP or COF is fixed by the support plate and the carrier cover of the carrier. The contacts 406 exposed on the side of the lid are in contact with the probe pin 320.

상기 프로브 핀(320)은 탄성을 가지고 있으므로, 콘택(406)들 사이의 평활도가 일정하지 않더라도 용이하게 콘택(406)과 전기적으로 연결될 수 있다.Since the probe pin 320 is elastic, the probe pin 320 may be easily electrically connected to the contact 406 even if the smoothness between the contacts 406 is not constant.

상기와 같은 본 발명에 따르면, 금속물로 형성된 푸셔 및 케리어를 가지고, 프로브 핀을 가지는 프로브 카드를 이용하여 소켓을 구성함에 따라, TCP 또는 COF 타입의 패키지에 대해 용이하게 전기적으로 접촉할 수 있고, 접촉 불량을 방지할 수 있다.According to the present invention as described above, having a pusher and a carrier formed of a metal material, and by using a probe card having a probe pin to configure a socket, it can be easily in electrical contact with the package of the TCP or COF type, Poor contact can be prevented.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (4)

하부 프레임을 관통하여 형성된 다수의 리드 핀;A plurality of lead pins formed through the lower frame; 상기 리드핀과 전기적으로 연결된 포그핀;A fog pin electrically connected to the lead pin; 상기 하부 프레임상에 형성되고, 상기 포그핀과 연결되며, 반도체 디바이스를 실장하는 TCP 또는 COF 타입의 콘택과 전기적으로 연결되기 위한 프로브 핀; 및A probe pin formed on the lower frame, connected to the fog pin, and electrically connected to a TCP or COF type contact for mounting a semiconductor device; And 상기 프로브 핀에 접촉된 반도체 디바이스를 실장하는 TCP 또는 COF를 고정하고 전기적 접촉을 유지하기 위한 상부 프레임을 포함하는 테스트용 소켓.And an upper frame for fixing a TCP or COF for mounting a semiconductor device in contact with the probe pin and for maintaining electrical contact. 제1항에 있어서, 상기 테스트용 소켓은, 반도체 디바이스를 실장하는 TCP 또는 COF를 탑재하고, 상기 탑재된 TCP 또는 COF의 이격을 방지하기 위한 케리어를 더 포함하는 것을 특징으로 하는 테스트용 소켓.The test socket according to claim 1, wherein the test socket further includes a carrier for mounting TCP or COF for mounting a semiconductor device, and preventing separation of the mounted TCP or COF. 제2항에 있어서, 상기 상부 프레임은 상기 케리어에 압력을 가하여 상기 TCP 또는 COF 타입의 콘택과 상기 프로브 핀 사이의 전기적 접속을 달성하기 위한 푸셔를 더 포함하는 것을 특징으로 하는 테스트용 소켓.3. The test socket of claim 2 wherein the upper frame further comprises a pusher to pressurize the carrier to achieve an electrical connection between the TCP or COF type contact and the probe pin. 제3항에 있어서, 상기 케리어는 금속으로 이루어지고, 상기 푸셔는 금속으로 이루어진 것을 특징으로 하는 테스트용 소켓.The test socket of claim 3, wherein the carrier is made of metal, and the pusher is made of metal.
KR1020040089640A 2004-11-05 2004-11-05 Test socket with probe card Ceased KR20060040822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089640A KR20060040822A (en) 2004-11-05 2004-11-05 Test socket with probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089640A KR20060040822A (en) 2004-11-05 2004-11-05 Test socket with probe card

Publications (1)

Publication Number Publication Date
KR20060040822A true KR20060040822A (en) 2006-05-11

Family

ID=37147614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089640A Ceased KR20060040822A (en) 2004-11-05 2004-11-05 Test socket with probe card

Country Status (1)

Country Link
KR (1) KR20060040822A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901830B1 (en) * 2008-09-20 2009-06-19 주식회사 메카텍시스템즈 Flexible Circuit Board Test Socket
KR101101239B1 (en) * 2009-09-02 2012-01-04 김정안 Probe Card for Semiconductor Device Testing
KR101116224B1 (en) * 2010-09-30 2012-03-09 (주)마이크로티에스 Test socket for ic package
WO2012124867A1 (en) * 2011-03-14 2012-09-20 리노공업 주식회사 Apparatus for inspecting semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901830B1 (en) * 2008-09-20 2009-06-19 주식회사 메카텍시스템즈 Flexible Circuit Board Test Socket
KR101101239B1 (en) * 2009-09-02 2012-01-04 김정안 Probe Card for Semiconductor Device Testing
KR101116224B1 (en) * 2010-09-30 2012-03-09 (주)마이크로티에스 Test socket for ic package
WO2012124867A1 (en) * 2011-03-14 2012-09-20 리노공업 주식회사 Apparatus for inspecting semiconductor device
CN103430031A (en) * 2011-03-14 2013-12-04 李诺工业有限公司 Apparatus for inspecting semiconductor device
CN103430031B (en) * 2011-03-14 2015-07-15 李诺工业有限公司 Apparatus for inspecting semiconductor device
US9201093B2 (en) 2011-03-14 2015-12-01 Leeno Industrial Inc. Inspection apparatus for semiconductor device

Similar Documents

Publication Publication Date Title
US6072323A (en) Temporary package, and method system for testing semiconductor dice having backside electrodes
US6091251A (en) Discrete die burn-in for nonpackaged die
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US5519332A (en) Carrier for testing an unpackaged semiconductor die
US7977961B2 (en) Component for testing device for electronic component and testing method of the electronic component
US5721496A (en) Method and apparatus for leak checking unpackaged semiconductor dice
KR100268414B1 (en) Probe Cards for Testing Semiconductor Devices
US5568057A (en) Method for performing a burn-in test
KR950013605B1 (en) Chip holding device for burn-in test and manufacturing method thereof
US20090058447A1 (en) Fault analyzer
KR20040090164A (en) Apparatus for Testing Electric Devices
KR20060040822A (en) Test socket with probe card
US6194905B1 (en) Method for testing integrated circuit components of a multi-component card
JPH09320720A (en) Connection device
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP2002071750A (en) Carrier and pusher for handler device and handler device
KR200368618Y1 (en) Carrier and also test board for semiconductor device test
JPH07106038A (en) Test equipment for semiconductor integrated circuit packages
KR940009571B1 (en) Burn in socket
US20060033515A1 (en) Test fixture with movable pin contacts
KR102484329B1 (en) Interposer
KR100486531B1 (en) Apparatus for testing ic package
US20050194984A1 (en) Testing apparatus and testing method
KR100216894B1 (en) Electrical testing apparatus for bga package
KR20030068629A (en) Test board assemble

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041105

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060524

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060731

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060524

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I