KR20060001110A

KR20060001110A - 반도체소자의 트렌치 갭필 방법

Info

Publication number: KR20060001110A
Application number: KR1020040050138A
Authority: KR
Inventors: 권판기; 한상엽
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-06
Anticipated expiration: 2024-06-30
Also published as: KR100733457B1

Abstract

본 발명은 HDP 방식을 이용하여 높은 종횡비를 갖는 트렌치를 보이드없이 갭필할 수 있는 반도체소자의 트렌치 갭필 방법을 제공하기 위한 것으로, 본 발명의 트렌치 갭필 방법은 실리콘기판 상에 패드산화막을 형성하는 단계, 상기 패드산화막 상에 소자분리마스크를 형성하는 단계, 상기 소자분리마스크를 식각배리어로 패드산화막을 식각하는 단계, 상기 소자분리마스크를 식각배리어로 상기 실리콘기판을 식각하여 트렌치를 형성하는 단계, 상기 소자분리마스크를 제거하는 단계, 상기 트렌치를 포함한 전면에 질화막을 형성하는 단계, 및 상기 트렌치를 채우도록 고밀도플라즈마방식을 이용하여 갭필절연막을 형성하는 단계를 포함하고, 이와 같이 패드질화막을 적용하지 않으므로써 갭필절연막 공정전의 갭필높이를 현저히 감소시켜 보이드발생없이 갭필절연막을 트렌치 내부에 갭필할 수 있다.

소자분리, 트렌치, 갭필높이, 보이드, HDP, 질화막, CMP

Description

반도체소자의 트렌치 갭필 방법{METHOD FOR GAPFILL OF TRENCH IN SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래기술에 따른 DED 방식을 이용한 트렌치 갭필 방법을 도시한 도면,

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도,

도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

21 : 실리콘 기판 22 : 패드산화막

23 : 소자분리마스크 24 : 트렌치

25 : 질화막 26 : HDP 산화막

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 트렌치 갭필방법에 관한 것이다.

반도체 소자가 고집적화되면서 디자인 룰(design rule)이 점점 작아지고 있다. 특히, 소자분리공정(Isolation) 중의 하나인 STI(Shallow Trench Isolation) 공정시에 트렌치를 갭필하는 경우에 있어서 점점 작아지는 CD(Critical Demension)로 인해 트렌치의 종횡비(aspect ratio)가 점점 커지고 있다. 이러한 높은 종횡비를 갖는 트렌치를 채우기 위한 다양한 갭필(gap-fill) 방법들과 물질들이 제안되고 있다.

일반적으로 갭필에 사용되는 물질은 BPSG(Boron Phosphorus Silicate Glass), O₃-TEOS USG(Tetra Ethyl Ortho Silicate Undoped Silicate Glass), 고밀도플라즈마산화막(HDP oxide) 등이 있다. 그러나, BPSG는 800℃ 이상의 고온 리플로우(reflow) 공정이 필요하며 습식 식각시 식각량이 많아서 작은 트렌치를 갭필하기에는 부적합하다. 그리고, O₃-TEOS USG은 BPSG보다 적은 열부담(thermal budget)을 갖지만 갭필 특성이 불량하여 고집적 반도체 소자에는 적용할 수 없다.

이러한 문제점을 해결하기 위해 도입된 것이 적은 열부담과 우수한 갭필 특성을 갖는 고밀도플라즈마산화막(이하, 'HDP 산화막'이라고 약칭)이다.

상기한 HDP 산화막은 주로 헬륨베이스(He-base) HDP 산화막을 이용하는데, 헬륨베이스 HDP 산화막은 트렌치 갭필에 한계가 있다. 이는 셀크기 감소 및 소자분 리 높이가 증가함에 따라 종횡비(Aspect ratio)가 높아지기 때문이다.

헬륨 가스를 이용한 트렌치 갭필 방법으로는 종횡비 기준 4∼5:1 수준까지 가능하나, 향후 고집적 소자에서는 종횡비가 7:1 이상이 요구되므로 어려움이 있다.

또한, DRAM 소자의 리프레시 개선을 위해 STI 공정시 라이너질화막 및 라이너산화막을 도입하고 있는데, 이처럼 라이너 물질을 도입하면 트렌치 갭필이 더욱 어려워진다.

그리고, 헬륨베이스 HDP 산화막은 증착특성상 트렌치 입구에 오버행(Over hang)이 형성되어 갭필이 불완전하게 되어 보이드(void)를 형성시키는 문제가 있다.

이러한 트렌치 갭필의 어려움을 해결하기 위해 식각기능이 있는 NF₃ 가스를 이용한 DED(Deposition-Etch-Deposition) 방식이나, NF₃베이스 HDP 산화막 등이 개발되어 평가중이다.

도 1a 내지 도 1c는 종래기술에 따른 DED 방식을 이용한 트렌치 갭필 방법을 도시한 도면이다.

도 1a에 도시된 바와 같이, 실리콘기판(11) 상에 패드산화막(12)과 패드질화막(13)의 순서로 적층된 패드패턴을 형성한 후, 패드패턴을 식각배리어로 실리콘기판(11)을 소정 깊이로 식각하여 트렌치(14)를 형성한다.

다음으로, 고밀도플라즈마장비에서 제1HDP산화막(15)을 증착하여 트렌치(14) 를 일부 매립한다. 도시되지 않았지만, 제1HDP산화막(15) 증착전에 측벽산화막, 라이너질화막 및 라이너산화막이 형성될 수 있다.

도 1b에 도시된 바와 같이, 세정 가스(Cleaning gas)로 사용되어 왔던 NF₃ 가스를 흘려주어 증착된 제1HDP산화막(15)을 일부 식각해주므로써 제1HDP산화막(15)의 형상을 후속 트렌치(14) 매립에 용이한 형상으로 만든다. 따라서, NF₃ 가스에 의해 후속 트렌치(14) 매립에 용이한 형상을 갖는 제1HDP산화막(15a)이 잔류한다.

이후, 도 1c에 도시된 바와 같이, 제1HDP산화막(15a)을 포함한 전면에 제2HDP산화막(16)을 증착하여 트렌치(14)를 완전히 매립한다.

상기한 종래기술은 제1HDP산화막을 이용한 증착(Deposition), NF₃ 가스를 이용한 식각(Etch), 제2HDP산화막을 이용한 증착(Deposition)의 순서로 이루어지는 DED 방식을 이용하여 트렌치를 갭필하므로써 보이드를 방지하고자 하였다.

그러나, 상술한 종래기술은 높은 종횡비를 갖는 트렌치를 갭필하는데 여전히 한계가 있다. 예컨대, 종래기술은 소자가 집적화되면서 패드산화막(12)과 패드질화막(13)의 두께를 줄이지 못하기 때문에 갭필 공정이 이루어지는 트렌치(14)의 공간(space)이 좁아지면서 갭필높이(gapfill height)가 계속 높게 유지되어 DED 방식을 이용한다고 하더라도 보이드없이 트렌치를 갭필하기가 어려워지고 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, HDP 방식을 이용하여 높은 종횡비를 갖는 트렌치를 보이드없이 갭필할 수 있는 반도체소자의 트렌치 갭필 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 트렌치 갭필 방법은 실리콘기판 상에 패드산화막을 형성하는 단계, 상기 패드산화막 상에 소자분리마스크를 형성하는 단계, 상기 소자분리마스크를 식각배리어로 패드산화막을 식각하는 단계, 상기 소자분리마스크를 식각배리어로 상기 실리콘기판을 식각하여 트렌치를 형성하는 단계, 상기 소자분리마스크를 제거하는 단계, 상기 트렌치를 포함한 전면에 질화막을 형성하는 단계, 및 상기 트렌치를 채우도록 고밀도플라즈마방식을 이용하여 갭필절연막을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 질화막과 갭필절연막은 고밀도플라즈마 장비에서 인시튜로 형성하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도이다.

도 2a에 도시된 바와 같이, 실리콘기판(21) 상에 패드산화막(22)을 증착한 후, 패드산화막(22) 상에 포토레스트를 도포한고 노광 및 현상으로 패터닝하여 소자분리마스크(ISO mask, 23)를 형성한다. 여기서, 패드산화막(22)은 종래기술의 패드산화막과 동일한 두께로 형성하는데, 바람직하게 100Å∼150Å 정도로 형성한다.

이어서, 소자분리마스크(23)를 식각배리어로 하여 패드산화막(22)을 식각하여 소자분리영역이 형성될 실리콘기판(21) 표면을 노출시키는 형태로 패터닝된 패드산화막(22)을 형성한다.

계속해서, 소자분리마스크(23)를 식각배리어로 노출된 실리콘기판(21)을 소정깊이로 식각하여 트렌치(24)를 형성한다. 이때, 트렌치(24)의 깊이는 2000Å∼10000Å 정도가 바람직하다.

이와 같이, 본 발명은 패드질화막을 도입하지 않으므로써 후속 HDP 공정시 갭필높이를 낮춘다.

도 2b에 도시된 바와 같이, 공지된 방법, 예컨대 산소플라즈마를 이용하여 소자분리마스크(23)를 제거한다.

위와 같은 소자분리마스크(23)를 제거한 후, 트렌치(24)의 갭필 높이는 패드질화막을 사용하지 않고 패드산화막(22)만을 사용하기 때문에 현저히 감소한다. 즉, 패드질화막을 사용하지 않으므로써 트렌치(24)의 종횡비 감소 효과를 얻는다.

예컨대, 패드질화막을 사용한 경우에 갭필높이가 'g2'라고 하면, 패드질화막을 사용하지 않는 본 발명은 갭필높이가 'g1'이 된다. 이러한 갭필높이 'g1'은 패드질화막 두께만큼 갭필높이가 감소한 것이다.

다음으로, 고밀도플라즈마방식의 산화막을 증착하기에 앞서 고밀도플라즈마 장비의 증착챔버 내에서 인시튜(In-situ)로 질화막(Nitride, 25)을 증착하는 공정을 진행한다. 이때, 질화막(25)은 후속 갭필산화막의 CMP 공정시 연마정지막으로 사용될 것이다.

질화막(25)의 증착에 대해 자세히 설명하면 다음과 같다.

먼저, 트렌치(24)가 형성된 실리콘기판(21)을 고밀도플라즈마장비의 증착챔버 내부로 로딩시킨 후, 증착챔버 내부에 NH₃, SiH₄및 He를 흘려주어 질화막(25)을 증착한다. 이때, 소스파워는 1500W∼6000W의 범위내에서 사용하고, 바이어스파워는 노바이어스(No bias)를 사용한다. 이처럼, 바이어스파워를 노바이어스, 즉 바이어스파워를 사용하지 않으므로써 질화막(25)을 패드산화막(22)을 덮는 형태이면서 트렌치(24)의 상부만 덮는 형태로 형성한다.

상기한 질화막(25)은 SiH₄와 NH₃가 반응하여 형성된 Si₃N₄이고, SiH₄와 He은 후속 HDP 산화막 증착을 위해 사용되는 공정가스들이다.

그리고, 질화막(25)은 후속 HDP 산화막의 CMP 공정시 연마정지막 역할을 수행하는 두께를 만족하면 되므로, 그 두께는 50Å∼100Å이 바람직하다. 일반적으로 트렌치 식각공정시 사용되는 패드질화막은 식각공정시 하드마스크 역할 및 CMP 공정시 연마정지막 역할을 동시에 수행하도록 매우 두껍게 형성하지만, 본 발명에서는 질화막(25)이 연마정지막 역할만 수행하므로 두껍게 형성하지 않아도 된다. 이로써, HDP 산화막 증착전에 갭필높이를 감소시키는 효과를 얻는다.

도 2c에 도시된 바와 같이, 질화막(25)이 형성된 상태에서 고밀도플라즈마장 비의 증착챔버 내부에 O₂, SiH₄ 및 He를 흘려주어 갭필절연막인 HDP 산화막(26)을 증착하여 트렌치(24)를 갭필한다. 잘 알려진 바와 같이, 고밀도플라즈마방식의 증착 공정은 스퍼터(sputter) 식각과 실레인 산화막 증착(Deposition)이 동시에 수행되어 갭필 특성이 우수하다. 따라서, 스퍼터식각을 발생시키는 비활성 가스로 아르곤(Ar) 또는 헬륨(He)을 이용하며, 실레인 산화막 증착 가스로 실레인(SiH₄)과 산소(O₂) 가스를 이용한다.

자세히 살펴보면, 질화막(25) 형성을 위해 공급했던 NH₃의 공급을 중단하고, O₂를 SiH₄, He과 함께 공급해주므로써 HDP 산화막(26)을 증착한다.

도 2d에 도시된 바와 같이, 질화막(25)을 연마정지막으로 하는 CMP 공정을 진행하여 HDP 산화막(26)을 평탄화시킨다.

도 2e에 도시된 바와 같이, 패드산화막(22) 상부의 질화막(25)을 선택적으로 제거한다. 이때, 질화막(25) 제거를 위해 인산(H₃PO₄) 용액을 이용하며, HDP 산화막(26)과 패드산화막(22)의 경계부분에 여전히 질화막(25)이 잔류한다.

상술한 제1실시예에 따르면, 두꺼운 패드질화막을 사용하지 않고, 트렌치(24) 갭필전에 CMP 공정을 위한 질화막(25)을 얇게 형성하므로써 갭필높이의 감소를 가져와 보이드없이 HDP 산화막(26)을 트렌치(24) 내에 갭필할 수 있다.

도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도이다.

도 3a에 도시된 바와 같이, 실리콘기판(31) 상에 패드산화막(32)을 증착한 후, 패드산화막(32) 상에 포토레스트를 도포한고 노광 및 현상으로 패터닝하여 소자분리마스크(ISO mask, 33)를 형성한다. 여기서, 패드산화막(32)은 종래기술의 패드산화막과 동일한 두께로 형성하는데, 바람직하게 100Å∼150Å 정도로 형성한다.

이어서, 소자분리마스크(33)를 식각배리어로 하여 패드산화막(32)을 식각하여 소자분리영역이 형성될 실리콘기판(31) 표면을 노출시키는 형태로 패터닝된 패드산화막(32)을 형성한다.

계속해서, 소자분리마스크(33)를 식각배리어로 노출된 실리콘기판(31)을 소정깊이로 식각하여 트렌치(34)를 형성한다. 이때, 트렌치(34)의 깊이는 2000Å∼10000Å 정도가 바람직하다.

이와 같이, 패드질화막을 도입하지 않으므로써 후속 HDP 공정시 갭필높이를 낮춘다.

도 3b에 도시된 바와 같이, 공지된 방법, 예컨대 산소플라즈마를 이용하여 소자분리마스크(33)를 제거한다.

위와 같은 소자분리마스크(33)를 제거한 후, 트렌치(34)의 갭필 높이는 패드질화막을 사용하지 않고 패드산화막(32)만을 사용하기 때문에 현저히 감소한다. 즉, 패드질화막을 사용하지 않으므로써 트렌치(34)의 종횡비 감소 효과를 얻는다.

다음으로, 고밀도플라즈마방식의 산화막을 증착하기에 앞서 고밀도플라즈마장비의 증착챔버 내에서 인시튜(In-situ)로 질화막(Nitride, 35)을 증착하는 공정을 진행한다. 이때, 질화막(35)은 후속 갭필산화막의 CMP 공정시 연마정지막으로 사용될 것이다.

질화막(35)의 증착에 대해 자세히 설명하면 다음과 같다.

먼저, 트렌치(34)가 형성된 실리콘기판(31)을 고밀도플라즈마장비의 증착챔버 내부로 로딩시킨 후, 증착챔버 내부에 NH₃, SiH₄및 He를 흘려주어 질화막(35)을 증착한다. 이때, 소스파워는 1500W∼6000W의 범위내에서 사용하고, 바이어스파워는 100W∼500W의 범위내에서 사용하여, 트렌치(34)의 바닥까지 덮는 질화막(35)을 형성한다. 이와 같이, 질화막(35)을 트렌치(34)의 바닥을 포함한 전면에 형성해주므로써 리프레시 특성을 향상시킬 수 있다.

상기한 질화막(35)은 SiH₄와 NH₃가 반응하여 형성된 Si₃N₄이고, SiH₄와 He은 후속 HDP 산화막 증착을 위해 사용되는 공정가스들이다.

그리고, 질화막(35)은 후속 HDP 산화막의 CMP 공정시 연마정지막 역할을 수행하는 두께를 만족하면 되므로, 그 두께는 50Å∼100Å이 바람직하다. 일반적으로 트렌치 식각공정시 사용되는 패드질화막은 식각공정시 하드마스크 역할 및 CMP 공정시 연마정지막 역할을 동시에 수행하도록 매우 두껍게 형성하지만, 본 발명에서는 질화막(35)이 연마정지막 역할만 수행하므로 두껍게 형성하지 않아도 된다. 이로써, HDP 산화막 증착전에 갭필높이를 감소시키는 효과를 얻는다.

도 3c에 도시된 바와 같이, 질화막(35)이 형성된 상태에서 고밀도플라즈마장비의 증착챔버 내부에 O₂, SiH₄ 및 He를 흘려주어 갭필절연막인 HDP 산화막(36)을 증착하여 트렌치(34)를 갭필한다. 잘 알려진 바와 같이, 고밀도플라즈마방식의 증착 공정은 스퍼터(sputter) 식각과 실레인 산화막 증착(Deposition)이 동시에 수행되어 갭필 특성이 우수하다. 따라서, 스퍼터식각을 발생시키는 비활성 가스로 아르곤(Ar) 또는 헬륨(He)을 이용하며, 실레인 산화막 증착 가스로 실레인(SiH₄)과 산소(O₂) 가스를 이용한다.

자세히 살펴보면, 질화막(35) 형성을 위해 공급했던 NH₃의 공급을 중단하고, O₂를 SiH₄, He과 함께 공급해주므로써 HDP 산화막(36)을 증착한다.

도 3d에 도시된 바와 같이, 질화막(35)을 연마정지막으로 하는 CMP 공정을 진행하여 HDP 산화막(36)을 평탄화시킨다.

도 3e에 도시된 바와 같이, 패드산화막(32) 상부의 질화막(35)을 선택적으로 제거한다. 이때, 질화막(35) 제거를 위해 인산(H₃PO₄) 용액을 이용하며, HDP 산화막(36)과 패드산화막(32)의 경계부분, 그리고 트렌치(34)의 표면에 여전히 질화막(35)이 잔류한다.

상술한 제2실시예에 따르면, 두꺼운 패드질화막을 사용하지 않고, 트렌치(34) 갭필전에 CMP 공정을 위한 질화막(35)을 얇게 형성하므로써 갭필높이의 감소를 가져와 보이드없이 HDP 산화막(36)을 트렌치(34) 내에 갭필할 수 있다. 더 욱이, 제2실시예는 질화막(35)을 트렌치의 바닥 및 측벽에 걸쳐서 형성하므로 리프레시 특성을 개선시킨다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 패드질화막 공정을 생략하므로 공정단순화를 얻을 수 있는 효과가 있다.

또한, 본 발명은 트렌치 갭필높이를 낮추어 HDP 산화막을 보이드없이 증착할 수 있는 효과가 있다.

Claims

실리콘기판 상에 패드산화막을 형성하는 단계;

상기 패드산화막 상에 소자분리마스크를 형성하는 단계;

상기 소자분리마스크를 식각배리어로 패드산화막을 식각하는 단계;

상기 소자분리마스크를 식각배리어로 상기 실리콘기판을 식각하여 트렌치를 형성하는 단계;

상기 소자분리마스크를 제거하는 단계;

상기 트렌치를 포함한 전면에 질화막을 형성하는 단계; 및

상기 트렌치를 채우도록 고밀도플라즈마방식을 이용하여 갭필절연막을 형성하는 단계

를 포함하는 반도체소자의 트렌치 갭필 방법.
제1항에 있어서,

상기 질화막과 갭필절연막은, 고밀도플라즈마 장비에서 인시튜로 형성하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.
제2항에 있어서,

상기 질화막을 형성하는 단계는,

NH₃, SiH₄ 및 He 가스를 이용하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.
제3항에 있어서,

상기 질화막을 형성하는 단계는,

소스파워를 1500W∼6000W의 범위내에서 사용하고, 바이어스파워는 노바이어스를 사용하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.
제3항에 있어서,

상기 질화막을 형성하는 단계는,

소스파워를 1500W∼6000W의 범위내에서 사용하고, 바이어스파워를 100W∼ 500W로 사용하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.
제3항에 있어서,

상기 질화막은,

50Å∼100Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.
제2항에 있어서,

상기 갭필절연막을 형성하는 단계는,

SiH₄, O₂ 및 He 가스를 이용하는 것을 특징으로 하는 반도체소자의 트레치 갭필 방법.