KR20040045390A - 소경홀의 구리 도금 방법 - Google Patents
소경홀의 구리 도금 방법 Download PDFInfo
- Publication number
- KR20040045390A KR20040045390A KR10-2003-7006763A KR20037006763A KR20040045390A KR 20040045390 A KR20040045390 A KR 20040045390A KR 20037006763 A KR20037006763 A KR 20037006763A KR 20040045390 A KR20040045390 A KR 20040045390A
- Authority
- KR
- South Korea
- Prior art keywords
- small diameter
- diameter hole
- copper
- plating
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroplating Methods And Accessories (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
황산구리, 황산, 염소 이온, 황 화합물, 계면 활성제를 포함하는 황산구리 도금액에 의해서, 소경홀을 갖는 피도금물의 소경홀 내에 PPR법으로 구리 도금을 실시하는 소경홀의 구리 도금 방법에 있어서, 역전해시, 0.1∼1A/dm2의 전류 밀도 범위에서, 역전해를 행하여, 피도금물에 흡착되고 있는 황 화합물의, 소경홀의 입구 부근의 황 화합물의 박리를 행함으로써, 정전해시의 소경홀 내의 분극 저항을 소경홀의 입구 부근보다도 낮게 유지하여, 소경홀 내에 균일 두께의 구리 도금 피막을 형성하는 방법.
고정밀도, 대용량의 펄스 전원을 필요로 하지 않기 때문에, 설비 비용 저감화를 생각할 수 있음과 동시에, 소경홀 내에 양호하게 도금을 실시할 수 있다.
Description
전자 부품의 배선의 고밀도화에 동반하여, 배선 기판의 스루홀이나 블라인드 비어가 소경화하고, 이들 내부에 확실하게 도금 피막을 형성하기가 곤란해지고 있다. 즉, 통상의 도금 방법에서는, 스루홀 중앙부나 비어바닥의 도금막 두께가 극단적으로 얇게 되기 때문에, 신뢰성에 문제가 있다. 또, 내부를 두껍게 하기 위해서 장시간의 도금을 하면, 비용이 들거나, 개구부가 막히든지 하여, 새로운 결점이 발생한다.
이들 문제를 해결하기 위해서, PPR(Periodic Pulse Reverse)도금법(예를 들면 일본 특개2000-68651호 공보)나, 특수한 교반을 하는 방법이 제안되고 있다.
그러나 종래의 PPR 도금법에서는 밀리초(ms)단위의 펄스를 사용하기 때문에, 다음과 같은 과제가 있다.
즉, 극성을 연속적으로 고속으로 전환할 수 있는 고성능이고, 고가의 펄스 전원을 필요로 한다.
또, 기판의 표리의 패턴의 도금을 하기 위한 2대의 전원의 동기를 취할 필요가 있지만, 펄스가 고속이므로 동기시키는 것이 지극히 곤란하다.
또, 역전해 전류 밀도가 정전해 전류 밀도의 1∼5배 정도 필요하기 때문에, 대용량의 전원이 필요하게 된다.
또, 펄스가 고속(고주파수)이기 때문에, 배선의 인덕턴스에 의한 로스를 고려한 배선의 상호 연결이 필요하게 된다.
또, 피도금물(기판)을 도금액에 담그는 랙(rack) 도금의 경우에는 기판 중앙부에 펄스의 효과가 도달하지 않기 때문에, 실용적이 아니다.
또한 각종의 도금 조건의 설정이 용이하지 않다는 여러가지 과제가 있다.
또, 특수한 교반 장치를 이용하는 경우에는 모든 부분에 고르게 교반을 하는 것은 곤란하고, 또 비용이 든다는 과제가 있다.
본 발명은 소경(小徑)홀의 구리 도금 방법에 관한 것이다.
도1은 황산 농도와 도금액의 저항의 관계를 나타내는 그래프이다.
도2는 황산 농도와 포화 황산구리 농도의 관계를 나타내는 그래프이다.
도3은 역전해 전위와, 정전해시의 분극 저항의 크기의 관계를 나타내는 그래프이다.
도4는 본 실시예에서의 전류 파형을 나타내는 모식도이다.
도5는 실시예1의 스루홀의 단면 사진이다.
도6은 실시예2의 스루홀의 단면 사진이다.
도7은 실시예3의 스루홀의 단면 사진이다.
도8은 실시예4의 스루홀의 단면 사진이다.
도9는 비교예1의 스루홀의 단면 사진이다.
도10은 비교예2의 스루홀의 단면 사진이다.
그래서, 본 발명은 상기 과제를 해결하기 위한 것으로, 그 목적으로 하는 바는 고정밀도, 대용량의 펄스 전원을 필요로 하지 않아, 설비 비용의 저감화를 도모할 수 있음과 동시에, 소경홀 내에 양호하게 도금을 실시할 수 있는 소경홀의 구리 도금 방법을 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명에 의한 소경홀의 구리 도금 방법은, 황산구리, 황산, 염소 이온, 황 화합물, 계면 활성제를 포함하는 황산구리 도금액에 의해서, 소경홀을 갖는 피도금물의 소경홀 내에 PPR법으로 구리 도금을 실시하는 소경홀의 구리 도금 방법에 있어서, 역전해시, 0.1∼1A/dm2의 전류 밀도 범위에서, 수초∼수십초간 역전해를 행하여, 피도금물에 흡착되고 있는 황 화합물의, 소경홀의 입구 부근의 황 화합물의 박리를 행함으로써, 정전해시의 소경홀 내의 분극 저항을 소경홀의 입구 부근보다도 낮게 유지하여, 소경홀 내에 균일 두께의 구리 도금 피막을 형성하는 것을 특징으로 한다.
상기 방법은 상기 역전해시, 전반의 역전해를 높은 전류 밀도로, 후반의 역전해를 전반보다도 낮은 전류 밀도로 하는 2단계의 역전해를 행하면 더욱 바람직하다.
또, 상기 방법은 정전해시, 수십∼수100초간 정전해를 하도록 한다.
또 상기 방법은 정전해를 1∼2A/dm2의 전류 밀도 범위로 행하는 것이 바람직하다.
황산 농도를 150∼250g/l, 황산구리 농도를 130∼200g/l으로 한, 저전기 저항, 높은 구리 농도의 황산구리 도금액을 이용하면 좋다. 또, 황산 농도를 200g/l전후, 황산구리 농도를 150g/l전후로 한 황산구리 도금액이 안정성에서 바람직하다.
또, 소경홀 내를 구리 도금으로 메울 수도 있다.
이하, 본 발명의 바람직한 실시예를 첨부 도면에 의거해 상세하게 설명한다.
먼저 황산구리 도금액에 대해서 설명한다.
황산구리 도금액의 조성은 구리 공급원으로서의 황산구리, 전도도 조정을 위한 황산, 억제 물질로서의 염소 이온(염화물) 및 계면 활성제, 도금 촉진제로서 기능하는 황 화합물로 이루어진다.
소경홀 내로의 도금의 부착성을 향상시키기 위해서, 높은 구리 농도의 액으로 하는 것이 바람직하고, 또, 도금액의 전기 저항을 낮게 하기 위해서, 황산량이 많을수록 양호하다. 그러나, 황산의 양이 많게 되면, 황산구리가 용해하기 어렵게 되고, 과잉이 되면 황산구리가 석출하여 버린다. 따라서 양자의 밸런스가 필요하다.
도1은 황산 농도, 황산구리 농도와 도금액의 전기 저항의 관계를 나타내는 그래프이고, 5%황산의 전기 저항을 "1"로 한 경우의 비교이다. 또, 도2는 황산 농도와 포화 황산구리 농도와의 관계를 나타내는 그래프이다.
도1로부터 분명한 바와 같이, 황산 농도가 150g/l이상에서 전기 저항은 낮고, 거의 일정하게 된다. 따라서, 저전기 저항의 도금액으로 하기 위해서, 황산 농도는 150g/l이상이 바람직하다. 또한 높은 구리 농도의 액으로 하기 위해서, 황산 농도는 250g/l이하로 하는 것이 바람직하다. 또한 도2의 선 아래의 영역은 구리 도금 용액으로서 용액을 사용할 수 있는 영역이다. 상기 황산 농도의 범위(150~250g/l)에서, 황산구리 농도는 대략 130∼200g/l의 범위에서 용해될 수 있다.
상기 범위 내에서, 높은 구리 농도를 유지하면서 안정적으로 사용할 수 있는 도금액으로서, 황산 농도를 200g/l전후, 황산구리 농도를 150g/l 전후로 조정하면 최적이고, 전후란, ±5%정도를 말한다.
염소 이온원으로서는 염산, 염화 나트륨, 염화 칼륨, 염화 암모늄 등을 예시할 수 있다. 이들은 단독으로 해도 병용해도 좋다. 첨가량은 염소 이온으로서, 10∼200mg/l의 범위로 사용할 수 있지만, 35mg/l전후가 바람직하다.
황 화합물은 특히 한정되지 않지만, 3-메르캡토-1-프로판 설폰산나트륨 혹은 2-메르캡토에탄 설폰산나트륨, 비스-(3-설포프로필)-디설파이드디소듐 등의 황 화합물을 단독 혹은 병용해 바람직하에 이용할 수 있다.
이들 황 화합물의 첨가량은 1mg/l전후의 근소한 첨가량으로 효과가 있다.
계면 활성제도 특히 한정되지 않지만, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜 등의 계면 활성제를 단독 혹은 병용해 사용할 수 있다.
계면 활성제의 첨가량은 수mg/l∼10mg/l정도의 범위로 사용할 수 있다.
계면 활성제는 염소이온과 함께 존재함으로써, 음극에서의 분극 저항을 높게 한다.
한편, 황 화합물은 음극에서의 분극 저항을 낮게 하여, 촉진제로서 기능한다.
황산구리 도금액중에, 계면 활성제, 염소 이온, 황 화합물이 포함되는 경우, 음극 표면의 분극 저항은 이들 첨가제의 흡착량의 밸런스에 의존한다. 특히, 황 화합물은 피도금물의 표면에 흡착되고, 흡착한 표면의 분극 저항을 내리는 효과가 강하다. 따라서, 황 화합물의 흡착량을 제어하는 것은 분극 저항의 제어로 이어진다.
본 발명에서는 정전해시, 피도금물(배선 기판 등)의 표면이나, 소경홀의 입구측의 분극 저항을 높이고, 소경홀 내의 분극 저항을 낮게 하도록 제어하여, 전체적으로 균일한 두께의 도금 피막이 형성되도록 하는 것이다.
이 때문에, 역전해를 행하여, 피도금물의 표면측이나 소경홀의 입구 부근에 흡착되어 있는 황 화합물을 박리하고, 이에 따라, 정전해시, 상기와 같이, 분극 저항에 차를 가지게 하도록 한다.
도금계의 전기 저항은 분극 저항과 도금액의 전기 저항의 합으로서 정의된다.
따라서, 도금액의 전기 저항을 분극 저항에 대해 충분히 작게 하면, 도금계의 전기 저항 및 이것에 반비례하는 전류값은 분극 저항의 크기에 의존하게 된다. 상기와 같이, 구리 도금액중의 황산 농도를 높게 하여, 도금액의 전기 저항을 낮게유지하고, 분극 저항을 보다 제어하기 쉽도록 하는 것이다. 분극 저항Rc를,
Rc=|VSCE-Ⅴ0|/Ⅰ(Ⅴ0은 평형 전위)라고 정의하고, 전위와 전류값에 의해 분극 저항을 측정했다.
도3은 배선 기판에 역전해를 여러가지 전위로서, 10초간 행하고, 이어서 정전해를 한 후의 분극 저항의 크기를 계측한 그래프이다. 분극 저항은 피도금물(배선 기판)의 표면에서의 분극 저항을 나타낸다. 소경홀 내의 분극 저항은 당연히 표면의 분극 저항보다도 낮아진다.
도3에 나타내는 바와 같이, 역전해시의 전해 전위가 0.10∼0.16V(VSCE)의 범위에서, 정전해시의 분극 저항이 변화되고, 역전해시의 전해 전위에 의해서, 정전해시의 분극 저항을 제어할 수 있는 것을 알 수 있다. 전해 전위가 높을수록 분극 저항이 높아진다. 즉, 전해 전위가 높아질수록 황 화합물의 박리가 더 발생하고, 정전해시의 분극 저항이 더 높아지는 것이다.
또한, 역전해의 시간을 10초의 장시간으로 설정한 경우에서, 정전해시의 분극 저항을 제어할 수 있는 전위 범위가 얻어진 것은 특히 주목할 만하다. 이것은 장주기의 PPR도금을 행할 수 있는 것을 시사하고 있다.
실험의 결과, 역전해의 시간은 1초∼수십초의 범위에서 충분히 행할 수 있는 것을 알았다.
또한, 역전해의 제어를 전위에 의해 제어하면, 전류 밀도가 폭주할 우려가 있으므로, 전류 밀도로 제어하는 것이 바람직하다. 상기 전위에 대응하는 전류 밀도는 0.1∼1A/dm2가 된다.
또, 0.5A/dm2보다 큰 전류 밀도의 경우에는 피도금물의 표면이 거칠어져 가므로, 0.1∼0.5A/dm2의 범위에서의 전류 밀도로 제어하는 것이 바람직하다. 단, 조도가 그다지 문제가 되지 않는 피도금물의 경우에는 상기 이상의 전류 밀도로 제어해도 좋다.
이와 같이, 역전해시의 전류 밀도에 의해 황 화합물의 박리의 정도를 제어할 수 있고, 그 결과, 정전해시의 분극 저항을 제어할 수 있다.
분극 저항의 크기는 피도금물의 소경홀 내에서는 계측을 할 수 없지만, 역전해의 효과는 소경홀 내에는 거의 미치지 않기 때문에, 소경홀 내에서의 황 화합물의 박리는 입구 부근을 빼고 거의 발생하지 않는다고 생각해도 좋다. 따라서, 소경홀 내의 정전해시의 분극 저항은 낮게 유지되고, 그만큼 소경홀 내로의 전류의 흐름이 발생하고, 소경홀 내에서도, 도금의 부착성이 개선된다. 역전해시의 전류 밀도 설정, 역전해 시간, 정전해시의 전류 밀도, 전해 시간의 설정은 대상이 되는 피도금물에 따라 도금 두께를 계측하면서 행하면 좋다.
도4는 본 실시예에서의 PPR도금의 전류 파형을 모식적으로 나타낸다.
최적인 역전해시의 전류 밀도는 0.1∼0.5A/dm2로서, 최적인 전해 시간은 1∼10초 정도이다.
또, 실험의 결과, 역전해시, 전반의 역전해를 높은 전류 밀도로, 후반의 역전해를 전반시보다도 낮은 전류 밀도로 하는 2단계의 역전해를 행하도록 하면, 보다 효과적인 것을 알았다.
2단계의 역전해를 행하면 보다 효과적인 것은 하기의 이유에 기인한 것으로 생각된다: 즉, 전반의 역전해시(제1단계), 스루홀 외측의 박리가 심하고 스루홀 내측의 박리는 덜하다. 후반의 역전해시(제2단계), 박리 가능성은 거의 없고, 따라서 스루홀 외측은 약간만 벗겨지고, 안쪽은 거의 벗겨지지 않으며, 내측은 황 화합물의 흡착만이 진행된다.
따라서, 제1단계 역전해시, 스루홀의 외측의 표면 화합물은 잘 벗겨지며, 제2단계 역전해시, 황 화합물은 스루홀의 외측에 흡착되며 스루홀의 외측의 박리 상태는 미약한 박리로 인해 그대로 유지된다. 그 결과, 1단계의 역전해시와 비교하여, 스루홀의 내외측의 황 화합물의 흡착 및 밀도차가 커져 분극 저항차가 커진다.
또한 1단계 역전해만을 스루홀의 형상에 따라 행할 경우, 때때로 스루홀의 내측이 과도하게 박리되어 스루홀의 내외측 간에서 충분한 분극 저항차를 얻을 수 없다. 이러한 경우에도 약한 2단계 역전해를 수행하여 신뢰성 있게 분극 저항차를 얻을 수 있다.
정전해시의 전류 밀도는 1.5A/dm2정도(이것은 특히 한정되지 않는다. 도금의 부착성을 봐 결정하면 좋음), 전해 시간은 50∼200초 정도가 양호하다.
황산구리 도금액은 하기 조성의 것을 공통으로 이용했다.
황산구리5수화물150g/l
황산200g/l
폴리에틸렌 글리콜40003g/l
SPS1mg/l
염소 이온35mg/l
또한, SPS는 비스-(3-설포프로필)-디설파이드디소듐을 말한다.
실시예1
개구경0.1mm의 스루홀을 가진, 두께0.8mm의 배선 기판에 하기의 조건으로 PPR도금을 했다.
정전해:전류 밀도:1.5A/dm2, 전해 시간:120초
역전해:전류 밀도:0.5A/dm2, 전해 시간:10초
도금 시간:76분
그 결과, 막두께비:(스루홀 중앙부의 막두께/기판 표면의 막두께)×100은 91.3%였다.
실시예2
개구경0.15mm의 스루홀을 가진, 두께0.8mm의 배선 기판에 하기의 조건으로 PPR도금을 했다.
정전해:전류 밀도:1.5A/dm2, 전해 시간:120초
역전해:전류 밀도:0.5A/dm2, 전해 시간:10초
도금 시간:76분
그 결과, 막두께비는 101.4%였다.
실시예3
개구경0.1mm의 스루홀을 가진, 두께0.8mm의 배선 기판에 하기의 조건으로 PPR도금을 했다.
정전해:전류 밀도:1.5A/dm2, 전해 시간:120초
역전해1:전류 밀도:0.5A/dm2, 전해 시간:5초
역전해2:전류 밀도:0.1A/dm2, 전해 시간:5초
도금 시간:76분
그 결과, 막두께비는 109.8%였다.
실시예4
개구경0.15mm의 스루홀을 가진, 두께0.8mm의 배선 기판에 하기의 조건으로 PPR도금을 했다.
정전해:전류 밀도:1.5A/dm2, 전해 시간:120초
역전해1:전류 밀도:0.5A/dm2, 전해 시간:5초
역전해2:전류 밀도:0.1A/dm2, 전해 시간:5초
도금 시간:76분
그 결과, 막두께비는 110.8%였다.
비교예1
상기 황산구리 도금액을 이용하여, 개구경0.1mm의 스루홀을 가진, 두께 0.8mm의 배선 기판에 하기의 조건으로 직류 도금을 했다.
전류 밀도:1.35A/dm2,
도금 시간:76분
그 결과 막두께비는 53.9%였다.
비교예2
상기 황산구리 도금액을 이용하여, 개구경0.15mm의 스루홀을 가진, 두께0.8mm의 배선 기판에 하기의 조건으로 직류 도금을 했다.
전류 밀도:1.35A/dm2,
도금 시간:76분
그 결과 막두께비는 54.8%였다.
도5~8에 실시예1, 2, 3, 4의 스루홀의 단면 사진과 도 9~10의 비교예 1, 2의 스루홀의 단면 사진(배율75배)을 각각 나타낸다.
이상과 같이, 실시예1∼4에서는 막두께비(스로잉 파워)가 거의 100%가 되고, 표면 및 소경홀 내에, 균일 두께의 구리 도금 피막을 형성할 수 있다.
특히, 역전해를 2단으로 한 경우에, 소경홀 내부의 도금 두께의 쪽이 표면의 도금 두께보다도 두껍게 되는 결과가 되었다. 이 경우에, 도금 시간을 연장하면,소경홀내를 도금에 의해 메우는 것도 가능해진다.
또, 상기 실시예에서는 스루홀의 도금을 예로서 설명했지만, 마이크로 블라인드 비어 내의 도금도 마찬가지로 하여 행할 수 있다.
이상과 같이, 본 발명 방법에 의하면, 초단위로서의 장주기의 PPR도금법으로 할 수 있고, 고정밀도, 대용량의 펄스 전원을 필요로 하지 않기 때문에, 설비 비용을 저감할 수 있다.
또, 기판의 표리의 도금을 위한 전원의 동기도 용이하게 취할 수 있고, 인덕턴스에 의한 로스를 고려한 배선도 불필요하게 된다.
또한 표면, 개구부, 소경홀 내부의 막두께가 거의 균일하게 되는 도금 피막을 형성할 수 있다.
Claims (6)
- 황산구리, 황산, 염소 이온, 황 화합물, 계면 활성제를 포함하는 황산구리 도금액에 의해서, 소경홀을 갖는 피도금물의 소경홀 내에 PPR법으로 구리 도금을 실시하는 소경홀의 구리 도금 방법에 있어서,역전해시, 0.1∼1A/dm2의 전류 밀도 범위에서 역전해를 행하여, 피도금물에 흡착되고 있는 황 화합물의 소경홀의 입구 부근의 황 화합물의 박리를 행함으로써, 정전해시의 소경홀 내의 분극 저항을 소경홀의 입구 부근보다도 낮게 유지하여, 소경홀 내에 균일 두께의 구리 도금 피막을 형성하는 것을 특징으로 하는 소경홀의 구리 도금 방법.
- 제1항에 있어서,상기 역전해시, 전반의 역전해를 높은 전류 밀도로, 후반의 역전해를 전반시보다도 낮은 전류 밀도로 하는 2단계의 역전해를 행하는 것을 특징으로 하는 소경홀의 구리 도금 방법.
- 제1항 또는 제2항에 있어서,수십∼수백초간 정전해를 행하고, 수초~수십초간 역전해를 행하는 것을 특징으로 하는 소경홀의 구리 도금 방법.
- 제1항 내지 제3항 중 어느 한항에 있어서,정전해를 1∼2A/dm2의 전류 밀도 범위로 행하는 것을 특징으로 하는 소경홀의 구리 도금 방법.
- 제1항 내지 제4항 중 어느 한항에 있어서,황산 농도를 150∼250g/l, 황산구리 농도를 130∼200g/l으로 한 저전기저항, 높은 구리 농도의 황산구리 도금액을 이용하는 것을 특징으로 하는 소경홀의 구리 도금 방법.
- 제1항 내지 제5항 중 어느 한항에 있어서,소경홀 내를 구리 도금으로 메우는 것을 특징으로 하는 소경홀의 구리 도금 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00317878 | 2001-10-16 | ||
| JP2001317878 | 2001-10-16 | ||
| PCT/JP2002/010483 WO2003033775A1 (en) | 2001-10-16 | 2002-10-09 | Method of copper-plating small-diameter holes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040045390A true KR20040045390A (ko) | 2004-06-01 |
Family
ID=19135677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-7006763A Withdrawn KR20040045390A (ko) | 2001-10-16 | 2002-10-09 | 소경홀의 구리 도금 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040011654A1 (ko) |
| JP (1) | JP4148895B2 (ko) |
| KR (1) | KR20040045390A (ko) |
| CN (1) | CN1283848C (ko) |
| TW (1) | TW561808B (ko) |
| WO (1) | WO2003033775A1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040074775A1 (en) * | 2002-10-21 | 2004-04-22 | Herdman Roderick Dennis | Pulse reverse electrolysis of acidic copper electroplating solutions |
| DE102004045451B4 (de) * | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
| SE0403047D0 (sv) * | 2004-12-14 | 2004-12-14 | Polymer Kompositer I Goeteborg | Pulse-plating method and apparatus |
| KR100632552B1 (ko) * | 2004-12-30 | 2006-10-11 | 삼성전기주식회사 | 내부 비아홀의 필 도금 구조 및 그 제조 방법 |
| US20060226014A1 (en) * | 2005-04-11 | 2006-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing |
| JP4764718B2 (ja) | 2005-12-28 | 2011-09-07 | 新光電気工業株式会社 | スルーホールの充填方法 |
| JP5246103B2 (ja) | 2008-10-16 | 2013-07-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
| JP5428280B2 (ja) * | 2008-10-16 | 2014-02-26 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
| JP6161863B2 (ja) * | 2010-12-28 | 2017-07-12 | 株式会社荏原製作所 | 電気めっき方法 |
| WO2012103357A1 (en) | 2011-01-26 | 2012-08-02 | Enthone Inc. | Process for filling vias in the microelectronics |
| CN102443828B (zh) * | 2011-09-23 | 2014-11-19 | 上海华力微电子有限公司 | 一种在半导体硅片的通孔中进行电镀铜的方法 |
| TWI454422B (zh) * | 2012-04-12 | 2014-10-01 | Nat Univ Tsing Hua | 具高密度雙晶的奈米銅導線製造方法 |
| CN104109886A (zh) * | 2013-04-22 | 2014-10-22 | 广东致卓精密金属科技有限公司 | 一种超填孔镀铜工艺 |
| US10154598B2 (en) | 2014-10-13 | 2018-12-11 | Rohm And Haas Electronic Materials Llc | Filling through-holes |
| JP2017199854A (ja) | 2016-04-28 | 2017-11-02 | Tdk株式会社 | 貫通配線基板 |
| JP7087760B2 (ja) * | 2018-07-18 | 2022-06-21 | 住友金属鉱山株式会社 | 銅張積層板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4517059A (en) * | 1981-07-31 | 1985-05-14 | The Boeing Company | Automated alternating polarity direct current pulse electrolytic processing of metals |
| JPH0356696A (ja) * | 1989-07-24 | 1991-03-12 | Canon Inc | 湿式電解処理装置 |
| JPH07336017A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Ltd | 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置 |
| US5486280A (en) * | 1994-10-20 | 1996-01-23 | Martin Marietta Energy Systems, Inc. | Process for applying control variables having fractal structures |
| DE19545231A1 (de) * | 1995-11-21 | 1997-05-22 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Metallschichten |
| JPH1143797A (ja) * | 1997-07-25 | 1999-02-16 | Hideo Honma | ビアフィリング方法 |
| US6071398A (en) * | 1997-10-06 | 2000-06-06 | Learonal, Inc. | Programmed pulse electroplating process |
| WO1999054527A2 (en) * | 1998-04-21 | 1999-10-28 | Applied Materials, Inc. | Electro-chemical deposition system and method of electroplating on substrates |
| JP4132273B2 (ja) * | 1998-08-25 | 2008-08-13 | 日本リーロナール有限会社 | 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法 |
| MY144574A (en) * | 1998-09-14 | 2011-10-14 | Ibiden Co Ltd | Printed circuit board and method for its production |
| JP3594894B2 (ja) * | 2000-02-01 | 2004-12-02 | 新光電気工業株式会社 | ビアフィリングめっき方法 |
| JP4339980B2 (ja) * | 2000-03-14 | 2009-10-07 | 沖プリンテッドサーキット株式会社 | 電解メッキ装置 |
-
2002
- 2002-10-09 JP JP2003536491A patent/JP4148895B2/ja not_active Expired - Fee Related
- 2002-10-09 US US10/416,304 patent/US20040011654A1/en not_active Abandoned
- 2002-10-09 WO PCT/JP2002/010483 patent/WO2003033775A1/ja not_active Ceased
- 2002-10-09 KR KR10-2003-7006763A patent/KR20040045390A/ko not_active Withdrawn
- 2002-10-09 CN CNB028031326A patent/CN1283848C/zh not_active Expired - Fee Related
- 2002-10-15 TW TW091123729A patent/TW561808B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2003033775A1 (ja) | 2005-02-03 |
| CN1476492A (zh) | 2004-02-18 |
| WO2003033775A1 (en) | 2003-04-24 |
| TW561808B (en) | 2003-11-11 |
| US20040011654A1 (en) | 2004-01-22 |
| JP4148895B2 (ja) | 2008-09-10 |
| CN1283848C (zh) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040045390A (ko) | 소경홀의 구리 도금 방법 | |
| US6835294B2 (en) | Electrolytic copper plating method | |
| CN101405436B (zh) | 电解镀铜的方法 | |
| JP4740632B2 (ja) | 改善されたメッキ方法 | |
| US6783654B2 (en) | Electrolytic plating method and device for a wiring board | |
| TW200607887A (en) | Copper electroplating bath and plating process therewith | |
| JP4857317B2 (ja) | スルーホールの充填方法 | |
| WO1989007162A1 (en) | Electrochemical processes | |
| KR20180110102A (ko) | 용해성 구리 양극, 전해 구리 도금 장치, 전해 구리 도금 방법 및 산성 전해 구리 도금액의 보존 방법 | |
| KR20030061692A (ko) | 비어 충전법 | |
| TW569390B (en) | Via filling method | |
| JP4932370B2 (ja) | 電解めっき方法、プリント配線板及び半導体ウェハー | |
| JP3803968B2 (ja) | 酸性銅めっき方法および酸性銅めっき装置 | |
| WO2017155469A1 (en) | Semiconductor device and method of manufacture | |
| WO2003078698A1 (en) | Electrolytic copper plating method, phosphorus-containing anode for electrolytic copper plating, and semiconductor wafer plated using them and having few particles adhering to it | |
| TWI683931B (zh) | 電解鍍銅用陽極及使用其之電解鍍銅裝置 | |
| JP2006316328A (ja) | 2層フレキシブル銅張積層板の製造方法 | |
| KR100934729B1 (ko) | 무전해 주석도금액 불순물 제거장치 및 방법 | |
| CN103774188A (zh) | 电解铜镀液和电解铜镀覆方法 | |
| JP3853671B2 (ja) | 電解銅めっき方法 | |
| JP3071586B2 (ja) | 硫酸銅めっき方法 | |
| KR20030025523A (ko) | Pcb 전해도금장치 | |
| TW200305661A (en) | Electroplating method | |
| KR20140047418A (ko) | 금속 도금장치 | |
| Otani et al. | In Printed Wiring Board Manufacturing Use of Waste Etchant as Copper Ion Source for Electroplating Bath |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20030519 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |