KR20020060307A - Manufacturing method for solder bump - Google Patents
Manufacturing method for solder bump Download PDFInfo
- Publication number
- KR20020060307A KR20020060307A KR1020010001308A KR20010001308A KR20020060307A KR 20020060307 A KR20020060307 A KR 20020060307A KR 1020010001308 A KR1020010001308 A KR 1020010001308A KR 20010001308 A KR20010001308 A KR 20010001308A KR 20020060307 A KR20020060307 A KR 20020060307A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- layer
- forming
- metal base
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/012—
-
- H10W72/071—
-
- H10W72/01255—
-
- H10W72/019—
-
- H10W72/01955—
-
- H10W72/251—
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 플립 칩(flip chip) 방식의 반도체 소자의 접속 단자인 솔더범프(solder bump) 형성 방법에 대한 것이다.The present invention relates to a solder bump forming method which is a connection terminal of a flip chip type semiconductor device.
플립 칩 방식은 전극 패드에 형성된 솔더 범프를 통해 기판에 실장하는 방식으로서, 전극 패드와 내부 리드를 와이어를 이용하여 전기적으로 연결시키는 와이어 본딩 방식보다 미세 피치의 패드에 적용할 수 있다는 장점이 있다.The flip chip method is a method of mounting on a substrate through solder bumps formed on an electrode pad, and may be applied to a pad having a fine pitch, rather than a wire bonding method of electrically connecting an electrode pad and an internal lead using a wire.
솔더 범프는 납(Pb)과 주석(Sn)으로 이루어진 솔더(solder)를 전극 패드 위에 도금시킨 후 리플로우(reflow)시켜 형성된다. 솔더 범프는 금속 기저층(under barrier metal; UBM) 위에 형성되는데, 금속 기저층은 스퍼터링(sputtering), 증착법(evaporation) 등의 물리적 증착법(physical vapor deposition; PVD)에 의해 접착층(adhesive layer), 확산 방지층(diffusion barrier layer), 솔더 퍼짐층(solder wetting layer)의 다층 구조로 이루어져 있다. 접착층은 전극 패드와 그 위에 형성될 박막층과의 접착 특성을 향상시키기 위해 형성되고, 확산 방지층은 전극 패드와 솔더 사이의 확산을 방지하기 위해 형성되며, 솔더 퍼짐층은 솔더와의 금속간 화합물(inter-metallic compound; IMC)이 형성되는 박막층이다.The solder bump is formed by plating a solder made of lead (Pb) and tin (Sn) on an electrode pad and then reflowing it. The solder bumps are formed on an under barrier metal (UBM), which is formed by physical vapor deposition (PVD) such as sputtering and evaporation. It is composed of a multilayer structure of a diffusion barrier layer and a solder wetting layer. The adhesive layer is formed to improve the adhesion property between the electrode pad and the thin film layer to be formed thereon, the diffusion barrier layer is formed to prevent diffusion between the electrode pad and the solder, and the solder spreading layer is formed of an intermetallic compound with the solder. a thin film layer on which a metal compound (IMC) is formed.
도면을 참조하여 종래 기술에 따른 솔더 범프의 형성 방법을 설명하겠다.A method of forming a solder bump according to the prior art will be described with reference to the drawings.
도 1은 종래 기술에 따른 솔더 범프의 제조 공정도이고, 도 2는 도 1에 따라 형성된 솔더 범프의 단면도이다. 도 1 및 도 2를 참조하여 종래의 솔더 범프의 형성 방법을 설명하면 다음과 같다.1 is a manufacturing process diagram of a solder bump according to the prior art, Figure 2 is a cross-sectional view of the solder bump formed in accordance with FIG. Referring to FIGS. 1 and 2, a method of forming a conventional solder bump is as follows.
먼저, 전극 패드(3)가 노출된 보호층(5)과 완충층(9)을 갖는 웨이퍼(1)를 준비하는 단계(1a)를 거친다.First, a step 1a of preparing a wafer 1 having a protective layer 5 and a buffer layer 9 to which the electrode pads 3 are exposed is performed.
이 단계에 이어, 웨이퍼(1) 위로 접착층(81)과 확산 방지층(82) 및 솔더 퍼짐층(83)으로 이루어진 금속 기저층(80)을 형성하는 단계(1b)를 거친다. 금속 기저층(80)은 크롬(Cr), 구리(Cu), 니켈(Ni), 티타늄(Ti), 텅스텐(W), 바나듐(Vd), 팔라듐(Pd), 알루미늄(Al), 금(Au) 및 그 합금들로 형성된 금속 등으로 형성될 수 있으며, 구리와 크롬이 대표적이다.This step is followed by a step 1b of forming a metal base layer 80 consisting of an adhesive layer 81, a diffusion barrier layer 82, and a solder spread layer 83 over the wafer 1. The metal base layer 80 includes chromium (Cr), copper (Cu), nickel (Ni), titanium (Ti), tungsten (W), vanadium (Vd), palladium (Pd), aluminum (Al), and gold (Au) And metals formed of alloys thereof, and copper and chromium are typical.
이 단계에 이어, 금속 기저층(80) 위로 전극 패드(3)에 대응하여 솔더를 형성하는 단계(1c)를 거친다. 감광막 패턴을 이용하여, 솔더를 형성시킬 부분의 금속 기저층(80)은 노출시켜, 노출된 금속 기저층(80)에 부분적으로 솔더를 도금시킨다.This step is followed by a step 1c of forming a solder corresponding to the electrode pads 3 on the metal base layer 80. By using the photosensitive film pattern, the metal base layer 80 of the portion where the solder is to be formed is exposed to partially plate the solder on the exposed metal base layer 80.
이 단계에 이어, 솔더를 마스크(mask)로 이용하여 금속 기저층(80)을 제거하는 단계(1e)를 거친다. 이 단계는 금속 기저층(80)을 부식시킬 수 있는 식각 용액을 이용하여 식각시키는 습식 식각 공정을 통해 이루어진다.This step is followed by step 1e of removing the metal base layer 80 using solder as a mask. This step is performed through a wet etching process using an etching solution that can corrode the metal base layer 80.
이 단계에 이어, 솔더를 리플로우하여 솔더 범프(13)를 형성하는 단계(1d)를 거침으로써, 종래 기술에 따른 솔더 범프(13) 형성 공정은 완료된다. 리플로우 공정 후에는 솔더와 솔더 퍼짐층(83)의 화학적 반응으로 인해 금속간 화합물(84)이 형성되어, 솔더 범프(13)와 금속 기저층(80)간의 기계적 신뢰도가 증가된다.Following this step, the process of forming the solder bumps 13 according to the prior art is completed by going through step 1d of reflowing the solder to form the solder bumps 13. After the reflow process, the intermetallic compound 84 is formed due to the chemical reaction of the solder and the solder spreading layer 83, thereby increasing the mechanical reliability between the solder bump 13 and the metal base layer 80.
이와 같은 경우, 솔더는 화학적 반응으로 인해 그 표면이 변색되고, 용해되며 이로 인해 기판과의 접착 불량을 유발시킬 수 있다. 또한 솔더의 하부에 남겨지는 금속 기저층(80)에는 과식각(over etching)으로 인한 언더컷(undercut; A)이 발생되어, 리플로우 공정 후 솔더 범프(13)와 금속 기저층(80), 금속 기저층(80)과 완충층(9)의 접촉 면적을 감소시키는데, 특히 솔더 범프(13)와 금속 기저층(80)의 접촉 면적 감소는 솔더 범프(13)들의 최종 높이의 큰 편차를 발생시킨다. 이러한현상은 플립 칩 패키지의 전기적, 물리적 신뢰도를 저하시키는 주 요인이 된다.In such cases, the solder discolors and dissolves due to chemical reactions, which can cause poor adhesion to the substrate. In addition, an undercut (A) occurs due to over etching in the metal base layer 80 remaining under the solder, and the solder bump 13, the metal base layer 80, and the metal base layer (after the reflow process) are generated. The contact area of 80 and the buffer layer 9 is reduced, in particular the reduction of the contact area of the solder bump 13 and the metal base layer 80 causes a large deviation of the final height of the solder bumps 13. This phenomenon is a major factor in reducing the electrical and physical reliability of the flip chip package.
따라서, 본 발명의 목적은 솔더의 하부의 금속 기저층이 과부식되는 언더컷을 방지하는데 있다.Accordingly, it is an object of the present invention to prevent undercutting of the metal base layer under the solder from overcorrosion.
본 발명의 또 다른 목적은 금속 기저층을 식각하는 공정에서 솔더가 용해, 변색되는 것을 방지 할 수 있는 솔더 범프의 형성 방법을 제공하는데 있다.Still another object of the present invention is to provide a method for forming solder bumps which can prevent dissolution and discoloration of solder in a process of etching a metal base layer.
도 1은 종래 기술에 따른 솔더 범프의 제조 공정도,1 is a manufacturing process diagram of a solder bump according to the prior art,
도 2는 도 1에 따라 형성된 솔더 범프의 단면도,2 is a cross-sectional view of the solder bump formed in accordance with FIG. 1,
도 3은 본 발명의 제 1실시예에 따른 솔더 범프의 제조 공정도,3 is a manufacturing process diagram of a solder bump according to the first embodiment of the present invention,
도 4a 내지 도 4e는 본 발명의 제 1실시예에 따른 솔더 범프의 제조 공정도이다.4A to 4E are diagrams illustrating a manufacturing process of the solder bumps according to the first embodiment of the present invention.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
1 : 웨이퍼 3 : 전극 패드1 wafer 3 electrode pad
5 : 보호층 107 : 감광막 패턴5: protective layer 107: photosensitive film pattern
9 : 완충층111 : 솔더9: buffer layer 111: solder
13, 113 : 솔더 범프80, 180 : 금속 기저층13, 113: solder bumps 80, 180: metal base layer
81, 181 : 접착층82, 182 : 확산 방지층81, 181: adhesive layer 82, 182: diffusion barrier layer
83, 183 : 솔더 퍼짐층84, 184 : 금속간 화합물83, 183: solder spread layer 84, 184: intermetallic compound
상기 목적을 달성하기 위하여, 본 발명의 제 1실시예에 따른 솔더 범프의 형성 방법은, (a) 전극 패드가 노출된 보호층과 완충층을 갖는 웨이퍼를 준비하는 단계; (b) 웨이퍼 위로 접착층을 형성하는 단계; (c) 접착층 위로 확산 방지층을 형성하는 단계; (d) 확산 방지층 위에 전극 패드와 대응되는 부분을 제외한 영역에 감광막 패턴을 형성하는 단계; (e) 감광막 패턴을 통해 노출된 확산 방지층 위에 솔더 퍼짐층을 형성하여 접착층, 확산 방지층으로 이루어진 금속 기저층을 형성하는 단계; (f) 솔더 퍼짐층 위로 솔더를 형성하는 단계; (g) 감광막 패턴을 제거하는 단계; (h) 솔더를 리플로우하여 솔더와 솔더 퍼짐층이 금속간 화합물을 형성하고, 솔더가 솔더 범프와 산화물을 형성하는 단계; (i) 금속간 화합물을 마스크로 하여 금속간 화합물 외측의 접착층과 확산 방지층, 솔더 퍼짐층으로 형성된 금속 기저층을 식각하는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a solder bump according to a first embodiment of the present invention, (a) preparing a wafer having a protective layer and a buffer layer exposed electrode pad; (b) forming an adhesive layer over the wafer; (c) forming a diffusion barrier layer over the adhesive layer; (d) forming a photoresist pattern on an area of the diffusion barrier layer except for a portion corresponding to the electrode pad; (e) forming a solder spreading layer on the diffusion barrier layer exposed through the photoresist pattern to form a metal base layer comprising an adhesive layer and a diffusion barrier layer; (f) forming solder over the solder spreading layer; (g) removing the photoresist pattern; (h) reflowing the solder so that the solder and the solder spreading layer form an intermetallic compound, and the solder forms solder bumps and oxides; (i) etching the metal base layer formed of the adhesive layer, the diffusion barrier layer, and the solder spreading layer on the outside of the intermetallic compound as a mask.
이때, 금속 기저층은 크롬, 구리, 니켈, 티타늄, 텅스텐, 바나듐, 팔라듐, 알루미늄, 금 및 그 합금들로 이루어진 그룹에서 선택되어 형성된 금속인 것과, 금속간 화합물은 솔더 범프의 직경보다 넓게 형성되는 것이 바람직하다.In this case, the metal base layer is a metal selected from the group consisting of chromium, copper, nickel, titanium, tungsten, vanadium, palladium, aluminum, gold, and alloys thereof, and the intermetallic compound is formed to be wider than the diameter of the solder bumps. desirable.
또한 본 발명의 제 2실시예에 따른 솔더 범프의 형성 방법은, (a) 전극 패드가 노출된 보호층과 완충층을 갖는 웨이퍼를 준비하는 단계; (b) 웨이퍼 위로 접착층을 형성하는 단계; (c) 접착층 위로 확산 방지층을 형성하는 단계; (d) 전극 패드와 대응되는 부분이 노출되도록 확산 방지층 위에 감광막 패턴을 형성하는 단계; (e) 감광막 패턴을 통해 노출된 확산 방지층 위에 솔더 퍼짐층을 형성하여 접착층, 확산 방지층으로 이루어진 금속 기저층을 형성하는 단계; (f) 솔더 퍼짐층 위로 솔더를 형성하는 단계; (g) 감광막 패턴을 제거하는 단계; (h) 솔더를 리플로우하여 솔더와 솔더 퍼짐층이 금속간 화합물을 형성하고, 솔더가 솔더 범프와 산화물을 형성하는 단계; (i) 솔더 범프 외측의 금속 기저층이 노출되도록 감광막 패턴을 형성하는 단계; (j) 감광막 패턴에 의해 노출된 금속 기저층을 식각하는 단계; (k) 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.In addition, a method of forming a solder bump according to a second embodiment of the present invention, (a) preparing a wafer having a protective layer and a buffer layer exposed electrode pad; (b) forming an adhesive layer over the wafer; (c) forming a diffusion barrier layer over the adhesive layer; (d) forming a photoresist pattern on the diffusion barrier layer to expose portions corresponding to the electrode pads; (e) forming a solder spreading layer on the diffusion barrier layer exposed through the photoresist pattern to form a metal base layer comprising an adhesive layer and a diffusion barrier layer; (f) forming solder over the solder spreading layer; (g) removing the photoresist pattern; (h) reflowing the solder so that the solder and the solder spreading layer form an intermetallic compound, and the solder forms solder bumps and oxides; (i) forming a photoresist pattern so that the metal base layer outside the solder bumps is exposed; (j) etching the metal base layer exposed by the photoresist pattern; (k) removing the photoresist pattern.
이때, 금속 기저층은 크롬, 구리, 니켈, 티타늄, 텅스텐, 바나듐, 팔라듐, 알루미늄, 금 및 그 합금들로 이루어진 그룹에서 선택되어 형성된 금속인 것이 바람직하다.In this case, the metal base layer is preferably a metal selected from the group consisting of chromium, copper, nickel, titanium, tungsten, vanadium, palladium, aluminum, gold and alloys thereof.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 3은 본 발명의 제 1실시예에 따른 솔더 범프의 제조 공정도이고, 도 4a 내지 도 4e는 본 발명의 제 1실시예에 따른 솔더 범프의 제조 공정도이다.3 is a manufacturing process diagram of the solder bump according to the first embodiment of the present invention, Figures 4a to 4e is a manufacturing process diagram of the solder bump according to the first embodiment of the present invention.
도면을 참조하여 본 발명의 제 1실시예를 설명하면, 먼저 도 4a와 같이 전극패드(3)가 노출된 보호층(5)과 완충층(9)을 갖는 웨이퍼(1)를 준비하는 단계(3a)를 거친다. 완충층(9)은 폴리이미드(polyimide), 에폭시(epoxy)등으로 이루어지며, 완충 작용과 전기적 절연 작용을 한다.Referring to the first embodiment of the present invention with reference to the drawings, first preparing a wafer (1) having a protective layer 5 and a buffer layer (9) exposed electrode pad (3) as shown in Figure 4a (3a) Go through). The buffer layer 9 is made of polyimide, epoxy, or the like, and has a buffering action and an electrical insulating action.
이 단계에 이어, 웨이퍼(1) 위로 접착층(181)을 형성하는 단계(3b)를 거친다. 접착층(181)은 웨이퍼(1)에 형성된 전극 패드(3), 보호층(5) 및 완충층(9)위에 스퍼터링, 증착법 등의 방법에 의해 형성된다.This step is followed by a step 3b of forming an adhesive layer 181 over the wafer 1. The adhesive layer 181 is formed on the electrode pad 3, the protective layer 5, and the buffer layer 9 formed on the wafer 1 by methods such as sputtering and vapor deposition.
이 단계에 이어, 접착층(181) 위로 확산 방지층(182)을 형성하는 단계(3c)를 거친다. 확산 방지층(182) 또한 접착층(181)과 같이 스퍼터링, 증착법등에 의해 형성되며, 접착층(181)과 확산 방지층(182)은 같은 재질로 형성되어 동시에 형성될 수 있다.This step is followed by a step 3c of forming a diffusion barrier layer 182 over the adhesive layer 181. The diffusion barrier layer 182 may also be formed by sputtering, deposition, or the like as the adhesive layer 181, and the adhesive layer 181 and the diffusion barrier layer 182 may be formed of the same material and formed at the same time.
이 단계에 이어, 확산 방지층(182) 위에 감광막 패턴(107)을 형성하는 단계(3d)를 거친다. 전극 패드(3)와 대응되는 부분을 제외한 영역의 확산 방지층(82) 위에 감광막 패턴(107)을 형성시킨다. 감광막 패턴(107)은 포토레지스트(photo resist; PR)와 같은 재질이 이용된다.This step is followed by step 3d of forming the photoresist pattern 107 on the diffusion barrier layer 182. The photoresist pattern 107 is formed on the diffusion barrier layer 82 in a region excluding the portion corresponding to the electrode pad 3. The photoresist pattern 107 may be made of a material such as a photo resist (PR).
이 단계에 이어, 감광막 패턴(107)을 통해 노출된 확산 방지층(182) 위에 솔더 퍼짐층(183)을 형성하는 단계(3e)를 거친다. 솔더 퍼짐층(183)의 부분적인 형성은, 금속간 화합물(도 4d의 184)의 부분적인 형성을 가능하게 하여, 뒤에 실시되는식각 공정을 용이하게 할 수 있다. 이와 같은 솔더 퍼짐층(183)이 형성됨으로써, 금속 기저층(180)의 형성은 완료된다. 금속 기저층(180)은 접착층(181), 확산 방지층(182) 및 솔더 퍼짐층(183)으로 구성되어 있으며, 크롬, 구리, 니켈, 티타늄, 텅스텐, 바나듐, 팔라듐, 알루미늄, 금 및 그 합금들로 형성된 금속의 재질로 구성되어 있으며, 일반적으로 구리-크롬의 합금이 사용된다.This step is followed by a step 3e of forming a solder spreading layer 183 on the diffusion barrier layer 182 exposed through the photoresist pattern 107. Partial formation of the solder spreading layer 183 may enable partial formation of the intermetallic compound (184 in FIG. 4D), which may facilitate the etching process performed later. By forming the solder spreading layer 183, the formation of the metal base layer 180 is completed. The metal base layer 180 is composed of an adhesive layer 181, a diffusion barrier layer 182, and a solder spreading layer 183, and includes chromium, copper, nickel, titanium, tungsten, vanadium, palladium, aluminum, gold, and alloys thereof. It is composed of the material of the formed metal, and copper-chromium alloy is generally used.
이 단계에 이어, 도 4b와 같이 솔더 퍼짐층(183) 위로 솔더(111)를 형성하는 단계(3f)를 거친다. 이때, 솔더(111)는 도금 공정 등에 의해 형성된다.This step is followed by a step 3f of forming a solder 111 on the solder spreading layer 183 as shown in FIG. 4B. At this time, the solder 111 is formed by a plating process or the like.
이 단계에 이어, 도 4c와 같이 감광막 패턴(107)을 제거하는 단계(3g)를 거친다.This step is followed by a step (3g) of removing the photosensitive film pattern 107 as shown in Figure 4c.
이 단계에 이어, 도 4d와 같이 솔더를 리플로우하여 솔더와 솔더 퍼짐층(183)이 금속간 화합물(184)을 형성하고, 솔더가 솔더 범프(113)와 산화물을 형성하는 단계(3h)를 거친다. 이 금속간 화합물(184)은 솔더 내의 주석 성분이 솔더 퍼짐층(183)의 금속과 반응하여 형성되는 것으로, 금속 기저층(180)의 식각 공정 단계(3i)시 그 제거가 어렵다는 특징이 있으며, 솔더 범프(113)의 직경보다 넓은 것이 바람직하다. 또한 리플로우 공정시 솔더가 대기중의 산소와 반응하여 형성된 SnxOy와 같은 산화물은 식각 용액에서 안정적인 화합물이다.Following this step, as shown in FIG. 4D, the solder and the solder spreading layer 183 form the intermetallic compound 184, and the solder forms the solder bumps 113 and the oxide (3h). Rough The intermetallic compound 184 is formed by the tin component in the solder reacting with the metal of the solder spreading layer 183. The intermetallic compound 184 is difficult to remove during the etching process step 3i of the metal base layer 180. It is preferable that the diameter of the bump 113 be wider. In addition, oxides such as Sn x O y formed when solder reacts with oxygen in the air during the reflow process are stable compounds in the etching solution.
이 단계에 이어, 도 4e와 같이 금속간 화합물(184)을 마스크로 하여 금속간 화합물 외측에 위치한 접착층(181)과 확산 방지층(182), 솔더 퍼짐층(183)으로 형성된 금속 기저층(180)을 제거하는 단계(3i)를 거치면, 본 발명에 따른 솔더 범프(113)의 형성 공정은 완료된다. 금속 기저층(180)은 일반적으로 화학적 식각 용액을 이용한 습식 식각 공정에 의해 식각되며, 전술한 바와 같이 금속간 화합물(184)은 이 공정에서 식각되지 않는 특성을 지니고 있으므로 마스크로 사용될 수 있다. 또한 솔더 범프(113)의 표면에는 SnxOy와 같은 산화막이 형성되어 있으므로 식각 공정 시 쉽게 용해되지 않으므로 솔더 범프(113)의 변형이 발생되지 않는다.Following this step, as shown in FIG. 4E, the metal base layer 180 formed of the adhesive layer 181, the diffusion barrier layer 182, and the solder spreading layer 183 positioned outside the intermetallic compound is used as a mask. After the removal step 3i, the process of forming the solder bumps 113 according to the present invention is completed. The metal base layer 180 is generally etched by a wet etching process using a chemical etching solution, and as described above, the intermetallic compound 184 may be used as a mask because it has a non-etching property in this process. In addition, since an oxide film such as Sn x O y is formed on the surface of the solder bump 113, the solder bump 113 is not easily dissolved during the etching process, so that deformation of the solder bump 113 does not occur.
한편 본 발명의 제 2실시예는, 금속 기저층 제거시 위와 같이 금속간 화합물을 마스크로 이용하지 않고, 감광막 패턴을 마스크로 이용하여 식각시킬 금속 기저층을 노출시켜 식각한 후 감광막 패턴을 제거하는 방법 이외에는 동일한 실시예를 갖는다.On the other hand, the second embodiment of the present invention is to remove the photosensitive film pattern by exposing and etching the metal base layer to be etched by using the photosensitive film pattern as a mask and not using the intermetallic compound as a mask as above. It has the same embodiment.
이상 설명한 바와 같이 웨이퍼에 형성된 접착층(181)과 확산 방지층(182)에 부분적으로 솔더 퍼짐층(183)을 형성한 후, 리플로우 공정에 의해 부분적으로 금속간 화합물(184)을 형성시켜 식각하므로, 금속 기저층(180)과 솔더 범프(113), 금속 기저층(180)과 완충층(9) 사이의 접촉 면적이 증가되어 언더 컷(도 2의 A)과 같은 문제를 감소시킬 수 있으며, 이로 인해 물리적 전기적 신뢰도를 향상시킬 수 있다. 또한 리플로우 공정에 의해 솔더 범프(113)에 형성된 산화막은 식각 공정에서 솔더 범프(113)가 용해되어 변형되는 것을 방지할 수 있다.As described above, after the solder spreading layer 183 is partially formed on the adhesive layer 181 and the diffusion barrier layer 182 formed on the wafer, the intermetallic compound 184 is partially formed by the reflow process to be etched. The contact area between the metal base layer 180 and the solder bumps 113, the metal base layer 180, and the buffer layer 9 may be increased to reduce problems such as undercuts (A of FIG. 2), thereby resulting in physical and electrical It can improve the reliability. In addition, the oxide film formed on the solder bumps 113 by the reflow process may prevent the solder bumps 113 from being melted and deformed in the etching process.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented.
따라서, 본 발명의 구조를 따르면 금속 기저층과 솔더 범프, 금속 기저층과 완충층 사이의 접촉 면적이 증가되어 언더 컷 발생이 감소될 수 있으며, 이로 인해 물리적, 전기적 신뢰도를 향상시킬 수 있다.Accordingly, according to the structure of the present invention, the contact area between the metal base layer and the solder bumps, the metal base layer and the buffer layer may be increased, and thus the undercut may be reduced, thereby improving physical and electrical reliability.
또한 솔더 범프에 형성된 산화막은 식각 공정시 식각액에 의해 솔더 범프가 용해되어 변형되는 것을 방지할 수 있다.In addition, the oxide film formed on the solder bumps may prevent the solder bumps from being melted and deformed by the etching solution during the etching process.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010001308A KR20020060307A (en) | 2001-01-10 | 2001-01-10 | Manufacturing method for solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010001308A KR20020060307A (en) | 2001-01-10 | 2001-01-10 | Manufacturing method for solder bump |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020060307A true KR20020060307A (en) | 2002-07-18 |
Family
ID=27691253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010001308A Withdrawn KR20020060307A (en) | 2001-01-10 | 2001-01-10 | Manufacturing method for solder bump |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020060307A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494023B1 (en) * | 2001-11-21 | 2005-06-16 | 주식회사 네패스 | Fabrication and assembly method of image sensor using by flip chip packaging process |
| KR100713912B1 (en) * | 2005-07-07 | 2007-05-07 | 주식회사 하이닉스반도체 | Flip chip package using wafer level process and manufacturing method thereof |
| KR100850212B1 (en) * | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | Manufacturing Method of Semiconductor Device to Obtain Uniform Electroless Plating Thickness |
| US8980739B2 (en) | 2011-05-18 | 2015-03-17 | Samsung Electronics Co., Ltd. | Solder collapse free bumping process of semiconductor device |
| FR3050865A1 (en) * | 2016-05-02 | 2017-11-03 | Commissariat Energie Atomique | METHOD FOR PRODUCING CONDUCTIVE INTERCONNECTIONS ON A SUBSTRATE AND INTERCONNECTIONS THUS OBTAINED |
| US9899584B2 (en) | 2014-11-10 | 2018-02-20 | Samsung Electronics Co., Ltd. | Semiconductor device and package including solder bumps with strengthened intermetallic compound |
| US10020273B2 (en) | 2015-11-19 | 2018-07-10 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of forming the same |
-
2001
- 2001-01-10 KR KR1020010001308A patent/KR20020060307A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494023B1 (en) * | 2001-11-21 | 2005-06-16 | 주식회사 네패스 | Fabrication and assembly method of image sensor using by flip chip packaging process |
| KR100713912B1 (en) * | 2005-07-07 | 2007-05-07 | 주식회사 하이닉스반도체 | Flip chip package using wafer level process and manufacturing method thereof |
| KR100850212B1 (en) * | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | Manufacturing Method of Semiconductor Device to Obtain Uniform Electroless Plating Thickness |
| US8980739B2 (en) | 2011-05-18 | 2015-03-17 | Samsung Electronics Co., Ltd. | Solder collapse free bumping process of semiconductor device |
| US9899584B2 (en) | 2014-11-10 | 2018-02-20 | Samsung Electronics Co., Ltd. | Semiconductor device and package including solder bumps with strengthened intermetallic compound |
| US10020273B2 (en) | 2015-11-19 | 2018-07-10 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of forming the same |
| FR3050865A1 (en) * | 2016-05-02 | 2017-11-03 | Commissariat Energie Atomique | METHOD FOR PRODUCING CONDUCTIVE INTERCONNECTIONS ON A SUBSTRATE AND INTERCONNECTIONS THUS OBTAINED |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1096110C (en) | Solder bump structure containing titanium barrier layer and method of forming same | |
| US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
| KR100857727B1 (en) | Interconnections to copper ICs | |
| US6015505A (en) | Process improvements for titanium-tungsten etching in the presence of electroplated C4's | |
| US6989326B2 (en) | Bump manufacturing method | |
| KR100772920B1 (en) | Solder bump formed semiconductor chip and manufacturing method | |
| JP5064632B2 (en) | Method and apparatus for forming an interconnect structure | |
| JP2007251158A (en) | Bump forming method and connector structure including bump | |
| JP3672297B2 (en) | Manufacturing method of semiconductor device | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| KR20020060307A (en) | Manufacturing method for solder bump | |
| JP2000133667A (en) | Method of forming bump electrodes | |
| JP2008028112A (en) | Manufacturing method of semiconductor device | |
| US20030157438A1 (en) | Bump forming process | |
| JPH0945691A (en) | Solder bump for chip component and manufacturing method thereof | |
| US6716739B2 (en) | Bump manufacturing method | |
| JPH11186309A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| EP1322146A1 (en) | Method of electroplating solder bumps on an organic circuit board | |
| CN101110376A (en) | Method for forming welding lug and etching agent thereof | |
| CN100421216C (en) | Etching solution and method for manufacturing conductive bump by selectively removing barrier layer by using same | |
| JPH09148331A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2002334897A (en) | Semiconductor device bump structure and method of manufacturing the same | |
| KR100502471B1 (en) | Method of forming solder bump using Chromium Under Barrier Metal | |
| JP3308882B2 (en) | Method for manufacturing electrode structure of semiconductor device | |
| KR100726059B1 (en) | Electroplating solder formation on organic circuit boards for flip chip joints and board-to-face solder joints |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PC1203 | Withdrawal of no request for examination |
St.27 status event code: N-1-6-B10-B12-nap-PC1203 |
|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid | ||
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |