[go: up one dir, main page]

KR20020054447A - Device and method of routing aal 2/5 cell in mobile communication system - Google Patents

Device and method of routing aal 2/5 cell in mobile communication system Download PDF

Info

Publication number
KR20020054447A
KR20020054447A KR1020000083525A KR20000083525A KR20020054447A KR 20020054447 A KR20020054447 A KR 20020054447A KR 1020000083525 A KR1020000083525 A KR 1020000083525A KR 20000083525 A KR20000083525 A KR 20000083525A KR 20020054447 A KR20020054447 A KR 20020054447A
Authority
KR
South Korea
Prior art keywords
cell
interface
stm
fpga
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000083525A
Other languages
Korean (ko)
Inventor
박정환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000083525A priority Critical patent/KR20020054447A/en
Publication of KR20020054447A publication Critical patent/KR20020054447A/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 네트워크의 저속 가입자 정합 블록 및 기지국 ATM 네트워크 블록에 실장되는 보드에서 AAL2/5 셀 처리를 실시 할 수 있는 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치 및 방법에 관한 것이다. 이와 같은 본 발명에 따른 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치는 입출력되는 셀을 미리 설정된 제1 속도로 전송되도록 인터페이싱 처리하는 E1 물리 인터페이스와; 상기 E1 물리 인터페이스와에서 출력된 셀을 수신하여 송신 경로를 설정하는 STM-1 송신 인터페이스용 FPGA와; 상기 STM-1 송신 인터페이스용 FPGA에 수신된 셀의 프로토콜을 변환하는 송신용 AAL2 프로토콜 프로세서와; 상기 STM-1 송신 인터페이스용 FPGA에서 출력되는 셀을 미리 설정된 제2 속도로 전송되도록 인터페이싱하는 STM-1 물리 인터페이스와; 상기 STM-1 물리 인터페이스에서 출력되는 셀의 수신 경로를 설정하는 STM-1 수신 인터페이스용 FPGA와: 상기 STM-1 수신 인터페이스용 FPGA에 수신된 셀의 프로토콜을 변환하는 수신용 AAL2 프로토콜 프로세서와; 상기 STM-1 수신 인터페이스용 FPGA 및 STM-1 송신 인터페이스용 FPGA과 연결되며, 각 통신 경로에 대한 값과 셀에 대한 정보를 저장하는 메모리부로 구성된다.The present invention relates to a routing interface apparatus and method for processing AAL 2/5 cells in a mobile communication system capable of performing AAL2 / 5 cell processing in a board mounted on a low speed subscriber matching block and a base station ATM network block of an ATM network. . In the mobile communication system according to the present invention, a routing interface apparatus for processing AAL 2/5 cells includes an E1 physical interface for interfacing a cell to be inputted and outputted at a first predetermined rate; An FPGA for an STM-1 transmission interface that receives a cell output from the E1 physical interface and sets a transmission path; A transmission AAL2 protocol processor for converting a protocol of a cell received in the FPGA for the STM-1 transmission interface; An STM-1 physical interface for interfacing cells output from the FPGA for the STM-1 transmission interface to be transmitted at a second predetermined rate; An STM-1 receive interface FPGA for setting a receive path of a cell output from the STM-1 physical interface, and a receive AAL2 protocol processor for converting a protocol of a cell received in the STM-1 receive interface FPGA; It is connected to the FPGA for the STM-1 receive interface and the FPGA for the STM-1 transmit interface, and comprises a memory unit for storing a value for each communication path and information about a cell.

Description

이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치 및 방법{DEVICE AND METHOD OF ROUTING AAL 2/5 CELL IN MOBILE COMMUNICATION SYSTEM}Routing interface device and method for processing AL2 / 5 cell in mobile communication system {DEVICE AND METHOD OF ROUTING AAL 2/5 CELL IN MOBILE COMMUNICATION SYSTEM}

본 발명은 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치 및 방법에 관한 것으로서, 특히 ATM 네트워크의 저속 가입자 정합 블록 및 기지국 ATM 네트워크 블록에 실장되는 보드에서 AAL2/5 셀 처리를 위한 라우팅에 적당하도록 한 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치 및 방법에 관한 것이다.The present invention relates to a routing interface apparatus and method for processing AAL 2/5 cells in a mobile communication system, and more particularly, to routing for processing AAL2 / 5 cells in a board mounted in a low speed subscriber matching block and a base station ATM network block of an ATM network. A routing interface apparatus and method for processing AAL 2/5 cells in a mobile communication system is disclosed.

현재 IMT-2000과 같은 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치는 아직 개발되지 않은 상태이며, 각 통신 장비 제조업체에서는 IMT-2000 시스템 환경하에서 여러 종류의 서비스를 제공하기 위하여 개발 중에 있다.Currently, a routing interface device for processing AAL 2/5 cells has not yet been developed in a mobile communication system such as IMT-2000, and each communication equipment manufacturer is under development to provide various kinds of services under an IMT-2000 system environment. have.

만일, IMT-2000 시스템 환경하에서 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 기술이 제공된다면 멀티 캐스팅(Multicasting)에 유리한 AAL5 프로토콜과 더불어 압축된 영상이나 음성의 전송에 효율적인 가변 비트 레이트를 제공하는 AAL2 프로토콜을 동시에 사용할 수 있으며, AAL2,5 프로토콜에 속하는 셀들을 효과적으로 라우팅할 수 있기 때문에 네트워크 자원의 효율성을 높일 수 있을 것으로 기대되고 있다.If a routing interface technology for processing AAL 2/5 cells is provided in a mobile communication system under an IMT-2000 system environment, a variable bit rate that is efficient for transmitting compressed video or audio along with an AAL5 protocol for multicasting is provided. The AAL2 protocol can be used at the same time, and the cells belonging to the AAL2 and 5 protocols can be effectively routed, thereby increasing the efficiency of network resources.

본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 해결하고 또한 이상에서 언급한 동일 업계의 기대에 부응하고자 창안한 것으로서, ATM 네트워크의 저속 가입자 정합 블록 및 기지국 ATM 네트워크 블록에 실장되는 보드에서 AAL2/5 셀 처리를 실시 할 수 있는 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치 및 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art mentioned above and to meet the same industry expectations as mentioned above, and includes AAL2 in a low speed subscriber matching block of an ATM network and a board mounted in a base station ATM network block. The present invention provides a routing interface apparatus and method for processing AAL 2/5 cells in a mobile communication system capable of performing / 5 cell processing.

도 1은 본 발명에 따른 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치의 블록 구성도.1 is a block diagram of a routing interface device for processing AAL 2/5 cells according to the present invention;

도 2는 도 1의 동작을 설명하기 위한 설명도.2 is an explanatory diagram for explaining the operation of FIG.

도 3a 및 3b는 도 2의 메모리의 입출력 레지스터 포맷과 ATM 적응 계층 정보를 포함했을 경우의 레지스터를 각각 보인 도면.3A and 3B show registers when the input / output register format and ATM adaptation layer information of the memory of FIG. 2 are included;

도 4는 본 발명에 따른 ATM 적응 계층 2/5 셀 처리를 위한 라우팅 인터페이스시 SVC를 사용한 트래픽 경로를 설정하기 위한 제어 흐름도.4 is a control flow diagram for establishing a traffic path using SVC in a routing interface for ATM adaptation layer 2/5 cell processing according to the present invention;

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1 : E1 물리 인터페이스1: E1 physical interface

2, 6 : 선입선출 버퍼2, 6: First-in, first-out buffer

3 : STM-1 수신 인터페이스용 FPGA3: FPGA for STM-1 Receive Interface

4, 11 : AAL2 프로토콜 프로세서4, 11: AAL2 protocol processor

5 : 백본 (Back Board)5: Backbone

7, 8 : 메모리7, 8: memory

9 : STM-1 물리 인터페이스9: STM-1 physical interface

10 : STM-1 송신 인터페이스용 FPGA10: FPGA for STM-1 Transmit Interface

13 : 중앙 처리 장치부13: central processing unit

21a~21n : E1/T1 정합부21a ~ 21n: E1 / T1 matching part

23 : STM-1 정합부23: STM-1 matching part

이상과 같은 목적을 달성하기 위하여, 본 발명에 따른 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치는 입출력되는 셀을 미리 설정된 제1 속도로 전송되도록 인터페이싱 처리하는 E1 물리 인터페이스와; 상기 E1 물리 인터페이스와에서 출력된 셀을 수신하여 송신 경로를 설정하는 STM-1 송신 인터페이스용 FPGA와; 상기 STM-1 송신 인터페이스용 FPGA에 수신된 셀의 프로토콜을 변환하는 송신용 AAL2 프로토콜 프로세서와; 상기 STM-1 송신 인터페이스용 FPGA에서 출력되는 셀을 미리 설정된 제2 속도로 전송되도록 인터페이싱하는 STM-1 물리 인터페이스와; 상기 STM-1 물리 인터페이스에서 출력되는 셀의 수신 경로를 설정하는 STM-1 수신 인터페이스용 FPGA와: 상기 STM-1 수신 인터페이스용 FPGA에 수신된 셀의 프로토콜을 변환하는 수신용 AAL2 프로토콜 프로세서와; 상기 STM-1 수신 인터페이스용 FPGA 및 STM-1 송신 인터페이스용 FPGA과 연결되며, 각 통신 경로에 대한 값과 셀에 대한 정보를 저장하는 메모리부로 구성된다.In order to achieve the above object, in the mobile communication system according to the present invention, a routing interface device for processing AAL 2/5 cells includes an E1 physical interface for interfacing a cell to be inputted and outputted at a first predetermined rate; An FPGA for an STM-1 transmission interface that receives a cell output from the E1 physical interface and sets a transmission path; A transmission AAL2 protocol processor for converting a protocol of a cell received in the FPGA for the STM-1 transmission interface; An STM-1 physical interface for interfacing cells output from the FPGA for the STM-1 transmission interface to be transmitted at a second predetermined rate; An STM-1 receive interface FPGA for setting a receive path of a cell output from the STM-1 physical interface, and a receive AAL2 protocol processor for converting a protocol of a cell received in the STM-1 receive interface FPGA; It is connected to the FPGA for the STM-1 receive interface and the FPGA for the STM-1 transmit interface, and comprises a memory unit for storing a value for each communication path and information about a cell.

또한, 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 방법은, 제어 신호에 의해 SVC(Switched Virtual Circuit)을 설정하고, 셀이 유입되었는지를 판단하는 단계와; 상기 판단 결과 셀이 유입된 경우, 상기 셀의 헤더에서 VP/VC를 추출하는 단계와; 상기 추출된 VP/VC 값과 메모리부에 저장된 VP/VC값이 서로 일치하는지를 판단하는 단계와; 상기 판단 결과, 일치되는 VP/VC가 있으면 출력되는 VP/VC를 상기 셀의 헤더에 업데이트하고, 셀의 종류에 따라 직접 전송하거나 변환하여 전송하는 단계로 이루어진다.In addition, a routing interface method for processing AAL 2/5 cells in a mobile communication system includes: setting a switched virtual circuit (SVC) according to a control signal and determining whether a cell is introduced; Extracting a VP / VC from a header of the cell when a cell is introduced as a result of the determination; Determining whether the extracted VP / VC value and the VP / VC value stored in the memory unit coincide with each other; As a result of the determination, if there is a matching VP / VC, the output VP / VC is updated in the header of the cell, and directly transmitted or converted and transmitted according to the type of the cell.

이하에서, 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the configuration and operation of the present invention.

도 1은 본 발명에 따른 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치의 블록 구성도이다.1 is a block diagram of a routing interface device for processing AAL 2/5 cells according to the present invention.

도 1을 참조하면, 본 발명의 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치는, 입출력되는 셀을 2.048 bps의 속도로 전송되도록 인터페이싱 처리하는 E1 물리 인터페이스와(1)와, E1 물리 인터페이스와(1)에서 출력된 셀을 수신하여 송신 경로를 설정하는 STM-1 송신 인터페이스용 FPGA(10)와, STM-1 송신 인터페이스용 FPGA(10)에 수신된 셀의 프로토콜을 변환하는 송신용 AAL2 프로토콜 프로세서(11)와, STM-1 송신 인터페이스용 FPGA(10)에서 출력되는 셀을 155Mbps의 속도로 전송되도록 인터페이싱하는 STM-1 물리 인터페이스(9)와, STM-1 물리 인터페이스(9)의 출력신호를 임시 저장하는 제1 선입선출 버퍼(2)와, 제1 선입선출 버퍼(2)에서 출력되는 셀의 수신 경로를 설정하는 STM-1 수신 인터페이스용 FPGA(3)와, STM-1 수신 인터페이스용 FPGA(3)에 수신된 셀의 프로토콜을 변환하는 수신용 AAL2 프로토콜 프로세서(4)와, 제1 메모리(7) 및 제2 메모리(8)로 구성되며, 통신 경로에 대한 값과 셀에 대한 정보를 저장하고 있으며, STM-1 수신 인터페이스용 FPGA(3) 및 STM-1 송신 인터페이스용 FPGA(10)과 연결되어 미리 저장된 특정 기능을 수행하는 메모리부(12)와, E1 물리 인터페이스와(1)와 STM-1 물리 인터페이스 및 보드 전체에 대한 제어 및 유지보수를 담당하는 중앙처리장치부(13)로 구성된다.Referring to FIG. 1, a routing interface device for processing AAL 2/5 cells of the present invention includes an E1 physical interface (1) for interfacing a cell to be inputted and outputted at a rate of 2.048 bps, and an E1 physical interface ( A transmission protocol AAL2 protocol processor for converting the protocol of the cell received in the STM-1 transmission interface FPGA 10 for receiving a cell output from 1) and setting a transmission path. 11, the STM-1 physical interface 9 for interfacing the cells output from the STM-1 transmission interface FPGA 10 to be transmitted at a rate of 155 Mbps, and the output signals of the STM-1 physical interface 9 A first-in-first-out buffer 2 for temporary storage, an STM-1 receiving interface FPGA 3 for setting a reception path of a cell output from the first-in-first-out buffer 2, and an FPGA for an STM-1 receiving interface. (3) reception to convert the protocol of the received cell AAL2 protocol processor (4), a first memory (7) and a second memory (8), and stores values for communication paths and information about cells, FPGA for STM-1 receive interface (3 And the memory unit 12 connected to the FPGA 10 for the STM-1 transmission interface to perform specific pre-stored functions, the E1 physical interface 1 and the STM-1 physical interface and the entire board. It consists of a central processing unit (13) in charge of repair.

본 발명에서는 ATM 네트워크에서 저속 가입자 정합 블록은 제어국에, 기지국 ATM 네트워크 블록은 기지국에 수용되어 있다. 이와 같은 각각의 블록에는 16개의 T1/E1 정합과 1개의 STM-1 정합을 갖고 ATM 셀의 VP/VC 변환 및 AAL2 셀 처리를 위한 도 1과 같은 장치가 실장 된다.In the present invention, the low speed subscriber matching block is accommodated in the control station and the base station ATM network block in the base station. Each of these blocks has 16 T1 / E1 matches and one STM-1 match and is equipped with a device as shown in FIG. 1 for VP / VC conversion of ATM cells and AAL2 cell processing.

도 1에 보인 인터페이싱 장치는 AAL5 셀 처리를 수행하고, AAL2 셀 처리는 AAL2 프로토콜 프로세서(4,11)에서 처리한다. 따라서, AAL2 셀이 이동하는 구간은 E1/T1 구간에서 AAL2 프로토콜 프로세서(4,11)까지의 경로이다.The interfacing apparatus shown in FIG. 1 performs AAL5 cell processing, and AAL2 cell processing is processed by the AAL2 protocol processor 4,11. Therefore, the section in which the AAL2 cell moves is a path from the E1 / T1 section to the AAL2 protocol processors 4 and 11.

이하에서 이와 같은 구성을 같은 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치의 동작을 설명한다.Hereinafter, the operation of the routing interface device for processing AAL 2/5 cells in the same mobile communication system will be described.

도 2는 도 1의 동작을 설명하기 위한 도면이다.2 is a view for explaining the operation of FIG.

도 2를 참조하면, T1/E1 정합부(21a~21n)로부터 AAL2 또는 AAL5 셀이 유입된다. STM-1 인터페이스용 FPGA(10)는 제어 명령을 통해 메모리부(12)를 참조하여, 입력된 셀이 AAL2와 AAL5중 어느 계층에 속하는 판단한다.Referring to FIG. 2, AAL2 or AAL5 cells are introduced from the T1 / E1 matching units 21a to 21n. The FPGA 10 for the STM-1 interface refers to the memory unit 12 through a control command and determines that the input cell belongs to any layer of AAL2 and AAL5.

만일, 판단결과가 입력된 셀이 AAL2 셀인 경우에는 AAL2 프로토콜 프로세서(11)에서 셀 처리를 통해 AAL5로 변환되고, STM-1 링크를 통해 상위단으로 전송된다. 그러나, 입력된 셀이 AAL5 셀이면 변환과정이 없이 바로 상위단으로 전송된다.If the cell to which the determination result is input is an AAL2 cell, the AAL2 protocol processor 11 converts the cell into AAL5 through cell processing, and transmits the higher level through the STM-1 link. However, if the input cell is an AAL5 cell, it is immediately transmitted to the upper end without conversion.

따라서, STM-1 정합부(23)로부터 유입되는 셀은 AAL5 또는 AAL5' 셀이다. 여기서, AAL5' 셀은 AAL2가 변환된 셀을 의미한다.Therefore, the cell flowing from the STM-1 matching section 23 is an AAL5 or AAL5 'cell. Here, the AAL5 'cell refers to a cell in which AAL2 is converted.

이 셀들은 STM-1 수신 인터페이스용 FPGA(3)를 통하여 메모리부(12)를 참조하여, AAL5 셀인 경우 E1/T1 정합부(21a~21n)를 통해 E1/T1 링크로 전송된다. 반면, AAL5' 셀인 경우에는 AAL2 프로토콜 프로세서(4)를 통하여 AAL2로 변환 된 후 E1/T1 링크로 전송된다.These cells are transferred to the E1 / T1 link through the E1 / T1 matching units 21a to 21n in the case of the AAL5 cell by referring to the memory unit 12 through the FPGA 3 for the STM-1 receiving interface. On the other hand, in the case of the AAL5 'cell, it is converted to AAL2 through the AAL2 protocol processor 4 and then transmitted to the E1 / T1 link.

AAL2 셀과 AAL5 셀을 라우팅하기 위한 메모리부(12)의 입출력 레지스터의 구성은 도 3a 및 3b에 도시되었으며, 그 구성 절차는 도 4에 도시된 바와 같다.The configuration of the input / output registers of the memory unit 12 for routing the AAL2 cell and the AAL5 cell is shown in FIGS. 3A and 3B, and the configuration procedure is as shown in FIG. 4.

즉, 도 3에서 도시된 바와 같이, 메모리부(12)의 입출력 레지스터는 총 64bit로 구성되어 있어서 VP/VC 변환 테이블을 저장하고 있고, 진행하는 ATM 셀의 헤더에 포함된 VPI/VCI를 추출하여 메모리부(12)에 저장된 데이터들과 비교되어 셀의 유용성을 판단된다.That is, as shown in Figure 3, the input and output registers of the memory unit 12 is composed of a total of 64 bits to store the VP / VC conversion table, extract the VPI / VCI included in the header of the ATM cell to proceed The usefulness of the cell is determined by comparing the data stored in the memory unit 12.

입출력 레지스터는 4개의 16 비트 레지스터로 구성되는데, VC에 대해서는 16bit를 모두 사용하고, VP에 대해서는 8bit만 사용한다. 따라서 16bit의 여유 공간이 생기므로 이 영역을 사용하여 ATM 적응 계층 정보를 관리한다.The I / O register consists of four 16-bit registers, all 16 bits for the VC and 8 bits for the VP. Therefore, 16 bits of free space are created, so this area is used to manage ATM adaptation layer information.

도 3에서 'A'로 표기된 부분이 ATM 적응 계층 정보를 저장하는 필드이고,'O'는 OAM 셀 여부, 'LID' 는 T1/E1 에 대한 링크 식별자(ID)를 관리하는 필드이다. AAL2/5 에 대한 라우팅은 Switched Virtual Circuit(SVC)을 사용하는 경우 사용된다.In FIG. 3, a portion indicated by 'A' is a field for storing ATM adaptation layer information, 'O' is an OAM cell, and 'LID' is a field for managing a link identifier (ID) for T1 / E1. Routing to AAL2 / 5 is used when using Switched Virtual Circuit (SVC).

SVC를 사용한 트래픽 경로를 설정하기 위해서는 상위 프로세스로부터 SVC 테이블 등을 포함한 제어신호를 전송 받아야 한다. 이 제어신호에는 메모리부(12)에 기입할 VP/VC 값과 ATM 적응 계층에 대한 정보를 포함한다.In order to establish a traffic path using SVC, a control signal including an SVC table must be transmitted from an upper process. This control signal contains a VP / VC value to be written to the memory unit 12 and information on the ATM adaptation layer.

도 4는 본 발명에 따른 AAL 2/5 셀 처리를 위한 라우팅 인터페이스시 SVC를 사용한 트래픽 경로를 설정하기 위한 제어 흐름도이다.4 is a control flowchart for establishing a traffic path using SVC in a routing interface for AAL 2/5 cell processing according to the present invention.

먼저, 제어신호에 의해 SVC를 설정한다. 이어, 본 발명이 적용되는 보드에서 처리하여야 하는 셀은 메모리부(12)의 'A' 필드에 "00"을 저장하고, VP/VC에 대한 정보를 저장한다(S101). AAL2 프로토콜 프로세서(4,11)에서 처리하여야 하는 셀은 'A' 필드에 "01"을 저장하고, VP/VC에 대한 정보를 저장한다.First, the SVC is set by the control signal. Subsequently, the cell to be processed in the board to which the present invention is applied stores "00" in the "A" field of the memory unit 12 and stores information on the VP / VC (S101). The cell to be processed in the AAL2 protocol processor 4 and 11 stores "01" in the 'A' field and stores information on the VP / VC.

이어, SVC 경로가 설정된 후 유입되는 셀이 있는지를 판단하고(S102), 판단 결과 유입되는 셀이 있으면 셀의 헤더에서 VP/VC를 추출한다(S103).Subsequently, it is determined whether there is an incoming cell after the SVC path is established (S102). If there is an incoming cell as a result of the determination, VP / VC is extracted from the header of the cell (S103).

이어, 추출된 VP/VC 값을 가지고 메모리부(12)에 저장된 VP/VC값과, 추출한 VP/VC값이 서로 일치하는지를 판단한다(S104).Subsequently, it is determined whether the VP / VC value stored in the memory unit 12 and the extracted VP / VC value coincide with the extracted VP / VC value (S104).

판단 결과, 일치되는 VP/VC 가 있으면 출력되는 VP/VC를 셀 헤더에 업데이트 한다(S105).As a result of the determination, if there is a matching VP / VC, the output VP / VC is updated in the cell header (S105).

이어, 업데이트와 동시에 'A' 필드의 값을 독출하여 AAL2 프로토콜 프로세서(4)로 셀을 전송할지 또는 직접 처리할지를 결정한다. 즉, 전송될 셀이AAL2 셀인지 AAL5셀인지를 판단한다(S106). 판단 결과, AAL2 셀이어서, AAL2 프로토콜 프로세서(4)로 전송해야 하는 경우 53byte의 ATM 셀 포맷에 1byte를 추가하여 ATM 적응 계층 정보와 메모리부(12)에서 읽어들인 정보(LID)를 첨부하여 송신한다(S107).Subsequently, at the same time as the update, the value of the 'A' field is read to determine whether to transmit the cell to the AAL2 protocol processor 4 or directly process it. That is, it is determined whether the cell to be transmitted is an AAL2 cell or an AAL5 cell (S106). If it is determined that the AAL2 cell is to be transmitted to the AAL2 protocol processor 4, 1 byte is added to the 53-byte ATM cell format and the ATM adaptation layer information and the information (LID) read from the memory unit 12 are attached. (S107).

이어, AAL2 프로토콜 프로세서(4)에서는 54byte의 데이터를 수신하여 ATM 적응 계층 변환 작업을 수행한 후, 목적지로 변환된 셀을 전송한다(S108).Subsequently, the AAL2 protocol processor 4 receives 54 bytes of data, performs an ATM adaptation layer conversion operation, and then transmits the converted cell to the destination (S108).

이상에서 설명한 본 발명에 따른 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치 및 방법에 따르면, 멀티 캐스팅(Multicasting)에 유리한 AAL5 프로토콜과 더불어 압축된 영상이나 음성의 전송에 효율적인 가변 비트 레이트를 제공하는 AAL2 프로토콜을 동시에 사용하는 효과가 있다. 또한, AAL2,5 프로토콜에 속하는 셀들을 효과적으로 라우팅할 수 있기 때문에 네트워크 자원의 효율성을 높일 수 있다.According to the routing interface apparatus and method for processing AAL 2/5 cells in the mobile communication system according to the present invention described above, a variable bit rate that is efficient for transmitting compressed video or audio together with the AAL5 protocol for multicasting is advantageous. It is effective to use AAL2 protocol simultaneously. In addition, since the cells belonging to the AAL2,5 protocol can be efficiently routed, network resource efficiency can be improved.

Claims (3)

입출력되는 셀을 미리 설정된 제1 속도로 전송되도록 인터페이싱 처리하는 E1 물리 인터페이스와;An E1 physical interface for interfacing the input / output cell to be transmitted at a first predetermined rate; 상기 E1 물리 인터페이스와에서 출력된 셀을 수신하여 송신 경로를 설정하는 STM-1 송신 인터페이스용 FPGA와;An FPGA for an STM-1 transmission interface that receives a cell output from the E1 physical interface and sets a transmission path; 상기 STM-1 송신 인터페이스용 FPGA에 수신된 셀의 프로토콜을 변환하는 송신용 AAL2 프로토콜 프로세서와;A transmission AAL2 protocol processor for converting a protocol of a cell received in the FPGA for the STM-1 transmission interface; 상기 STM-1 송신 인터페이스용 FPGA에서 출력되는 셀을 미리 설정된 제2 속도로 전송되도록 인터페이싱하는 STM-1 물리 인터페이스와;An STM-1 physical interface for interfacing cells output from the FPGA for the STM-1 transmission interface to be transmitted at a second predetermined rate; 상기 STM-1 물리 인터페이스에서 출력되는 셀의 수신 경로를 설정하는 STM-1 수신 인터페이스용 FPGA와:An FPGA for an STM-1 receive interface configured to set a receive path of a cell output from the STM-1 physical interface: 상기 STM-1 수신 인터페이스용 FPGA에 수신된 셀의 프로토콜을 변환하는 수신용 AAL2 프로토콜 프로세서와;A receiving AAL2 protocol processor for converting a protocol of a cell received in the STM-1 receiving interface FPGA; 상기 STM-1 수신 인터페이스용 FPGA 및 STM-1 송신 인터페이스용 FPGA과 연결되며, 각 통신 경로에 대한 값과 셀에 대한 정보를 저장하는 메모리부로 구성된 것을 특징으로 하는 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 장치.AAL 2/5 cells in the mobile communication system, which is connected to the FPGA for the STM-1 receive interface and the FPGA for the STM-1 transmit interface, comprising a memory unit for storing values for each communication path and information about the cells. Routing interface device for processing. 제어 신호에 의해 SVC(Switched Virtual Circuit)을 설정하고, 셀이 유입되었는지를 판단하는 단계와;Setting a switched virtual circuit (SVC) according to a control signal, and determining whether a cell is introduced; 상기 판단 결과 셀이 유입된 경우, 상기 셀의 헤더에서 VP/VC를 추출하는 단계와;Extracting a VP / VC from a header of the cell when a cell is introduced as a result of the determination; 상기 추출된 VP/VC 값과 메모리부에 저장된 VP/VC값이 서로 일치하는지를 판단하는 단계와;Determining whether the extracted VP / VC value and the VP / VC value stored in the memory unit coincide with each other; 상기 판단 결과, 일치되는 VP/VC 가 있으면 출력되는 VP/VC를 상기 셀의 헤더에 업데이트 하고, 셀의 종류에 따라 직접 전송하거나 변환하여 전송하는 단계로 이루어진 것을 특징으로 하는 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 방법.As a result of the determination, if there is a matching VP / VC, the output VP / VC is updated in the header of the cell, and directly transmitted or converted according to the type of the cell. / 5 Routing interface method for cell processing. 제 2항에 있어서, 상기 셀이 AAL2 셀인 경우, ATM 셀 포맷에 1byte를 추가하여 ATM 적응 계층 정보와 상기 메모리부에서 읽어들인 정보(LID)를 첨부하여 송신하는 것을 특징으로 하는 것을 특징으로 하는 이동 통신 시스템에서 AAL 2/5 셀 처리를 위한 라우팅 인터페이스 방법.The mobile station of claim 2, wherein when the cell is an AAL2 cell, 1 byte is added to an ATM cell format to transmit ATM adaptation layer information and information (LID) read from the memory unit. Routing interface method for processing AAL 2/5 cells in a communication system.
KR1020000083525A 2000-12-28 2000-12-28 Device and method of routing aal 2/5 cell in mobile communication system Ceased KR20020054447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083525A KR20020054447A (en) 2000-12-28 2000-12-28 Device and method of routing aal 2/5 cell in mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083525A KR20020054447A (en) 2000-12-28 2000-12-28 Device and method of routing aal 2/5 cell in mobile communication system

Publications (1)

Publication Number Publication Date
KR20020054447A true KR20020054447A (en) 2002-07-08

Family

ID=27687181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083525A Ceased KR20020054447A (en) 2000-12-28 2000-12-28 Device and method of routing aal 2/5 cell in mobile communication system

Country Status (1)

Country Link
KR (1) KR20020054447A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067866A (en) * 2001-02-19 2002-08-24 (주)에어포인트 The operation method of AAL 2/5 conversion module for the increase of transmission capacity in BSC-BTS interface of IMT-2000 service.

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018672A (en) * 1998-09-03 2000-04-06 서평원 Routing and implementing method of atm application layer
KR20000045598A (en) * 1998-12-30 2000-07-25 김영환 Asynchronous transfer mode e1 interface of imt-2000 control station
KR20000056465A (en) * 1999-02-22 2000-09-15 김영환 Base control station apparatus of the IMT 2000 network system using the ATM
KR20020051018A (en) * 2000-12-22 2002-06-28 박종섭 Device for converting of aal5 atm cell to aal2 atm cell
KR20020053334A (en) * 2000-12-27 2002-07-05 박종섭 Apparatus for transmitting data using aal2 atm cell
KR100379379B1 (en) * 1999-09-13 2003-04-10 엘지전자 주식회사 Processing Apparatus for AAL-2/AAL-5 in Mobile communication system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018672A (en) * 1998-09-03 2000-04-06 서평원 Routing and implementing method of atm application layer
KR20000045598A (en) * 1998-12-30 2000-07-25 김영환 Asynchronous transfer mode e1 interface of imt-2000 control station
KR20000056465A (en) * 1999-02-22 2000-09-15 김영환 Base control station apparatus of the IMT 2000 network system using the ATM
KR100379379B1 (en) * 1999-09-13 2003-04-10 엘지전자 주식회사 Processing Apparatus for AAL-2/AAL-5 in Mobile communication system
KR20020051018A (en) * 2000-12-22 2002-06-28 박종섭 Device for converting of aal5 atm cell to aal2 atm cell
KR20020053334A (en) * 2000-12-27 2002-07-05 박종섭 Apparatus for transmitting data using aal2 atm cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067866A (en) * 2001-02-19 2002-08-24 (주)에어포인트 The operation method of AAL 2/5 conversion module for the increase of transmission capacity in BSC-BTS interface of IMT-2000 service.

Similar Documents

Publication Publication Date Title
JPH11205350A (en) Interlocking device with existing network in ATM-based access network
US6829248B1 (en) Integrated switching segmentation and reassembly (SAR) device
US6370138B1 (en) ATM switch interface apparatus for frame relay network interworking
US20020085564A1 (en) Method of converting ATM cells in ATM network system
US6430197B1 (en) Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus
KR100337648B1 (en) The switching method of ALL2 traffic for base station controller system in mobile system
KR20020054447A (en) Device and method of routing aal 2/5 cell in mobile communication system
JPH05268241A (en) Header conversion method in ATM exchange
KR100512359B1 (en) apparatus and method for message conversion of inter different mobile communication system
US7522610B2 (en) Apparatus and method of transmitting ATM cells in an ATM network based mobile communication system
US6907007B2 (en) Method of injecting/extracting control cells in an asynchronous transfer mode (ATM) network
KR100353866B1 (en) Atm cell multiplexing equipment of dsl subscriber multiplexing interface module
KR100191836B1 (en) Bridge formatted data transmission in atm
KR0129179B1 (en) A circuit for decoding pdu in sscop sublayer
KR19980061776A (en) DS1E-class subscriber matching device of ATM switch
KR100237883B1 (en) Efficient method for cell routing in atm vp cross connector using the method
KR100221330B1 (en) Method of Efficient Use of Residual Bandwidth by Partitioning and Recombining the ALA Layer
KR0185873B1 (en) Multicasting cell copying device at HM subscriber surface
KR100606341B1 (en) Port number setting method in subscriber device of ATM switching system
KR100345454B1 (en) Apparatus and method for managing connection-information in line interface system
KR0129181B1 (en) State control circuit of SSCOP (Service Specific Connection Oriented Protocol)
KR100372876B1 (en) Apparatus And Method For Subscriber Interface Of STM-4C Grade
KR100377800B1 (en) Method for matching of UTOPIA level1 and UTOPIA level2 on cell bus
KR100195066B1 (en) Signal channel classification method of ATM switch
KR100479258B1 (en) An Optical network unit for digital broadcasting in ATM-PON

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001228

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020614

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020716

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041110

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050205

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20041110

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I