KR20000016621U - Time Switch having Data Delay Preventing Apparatus - Google Patents
Time Switch having Data Delay Preventing Apparatus Download PDFInfo
- Publication number
- KR20000016621U KR20000016621U KR2019990001657U KR19990001657U KR20000016621U KR 20000016621 U KR20000016621 U KR 20000016621U KR 2019990001657 U KR2019990001657 U KR 2019990001657U KR 19990001657 U KR19990001657 U KR 19990001657U KR 20000016621 U KR20000016621 U KR 20000016621U
- Authority
- KR
- South Korea
- Prior art keywords
- memory unit
- output
- time slot
- slot number
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/08—Time only switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본 고안은 불필요한 데이터 지연을 최소화하고, 스위칭 속도를 향상시킬 수 있도록 한 데이터 지연 방지 장치를 구비한 시간 스위치에 관한 것이다.The present invention is directed to a time switch with a data delay prevention device that can minimize unnecessary data delay and improve switching speed.
본 고안의 데이터 지연 방지 장치를 구비한 시간 스위치는 전송 시스템으로부터 입력받은 데이터를 저장하는 통화 메모리부와; 상기 통화 메모리부에 저장되어 있는 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장되어 있는 제어 메모리부와; 상기 통화 메모리부로부터 출력되는 데이터를 저장하는 TSSI 메모리부와; 상기 통화 메모리부에서 출력되는 음성 신호나 상기 TSSI 메모리부를 통해서 출력되는 멀티 채널 신호를 다중화하여 출력하는 다중화부와; 상기 통화 메모리부에 저장되어 있는 데이터가 상기 다중화부로 직접 출력되거나, 상기 TSSI 메모리부를 통해 출력되도록 연결하는 스위칭부; 및 상기 통화 메모리부로부터 입력받은 신호가 음성 신호인지 멀티 채널 신호인지를 판단하고, 상기 제어 메모리부로부터 입력받은 입력 타임 슬롯 번호와 출력 타임 슬롯 번호의 대소 관계를 비교 판단하여 상기 TSSI 메모리부, 다중화부 및 스위칭부를 제어하는 비교부를 구비하여 이루어진다.The time switch having the data delay prevention device of the present invention includes a call memory unit for storing data received from the transmission system; A control memory unit for storing data for designating an output time slot number of the data stored in the call memory unit; A TSSI memory unit for storing data output from the call memory unit; A multiplexer for multiplexing and outputting a voice signal output from the call memory unit or a multi-channel signal output through the TSSI memory unit; A switching unit connecting the data stored in the communication memory unit to be directly output to the multiplexer or through the TSSI memory unit; And determining whether a signal received from the call memory unit is a voice signal or a multi-channel signal, and comparing and determining the magnitude relationship between an input time slot number and an output time slot number input from the control memory unit. Comparing unit for controlling the unit and the switching unit.
Description
본 고안은 데이터 지연 방지 장치를 구비한 시간 스위치에 관한 것으로서, 더욱 상세하게는 불필요한 데이터 지연을 최소화하고, 스위칭 속도를 향상시킬 수 있도록 한 데이터 지연 방지 장치를 구비한 시간 스위치에 관한 것이다.The present invention relates to a time switch having a data delay prevention device, and more particularly, to a time switch having a data delay prevention device capable of minimizing unnecessary data delay and improving switching speed.
일반적으로 교환기의 시간 스위치(Time Switch)에서는 음성을 양자화, 부호화하여 하이웨이 상에 시분할 다중화시킨 후에 하이웨이 상에서의 음성 정보의 위치를 바꿈으로서 교환을 하게 되는 바, 이 위치의 바꿈은 하이웨이상의 정보를 모드 일단 기억 장치에 기억시킨 다음 출력 하이웨이의 원하는 타임 슬롯의 시간에 그 정보를 읽어냄으로서 이루어지게 된다.In general, in the time switch of the exchange, the voice is quantized and encoded, time-division multiplexed on the highway, and then exchanged by changing the position of the voice information on the highway. This is done by storing the information once in memory and then reading that information at the time of the desired time slot of the output highway.
도 1은 종래의 시간 스위치의 구성을 나타내는 블록도이다. 도 1에 도시하는 바와 같이, 종래의 시간 스위치는 메모리부(1), 통화 메모리부(3) 및 제어 메모리부(5)를 구비하여 이루어진다.1 is a block diagram showing the configuration of a conventional time switch. As shown in FIG. 1, the conventional time switch is provided with the memory part 1, the call memory part 3, and the control memory part 5. As shown in FIG.
전술한 구성에 있어서, 메모리부(1)는 전송 시스템을 통해 입력받은 데이터를 일시 저장한다.In the above configuration, the memory unit 1 temporarily stores data input through the transmission system.
통화 메모리부(3)는 메모리부(1)로부터 입력받은 데이터를 순차적으로 저장한다.The call memory unit 3 sequentially stores data received from the memory unit 1.
제어 메모리부(5)에는 통화 메모리부(3)에 저장된 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장된다.The control memory section 5 stores data for designating the output time slot number of the data stored in the call memory section 3.
즉, 제어 메모리부(5)는 통화 메모리부(3)로 출력 타임 슬롯 번호를 공급하고, 통화 메모리부(3)는 제어 메모리부(5)로부터 입력 받은 출력 타임 슬롯 번호를 주소로 받아들여 해당 번지의 데이터를 출력시킨다.That is, the control memory unit 5 supplies the output time slot number to the call memory unit 3, and the call memory unit 3 accepts the output time slot number received from the control memory unit 5 as an address. Output the address data.
도 2a 및 2b는 종래의 시간 스위치의 동작에 따른 타이밍도이다. 설명에 앞서 본 실시예에서는 한 프레임에 4개의 타임 슬롯이 있고, 멀티 채널 신호가 2개의 타임 슬롯을 점유한다고 가정한다. 도 2a에 도시하는 바와 같이, 입력 타임 슬롯(=제어 메모리부의 데이터로서 통화 메모리부로 입력되는 타임 슬롯) 번호가 출력 타임 슬롯(=제어 메모리부의 주소로서 신호가 출력될 타임 슬롯) 번호보다 큰 경우, 예를 들어, 입력 타임 슬롯1을 출력 타임 슬롯0으로 스위칭하고, 입력 타임 슬롯 2를 출력 타임 슬롯3으로 스위칭하는 경우에는 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우가 존재하여 순서가 맞지 않기 때문에 한 프레임을 지연시켜서 데이터를 출력시킨다.2A and 2B are timing diagrams illustrating the operation of a conventional time switch. Prior to the description, it is assumed that there are four time slots in one frame, and the multi-channel signal occupies two time slots. As shown in Fig. 2A, when the input time slot (= time slot inputted to the call memory section as data of the control memory section) number is larger than the output time slot (= time slot to which a signal is output as the address of the control memory section), For example, if input time slot 1 is switched to output time slot 0 and input time slot 2 is switched to output time slot 3, the input time slot number may be greater than the output time slot number, so the order is not correct. Therefore, one frame is delayed to output data.
한편, 도 2b에 도시하는 바와 같이, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작은 경우, 예를 들어, 입력 타임 슬롯1을 출력 타임 슬롯2로 입력 타임 슬롯2를 출력 타임 슬롯3으로 스위칭하는 경우에는 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우가 존재하지 않음에도 불구하고 종래에는 데이터를 한 프레임 지연시킨 후에 출력시킨다.On the other hand, as shown in FIG. 2B, when the input time slot number is smaller than the output time slot number, for example, when the input time slot 1 is switched to the output time slot 2 and the input time slot 2 is switched to the output time slot 3. Although there is no case where the input time slot number is larger than the output time slot number in the prior art, data is output after one frame delay.
전술한 바와 같이, 종래의 시간 스위치는 데이터를 한 프레임 지연시키기 않고 즉시 내보낼 수 있는 경우에도 제어 메모리부(5)에서 한 프레임 지연시킨 후에 데이터를 출력하도록 통화 메모리부(3)를 조정하므로 불필요한 지연이 발생하는 문제점이 있다.As described above, the conventional time switch adjusts the call memory section 3 to output data after delaying one frame in the control memory section 5 even when data can be immediately exported without delaying one frame. There is a problem that occurs.
한편, 음성 신호나 멀티 채널 신호의 구분없이 무조건적으로 한 프레임을 지연시켜서 음성 신호인 경우에도 지연이 발생하여 통화 음질이 고루지 못한 문제점이 있다.On the other hand, a delay occurs even in the case of a voice signal by unconditionally delaying one frame irrespective of the voice signal or the multi-channel signal, and thus there is a problem that the voice quality is uneven.
본 고안은 전술한 문제점을 해결하기 위해 안출된 것으로서, 음성 신호와 멀티 채널 신호를 구분하여 음성 신호는 지연없이 데이터를 출력시킬 수 있도록 한 데이터 지연 방지 장치를 구비한 시간 스위치를 제공함에 그 목적이 있다.The present invention has been made to solve the above-described problems, and the object of the present invention is to provide a time switch having a data delay prevention device that distinguishes a voice signal from a multi-channel signal and outputs data without delay. have.
한편, 본 고안의 또 다른 목적은 멀티 채널 신호일 경우에 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우에만 데이터를 한 프레임 지연시켜 출력시킴으로서 불필요한 데이터 지연을 방지함에 있다.Meanwhile, another object of the present invention is to prevent unnecessary data delay by outputting data with one frame delay only when the input time slot number is larger than the output time slot number in the case of a multi-channel signal.
전술한 출력을 달성하기 위한 본 고안의 데이터 지연 방지 장치를 구비한 시간 스위치는 전송 시스템으로부터 입력받은 데이터를 저장하는 통화 메모리부와; 상기 통화 메모리부에 저장되어 있는 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장되어 있는 제어 메모리부와; 상기 통화 메모리부로부터 출력되는 데이터를 저장하는 TSSI 메모리부와; 상기 통화 메모리부에서 출력되는 음성 신호나 상기 TSSI 메모리부를 통해서 출력되는 멀티 채널 신호를 다중화하여 출력하는 다중화부와; 상기 통화 메모리부에 저장되어 있는 데이터가 상기 다중화부로 직접 출력되거나, 상기 TSSI 메모리부를 통해 출력되도록 연결하는 스위칭부; 및 상기 통화 메모리부로부터 입력받은 신호가 음성 신호인지 멀티 채널 신호인지를 판단하고, 상기 제어 메모리부로부터 입력받은 입력 타임 슬롯 번호와 출력 타임 슬롯 번호의 대소 관계를 비교 판단하여 상기 TSSI 메모리부, 다중화부 및 스위칭부를 제어하는 비교부를 구비하여 이루어진다. 나아가, 상기 비교부는 입력받은 신호가 음성 신호인 경우에는 상기 통화 메모리부에 저장되어 있는 데이터가 직접 상기 다중화부로 출력되도록 상기 스위칭부 및 다중화부를 제어하고, 입력받은 신호가 멀티 채널 신호인 경우에는 상기 통화 메모리부에 저장되어 있는 데이터가 상기 TSSI 메모리부를 통해 출력되도록 상기 스위칭부를 제어함과 동시에 입력 타임 슬롯 번호와 출력 타임 슬롯 번호의 대소 관계를 비교 판단하여 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우에는 데이터를 한 프레임 지연시켜서 출력시키고, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작은 경우에는 프레임 지연없이 출력시키도록 상기 TSSI 메모리부 및 다중화부를 제어하는 것을 특징으로 한다.A time switch having a data delay prevention device of the present invention for achieving the above-described output includes a call memory unit for storing data received from a transmission system; A control memory unit for storing data for designating an output time slot number of the data stored in the call memory unit; A TSSI memory unit for storing data output from the call memory unit; A multiplexer for multiplexing and outputting a voice signal output from the call memory unit or a multi-channel signal output through the TSSI memory unit; A switching unit connecting the data stored in the communication memory unit to be directly output to the multiplexer or through the TSSI memory unit; And determining whether a signal received from the call memory unit is a voice signal or a multi-channel signal, and comparing and determining the magnitude relationship between an input time slot number and an output time slot number input from the control memory unit. Comparing unit for controlling the unit and the switching unit. Further, when the input signal is a voice signal, the comparator controls the switching unit and the multiplexer to directly output data stored in the call memory unit to the multiplexer, and when the input signal is a multi-channel signal, The switching unit controls the switching unit so that data stored in the communication memory unit is output through the TSSI memory unit, and compares the magnitude of the input time slot number and the output time slot number. In this case, the TSSI memory unit and the multiplexing unit are controlled to output data by delaying one frame and outputting the frame without a frame delay when the input time slot number is smaller than the output time slot number.
도 1은 종래의 시간 스위치의 구성을 나타내는 블록도.1 is a block diagram showing a configuration of a conventional time switch.
도 2a 및 2b는 종래의 시간 스위치의 동작에 따른 타이밍도.2A and 2B are timing diagrams according to the operation of a conventional time switch.
도 3은 본 발명의 데이터 지연 방지 장치를 구비한 시간 스위치의 구성을 나타내는 블록도.Fig. 3 is a block diagram showing the configuration of a time switch provided with a data delay prevention apparatus of the present invention.
도 4a 및 4b는 본 발명의 데이터 지연 방지 장치를 구비한 시간 스위치의 동작 과정에 따른 타이밍도.Figure 4a and 4b is a timing diagram according to the operation of the time switch with a data delay prevention device of the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
1. 메모리부,3, 10. 통화 메모리부,1. Memory section, 3, 10. Call memory section,
5, 20. 제어 메모리부,30. TSSI 메모리부,5, 20. control memory section; TSSI memory section,
40. 비교부,50. 선택부,40. Comparator, 50. Selection,
60. 다중화부60. Multiplexer
이하에서는 첨부한 도면을 참조하여 본 고안의 양호한 실시예에 따른 데이터 지연 방지 장치를 구비한 시간 스위치에 대해서 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the time switch provided with a data delay prevention apparatus according to a preferred embodiment of the present invention.
도 3은 본 발명의 데이터 지연 방지 장치를 구비한 시간 스위치의 구성을 나타내는 블록도이다. 도 3에 도시하는 바와 같이, 본 발명에 따른 시간 스위치는 통화 메모리부(10), 제어 메모리부(20), TSSI(Time Solt Sequence Integrity) 메모리부(30), 비교부(40), 선택부(50) 및 다중화부(60)를 구비하여 이루어진다.3 is a block diagram showing the configuration of a time switch provided with a data delay prevention apparatus of the present invention. As shown in FIG. 3, the time switch according to the present invention includes a call memory unit 10, a control memory unit 20, a TSSI (Time Solt Sequence Integrity) memory unit 30, a comparison unit 40, and a selection unit. 50 and the multiplexer 60 are provided.
전술한 구성에 있어서, 통화 메모리부(10)는 전송 시스템을 통해 입력받은 데이터를 순차적으로 저장한다.In the above-described configuration, the call memory unit 10 sequentially stores the data input through the transmission system.
제어 메모리부(20)에는 통화 메모리부(10)에 저장된 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장된다.The control memory 20 stores data for designating an output time slot number of the data stored in the call memory 10.
즉, 제어 메모리부(20)는 통화 메모리부(10)로 출력 타임 슬롯 번호를 공급하고, 통화 메모리부(10)는 제어 메모리부(20)로부터 입력받은 출력 타임 슬롯 번호를 주소로 받아들여 해당 번지의 데이터를 출력시킨다.That is, the control memory unit 20 supplies the output time slot number to the call memory unit 10, and the call memory unit 10 accepts the output time slot number received from the control memory unit 20 as an address. Output the address data.
TSSI 메모리부(30)는 통화 메모리부(10)로부터 출력되는 데이터를 저장한 후, 비교부(40)로부터 입력받은 제어 신호에 의거하여 다중화부(60)로 데이터를 출력시킨다.The TSSI memory unit 30 stores the data output from the call memory unit 10 and outputs the data to the multiplexer 60 based on the control signal received from the comparator 40.
비교부(40)는 통화 메모리부(10)로부터 입력받은 소정의 비트를 검사하여 입력받은 신호가 음성 신호인지 멀티 채널 신호인 지를 판단하고, 입력받은 신호가 멀티 채널 신호인 경우에는 제어 메모리부(20)로부터 공급받은 입력 타임 슬롯 번호와 출력 타임 슬롯 번호의 크기를 비교 판단하여 그 결과 값에 따라 선택부(50), TSSI 메모리부(30) 및 다중화부(60)를 제어한다.The comparison unit 40 determines whether the received signal is a voice signal or a multi-channel signal by examining a predetermined bit received from the call memory unit 10, and when the received signal is a multi-channel signal, the control memory unit ( The size of the input time slot number and the output time slot number supplied from 20 are compared and determined, and the selector 50, the TSSI memory unit 30, and the multiplexer 60 are controlled according to the result value.
더욱 상세하게 살펴보면, 비교부(40)에서 비교 판단결과 입력받은 신호가 음성 신호인 경우에는 음성 신호가 하나의 타임 슬롯만 점유하여 각각의 타임 슬롯을 순차적으로 맞춰서 출력시킬 필요가 없기 때문에 선택부(50)로 TSSI 억제 신호를 출력시켜 선택부(50)가 X1에 접속되도록 하여, 입력 데이터가 지연됨없이 출력되도록 한다. 그리고, 입력받은 신호가 멀티 채널 신호인 경우에는 타임 슬롯을 순차적으로 맞춰서 출력시킬 필요가 있기 때문에 선택부(50)로 TSSI 허용 신호를 출력시켜 선택부(50)가 X2에 접속되도록 함과 동시에, 입력 타임 슬롯 번호와 출력 타임 슬롯 번호의 크기를 비교 판단하여 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우에는 데이터를 한 프레임 지연시켜서 출력(Y2)시키고, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작은 경우에는 프레임 지연없이 현 프레임의 데이터를 출력(Y1)시키도록 TSSI 메모리부(30)를 제어한다.In more detail, when the signal received as a result of the comparison determination in the comparison unit 40 is a voice signal, since the voice signal occupies only one time slot and does not need to sequentially output each time slot, the selection unit ( The TSSI suppression signal is output to 50 so that the selector 50 is connected to X1, so that the input data is output without delay. When the input signal is a multi-channel signal, it is necessary to sequentially output time slots so that the selector 50 is output to the selector 50 so that the selector 50 is connected to X2. If the input time slot number is larger than the output time slot number, and the input time slot number is larger than the output time slot number, the data is delayed by one frame and output (Y2), and the input time slot number is larger than the output time slot number. In the small case, the TSSI memory unit 30 is controlled to output (Y1) the data of the current frame without a frame delay.
여기서, 음성 신호와 멀티 채널 신호는 소정의 비트값으로 구분할 수 있는 바, 신호 송신부와 수신부에서 한 비트를 할당하여 예를 들어, 음성 신호는 비트를 '0'으로 멀티 채널 신호는 비트를 '1'로 발생시켜 음성 신호와 멀티 채널 신호를 구분하여 나타내도록 할 수 있다.Here, the voice signal and the multi-channel signal can be divided into predetermined bit values. For example, the signal transmitter and the receiver allocate one bit. For example, the voice signal corresponds to a bit '0' and the multichannel signal refers to a bit '1. 'To generate a voice signal and a multi-channel signal.
선택부(50)는 비교부(40)의 제어하에 다중화부(60)에 직접 접속되거나, TSSI 메모리부(30)에 접속된다.The selector 50 is directly connected to the multiplexer 60 under the control of the comparator 40 or is connected to the TSSI memory unit 30.
다중화부(60)는 비교부(40)의 제어하에 통화 메모리부(10)에서 출력되는 음성 신호나 TSSI 메모리부(30)를 통하여 출력되는 현 프레임의 데이터나 한 프레임 지연된 데이터를 다중화(mltiplexing)하여 출력한다.The multiplexer 60 multiplexes the voice signal output from the call memory unit 10 or the data of the current frame or one frame delayed data output through the TSSI memory unit 30 under the control of the comparator 40. To print.
도 4a 및 4b는 본 발명의 데이터 지연 방지 장치를 구비한 시간 스위치의 동작 과정에 따른 타이밍도이다. 설명에 앞서 본 실시예에서는 한 프레임에 4개의 타임 슬롯이 있고 멀티 신호가 2개의 타임 슬롯을 점유한다고 가정한다. 도 4a에 도시하는 바와 같이, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우, 예를 들어, 입력 타임 슬롯 1을 출력 타임 슬롯0으로 스위칭하고, 입력 타임 슬롯2를 출력 타임 슬롯3으로 스위칭할 경우에는 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우가 존재하여 순서가 맞지 않기 때문에 한 프레임을 지연시켜서 데이터를 출력시킨다.4A and 4B are timing diagrams illustrating an operation process of a time switch having a data delay prevention apparatus of the present invention. Prior to the description, it is assumed in the present embodiment that there are four time slots in one frame and the multi-signal occupies two time slots. As shown in Fig. 4A, when the input time slot number is larger than the output time slot number, for example, input time slot 1 is switched to output time slot 0, and input time slot 2 is switched to output time slot 3. In this case, since the input time slot number is larger than the output time slot number, and the order is not correct, data is output by delaying one frame.
한편, 도 4b에 도시하는 바와 같이, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작은 경우, 예를 들어, 입력 타임 슬롯1을 출력 타임 슬롯2로 스위칭하고, 입력 타임 슬롯2를 출력 타임 슬롯3으로 스위칭할 경우에는 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우가 존재하지 않으므로 데이터를 지연시키지 않고 현 프레임에서 출력시킨다.On the other hand, as shown in Fig. 4B, when the input time slot number is smaller than the output time slot number, for example, input time slot 1 is switched to output time slot 2, and input time slot 2 is output time slot 3, for example. When switching, the input time slot number is not larger than the output time slot number. Therefore, the data is output in the current frame without delay.
본 고안의 데이터 지연 방지 장치를 구비한 시간 스위치는 전술한 실시예에 국한되지 않고 본 고안의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The time switch provided with the data delay prevention apparatus of the present invention is not limited to the above-described embodiment, and can be implemented in various modifications within the range allowed by the technical idea of the present invention.
이상에서 설명한 바와 같은 본 고안의 데이터 지연 방지 장치를 구비한 시간 스위치에 따르면, 멀티 채널 신호 입력시 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우에는 데이터를 한 프레임 지연시켜 출력시키고, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작은 경우에는 데이터를 지연시키지 않고 현 프레임에서 출력시킴으로서 불필요한 데이터 지연을 최소화하고, 스위칭 속도를 향상시킬 수 있는 효과가 있다.According to the time switch provided with the data delay prevention device of the present invention as described above, when the input time slot number is greater than the output time slot number when the multi-channel signal is input, the data is delayed by one frame and outputted. If the number is smaller than the output time slot number, it is possible to minimize unnecessary data delay and improve switching speed by outputting the current frame without delaying the data.
또한, 음성 신호 입력시에는 데이터를 지연시키지 않고 출력시키기 때문에 효율적으로 음성 신호를 전송시켜 통화 음질을 향상시킬 수 있는 효과가 있다.In addition, since the data is output without delay when the voice signal is input, the voice signal can be efficiently transmitted to improve the voice quality.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990001657U KR20000016621U (en) | 1999-02-04 | 1999-02-04 | Time Switch having Data Delay Preventing Apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019990001657U KR20000016621U (en) | 1999-02-04 | 1999-02-04 | Time Switch having Data Delay Preventing Apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000016621U true KR20000016621U (en) | 2000-09-25 |
Family
ID=54758984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019990001657U Withdrawn KR20000016621U (en) | 1999-02-04 | 1999-02-04 | Time Switch having Data Delay Preventing Apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000016621U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11805504B2 (en) | 2010-09-14 | 2023-10-31 | Dali Wireless, Inc. | Remotely reconfigurable distributed antenna system and methods |
| US11818642B2 (en) | 2006-12-26 | 2023-11-14 | Dali Wireless, Inc. | Distributed antenna system |
-
1999
- 1999-02-04 KR KR2019990001657U patent/KR20000016621U/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11818642B2 (en) | 2006-12-26 | 2023-11-14 | Dali Wireless, Inc. | Distributed antenna system |
| US11805504B2 (en) | 2010-09-14 | 2023-10-31 | Dali Wireless, Inc. | Remotely reconfigurable distributed antenna system and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5297142A (en) | Data transfer method and apparatus for communication between a peripheral and a master | |
| US5761292A (en) | Simultaneous transfer of control information with voice and data over a public switched telephone network line | |
| FI73111B (en) | KOPPLINGSANORDNING FOER UTJAEMNANDE AV FASSKILLNADER MELLAN LINJETAKTEN PAO EN TILL EN PCM-TELEFONCENTRAL ANSLUTANDE PCM-TIDSMULTIPLEXLEDNING OCH CENTRALTAKTEN HOS DENNA TELEFONCENTRAL. | |
| WO1999025099A3 (en) | Method and apparatus for switching data between bitstreams of a time division multiplexed network | |
| US6259703B1 (en) | Time slot assigner for communication system | |
| US5654967A (en) | Delay-in-frames correcting system in a PCM transmission line | |
| US6104697A (en) | Ethernet having data transfer rate detecting function | |
| KR20000016621U (en) | Time Switch having Data Delay Preventing Apparatus | |
| US4839897A (en) | Fault detecting system for ADPCM codec | |
| US6269097B1 (en) | Time switch with the control memory | |
| KR200317545Y1 (en) | Time Switch having data sequential output apparatus | |
| US5706393A (en) | Audio signal transmission apparatus that removes input delayed using time time axis compression | |
| KR100448219B1 (en) | Dual-path communication system and control method thereof | |
| KR100342633B1 (en) | Mobile communication system capable of reducing a traffic between a control station and base stations | |
| US20010026562A1 (en) | Data transmission system using at cellular phones | |
| JP3028036B2 (en) | Channel configuration method | |
| KR100249970B1 (en) | Delay Compensation Device in Integrated Information Network (ISDN) | |
| KR970006787B1 (en) | Data multiplexer | |
| JP2771514B2 (en) | Speed conversion circuit and data transmission device using the same | |
| CA2063205C (en) | Key telephone system | |
| KR100200044B1 (en) | 64 sub-highway multiplexing method | |
| KR200170153Y1 (en) | Voice service apparatus in switching system | |
| KR100486546B1 (en) | Highway expansion apparatus for key phone system and operation method thereof | |
| KR100241309B1 (en) | Method for acquiring vocoder synchronization of digital communication system | |
| CA2192996A1 (en) | Method of establishing a multichannel connection, as well as switching facilities, communications network, and transmit-side and receive-side communications network access facilities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19990204 |
|
| UG1501 | Laying open of application | ||
| UC1204 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |