KR20000007516A - Flip chip burn-in test substrate and burn-in testing method using thereof - Google Patents
Flip chip burn-in test substrate and burn-in testing method using thereof Download PDFInfo
- Publication number
- KR20000007516A KR20000007516A KR1019980026888A KR19980026888A KR20000007516A KR 20000007516 A KR20000007516 A KR 20000007516A KR 1019980026888 A KR1019980026888 A KR 1019980026888A KR 19980026888 A KR19980026888 A KR 19980026888A KR 20000007516 A KR20000007516 A KR 20000007516A
- Authority
- KR
- South Korea
- Prior art keywords
- burn
- flip chip
- test
- substrate
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 플립 칩 번-인 테스트 기판 및 이를 이용한 테스트 방법에 관한 것으로, 더욱 상세하게는 플립 칩 전용 테스트 기판에 어탯치된 상태로 번-인 테스트되던 플립 칩을 BGA 또는 PGA 타입 플립 칩 번-인 테스트 기판에 실장하고 플립 칩 번-인 테스트 기판을 BGA 패키지용 번-인 소켓 또는 PGA 패키지용 번-인 소켓에 접속하여 번-인 테스트함으로써, 플립 칩과 BGA 패키지를 하나의 번-인 소켓에 범용적으로 사용할 수 있도록 한 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트 방법에 관한 것이다.The present invention relates to a flip chip burn-in test substrate and a test method using the same, and more particularly, a flip chip burn-in test attached to a flip chip dedicated test substrate is a BGA or PGA type flip chip burn-in. One-in-one socket for flip chip and BGA package by mounting on flip-in test board and burn-in test by connecting flip chip burn-in test board to burn-in socket for BGA package or burn-in socket for PGA package The present invention relates to a flip chip burn-in test substrate and a burn-in test method using the same.
일반적으로 플립 칩 패키지(flip chip package)는 순수 실리콘 웨이퍼 기판상에 다수개의 고집적 반도체 소자가 제작된 후, 각각의 반도체 소자에 형성된 본딩 패드(bonding pad)에 범프(bump)가 형성되고 반도체 소자들을 개별적으로 쏘잉(sawing)하여 플립 칩을 형성한 상태에서 플립 칩을 인쇄회로기판에 형성된 범프(bump)에 얼라인먼트하여 접속시키는 과정을 거쳐 제작된다.In general, a flip chip package includes a plurality of highly integrated semiconductor devices fabricated on a pure silicon wafer substrate, and then bumps are formed on bonding pads formed in each semiconductor device. It is manufactured through the process of aligning and connecting the flip chip to the bump formed on the printed circuit board in the state of forming the flip chip by sawing separately.
이와 같은 수순을 거쳐 제작된 플립 칩 패키지에는 열악한 물리적, 전기적 스트레스를 가하여 불량 가능성이 높은 플립 칩 패키지를 조기에 발견하는 번-인 테스트를 거친 후 일정 기준을 만족시킨 플립 칩 패키지만이 선별된 후 소비자에게 공급된다.The flip chip package manufactured through such a procedure is subjected to burn-in test for early detection of a flip chip package which is likely to be defective due to poor physical and electrical stresses. Supplied to the consumer.
플립 칩 번-인 테스트 방법으로는 플립 칩 전용 테스트 기판에 별도의 표면처리되지 않은 도전성 패턴과 도전성 패턴에 연결된 단자를 형성하고 도전성 패턴에 고융점 솔더볼을 어탯치한 상태에서 플립 칩의 본딩 패드를 솔더볼에 실장한 후 번-인 챔버 내부에 플립 칩이 실장된 플립 칩용 테스트 기판을 로딩시켜 번-인 테스트를 수행한다.In the flip chip burn-in test method, a solder chip is bonded to a flip chip bonding pad in a state in which a non-surface conductive pattern and a terminal connected to the conductive pattern are formed on a flip chip test board, and a high melting point solder ball is attached to the conductive pattern. After mounting in a burn-in chamber, a burn-in test is performed by loading a test board for flip chip having a flip chip mounted therein.
이후, 번-인 테스트가 종료되면 번-인 챔버로부터 플립 칩용 테스트 기판을 언로딩한 후 다시 양품 플립 칩과 불량 플립 칩을 테스트한 후 플립 칩용 테스트 기판으로부터 플립 칩을 제거한 후 플립 칩의 본딩 패드에 부착된 솔더를 다시 리플로우시켜 솔더볼로 형성한다.Then, when the burn-in test is finished, the test board for flip chip is unloaded from the burn-in chamber, the good flip chip and the bad flip chip are tested again, the flip chip is removed from the flip chip test board, and then the bonding pad of the flip chip is Reflow the solder attached to it to form solder balls.
그러나, 종래 플립 칩을 번-인 테스트할 경우 플립 칩은 플립 칩 전용 번-인 테스트 기판에 실장되어야만 번-인 테스트가 가능하여 다른 유사한 형태의 패키지 예를 들어 BGA 패키지, PGA 패키지와 호환이 안되는 문제점이 있다.However, in the case of burn-in test of the conventional flip chip, the flip chip must be mounted on the flip chip dedicated burn-in test board to enable burn-in test, which is incompatible with other similar packages such as BGA package and PGA package. There is a problem.
또한, 플립 칩이 전용 번-인 테스트 기판에 솔더링된 후 테스트된 후 양품, 불량품을 선별하여 개별 칩으로 분리하기 위하여 디솔더링(desoldering)을 수행할 때 솔더볼의 형상 일그러짐에 의하여 일그러진 솔더볼을 다시 리플로우 등의 방식에 의하여 솔더볼의 형태를 만들어주어야 하는 문제점이 발생한다.In addition, when the flip chip is soldered to a dedicated burn-in test board and then tested and desoldering to separate the good and bad parts into separate chips, the solder balls are rippled again due to the shape of the solder balls. There is a problem in that the shape of the solder ball by the method such as low occurs.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써 본 발명의 목적은 플립 칩을 BGA 패키지 테스트용 BGA 번-인 테스트 소켓 또는 PGA 패키지 테스트용 PGA 번-인 테스트 소켓에 탑재된 상태로 번-인 테스트 가능토록 함에 있다.Accordingly, the present invention takes account of such a conventional problem, and an object of the present invention is to burn-in a flip chip mounted on a BGA burn-in test socket for testing a BGA package or a PGA burn-in test socket for testing a PGA package. It's meant to be testable.
본 발명의 또다른 목적은 후술될 상세한 상세한 설명에서 보다 명확해질 것이다.Still other objects of the present invention will become more apparent in the detailed description that follows.
도 1은 플립 칩의 배면도.1 is a rear view of a flip chip.
도 2는 플립 칩을 본 발명에 의한 플립 칩 번-인 테스트 기판에 실장하는 것을 도시한 사시도.2 is a perspective view illustrating mounting a flip chip on a flip chip burn-in test substrate according to the present invention;
도 3a는 본 발명에 의한 플립 칩이 플립 칩 번-인 테스트 기판에 실장된 것을 도시한 사시도.Figure 3a is a perspective view showing a flip chip mounted on a flip chip burn-in test substrate according to the present invention.
도 3b는 도 3a의 원내 확대 단면도.FIG. 3B is an enlarged cross-sectional view of the circle of FIG. 3A; FIG.
도 4본 발명에 의한 플립 칩 번-인 테스트 기판의 일실시예를 도시한 도 5의 I-I' 단면도.4 is a cross-sectional view taken along line II ′ of FIG. 5 showing an embodiment of a flip chip burn-in test substrate according to the present invention.
도 5은 본 발명에 의한 플립 칩 번-인 테스트 기판의 다른 실시예를 도시한 도 5의 I-I' 단면도.5 is a cross-sectional view taken along line II ′ of FIG. 5 showing another embodiment of a flip chip burn-in test substrate according to the present invention.
도 6은 플립 칩이 실장된 BGA 타입 테스트 기판이 번-인 소켓에 다시 실장된 것을 도시한 부분 사시도.FIG. 6 is a partial perspective view showing that a BGA type test substrate having a flip chip mounted thereon is remounted in a burn-in socket; FIG.
도 7은 본 발명에 의한 플립 칩 번-인 테스트 방법을 도시한 순서도.7 is a flow chart illustrating a flip chip burn-in test method according to the present invention.
이와 같은 본 발명의 목적을 달성하기 위한 플립 칩 번-인 테스트 기판은 인쇄회로기판에 사용되는 기판의 일측면에 기판 본딩 패드가 형성되고, 기판의 타측면에는 기판 본딩 패드와 전기적으로 접속되며 매우 높은 용융 온도를 갖는 금속 단자를 형성하여 형성한다.In order to achieve the object of the present invention, a flip chip burn-in test substrate has substrate bonding pads formed on one side of a substrate used for a printed circuit board, and electrically connected to the substrate bonding pads on the other side of the substrate. It is formed by forming a metal terminal having a high melting temperature.
이와 같이 형성된 플립 칩 번-인 테스트 기판의 기판 본딩 패드는 플립 칩의 본딩 패드에 형성된 솔더볼에 의하여 실장되는데 이때 기판 본딩 패드의 상면에는 솔더볼의 용융 온도보다 낮은 솔더 화합물이 형성되어 기판 본딩 패드로부터 솔더볼을 솔더링하거나 디솔더링할 때 솔더볼의 손상을 최소화한다.The substrate bonding pads of the flip chip burn-in test substrate thus formed are mounted by solder balls formed on the bonding pads of the flip chip, wherein a solder compound lower than the melting temperature of the solder balls is formed on the upper surface of the substrate bonding pads, and the solder balls are separated from the substrate bonding pads. Minimize damage to the solder balls when soldering or desoldering.
이와 같이 형성된 기판의 금속 단자에는 다른 종류 바람직하게 BGA, PGA 패키지를 번-인 테스트하는 번-인 소켓과 접속된 후 번-인 테스트된다.The metal terminals of the substrate thus formed are burn-in tested after being connected to burn-in sockets for burn-in testing other types of BGA and PGA packages.
이하, 본 발명 플립 칩 번-인 테스트 기판 및 이를 이용한 테스트 방법을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a flip chip burn-in test substrate and a test method using the same will be described with reference to the accompanying drawings.
첨부된 도 1에는 플립 칩의 배면도가 도시되어 있다.1 is a rear view of the flip chip.
플립 칩(100)의 배면에는 다수개의 플립 칩 본딩 패드(110)가 형성되어 있고, 플립 칩 본딩 패드(110)에는 비교적 높은 온도, 예를 들어 315℃에서 용융되는 고융점 솔더볼(120)이 어탯치되어 있다.A plurality of flip chip bonding pads 110 are formed on the back surface of the flip chip 100, and the high melting point solder balls 120 are melted at a relatively high temperature, for example, 315 ° C. in the flip chip bonding pad 110. It is statbed.
이와 같이 형성된 플립 칩(100)은 후술될 BGA 번-인 테스트 소켓, PGA 번-인 테스트 소켓에 전기적으로 결합된 후, 번-인 챔버(미도시)에서 번-인 테스트되기 위하여 플립 칩 번-인 테스트 기판에 임시적으로 부착된다.The flip chip 100 thus formed is electrically coupled to a BGA burn-in test socket, a PGA burn-in test socket, to be described later, and then flip chip burn-in for burn-in testing in a burn-in chamber (not shown). Is temporarily attached to the test substrate.
도 2에 도시된 바와 같이 본 발명에 의한 플립 칩 번-인 테스트 기판(130)은 기판 몸체(131), 기판 본딩 패드(132), 번-인 소켓 접속 단자(133)로 구성된다.As shown in FIG. 2, the flip chip burn-in test substrate 130 according to the present invention includes a substrate body 131, a substrate bonding pad 132, and a burn-in socket connection terminal 133.
구체적으로 기판 몸체(131)는 유기질 재질로 플립 칩(100)보다는 다소 큰 평평한 사각형 형상으로 이와 같이 형성된 기판 몸체(131)의 상면에는 기판 본딩 패드 영역(132a)이 형성되고, 기판 몸체(131)의 하부에는 기판 본딩 패드(132)와 배선에 의하여 전기적으로 연결된 번-인 소켓 접속 단자 영역(미도시)이 형성된다.In detail, the substrate body 131 is formed of an organic material, and a substrate bonding pad region 132a is formed on an upper surface of the substrate body 131 formed in a flat rectangular shape that is somewhat larger than the flip chip 100, and the substrate body 131. A burn-in socket connection terminal region (not shown) is formed at a lower portion of the substrate to be electrically connected to the substrate bonding pad 132 by wiring.
기판 본딩 패드 영역(132a)에는 앞서 언급한 바와 같이 도전성 기판 본딩 패드(132)가 형성되고, 기판 본딩 패드(132)의 상면에는 솔더(Pb/Sn), 주석(Sn), 금(Au) 등의 조합에 의하여 약 183℃에서 용융되는 성질을 갖는 저융점 솔더 화합물(132b)이 도포된다.As described above, a conductive substrate bonding pad 132 is formed in the substrate bonding pad region 132a, and solder (Pb / Sn), tin (Sn), gold (Au), and the like are formed on an upper surface of the substrate bonding pad 132. By the combination of the low melting point solder compound 132b having a property of melting at about 183 ℃ is applied.
물론, 기판 본딩 패드(132)의 위치는 앞서 언급한 플립 칩(100)의 본딩 패드(110)의 위치와 대응되고, 기판 본딩 패드(132)의 크기는 플립 칩(100)의 본딩 패드(110)보다 다소 크도록 형성되며, 플립 칩(100)의 본딩 패드(110) 개수와 기판 본딩 패드(132)의 개수는 동일하도록 구성된다.Of course, the position of the substrate bonding pad 132 corresponds to the position of the bonding pad 110 of the flip chip 100 mentioned above, and the size of the substrate bonding pad 132 is the bonding pad 110 of the flip chip 100. It is formed to be somewhat larger than), the number of bonding pads 110 and the number of substrate bonding pads 132 of the flip chip 100 is configured to be the same.
이와 같이 구성된 기판 본딩 패드(132)의 상면에 형성된 솔더 화합물(132b)을 솔더, 주석, 금을 혼합하여 사용하는 이유로는 기판 본딩 패드(132)를 재활용할 때 기판 본딩 패드(132)에 형성이 용이하게 되도록 하기 위함이다.The reason why the solder compound 132b formed on the upper surface of the substrate bonding pad 132 configured as described above is mixed with solder, tin, and gold is used to form the substrate bonding pad 132 when the substrate bonding pad 132 is recycled. This is to facilitate.
도 3a에는 기판 본딩 패드와 플립 칩의 본딩 패드가 접속된 상태를 도시한 사시도이고, 3b는 도 3a의 원내 확대 단면도이다.FIG. 3A is a perspective view illustrating a state in which a substrate bonding pad and a bonding pad of a flip chip are connected, and FIG. 3B is an enlarged sectional view of the circle of FIG. 3A.
첨부된 도 3a에 도시된 바와 같이 기판 본딩 패드(132)와 플립 칩(100)은 상호 어탯치되어 있는데, 이때 기판 본딩 패드(132)의 상면에는 용융 온도가 플립 칩(100)에 형성된 솔더볼(120)의 용융 온도보다 낮은 솔더, 주석, 금으로 구성된 솔더 화합물(132b)이 형성되는 것이 바람직하다.As shown in FIG. 3A, the substrate bonding pads 132 and the flip chip 100 are attached to each other. At this time, the upper surface of the substrate bonding pads 132 has a solder ball formed on the flip chip 100 with a melting temperature. It is preferable that a solder compound 132b composed of solder, tin, and gold lower than the melting temperature of 120 is formed.
이 솔더 화합물(132b)의 용융 온도는 플립 칩(100)의 본딩 패드(110)에 어탯치된 솔더볼(120)의 용융 온도보다 낮기 때문에 솔더볼(120)-솔더 화합물(132b)의 어탯치 온도를 솔더 화합물(132b)의 용융 온도보다는 높고 플립 칩(100)의 본딩 패드(110)에 어탯치된 솔더볼(120)의 용융 온도보다는 낮도록 설정할 경우, 솔더볼(120)은 용융되지 않고 솔더 화합물(132b)만이 용융된 상태로 솔더볼(120)은 기판 본딩 패드(132)의 솔더 화합물(132b)에 실장된다.Since the melting temperature of the solder compound 132b is lower than the melting temperature of the solder ball 120 attached to the bonding pad 110 of the flip chip 100, the attach temperature of the solder ball 120-solder compound 132b is increased. When set higher than the melting temperature of the solder compound 132b and lower than the melting temperature of the solder ball 120 attached to the bonding pad 110 of the flip chip 100, the solder ball 120 does not melt and the solder compound 132b. The solder ball 120 is mounted on the solder compound 132b of the substrate bonding pad 132 in a molten state.
한편, 기판 몸체(131)의 하부에 형성된 번-인 소켓 접속 단자 영역(134a)에는 번-인 소켓 접속 단자가 설치된다.Meanwhile, the burn-in socket connection terminal is installed in the burn-in socket connection terminal region 134a formed under the substrate body 131.
번-인 소켓 접속 단자는 솔더볼(120)과 같은 크기 형상으로 용융점이 매우 높은 금속볼(metal ball) 또는 금속핀(metal pin)으로 형성된다.The burn-in socket connection terminal is formed of a metal ball or a metal pin having a very high melting point in the same size shape as the solder ball 120.
이때, 본 발명에 의한 번-인 소켓 접속 단자가 BGA 번-인 테스트 소켓과 전기적으로 결합될 경우, 도 4에 도시된 바와 같이 번-인 소켓 접속 단자(133)는 금속볼이 되고, 번-인 소켓 접속 단자가 PGA 번-인 테스트 소켓과 전기적으로 결합할 경우, 도 5에 도시된 바와 같이 번-인 소켓 접속 단자(135)는 금속핀이 되는 것이 바람직하다.At this time, when the burn-in socket connection terminal according to the present invention is electrically coupled with the BGA burn-in test socket, the burn-in socket connection terminal 133 becomes a metal ball as shown in FIG. When the in socket connection terminal is electrically coupled with the PGA burn-in test socket, the burn-in socket connection terminal 135 is preferably a metal pin as shown in FIG. 5.
또한, 번-인 소켓 접속 단자(133,135)를 플립 칩(100)의 솔더볼(120) 용융 온도보다 매우 높은 금속볼, 금속핀으로 형성함으로써 고온 환경에서 진행되는 번-인 테스트중 번-인 소켓 접속 단자(133,135)가 유실되지 않게되어 본 발명에 의한 플립 칩 번-인 테스트 기판을 몇번이고 재활용할 수 있게 된다.In addition, the burn-in socket connection terminals 133 and 135 are formed of metal balls and metal pins that are much higher than the solder ball 120 melting temperature of the flip chip 100, so that the burn-in socket connection terminals during the burn-in test performed in a high temperature environment. The 133 and 135 are not lost, and the flip chip burn-in test substrate according to the present invention can be recycled again and again.
이와 같이 형성된 플립 칩 번-인 테스트 기판(130)은 앞서 언급한 번-인 소켓 접속 단자(133)가 금속볼일 경우 도 6에 도시된 바와 같이 일부분만 도시된 BGA 번-인 테스트 소켓(140)에 장착된 상태로 번-인 챔버(미도시)에 투입되어 번-인 테스트가 진행된다.The flip chip burn-in test board 130 formed as described above has only a partial BGA burn-in test socket 140 as shown in FIG. 6 when the burn-in socket connection terminal 133 mentioned above is a metal ball. Into the burn-in chamber (not shown) is mounted on the burn-in test is performed.
한편, 번-인 소켓 접속 단자(135)가 금속핀일 경우 PGA 번-인 테스트 소켓(미도시)에 장착된 상태로 번-인 챔버(미도시)에 투입되어 번-인 테스트가 진행된다.Meanwhile, when the burn-in socket connecting terminal 135 is a metal pin, the burn-in socket connection terminal 135 is inserted into a burn-in chamber (not shown) while being mounted in a PGA burn-in test socket (not shown) to perform a burn-in test.
번-인 테스트가 종료되면 기타 테스트를 거친 다음 플립 칩(100)의 본딩 패드(110)에 어탯치된 솔더볼(120)의 용융 온도보다는 낮고 기판 본딩 패드(132)의 솔더 화합물(132b)의 용융 온도보다는 높은 온도를 플립 칩(100)의 본딩 패드(110)에 어탯치된 솔더볼(120)과 기판 본딩 패드(132)에 가하여 플립 칩(100)의 솔더볼(120)은 용융시키지 않고, 단지 기판 본딩 패드(132)에 형성된 솔더 화합물(132b)을 용융시켜 플립 칩(100)의 솔더볼(120)이 원래의 형상대로 디솔더링되도록 한다.When the burn-in test is finished, other tests are performed, and then the solder compound 132b of the substrate bonding pad 132 is lower than the melting temperature of the solder ball 120 attached to the bonding pad 110 of the flip chip 100. A temperature higher than the temperature is applied to the solder balls 120 and the substrate bonding pads 132 attached to the bonding pads 110 of the flip chip 100 so that the solder balls 120 of the flip chips 100 are not melted, but only the substrate. The solder compound 132b formed on the bonding pad 132 is melted so that the solder ball 120 of the flip chip 100 may be desoldered in its original shape.
이와 같이 구성된 본 발명 플립 칩 번-인 테스트 기판을 이용한 플립 칩의 번-인 테스트 방법을 첨부된 도 7의 순서도를 참조하여 설명하면 다음과 같다.The burn-in test method of the flip chip using the flip chip burn-in test substrate of the present invention configured as described above will be described with reference to the flowchart of FIG. 7.
먼저, 반도체 제조 공정에 의하여 순수 실리콘 웨이퍼상에 제작된 플립 칩(100)을 개별 칩으로 쏘잉한 후 번-인 테스트를 하기 위한 사전 준비 단계로 플립 칩(100)의 본딩 패드(110)에 고융점 솔더볼(120)을 어탯치한 다음 플립 칩(100)의 솔더볼(120)을 플립 칩 번-인 테스트 기판(130)의 기판 본딩 패드(132)의 솔더 화합물(132b)에 얼라인먼트한 후 리플로우 등의 방식에 의하여 용융된 솔더 화합물(132b)의 상면에 실장한다(단계 10).First, the flip chip 100 fabricated on a pure silicon wafer by a semiconductor manufacturing process is sawed into individual chips, and then, a pre-preparation step for burn-in test is applied to the bonding pad 110 of the flip chip 100. After attaching the melting point solder ball 120, the solder ball 120 of the flip chip 100 is aligned with the solder compound 132b of the substrate bonding pad 132 of the flip chip burn-in test substrate 130, and then reflowed. It mounts on the upper surface of the molten solder compound 132b by the method (step 10).
이때, 플립 칩 번-인 테스트 기판(132)에 형성된 번-인 소켓 접속 단자(133,135)는 금속볼이거나 금속핀인 것이 바람직하며 본 발명에서는 바람직한 일실시예로 금속볼을 사용하기로 한다.At this time, the burn-in socket connection terminals 133 and 135 formed on the flip chip burn-in test substrate 132 are preferably metal balls or metal pins. In the present invention, metal balls are used as a preferred embodiment.
이때, 플립 칩(100)의 솔더볼(120)이 기판 본딩 패드(132)에 실장되는 실장 온도는 플립 칩(100)의 솔더볼(120)의 용융 온도보다는 낮고, 기판 본딩 패드(132)에 형성된 솔더 화합물(132b)의 용융 온도보다는 높게 설정한다.At this time, the mounting temperature at which the solder ball 120 of the flip chip 100 is mounted on the substrate bonding pad 132 is lower than the melting temperature of the solder ball 120 of the flip chip 100, and the solder formed on the substrate bonding pad 132 is formed. It is set higher than the melting temperature of compound (132b).
플립 칩(100)이 기판 본딩 패드(132)에 실장되면, 플립 칩 번-인 테스트 기판의 금속볼 타입 번-인 소켓 접속 단자(133)를 BGA 번-인 테스트 소켓(140)의 지정된 위치에 접속시킨다(단계 20).When the flip chip 100 is mounted on the substrate bonding pad 132, the metal ball type burn-in socket connection terminal 133 of the flip chip burn-in test substrate is placed at the designated position of the BGA burn-in test socket 140. (Step 20).
이어서, 플립 칩 번-인 테스트 기판(130)이 접속된 BGA 번-인 테스트 소켓(140)은 번-인 챔버(미도시)로 로딩되어(단계 30) 번-인 테스트가 진행된다.(단계 40).Subsequently, the BGA burn-in test socket 140 to which the flip chip burn-in test substrate 130 is connected is loaded into a burn-in chamber (not shown) (step 30) and the burn-in test is performed. 40).
이후, 번-인 테스트가 종료되면 BGA 번-인 테스트 소켓(140)은 번-인 챔버로부터 언로딩된 상태에서(단계 50), 양품 불량품 검사가 진행되어 플립 칩은 양품, 불량품으로 분류되고(단계 60), 소팅이 종료된 플립 칩 번-인 테스트 기판(130)에 부착된 플립 칩(100)들은 플립 칩 번-인 테스트 기판(130)으로부터 분리된다(단계 70).Subsequently, when the burn-in test is finished, the BGA burn-in test socket 140 is unloaded from the burn-in chamber (step 50), and a good quality inspection is in progress so that the flip chip is classified as good or bad ( Step 60), the flip chips 100 attached to the flip chip burn-in test substrate 130 after sorting are separated from the flip chip burn-in test substrate 130 (step 70).
이때, 플립 칩(100)의 솔더볼(120)이 기판 본딩 패드(132)의 솔더 화합물 (132b)로부터 디솔더링(desoldering)되는 온도는 플립 칩(100)의 솔더볼(120)의 용 융 온도보다는 낮고, 솔더 화합물(132b)의 용융 온도보다는 높게 설정되어야 한다.At this time, the temperature at which the solder ball 120 of the flip chip 100 is desoldering from the solder compound 132b of the substrate bonding pad 132 is lower than the melting temperature of the solder ball 120 of the flip chip 100. , Higher than the melting temperature of the solder compound 132b.
이후, 솔더 화합물(132b)로부터 디솔더링된 플립 칩(100)의 솔더볼(120)은 리플로우 방식에 의하여 가공된 후(단계 80), 후속 공정이 진행된다.Thereafter, the solder ball 120 of the flip chip 100 desoldered from the solder compound 132b is processed by a reflow method (step 80), and then a subsequent process is performed.
이상에서 상세하게 설명한 바와 같이 플립 칩을 BGA 타입의 플립 칩 번-인 테스트 기판에 실장한 상태에서 BGA 번-인 테스트 소켓 또는 PGA 번-인 테스트 소켓에 다시 실장하여 플립 칩 번-인 테스트를 수행함으로써 하나의 번-인 테스트 소켓으로 플립 칩 및 BGA 패키지, 플립 칩 및 PGA 패키지를 번-인 테스트할 수 있는 효과가 있다.As described in detail above, the flip chip burn-in test is performed by remounting the flip chip to the BGA burn-in test socket or the PGA burn-in test socket while the flip chip is mounted on the BGA type flip chip burn-in test board. This allows the burn-in test of flip chip and BGA packages, flip chip and PGA packages with a single burn-in test socket.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026888A KR20000007516A (en) | 1998-07-03 | 1998-07-03 | Flip chip burn-in test substrate and burn-in testing method using thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026888A KR20000007516A (en) | 1998-07-03 | 1998-07-03 | Flip chip burn-in test substrate and burn-in testing method using thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000007516A true KR20000007516A (en) | 2000-02-07 |
Family
ID=19543053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026888A Withdrawn KR20000007516A (en) | 1998-07-03 | 1998-07-03 | Flip chip burn-in test substrate and burn-in testing method using thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000007516A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010104147A (en) * | 2000-05-13 | 2001-11-24 | 윤종광 | Multiple line grid and fabrication method thereof and method for mounting semiconductor chip on pcb board by using it |
| KR100616434B1 (en) * | 2000-09-19 | 2006-08-29 | 삼성전자주식회사 | Socket Tester for Fine Pitch Ball Grid Array |
| US7131847B2 (en) | 2004-05-18 | 2006-11-07 | Samsung Electronics Co., Ltd. | Test apparatus having intermediate connection board for package |
| KR100729052B1 (en) * | 2000-12-26 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | Universal socket for semiconductor package test |
-
1998
- 1998-07-03 KR KR1019980026888A patent/KR20000007516A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010104147A (en) * | 2000-05-13 | 2001-11-24 | 윤종광 | Multiple line grid and fabrication method thereof and method for mounting semiconductor chip on pcb board by using it |
| KR100616434B1 (en) * | 2000-09-19 | 2006-08-29 | 삼성전자주식회사 | Socket Tester for Fine Pitch Ball Grid Array |
| KR100729052B1 (en) * | 2000-12-26 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | Universal socket for semiconductor package test |
| US7131847B2 (en) | 2004-05-18 | 2006-11-07 | Samsung Electronics Co., Ltd. | Test apparatus having intermediate connection board for package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6301121B1 (en) | Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process | |
| US6002178A (en) | Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP) | |
| US6559666B2 (en) | Method and device for semiconductor testing using electrically conductive adhesives | |
| US6369602B1 (en) | Method for in-line testing of flip-chip semiconductor assemblies | |
| JPH0563029A (en) | Semiconductor element | |
| WO1996002845A1 (en) | Methods and apparatus for test and burn-in of integrated circuit devices | |
| KR100327335B1 (en) | Method for Chip Scale Package manufacturing | |
| JP3260253B2 (en) | Inspection method for semiconductor device and conductive adhesive for inspection | |
| US6103553A (en) | Method of manufacturing a known good die utilizing a substrate | |
| JP3741927B2 (en) | Semiconductor chip or package inspection apparatus and inspection method thereof | |
| US6177722B1 (en) | Leadless array package | |
| KR100228472B1 (en) | Test board of semiconductor device and test method of semiconductor device | |
| US6518674B2 (en) | Temporary attach article and method for temporary attach of devices to a substrate | |
| US5789930A (en) | Apparatus and method to test for known good die | |
| JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20000007516A (en) | Flip chip burn-in test substrate and burn-in testing method using thereof | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| JPH0823015A (en) | Manufacturing method of known good die having solder bumps | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US20030011060A1 (en) | Semiconductor die adapter and method of using | |
| KR100216844B1 (en) | Chip scale package of structure of pin grid array type and method manufacture | |
| JP2571023B2 (en) | BGA type semiconductor device | |
| KR100214853B1 (en) | Method for manufacture of the same and testing package for known good die | |
| KR100233556B1 (en) | Reliability Test Method of Semiconductor Chips | |
| JPH05335311A (en) | Flip chip semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PC1203 | Withdrawal of no request for examination |
St.27 status event code: N-1-6-B10-B12-nap-PC1203 |
|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid | ||
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |