KR19990085640A - Ethernet lan switch - Google Patents
Ethernet lan switch Download PDFInfo
- Publication number
- KR19990085640A KR19990085640A KR1019980018194A KR19980018194A KR19990085640A KR 19990085640 A KR19990085640 A KR 19990085640A KR 1019980018194 A KR1019980018194 A KR 1019980018194A KR 19980018194 A KR19980018194 A KR 19980018194A KR 19990085640 A KR19990085640 A KR 19990085640A
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- transmission method
- transmitted
- transmission
- lan switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명은 이더넷 랜 스위치에 관한 것으로서, 이더넷 랜 스위치에 있어서, 전송하고자 하는 프레임의 전송속도를 측정하는 속도측정부와; 프레임의 에러를 검사하는 비트에러 검사부와; 속도측정부와 비트에러 검사부의 출력신호를 입력받아 프레임의 전송방식을 판단하는 프레임 전송방식 판단기와; 프레임 전송방식 판단기의 제어하에 전송되는 프레임의 전송방식을 선택하는 전송방식 선택부;를 더 구비하여 서비스의 질을 향상 시킬 수 있을 뿐 아니라 가장 효율적으로 프레임을 전송할 수 있다.The present invention relates to an Ethernet LAN switch, comprising: a speed measuring unit for measuring a transmission speed of a frame to be transmitted; A bit error check unit for checking an error of the frame; A frame transmission method determiner which receives the output signals of the speed measurement unit and the bit error inspection unit to determine a frame transmission method; A transmission method selection unit for selecting a transmission method of the frame to be transmitted under the control of the frame transmission method determiner; further improves the quality of service and can transmit the frame most efficiently.
Description
본 발명은 이더넷 랜 스위치에 관한 것으로써, 보다 상세하게는 랜(LAN)의 한종류인 이더넷(ETHERNET)의 서비스 품질을 향상 시킬 수 잇을 뿐만 아니라 최적의 전송방식을 택하여 가장 효율적으로 프레임을 전송하기 위한 이더넷 랜 스위치에 관한 것이다.The present invention relates to an Ethernet LAN switch, and more particularly, to improve the service quality of an Ethernet (ETHERNET), which is a type of LAN, as well as to select an optimal transmission method to transmit frames most efficiently. For an Ethernet LAN switch.
하나의 중앙터미널에 다수의 단말기가 연결되어 근거리 네트워크(LAN: Local Area Network) 토폴로지(Topology) 망을 구현할 수 있는 시스템인 이더넷에서 랜 스위치는 여러 포트들로부터 동시에 프레임을 수신하여 버퍼에 저장한 후, 각각의 목적지 주소를 검사하여 이들을 동시에 각각 적합한 출력포트로 송신하는 장치로서, 이러한 랜 스위치는 각 포트에 접속된 이더넷 망들은 독립적인 별개의 망으로 간주된다.In Ethernet, a system in which multiple terminals are connected to one central terminal to implement a local area network (LAN) topology network, a LAN switch simultaneously receives frames from several ports and stores them in a buffer. The LAN switch is a device that checks each destination address and simultaneously transmits them to the appropriate output ports. In such a LAN switch, Ethernet networks connected to each port are regarded as independent and independent networks.
랜 스위치에서 이더넷 프레임을 전달하는 방법은 크게 축적전송방식(Store and Forward)과 컷스루전송방식(Cut Through)으로 구분한다.The method of forwarding Ethernet frame in LAN switch is largely divided into Store and Forward and Cut Through.
도 1은 종래의 이더넷 랜 스위치를 도시한 블록도이다.1 is a block diagram illustrating a conventional Ethernet LAN switch.
도 1은 도시한 바와 같이 복수개의 포트와, 프레임을 받아드여 목적지 어드레스와 출발지 어드레스를 검사하는 주소변환 논리회로(1)와, 상기 각 포트들로부터 입력되는 프레임을 저장하는 공용 메모리(2)와, 상기 공용 메모리(2)에 저장된 프레임을 목적지 어드레스에 해당하는 포트로 전달하는 스위칭 패브릭(3)으로 구성된다.1 shows a plurality of ports, an address translation logic circuit 1 that receives a frame and examines a destination address and a source address, a common memory 2 that stores frames input from the respective ports, And a switching fabric 3 which transfers the frame stored in the common memory 2 to a port corresponding to a destination address.
도 2는 IEEE 802.3 규정에 따른 MAC(Medium Access Control) 프레임 구조를 도시한 것으로, 프레임은 7비트의 프리앰블과, 1비트의 SFD(Statring Frame Delimiter)와, 각 6비트의 목적지 및 송신측 어드레스와, 2비트의 LD(Length Data)와, 가변의 데이터 정보와, 2비트의 FCS(Frame Check Sequence)로 이루어진다.FIG. 2 illustrates a structure of a medium access control (MAC) frame according to IEEE 802.3, wherein a frame includes a 7-bit preamble, a 1-bit grooming frame delimiter (SFD), a 6-bit destination and a sender address, and 2 bits of LD (Length Data), variable data information, and 2 bits of FCS (Frame Check Sequence).
상기와 같이 구성된 종래의 랜 스위치에서 축적전송방식 및 컷스루전송방식이 적용되는 경우의 동작을 도 2를 참조하여 설명한다.An operation when the accumulation transfer method and the cut-through transfer method are applied in the conventional LAN switch configured as described above will be described with reference to FIG. 2.
먼저, 축적전송방식은 도 2와 같이 구성된 프레임을 최종의 FCS까지 수신하여 저장한 뒤 목적 및 송신측의 주소를 주소변환 논리회로(1)에서 검사하며, 또한 프레임의 오류여부를 검사하여 오류가 발생한 프레임은 제거하여 전송하지 않고, 오류가 발생하지 않은 프레임을 스위칭 패브릭(3)을 통하여 목적지 포트로 전송한다.First, the accumulation transfer method receives and stores a frame configured as shown in FIG. 2 to the final FCS, and then checks the destination and the sender's address in the address translation logic 1, and also checks whether the frame is in error. The generated frame is not removed and transmitted, and a frame in which no error occurs is transmitted to the destination port through the switching fabric 3.
따라서, 상기 축적전송방식은 오류가 있는 프레임을 사전에 제거하기 때문에 오류로 인한 망혼잡을 막을 수 있으므로, 시간에 민간하지 않고 데이터의 확실한 전달을 필요로하는 트래픽에 적합하다.Therefore, the accumulation transmission method prevents network congestion due to an error because the error transmission frame is removed in advance, and thus is suitable for traffic that requires reliable transmission of data without being private in time.
한편, 컷스루전송방식은 도 2와 같이 구성된 프레임의 목적지 어드레스부분 까지만 저장하여 목적지의 어드레스를 주소변환 논리회로(1)에서 검사한 뒤, 즉시 해당 목적지 포트로 스위칭 패브릭(3)을 통하여 프레임을 전송한다.On the other hand, the cut-through transmission method only stores up to the destination address portion of the frame configured as shown in FIG. 2, checks the address of the destination in the address translation logic circuit 1, and immediately transfers the frame to the corresponding destination port through the switching fabric 3. send.
따라서, 컷스루전송방식은 지연시간이 매우 짧기 때문에 시간에 예민한 비디오 신호나 음성신호의 전달에 효과적이다.Therefore, the cut-through transmission method is effective for the transmission of time sensitive video signals and audio signals because the delay time is very short.
그러나, 상기와 같은 종래의 랜 스위치는 축적전송방식에서는 전송시간이 길어 시간에 민감한 트래픽에는 사용할 수 없는 문제점이 있었으며, 컷스루전송방식에서는 상기 축적전송방식과는 반대로 오류가 있는 프레임도 전달될 수 있으며, 또한 트래픽 양이 늘어나는 문제점이 있었다.However, such a conventional LAN switch has a problem in that the transmission time is long, and thus it cannot be used for time-sensitive traffic. In the cut-through transmission method, an error frame can be transmitted as opposed to the accumulation transmission method. In addition, there was a problem that the amount of traffic increases.
이에 본 발명은 이같은 문제점을 해결하기 위해 안출된 것으로써, 본 발명의 목적은 이더넷 랜 스위치가 각 포트의 트래픽 성격과 오류 등을 파악하여 현재 포트에 가장 적합한 전송방식을 스스로 판단하여 서비스의 질을 향상 시킬 수 있을 뿐 아니라 가장 효율적인 랜 스위치를 제공하고자 하는 것이다.Therefore, the present invention was devised to solve such a problem, and an object of the present invention is to determine the quality of service by determining the transmission method that is most suitable for the current port by the Ethernet LAN switch grasping the traffic characteristics and errors of each port. Not only can we improve it, but we also want to provide the most efficient LAN switch.
상기의 목적을 달성하기 위한 본 발명은 이더넷 랜 스위치에 있어서, 전송하고자 하는 프레임의 전송속도를 측정하는 속도측정부와; 프레임의 에러를 검사하는 비트에러 검사부와; 속도측정기와 비트에러 검사기의 출력신호를 입력받아 프레임의 전송방식을 판단하는 프레임 전송방식 판단기와; 프레임 전송방식 판단기의 제어하에 전송되는 프레임의 전송방식을 선택하는 전송방식 선택부;를 더 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an Ethernet LAN switch, comprising: a speed measuring unit for measuring a transmission speed of a frame to be transmitted; A bit error check unit for checking an error of the frame; A frame transmission method determiner which receives the output signals of the speed measuring device and the bit error checker to determine a frame transmission method; And a transmission method selection unit for selecting a transmission method of a frame transmitted under the control of the frame transmission method determiner.
도 1은 종래의 이더넷 랜 스위치를 도시한 블럭도.1 is a block diagram showing a conventional Ethernet LAN switch.
도 2는 이더넷에 사용되는 IEEE 802.3 규정에 따른 MAC 프레임의 구조를 도시한 포맷.2 is a format showing the structure of a MAC frame according to the IEEE 802.3 standard used for Ethernet.
도 3은 본 발명에 따른 이더넷 랜 스위치를 도시한 블럭도.3 is a block diagram illustrating an Ethernet LAN switch according to the present invention.
도 4는 도 3의 비트에러 검사부의 일예로 순환중복검사 다항식 생성기를 도시한 블럭도.4 is a block diagram illustrating a cyclic redundancy check polynomial generator as an example of the bit error checker of FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1: 주소변환 논리회로 2: 공용 메모리1: address translation logic 2: common memory
3: 스위칭 패브릭 10: 수신 버퍼3: switching fabric 10: receive buffer
20: 속도측정부 30: 비트에러 검사부20: speed measurement unit 30: bit error inspection unit
40: 프레임 전송방식 판단기 50: 전송방식 선택부40: frame transmission method determiner 50: transmission method selection unit
60: 송신 버퍼60: transmit buffer
FF1∼FF16: 플립플롭 EXOR1∼EXOR3: 익스클루시브 오아 게이트FF1-FF16: Flip-flop EXOR1-EXOR3: Exclusive ora gate
이하 본 발명의 바람직한 실시예를 첨부도면을 참조로 하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 이더넷 랜 스위치를 도시한 블록도이다.3 is a block diagram illustrating an Ethernet LAN switch according to the present invention.
도 3은 도시한 바와 같이 본 발명에 따른 이더넷 랜 스위치는 복수개의 포트들로부터 전송되는 프레임을 동시에 수신하여 임시로 저장하는 수신버퍼(10)와, 공용 메모리(2)와, 각각의 목적지 어드레스를 검사하여 수신측 포트와 송신하고자 하는 목적지 포트를 연결하는 스위칭 패브릭(3)과, 목적지 포트를 통해 프레임을 전송하기전 임시로 프레임을 저장하는 송신버퍼(60)로 이루어진 이더넷 랜 스위치에 있어서, 전송하고자 하는 프레임의 전송속도를 측정하는 속도측정부(20)와, 상기 수신버퍼(10)에 저장된 프레임의 에러를 검사하는 비트에러 검사부(30)와, 상기 속도측정부(20)에서 측정된 전송하고자 하는 프레임의 전송속도와 비트에러 검사부(30)로부터 전송하고자 하는 프레임의 에러 유무를 입력받아 프레임의 전송방식을 판단하는 프레임 전송방식 판단기(40)와, 상기 프레임 전송방식 판단기(40)의 제어하에 전송되는 프레임의 전송방식을 선택하는 전송방식 선택부(50)를 더 구비하여 구성된다.3 shows an Ethernet LAN switch according to the present invention, which simultaneously receives and temporarily stores a frame transmitted from a plurality of ports, a reception buffer 10, a common memory 2, and a destination address of each. In the Ethernet LAN switch comprising a switching fabric (3) for inspecting and connecting a receiving port and a destination port to be transmitted, and a transmission buffer (60) for temporarily storing a frame before transmitting the frame through the destination port, A speed measurement unit 20 for measuring a transmission speed of a frame to be desired, a bit error inspection unit 30 for checking an error of a frame stored in the reception buffer 10, and a transmission measured by the speed measurement unit 20 Frame transmission method that determines the transmission method of the frame by receiving the transmission rate of the frame to be transmitted and the presence or absence of error of the frame to be transmitted from the bit error check unit 30 And a transmission method selection unit 50 for selecting a transmission method of a frame transmitted under the control of the frame transmission method determination device 40.
상기 비트에러 검사기(30)는 데이터 전송시 전송된 데이터의 에러를 검출하기 위하여 순환중복검사(Cyclic Redundancy Check)을 행한다.The bit error checker 30 performs a cyclic redundancy check to detect an error of the transmitted data during data transmission.
도 4는 상기 순환중복검사를 설명하기 위해 순환중복검사 다항식 생성기를 도시한 블록도이다.4 is a block diagram illustrating a cyclic redundancy polynomial generator for explaining the cyclic redundancy test.
도 4에 도시한 바와 같이 상기 순환중복검사 다항식 생성기는 클럭신호가 플립플롭(FF1∼FF16)에 동시 공급되고, 상기 플립플롭(FF1)의 출력(Q)이 각각의 플립플롭(FF2∼FF5)을 순차적으로 통하여 익스클루시브 오아 게이트(EXOR1)의 일측에 인가되고, 상기 플립플롭(FF6)의 출력(Q)이 각각의 플립플롭(FF7∼FF12)을 통하여 익스클루시브 오아 게이트(EXOR2)의 일측에 인가되고, 상기 플립플롭(FF13)의 출력(Q)이 각각의 플립플롭(FF14∼FF16)을 순차적으로 통하여 익스클루시브 오아 게이트(EXOR3)의 일측에 인가된다.As shown in FIG. 4, in the cyclic redundancy check polynomial generator, a clock signal is simultaneously supplied to flip-flops FF1 to FF16, and an output Q of the flip-flop FF1 is applied to each flip-flop FF2 to FF5. Are sequentially applied to one side of the exclusive OR gate EXOR1, and the output Q of the flip flop FF6 is connected to each of the exclusive OR gates EXOR2 through the respective flip flops FF7 to FF12. The output Q of the flip-flop FF13 is applied to one side of the exclusive OR gate EXOR3 through each of the flip-flops FF14 to FF16.
또한, 입력 데이터가 상기 익스클루시브 오아 게이트(EXOR3)의 타측에 인가되며, 이의 출력이 상기 플립플롭(FF1)의 입력측(D)에 인가됨과 아울러 상기 익스클루시브 오아 게이트(EXOR1,EXOR2)의 타측에 인가되며, 상기 익스클루시브 오아 게이트(EXOR1)의 출력이 상기 플립플롭(FF6)의 입력측(D)에 인가되고, 상기 익스클루시브 오아 게이트(EXOR2)의 출력이 상기 플립플롭(FF13)의 입력측(D)에 인가되도록 구성된다.In addition, input data is applied to the other side of the exclusive OR gate EXOR3, and an output thereof is applied to the input side D of the flip-flop FF1, and the output of the exclusive OR gate EXOR1 and EXOR2 is also applied. Is applied to the other side, the output of the exclusive ora gate (EXOR1) is applied to the input side (D) of the flip-flop (FF6), the output of the exclusive ora gate (EXOR2) is the flip-flop (FF13) It is configured to be applied to the input side (D) of.
상기와 같이 구성된 순환중복검사 다항식 발생기의 동작을 상세히 설명한다.The operation of the cyclic redundancy test polynomial generator configured as described above will be described in detail.
초기값으로 16진수의 0000(HEX) 또는 FFFF(HEX)의 데이터를 갖게된 플립플롭(FF1∼FF16)은 입력되는 클럭신호에 의하여 출력을 다음단의 입력으로 내보내게 되며, 이 때 첫 번째 비트용 플립플립(FF1)의 출력(Q)은 익스클루시브 오아 게이트(EXOR3)를 통과한 입력 데이터와 플립플립(FF16)의 출력(Q)에 의해 결정된다.Flip-flops (FF1 to FF16), which have 0000 (HEX) or FFFF (HEX) in hexadecimal as the initial value, send out the output to the next input by the input clock signal. The output Q of the flip flip FF1 is determined by the input data passing through the exclusive OR gate EXOR3 and the output Q of the flip flip FF16.
또한, 6번째 비트용 플립플롭(FF6)의 출력(Q)은 익스클루시브 오아 게이트(EXOR1)의 출력에 의해 결정되고, 13번째 비트용 플립플롭(FF13)의 출력(Q)은 익스클루시브 오아 게이트(EXOR2)의 출력에 의해 결정된다.The output Q of the sixth bit flip-flop FF6 is determined by the output of the exclusive OR gate EXOR1, and the output Q of the 13th bit flip-flop FF13 is exclusive. It is determined by the output of the OR gate EXOR2.
한편, 나머지 비트용 플립플롭(FF2∼FF5)(FF7∼FF12)(FF14∼FF16)의 출력(Q)은 전단의 출력을 그대로 받아 값이 결정된다.On the other hand, the output Q of the remaining bit flip-flops FF2 to FF5 (FF7 to FF12) (FF14 to FF16) receives the output of the preceding stage as it is and is determined.
상기 과정은 데이터의 입력이 종료될 때까지 계속되면서 결과적으로 입력 데이터를 순환중복검사 생성 다항식으로 나누어 최후로 각 플립플롭(FF1∼FF16)에 남아 있는 값들을 순환중복검사의 코드로 사용하게 된다.The process continues until the input of the data is completed, and as a result, the input data is divided into a cyclic redundancy check polynomial, and finally, the values remaining in each flip-flop FF1 to FF16 are used as codes for the cyclic redundancy check.
즉, 직렬비트로 된 입력 데이터가 주어진 순환중복검사 다항식으로 나누어 최후로 각 플립플롭(FF1FF116)에 값들이 남게 되는데, 이 때 순환중복검사 코드로 사용되는 생성 다항식이 국제통신협회(International Telecomunication Union)에 의해 G(X)=X16+X12+X5+1 로 설정된다.That is, input data in serial bits is divided into a given cyclic redundancy check polynomial, and the values remain in each flip-flop (FF1FF116). At this time, a generated polynomial used as a cyclic redundancy check code is transmitted to the International Telecomunication Union. Is set to G (X) = X 16 + X 12 + X 5 +1.
이하에는 상기한 구성을 가지는 본 발명의 동작을 도 2를 참조하여 상세하게 설명한다.Hereinafter, the operation of the present invention having the above configuration will be described in detail with reference to FIG.
먼저, 각 포트마다 송수신단에 버퍼(10,60)를 지니고 있으며, 여기서 자체적으로 프레임의 전송속도를 속도측정부(20)를 통하여 측정한 다음, 프레임 전송방식 판단기(40)로 상기 속도측정부(20)에서 측정된 값을 입력한다.First, each port has buffers 10 and 60 at the transmitting and receiving ends, and the frame transmission rate is measured by the speed measuring unit 20 by itself, and then the speed measurement is performed by the frame transmission method determiner 40. Input the value measured in the section 20.
또한, 상기 수신버퍼(10)와 상기 속도측정부(20)를 거쳐 비트에러 검사부(30)로 인가된 프레임의 FCS를 검사하여 프레임의 오류의 유무를 상기 프레임 전송방식 판단기(40)로 입력한다.In addition, the FCS of the frame applied to the bit error checking unit 30 through the receiving buffer 10 and the speed measuring unit 20 is inspected, and the presence or absence of a frame error is input to the frame transmission method determiner 40. do.
상기 프레임의 전송속도와 오류의 유무를 입력받은 상기 프레임 전송방식 판단기(40)는 오류의 유무를 우선 순위로 판단하여 프레임에 오류가 발생하였다면 전송방식 선택부(50)를 제어하여 축적전송방식을 선택한다.The frame transmission method determiner 40 which receives the transmission rate of the frame and the presence or absence of an error determines the existence of an error as a priority and controls the transmission method selection unit 50 if an error occurs in the frame. Select.
반면, 프레임에 오류가 발생하지 않았다면 상기 프레임 전송방식 판단기(40)는 상기 속도측정부(20)에서 측정한 출발지 포트와 목적지 포트에서의 프레임의 전송속도를 비교하여 판단하게 된다. 따라서, 출발지 포트의 전송속도가 목적지 포트의 전송속도보다 빠르면 상기 전송방식 선택부(50)를 제어하여 축적전송방식을 선택하고, 반면 출발지 포트의 전송속도가 목적지 포트의 전송속도보다 느리면 프레임의 빠른 전송을 위하여 컷스루전송방식을 선택하도록 상기 전송방식 선택부(50)를 제어한다.On the other hand, if there is no error in the frame, the frame transmission method determiner 40 compares the transmission speed of the frame at the source port and the destination port measured by the speed measuring unit 20 to determine. Therefore, if the transmission speed of the source port is faster than the transmission speed of the destination port, the transfer mode selection unit 50 is controlled to select the accumulation transmission method. On the other hand, if the transmission speed of the source port is slower than the transmission rate of the destination port, the frame is fast. The transmission method selection unit 50 is controlled to select a cut-through transmission method for transmission.
이상에서와 같이 본 발명에 따른 이더넷 랜 스위치에 의하면, 각 포트의 트래픽 성격과 프레임의 전송속도와 오류 등을 파악하여 현재 포트에 가장 적합한 전송방식을 스스로 판단하여 선택함으로서 서비스의 질을 향상 시킬 수 있을 뿐 아니라 가장 효율적으로 프레임을 전송할 수 있다.As described above, according to the Ethernet LAN switch according to the present invention, it is possible to improve the quality of service by grasping and selecting the transmission method most suitable for the current port by grasping the traffic characteristics of each port, the transmission rate and the error of the frame, and the like. Not only that, but the most efficient transmission of frames.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980018194A KR100262731B1 (en) | 1998-05-20 | 1998-05-20 | Ethernet lan switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980018194A KR100262731B1 (en) | 1998-05-20 | 1998-05-20 | Ethernet lan switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990085640A true KR19990085640A (en) | 1999-12-15 |
| KR100262731B1 KR100262731B1 (en) | 2000-08-01 |
Family
ID=19537534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980018194A Expired - Fee Related KR100262731B1 (en) | 1998-05-20 | 1998-05-20 | Ethernet lan switch |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100262731B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7908540B2 (en) | 2006-06-29 | 2011-03-15 | Samsung Electronics Co., Ltd. | Method of transmitting ethernet frame in network bridge and the bridge |
-
1998
- 1998-05-20 KR KR1019980018194A patent/KR100262731B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7908540B2 (en) | 2006-06-29 | 2011-03-15 | Samsung Electronics Co., Ltd. | Method of transmitting ethernet frame in network bridge and the bridge |
| US8799741B2 (en) | 2006-06-29 | 2014-08-05 | Samsung Electronics Co., Ltd. | Method of transmitting ethernet frame in network bridge and the bridge |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100262731B1 (en) | 2000-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7194005B1 (en) | Circuits and methods for a ring network | |
| US5491687A (en) | Method and system in a local area network switch for dynamically changing operating modes | |
| US7065095B2 (en) | Telecommunication network with variable address learning, switching and routing | |
| US6975627B1 (en) | Modification of tag fields in Ethernet data packets | |
| KR100216857B1 (en) | Content Address Memory Device | |
| US5121396A (en) | Preservation of crc integrity upon intentional data alteration during message transmission | |
| EP0558234B1 (en) | Ethernet media access controller with external address detection interface | |
| US5251213A (en) | Multiport source routing token ring bridge apparatus | |
| US7120149B2 (en) | Methods and system for resequencing out of order data packets | |
| CA2095053C (en) | Network addressing | |
| US6532229B1 (en) | Low cost link aggregation method and system | |
| US5648984A (en) | Multidirectional repeater for data transmission between electrically isolated and/or physically different signal transmission media | |
| KR100261383B1 (en) | Method and system for transmitting atm cell through atm link | |
| JPH0578978B2 (en) | ||
| US7339941B2 (en) | Connecting ethernet based system on a chip integrated circuits in a ring topology | |
| KR20080103574A (en) | System and method for delivering data packets over a communication system | |
| US7441039B2 (en) | Method and apparatus for adapting mac and network processor core to packet format changes and for mapping RPR architecture over spatial reuse architecture | |
| TW201914238A (en) | Ethernet connecting method and ethernet device thereof | |
| JPS62257240A (en) | Method for determining limited broadcasting route in communication network | |
| KR100262731B1 (en) | Ethernet lan switch | |
| US6912202B1 (en) | Arrangement for testing network switch expansion port using external logic to emulate connected expansion port | |
| US20010008528A1 (en) | Communication path control method and repeating apparatus | |
| KR100327985B1 (en) | Method for controlling data transmission path using path switch | |
| WO1998030060A1 (en) | Method using a standardized protocol for transmission of frames of data across a high speed bus | |
| KR20030028076A (en) | An apparatus for testing capability of an ethernet switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| FPAY | Annual fee payment |
Payment date: 20030429 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20040505 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20040505 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |