[go: up one dir, main page]

KR19980081441A - 내부 공급 전압을 발생시키기 위한 회로 장치 - Google Patents

내부 공급 전압을 발생시키기 위한 회로 장치 Download PDF

Info

Publication number
KR19980081441A
KR19980081441A KR1019980013540A KR19980013540A KR19980081441A KR 19980081441 A KR19980081441 A KR 19980081441A KR 1019980013540 A KR1019980013540 A KR 1019980013540A KR 19980013540 A KR19980013540 A KR 19980013540A KR 19980081441 A KR19980081441 A KR 19980081441A
Authority
KR
South Korea
Prior art keywords
voltage
supply voltage
internal supply
circuit
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980013540A
Other languages
English (en)
Other versions
KR100468065B1 (ko
Inventor
게르하르트 뮐러
외르크 벨러
Original Assignee
로더리히네테부쉬
지멘스악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로더리히네테부쉬, 지멘스악티엔게젤샤프트 filed Critical 로더리히네테부쉬
Publication of KR19980081441A publication Critical patent/KR19980081441A/ko
Application granted granted Critical
Publication of KR100468065B1 publication Critical patent/KR100468065B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/468—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 회로 장치는 두 개의 상이한 각기 일정한 레벨로 내부 공급 전압을 집적된 회로에 제공하는 것을 가능하게 한다. 레벨의 선택은 단지 외부 공급 전압의 크기에 기초하여 이루어진다. 결과로서, 내부 공급 전압이 동작을 위한 일반적인 전압인 동작 모드와 내부 공급 전압이 상승된 값이 되는 테스트 모드 사이에서의 스위칭 백 또는 스위칭 포워드하는 것이 가능해진다. 본 발명은 특히 반도체 메모리에서 사용된다.

Description

내부 공급 전압을 발생시키기 위한 회로 장치
본 발명은 집적 회로를 동작시킬 수 있는 내부 공급 전압을 발생시키는 회로 장치에 관한 것이다.
집적회로의 집적 비율이 증가함에 따라, 집적된 컴포넌트의 치수는 점점 더 작아진다. 특히 축적 용량과 그에 따른 메모리 셀의 수가 더욱더 증가하는 반도체 메모리에 있어서, 메모리 셀당 요구되는 공간이 단지 미세하다는 것은 매우 중요하다.
그러나 증가된 집적 비율은 작은 집적 비율을 갖는 메모리와 비교하여 예를 들어 트랜지스터의 게이트 산화물과 같은 집적 회로의 각 컴포넌트에서의 전기장의 세기가 증가되는 것을 의미한다. 따라서, 컴포넌트에 가해지는 스트레스가 증가하게 되어 결함 율의 증가를 야기시킨다. 이러한 것을 피하기 위하여, 반도체 메모리의 셀 영역은 내부 공급 전압을 사용하여 동작된다. 규칙에 따라, 상기 내부 공급 전압은 셀 필드의 외부에 위치한 외부 회로를 동작시킬 수 있는 외부 공급 전압 보다 낮다. 예를 들어 셀 필드를 위해, 외부 회로의 5볼트의 전압은 3.3볼트의 내부 공급 전압으로 감소된다. 전압을 감소시키기 위한 다양한 회로가 공지되어 있다.
인가된 내부 공급 전압 및 결과적인 전기장에 대한 셀 필드 사용 기간의 의존성은 소위 번인 테스트에서 사용될 수 있다. 번인 테스트에 있어서, 셀 필드는 적절한 동작을 위해 사용되는 내부 공급 전압 보다 높은 전압에서 동작된다. 메모리의 결과적인 결함은 질적인 제어를 가능케 하였다.
외부로부터, 0단지 외부 공급 전압이 반도체 메모리에 인가될 수 있다. 가능한 한 일정하여야 하고 가능한 외부 간섭 인자에 대해 무관한 내부 공급 전압은 이러한 목적으로 특별하게 제공된 전압 발생기에 의해 발생된다. 내부 공급 전압이 전압 발생기에 의해 임의의 값으로 조절되기 때문에, 외부 공급 전압을 증가시키는 것은 동시에 내부 공급 전압의 증가를 야기시키지 않는다. 이에 따라 일반적인 전압 발생기를 사용하여, 번인 테스트를 수행하는 것은 불가능하다.
독일 특허 제 DE 42 26 048 A1에서, 외부 공급 전압이 임의의 값 이하로 지속되는 한, 일정하게 조절된 내부 공급 전압을 제공하는 전압 발생기가 개시되었다. 외부 공급 전압이 이러한 임의의 값을 초과하면, 내부 공급 전압은 외부 공급 전압에 따라 상승한다. 이러한 것은, 상기 외부 공급 전압이 이러한 임의의 값 이상 또는 이하인 것에 의존하여 일정한 비교 전압 또는 외부 전압이 내부 공급 전압을 발생시키는 제어 폐루프로 인가된다는 점에서 달성될 수 있다.
이러한 전압 발생기의 문제점은 상대적으로 복잡하고 값비싼 장치가 번인 테스트를 위해 요구된다는 것이며, 상기 번인 테스트에서 이러한 전압 발생기를 사용하여 반도체 메모리가 테스트된다. 이는, 한정된 스트레스에 반도체 메모리를 노출시키기 위해 외부 공급 전압은 가능한 한 끝까지 일정하여야 하는 매우 특정한 값으로 유지되어야 하기 때문이다.
본 발명의 목적은 한정되어 불균형적으로 증가된 내부 공급 전압을 간단한 방식으로 제공하는 내부 공급 전압을 발생시키기 위한 회로 장치를 제공하는 것이다.
도 1은 공지된 회로 장치에서의 내부 공급 전압의 추이를 도시한 도면.
도 2는 본 발명의 일 실시예의 회로 장치에 대한 회로도.
도 3은 본 발명의 회로 장치에서의 내부 공급 전압 및 기준 전압의 추이를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
DK : 다이오드 체인 RG : 기준 전압 발생기
P1, N1 : 스위칭 트랜지스터 P3 - P8 : 트랜지스터
VE : 비교기 P10 : 저항
상기 목적은 청구항 1항의 특징부에서 언급된 타입의 장치에서 달성된다.
본 발명은 불균형적으로 증가된 내부 전압이 외부 공급 전압의 파동에 민감하지 않다는 장점을 갖는다. 본 발명의 회로 장치가 집적된 반도체 메모리를 테스트하는 것은 다소, 예를 들어 번인 테스트를 수행하기 위한 것과 같은 테스트 장치를 요구한다.
본 발명의 특징은 청구항에 의해 정의된다.
본 발명은 도면을 참조하여 아래의 상세한 설명에서 자세히 설명될 것이다.
도 1a 및 도 1b는 외부 공급 전압의 함수에 따른 종래 기술의 전압 발생기내의 내부 공급 전압의 일반적인 추이를 도시한다. 내부 전압의 선형 증가 이후에, 이러한 전압은 외부 공급 전압의 소정 범위내에서는 일정하게 유지된다. 외부 전압의 소정 값을 초과하면, 내부 공급 전압은 외부 공급 전압에 따르게 된다. 따라서, 이러한 값을 초과하면 내부 공급 전압은 도 1a에 도시된 바와 같이, 외부 공급 전압과 동일하거나 또는 도 1b에 도시된 바와 같이 외부 공급 전압에 따라 선형으로 상승하는 것이 가능하게 된다.
도 2는 내부 공급 전압(VCCint)을 발생시키기 위한 본 발명의 일 실시예에 대한 회로도를 도시한다. 기준 전압 발생기(RG)가 발생시킨 기준 전압(VReferenz)과 외부 공급 전압(VCCext)이 비교기(VE)에 인가된다.
비교기(VE)의 출력은 제어 가능한 저항(P10)의 제어 단자에 접속된다. 상기 제어 가능한 저항(P10)은 또한 외부 공급 전압(VCCext)에도 접속되고, 내부 공급 전압(VCCint)이 픽업되는 단자에도 접속된다. 외부 공급 전압(VCCext)은 기준 전압(VReferenz)과 비교되고 제어 가능한 저항(P10)은 트리거되어, 내부 공급 전압(VCCint)은 기준 전압(VReferenz)의 값 또는 기준 전압(VReferenz)에 비례하는 값을 취하게 된다.
기준 전압 발생기(RG)는 제 1 전압 소오스(VREF1) 및 제 2 전압 소오스(VREF2)를 갖는다. 두 전압 소오스(VREF1,VREF2)는 외부 공급 전압(VCCext)에 접속된다. 예로서, 이들은 한 개의 이중 전류 미러 회로로 이루어진다. 제 1 전압 소오스(VREF1)의 출력은 제 1 스위칭 트랜지스터(P1)의 채널을 향한 하나의 단자에 접속된다. 동일한 방법으로 제 2 전압 소오스(VREF2)의 출력은 제 2 스위칭 트랜지스터(N1)의 채널을 향한 한 단자에 연결된다. 트랜지스터(P1,N1)의 채널을 향한 다른 단자들은 상호 접속되어 기준 전압 발생기(RG)를 형성한다. 기준 전압(VReferenz)은 이러한 출력단에 제공된다. 스위칭 트랜지스터(P1,N1)의 제어 단자는 서로 접속되고 인버터(INV)의 출력에 접속된다. 인버터(INV)의 입력은 제 1 회로 노드(K1)에 접속된다. 저항(R)은 상기 회로 노드(K1)와 기준 전위(Vss) 사이에 위치된다. 이러한 저항(R)은 예를 들어 전기장 효과 트랜지스터에 의해 형성될 수 있다. 제 3 트랜지스터(P2)는 외부 공급 전압(VCCext)과 제 1 회로 노드(K1) 사이에 접속된다. 제 3 스위칭 트랜지스터(P2)의 제어 입력은 제 2 회로 노드(K2)에 접속된다. 다이오드 체인(DK)은 제 2 회로 노드(K2)와 기준 전위(Vss) 사이에 위치된다. 다이오드 체인(DK)은 적어도 하나의 다이오드로 이루어진다. 제시된 실시예에 있어서, 다이오드 체인은 다이오드로서 스위칭되는 6개의 트랜지스터(P3-P8)를 포함한다.
또한 제 2 회로 노드(K2)는 제 4 스위칭 트랜지스터(P9)의 채널 측면을 통해 외부 공급 전압(VCCext)에 접속된다. 제 4 스위칭 트랜지스터(P9)의 제어 접촉부는 제 1 전압 소오스(VREF1)에 접속된다. 제 1 전압 소오스(VERF1)내에 제공되며 외부 공급 전압(VCCext)에 비례하는 전압은 제 4 스위칭 트랜지스터(P9)의 제어 단자에 인가된다.
본 발명의 회로 장치의 동작 모드는 외부 전압(VCCext)의 상이한 값에서 유래한 두 가지 경우로 아래에서 설명될 것이다.
공급 전압(VCCext)의 크기가 메모리의 일반적인 동작 전압과 같은 소정의 한계 값 이하이면, 회로 노드(K2)는 저 전위가 된다. 스위칭 트랜지스터(P2)는 도통되도록 전환되어 회로 노드(K1)는 기준 전위(Vss) 보다 높은 전위를 취하게 된다. 이것은 인버터(INV)의 입력에 신호 값(HIGH)이 제공된다고 칭하는 것과 같다. 인버터(INV)의 출력은 결과적으로 신호 값(LOW)을 취하게 되고, 결과로서, 제 1 스위칭 트랜지스터(P1)는 도통되도록 전환되는 반면에, 제 2 스위칭 트랜지스터(N1)는 차단된다. 이에 따라 기준 전위(VReferenz)는 제 2 전압 소오스(VREF1)의 전압 값을 취한다.
외부 공급 전압(VCCext)이 계속하여 증가되면, 회로 노드(K2)의 전위도 역시 증가한다. 외부 공급 전압(VCCext)이 상기 한계 값에 도달하면, 스위칭 트랜지스터(P2)는 차단되고 회로 노드(K1)는 기준 전위(Vss)보다 약간 높은 전위를 취하게 된다. 이것은 인버터(INV)의 입력에서의 신호 값(LOW)과 동일하다. 인버터(INV)의 출력은 HIGH가 된다. 이에 따라, 제 2 스위칭 트랜지스터(N1)는 도통되도록 전환되고 제 1 스위칭 트랜지스터(N1)는 차단된다. 이때 기준 전압(VReferenz)은 제 2 전압 소오스(VREF2)의 전압 값을 취하게 된다.
기준 전압(VReferenz)이 제 1 전압 소오스(VREF1) 또는 제 2 전압 소오스(VREF2)에 의해 결정되는 지의 여부는, 단지 외부 공급 전압(VCCext)의 크기에 의존한다. 이때 제 1 전압 소오스(VREF1)는 기준 전압(VReferenz)이 내부 공급 전압을 메모리 필드의 동작을 위한 일반적인 값으로 조절하기에 적합한 값을 취하도록 설계되며, 이것은 비교기(VE)와 제어 가능한 저항(P10)을 통해 행해진다. 이에 따라, 제 2 전압 소오스(VREF2)는 내부 공급 전압(VCCint)이 셀 필드의 동작을 위한 일반적인 값보다 높은 값을 취하도록 설계된다.
이러한 불균형적으로 증가된 내부 공급 전압은 번인 테스트를 수행하기 위해 사용된다.
본 발명의 회로 장치는 두 개의 다른 전압 레벨에 대해 내부 공급 전압(VCCint)이 단지 외부 공급 전압(VCCext)에 의해서만 선택되는 것을 가능하게 한다.
도 3에 있어서, 본 발명의 회로에서 외부 공급 전압(VCCext)에 대한 내부 공급 전압(VCCint)과 기준 전압(VReferenz)의 의존성이 도시된다. 내부 공급 전압(VCCint)은 외부 공급 전압(VCCext)의 크기에 의존하여, 두 개의 한정된 상이한 값을 취한다.
본 발명에 따라, 회로 장치는 외부 공급 전압의 크기에 기초하여 선택된 두 개의 상이한 각기 일정한 레벨로 내부 공급 전압을 집적된 회로에 제공하는 것을 가능하게 한다.

Claims (7)

  1. 집적 회로를 동작시키기 위해 외부 전압(VCCext)으로부터 유래된 내부 공급 전압(VCCint)을 발생시키기 위한 수단을 구비하고, 상기 외부 전압(VCCext)에 비례하는 전압 및 이러한 발생된 전압의 크기의 함수에 따라 상기 내부 공급 전압(VCCint)을 발생시키기 위한 상기 수단을 제어하는 기준 전압(VReferenz)을 검출하는 기준 전압 발생기(RG)를 구비한 회로 장치에 있어서,
    적어도 두 개의 일정한 전압 값의 기준 전압(VReferenz)이 상기 기준 전압 발생기(RG)에 의해 발생될 수 있는 것을 특징으로 하는 회로 장치.
  2. 제 1 항에 있어서,
    상기 기준 전압 발생기(RG)는 적어도 두 개의 전압 소오스(VREF1, VREF2)를 구비한 것을 특징으로 하는 회로 장치.
  3. 제 1 항에 있어서,
    상기 기준 전압 발생기(RG)는 회로 노드(K1)를 통해 다이오드 체인(DK)과 직렬로 접속된 제어 가능한 저항(P9)을 구비한 것을 특징으로 하는 회로 장치.
  4. 제 2 항에 있어서,
    적어도 하나의 전압 소오스(VREF1,VREF2)는 이중 전류 미러 회로를 사용하여 구성되는 것을 특징으로 하는 회로 장치.
  5. 제 3 항에 있어서, 회로 장치(P2,R,INV,N1,P1)는 하나의 전압 소오스(VREF1,VREF2)가 기준 전압(VReferenz)을 취하도록 상기 회로 노드(K)에서의 전위에 대한 함수에 따라 제어 가능한 것을 특징으로 하는 회로 장치.
  6. 제 3 항에 있어서, 상기 제어 가능한 저항(P9)은 채널 측면 상에서 외부 공급 전압(VCCext) 뿐만 아니라 다이오드 체인(DK)의 일측 단에도 접속되는 것을 특징으로 하는 회로 장치.
  7. 제 1 항에 있어서, 상기 내부 공급 전압(VCCint)은 상기 기준 전압(VReferenz)의 전압 값에 비례하는 것을 특징으로 하는 회로 장치.
KR10-1998-0013540A 1997-04-18 1998-04-16 내부공급전압을발생시키기위한회로장치 Expired - Fee Related KR100468065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19716430A DE19716430A1 (de) 1997-04-18 1997-04-18 Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung
DE19716430.7 1997-04-18

Publications (2)

Publication Number Publication Date
KR19980081441A true KR19980081441A (ko) 1998-11-25
KR100468065B1 KR100468065B1 (ko) 2005-04-14

Family

ID=7827031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0013540A Expired - Fee Related KR100468065B1 (ko) 1997-04-18 1998-04-16 내부공급전압을발생시키기위한회로장치

Country Status (7)

Country Link
US (1) US6194953B1 (ko)
EP (1) EP0872789B1 (ko)
JP (1) JPH10301649A (ko)
KR (1) KR100468065B1 (ko)
CN (1) CN1197320A (ko)
DE (2) DE19716430A1 (ko)
TW (1) TW371329B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030958B2 (en) 2006-12-21 2011-10-04 Samsung Electronics Co., Ltd. System for providing a reference voltage to a semiconductor integrated circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1439443B9 (de) * 2003-01-14 2016-01-20 Infineon Technologies AG Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung
JP5127434B2 (ja) * 2007-12-27 2013-01-23 三菱電機株式会社 基準電源装置及び制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111514A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体集積回路
US4482985A (en) * 1981-04-17 1984-11-13 Hitachi, Ltd. Semiconductor integrated circuit
US5566185A (en) * 1982-04-14 1996-10-15 Hitachi, Ltd. Semiconductor integrated circuit
US5272393A (en) * 1987-11-24 1993-12-21 Hitachi, Ltd. Voltage converter of semiconductor device
KR930009148B1 (ko) * 1990-09-29 1993-09-23 삼성전자 주식회사 전원전압 조정회로
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
JP2882163B2 (ja) * 1992-02-26 1999-04-12 日本電気株式会社 比較器
KR0141466B1 (ko) * 1992-10-07 1998-07-15 모리시타 요이찌 내부 강압회로
US5530640A (en) * 1992-10-13 1996-06-25 Mitsubishi Denki Kabushiki Kaisha IC substrate and boosted voltage generation circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030958B2 (en) 2006-12-21 2011-10-04 Samsung Electronics Co., Ltd. System for providing a reference voltage to a semiconductor integrated circuit

Also Published As

Publication number Publication date
US6194953B1 (en) 2001-02-27
EP0872789B1 (de) 2001-03-14
DE19716430A1 (de) 1998-11-19
TW371329B (en) 1999-10-01
EP0872789A3 (de) 1999-04-14
EP0872789A2 (de) 1998-10-21
JPH10301649A (ja) 1998-11-13
KR100468065B1 (ko) 2005-04-14
CN1197320A (zh) 1998-10-28
DE59800515D1 (de) 2001-04-19

Similar Documents

Publication Publication Date Title
KR950010870B1 (ko) 반도체 집적회로
KR940008286B1 (ko) 내부전원발생회로
US20010052790A1 (en) On-chip substrate regulator test mode
KR940009349B1 (ko) 온도 검출 회로를 갖는 반도체 장치
KR100366867B1 (ko) 누설저항 테스트용 회로장치
KR940011652B1 (ko) 점화 리세트 회로
US6091287A (en) Voltage regulator with automatic accelerated aging circuit
KR100468065B1 (ko) 내부공급전압을발생시키기위한회로장치
EP0789398B1 (en) Semiconductor device having power MOS transistor including parasitic transistor
US6980475B2 (en) Semiconductor memory device
KR100387192B1 (ko) 내부 전원 회로를 가진 반도체장치
KR100196609B1 (ko) 반도체 집적 회로 장치
WO2020217925A1 (ja) 半導体集積回路装置および半導体集積回路装置の検査方法
US20010050576A1 (en) On-chip substrate regulator test mode
US6191987B1 (en) Semiconductor memory test circuit
KR19990047433A (ko) 반도체 장치의 입력 회로
KR19990046939A (ko) 반도체 메모리 장치
KR100618064B1 (ko) 제어가능한 출력 전압을 생성하는 회로 장치
KR100453885B1 (ko) 칩 테스트를 위한 전압강하회로
KR100205783B1 (ko) 감지 온도에 따른 전력 공급 제어 장치
KR940006504B1 (ko) 반도체 메모리 장치의 클램퍼회로
KR19990062213A (ko) 반도체장치의 내부전압 발생기
CN119125818A (zh) 分立器件fv-mi模式测试防烧针的装置
KR19980067257A (ko) 반도체 메모리 장치의 signature 회로.
KR100230369B1 (ko) 전원 선택 회로

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170116

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170116