KR19980077245A - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- KR19980077245A KR19980077245A KR1019970014274A KR19970014274A KR19980077245A KR 19980077245 A KR19980077245 A KR 19980077245A KR 1019970014274 A KR1019970014274 A KR 1019970014274A KR 19970014274 A KR19970014274 A KR 19970014274A KR 19980077245 A KR19980077245 A KR 19980077245A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- receiving
- supply voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
본 발명은 노이즈에 영향을 받지 않는 반도체 메모리 장치에 관한 것으로서, 행 방향으로 신장하는 워드 라인들과; 열 방향으로 신장하는 비트 라인들과; 상기 워드라인들과 비트라인들이 교차되는 영역에 메모리 셀이 형성되어 데이터를 저장하는 메모리 셀 어레이와; 외부 전원전압과 접지전압을 인가받아, 상기 메모리셀 중 선택된 소정 셀의 데이터를 감지하여 출력하기 이전에 잠시 이를 저장하는 페이지 버퍼 수단과; 외부 전원전압과 접지전압을 인가받아 높은 전압을 발생하는 고전압 발생 수단과; 내부 전원전압과 접지전압을 인가받아, 고정된 정전압을 발생하는 정전압 발생 수단과; 외부로부터 어드레스 신호를 인가받아 비트라인을 선택하기 위한 열 선택수단과; 상기 메모리 셀에 저장된 데이터를 칩외부로 전달하는 출력 구동 수단을 포함한다.The present invention relates to a semiconductor memory device which is not affected by noise, comprising: word lines extending in a row direction; Bit lines extending in the column direction; A memory cell array in which a memory cell is formed in an area where the word lines and the bit lines intersect to store data; Page buffer means for receiving an external power supply voltage and a ground voltage and storing the data of a predetermined cell selected from the memory cells for a while before sensing and outputting data; High voltage generating means for generating a high voltage by receiving an external power supply voltage and a ground voltage; Constant voltage generating means for receiving an internal power supply voltage and a ground voltage to generate a fixed constant voltage; Column selecting means for selecting a bit line by receiving an address signal from the outside; And output driving means for transferring data stored in the memory cell to the outside of the chip.
Description
본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 전원전압의 인가에 따라 노이즈를 줄일 수 있는 반도체 메모리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device capable of reducing noise in response to application of a power supply voltage.
반도체 메모리 장치는 전원전압에 민감하게 반응하지 않고 정전압원을 만들어 기준전압으로 이용하거나, 워드 라인 제어전압으로 이용되기도 한다. 상기 정전압원은 전원전압이나 노이즈에 영향을 받지 않아야 한다.A semiconductor memory device may be used as a reference voltage or a word line control voltage by making a constant voltage source without being sensitive to a power supply voltage. The constant voltage source should not be affected by power supply voltage or noise.
난드형 플래시 메모리 장치에 있어서, 셀의 비트라인에 일정한 양의 전류를 흘러 보낸다. 이때 셀의 전류가 일정하게 공급된 전류보다 크면 상기 셀은 온셀로 간주되고, 반대로 셀의 전류가 일정하게 공급된 전류보다 낮으면 상기 셀은 오프셀로 간주되어 메모리셀들을 감지한다.In a NAND flash memory device, a constant amount of current flows through a bit line of a cell. At this time, if the current of the cell is greater than the constant current, the cell is considered to be on-cell. On the contrary, if the current of the cell is lower than the constant current, the cell is considered to be an off-cell and senses the memory cells.
그리고 난드형 플래시 메모리 장치에 있어서, 프로그램 동작시 셀에 프로그램 전압을 인가하여 셀의 문턱전압(threshold voltage)이 양의 값을 갖도록 한다. 그리고 검증시 각각의 셀들의 문턱전압이 일정한 범위내에 있도록 제어한다. 만일 셀들의 문턱전압을 0.7V 로 제어하고 싶으면, 즉 검증시 선택된 워드라인의 전압이 0.7V가 되게 한 다음 감지함으로써 선택된 워드 라인의 전압이 내부 노이즈에 의해 변동되면 그에 따라 문턱전압도 변하게 되어 오류가 발생할 수도 있다.In the NAND type flash memory device, a program voltage is applied to a cell during a program operation so that a threshold voltage of the cell has a positive value. And during verification, the threshold voltage of each cell is controlled to be within a certain range. If you want to control the threshold voltage of the cells to 0.7V, that is, when the voltage of the selected word line is 0.7V during the verification and then detect the voltage of the selected word line is changed by the internal noise, the threshold voltage is changed accordingly. May occur.
도 1에는 종래 실시예에 따른 반도체 메모리 장치의 블록도가 도시되어 있다.1 is a block diagram of a semiconductor memory device according to a conventional embodiment.
도 1을 참고하면, 상기 반도체 메모리 장치는 메모리셀 어레이(10), 페이지 버퍼(11), 고전압 발생 회로(12), 정전압 발생 회로(13), 제어신호 발생 회로(14), 그리고 출력 구동회로(15)로 구성되어 있다.Referring to FIG. 1, the semiconductor memory device may include a memory cell array 10, a page buffer 11, a high voltage generation circuit 12, a constant voltage generation circuit 13, a control signal generation circuit 14, and an output driving circuit. It consists of 15.
상기 반도체 메모리 장치는 두쌍의 전원전압과 접지전압 핀을 갖는다.The semiconductor memory device has two power supply voltages and a ground voltage pin.
내부 전원전압과 접지전압은 칩 외부로부터 인가된 외부 전원전압과 접지전압이 인가됨으로써 발생되는 전압들이다. 그 중 내부 전원전압(VCC)과 접지전압(VSS)은 페이지 버퍼 회로(11), 고전압 발생 회로(12), 정전압 발생 회로(13), 제어신호 발생 회로(14)의 전원전압과 접지전압으로 사용된다.The internal power supply voltage and the ground voltage are voltages generated by applying the external power supply voltage and the ground voltage applied from the outside of the chip. The internal power supply voltage VCC and the ground voltage VSS are the power supply voltage and ground voltage of the page buffer circuit 11, the high voltage generation circuit 12, the constant voltage generation circuit 13, and the control signal generation circuit 14. Used.
그리고 외부 전원전압(VCCQ)과 접지전압(VSSQ)은 출력 구동회로(15)의 전원전압으로 사용된다. 상기 외부 전원전압(VCCQ)과 접지전압(VSSQ)은 칩내부에서 감지된 데이터를 외부 버스를 통해 전달하는 데이터 출력 패드(DOUT pad)의 전원전압으로 이용된다.The external power supply voltage VCCQ and the ground voltage VSSQ are used as power supply voltages of the output driving circuit 15. The external power supply voltage VCCQ and the ground voltage VSSQ are used as power supply voltages of a data output pad DOUT pad that transmits data sensed inside the chip through an external bus.
그러나, 상술한 바와 같은 반도체 메모리 장치는 정전압 발생 회로에 인가되는 전원전압과 접지전압이 전류 소모가 큰 페이지 버퍼와 고전압 발생 회로와 동일하게 인가되므로 내부 감지 노이즈에 의해 전원전압이 변하기라도 하면 정전압이 전원전압의 변동에 따라 같이 변화된다. 그러므로 상기 전원전압의 변동에 따라 데이터 감지시 비트 라인에 공급되는 전류의 양도 변하게 되어 데이터 감지 시 오류가 발생할 수 있다. 그리고 셀의 문턱전압을 제어하는 선택된 워드 라인의 전압이 변함에 따라 셀의 문턱전압의 구간이 변하여 셀의 데이터 감지시 오류가 발생되는 문제점이 생기게 된다.However, in the semiconductor memory device as described above, since the power supply voltage and ground voltage applied to the constant voltage generating circuit are applied in the same way as the page buffer and the high voltage generating circuit which consume a large amount of current, the constant voltage may be changed even if the power supply voltage changes due to internal sensing noise. It changes as the power supply voltage changes. Therefore, the amount of current supplied to the bit line also changes according to the change in the power supply voltage, which may cause an error in data detection. In addition, as the voltage of the selected word line controlling the threshold voltage of the cell is changed, a section of the threshold voltage of the cell is changed, thereby causing an error in detecting data of the cell.
따라서 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 전류를 많이 소모하는 회로에는 데이터를 칩외부로 전달할 때만 사용하는 외부 전원전압과 접지전압을 사용한다. 그리고 전류의 소모가 적고 내부 노이즈에 민감한 정전압원과 제어신호 발생 회로에는 안정적인 내부 전원전압과 접지전압을 사용하여 내부 노이즈에 대해 안정적으로 동작하도록 하는 반도체 메모리 장치를 제공하는데 있다.Therefore, an object of the present invention has been proposed to solve the above-mentioned problems, the circuit that consumes a lot of current uses an external power supply voltage and a ground voltage used only when transferring data to the outside of the chip. In addition, the present invention provides a semiconductor memory device that operates stably against internal noise by using a stable internal power supply voltage and a ground voltage for a constant voltage source and a control signal generation circuit which are low in current consumption and sensitive to internal noise.
도 1은 종래 실시예에 따른 반도체 메모리 장치의 구성을 보여주는 블럭도;.1 is a block diagram showing a configuration of a semiconductor memory device according to a conventional embodiment.
도 2는 본발명의 실시예에 따른 반도체 메모리 장치의 구성을 보여주는 블럭도;2 is a block diagram showing a configuration of a semiconductor memory device according to an embodiment of the present invention;
*도면의 주요부분에 대한 부호 설명* Explanation of symbols on main parts of the drawings
100 : 메모리 셀 어레이 110 : 페이지 버퍼 회로100: memory cell array 110: page buffer circuit
120 : 고전압 발생 회로 130 : 정전압 발생 회로120: high voltage generation circuit 130: constant voltage generation circuit
140 : 열 선택 회로 150 : 입출력 구동 회로140: column selection circuit 150: input and output drive circuit
(구성)(Configuration)
본 발명은 노이즈에 영향을 받지 않는 반도체 메모리 장치에 관한 것으로서, 행 방향으로 신장하는 워드라인들과; 열 방향으로 신장하는 비트라인들과; 상기 워드라인들과 비트라인들이 교차되는 영역에 메모리 셀들이 형성되어 데이터를 저장하는 메모리 셀 어레이와; 외부 전원전압과 접지전압을 인가받아, 상기 메모리 셀 중 선택된 소정 셀의 데이터를 감지하여 출력하기 이전에 잠시 이를 저장하는 페이지 버퍼와; 외부 전원전압과 접지전압을 인가받아 높은 전압을 발생하는 고전압 발생수단과; 내부 전원전압과 접지전압을 인가받아, 고정된 정전압을 발생하는 정전압 발생수단과;The present invention relates to a semiconductor memory device which is not affected by noise, comprising: word lines extending in a row direction; Bit lines extending in the column direction; A memory cell array in which memory cells are formed in an area where the word lines and the bit lines intersect to store data; A page buffer receiving an external power supply voltage and a ground voltage, and storing the data of a predetermined cell selected from the memory cells for a while before sensing and outputting data; High voltage generating means for generating a high voltage by receiving an external power supply voltage and a ground voltage; Constant voltage generating means for receiving an internal power supply voltage and a ground voltage to generate a fixed constant voltage;
상기 정전압 발생수단에 인가되는 전압들과 동일한 전원전압과 접지전압을 인가받고, 외부로부터 어드레스 신호를 인가받아 상기 비트라인들을 선택하는 열 선택수단과; 상기 메모리 셀에 저장된 데이터를 칩외부로 전달하는 출력 구동수단을 포함한다.Column selecting means for receiving the same power supply voltage and ground voltage as those applied to the constant voltage generating means, and receiving the address signal from the outside to select the bit lines; And output driving means for transferring data stored in the memory cell to the outside of the chip.
이와 같은 장치에 의해서, 내부 회로들과 동일한 전원전압과 접지전압을 인가받던 정전압원이 독립적으로 전원전압과 접지전압을 인가받아 내부 노이즈에 대해 안정적으로 동작하도록 하는 정전압원을 얻을 수 있다.With such a device, a constant voltage source that is applied with the same power supply voltage and ground voltage as the internal circuits is independently applied with the power supply voltage and the ground voltage, thereby obtaining a constant voltage source that operates stably against internal noise.
(실시예)(Example)
도 2를 참고하면, 본 발명의 신규한 반도체 메모리 장치는 정전압 발생회로가 페이지 버퍼와 고전압 발생회로와는 다른 전원전압과 접지전압을 인가받아 상기 페이지 버퍼와 고전압 발생회로로부터 발생되는 노이즈에 영향을 받지 않고 일정한 전압을 발생할 수 있다.Referring to FIG. 2, in the novel semiconductor memory device of the present invention, the constant voltage generation circuit is applied with a power supply voltage and a ground voltage different from the page buffer and the high voltage generation circuit to affect noise generated from the page buffer and the high voltage generation circuit. It can generate a constant voltage without receiving.
이하 본 발명의 바람직한 실시예에 따른 참고도면 도 2 에 의거하여 설명하면 다음과 같다.Hereinafter, a reference drawing according to a preferred embodiment of the present invention will be described with reference to FIG.
도 2에는 본 발명의 실시예에 따른 반도체 메모리 장치의 블록도가 도시되어 있다.2 is a block diagram of a semiconductor memory device according to an embodiment of the present invention.
메모리 셀 어레이(100)는 복수 개의 행과 열들이 신장하여 형성된 것으로서, 상기 행들과 열들이 교차하는 곳에 메모리 셀이 있어 데이터를 저장한다. 페이지 버퍼 회로(110)는 상기 메모리 셀 어레이(100)에 저장된 데이터를 감지한 다음 이를 저장한다. 그리고 고전압 발생 회로(120)는 반도체 메모리 장치에서 필요로 하는 고전압을 발생한다. 그리고 정전압 발생 회로(130)는 고정된 전압을 발생한다. 출력 구동 회로(150)는 데이터를 칩 외부로 전달하는 역할을 한다.The memory cell array 100 is formed by extending a plurality of rows and columns. The memory cell array 100 stores data at locations where the rows and columns cross each other. The page buffer circuit 110 detects data stored in the memory cell array 100 and then stores it. The high voltage generation circuit 120 generates a high voltage required by the semiconductor memory device. The constant voltage generation circuit 130 generates a fixed voltage. The output driving circuit 150 transfers data to the outside of the chip.
도 2에 도시된 바와 같이, 상기 반도체 메모리 장치는 외부로부터 인가된 어드레스 신호에 응답하여 데이터를 저장하는 메모리 셀 어레이(100)와, 셀에 저장된 데이터를 감지하여 잠시 이를 저장하는 페이지 버퍼 회로(110)와, 프로그램과 소거 동작시 고전압을 발생하는 고전압 발생 회로(120)와, 프로그램과 독출 동작과 소거 동작시 정전압을 발생하는 정전압 발생 회로(130)와, 소정 메모리 셀을 선택하도록 선택회로등에 신호를 제공하는 제어신호 발생 회로(140)와, 데이터를 칩외부로 전달하는 출력 구동회로(150)를 포함한다. 상기 출력 구동회로(150)는 풀업 트랜지스터와 풀다운 트랜지스터를 구비하고 있다.As shown in FIG. 2, the semiconductor memory device may include a memory cell array 100 that stores data in response to an address signal applied from the outside, and a page buffer circuit 110 that senses data stored in the cell and temporarily stores the data. ), A high voltage generation circuit 120 for generating a high voltage in program and erase operations, a constant voltage generation circuit 130 for generating a constant voltage in program and read operations, and an erase operation, and a selection circuit for selecting a predetermined memory cell. It includes a control signal generation circuit 140 for providing a, and an output driving circuit 150 for transferring data to the outside of the chip. The output driving circuit 150 includes a pull-up transistor and a pull-down transistor.
상기 반도체 메모리 장치에 포함되는 회로들 중 정전압 발생 회로(130)와 제어신호 발생 회로(140)는 내부 전원전압(VCC)과 접지전압(VSS)을 공급한다. 그리고 전력이 많이 소모되는 페이지 버퍼 회로(110)와 고전압 발생 회로(120)에는 데이터를 외부로 전달할 때만 공급되던 외부 전원전압(VSSQ)과 접지전압(VCCQ)을 사용함으로써, 독출동작이나 소거동작시 즉 모드 동작시에는 전력을 소모하지 않고, 데이터를 칩외부로 전달할 때만 전력이 소모된다.Among the circuits included in the semiconductor memory device, the constant voltage generation circuit 130 and the control signal generation circuit 140 supply an internal power supply voltage VCC and a ground voltage VSS. In addition, the page buffer circuit 110 and the high voltage generation circuit 120 that consume a lot of power use an external power supply voltage VSSQ and a ground voltage VCCQ that are supplied only when data is transmitted to the outside. In other words, power is not consumed in the mode operation, but only when data is transferred to the outside of the chip.
도 2를 참고하면, 상기 반도체 메모리 장치는 두쌍의 전원전압과 접지전압을 사용한다. 이때 전류를 많이 소모하는 회로 즉, 페이지 버퍼 회로(110), 고전압 발생 회로(120)와 더불어 출력 구동회로(150)에 데이터를 칩 외부로 전달할 때 인가되는 외부 전원전압(VCCQ)과 접지전압(VSSQ)을 사용한다. 그리고 전류의 소모가 적고 내부 노이즈에 민감한 정전압 발생 회로(130)와 제어신호 발생 회로(140)에는 외부 전원전압(VCCQ)과 접지전압(VSSQ)보다 안정적인 내부 전원전압(VCC)과 접지전압(VSS)을 사용한다.Referring to FIG. 2, the semiconductor memory device uses two pairs of power supply voltages and ground voltages. In this case, in addition to the circuit that consumes a lot of current, that is, the page buffer circuit 110 and the high voltage generation circuit 120, the external power voltage VCCQ and the ground voltage applied when data is transferred to the output driving circuit 150 to the outside of the chip. VSSQ). In addition, the constant voltage generation circuit 130 and the control signal generation circuit 140 which are less current consuming and sensitive to internal noise are more stable than the external power supply voltage VCCQ and the ground voltage VSSQ. ).
데이터 감지시에는 전류 소모가 크며, 전류나 전력의 소모를 많이 소모하는 페이지 버퍼 회로(110)나 고전압 발생 회로(120)에는 노이즈가 발생된다. 그러나 정전압 발생 회로(130)는 상기 페이지 버퍼 회로(110)와 고전압 발생 회로(120)와는 다른 내부 전원전압(VCC)과 접지전압(VSS)을 인가받기 때문에 전력 소모에 따른 노이즈의 영향을 받지 않는다. 그리고 상기 페이지 버퍼 회로(110)와 고전압 발생 회로(120)와 동일한 외부 전원전압(VCCQ)과 접지전압(VSSQ)을 인가받는 출력 구동회로(150)는 크기가 큰 풀업 트랜지스터와 풀 다운 트랜지스터를 포함하고 있어 역시 노이즈를 발생한다.When the data is sensed, current consumption is large, and noise is generated in the page buffer circuit 110 or the high voltage generator circuit 120 that consumes a lot of current or power. However, since the constant voltage generation circuit 130 receives an internal power supply voltage VCC and a ground voltage VSS different from the page buffer circuit 110 and the high voltage generation circuit 120, the constant voltage generation circuit 130 is not affected by noise due to power consumption. . The output driving circuit 150 receiving the same external power supply voltage VCCQ and ground voltage VSSQ as the page buffer circuit 110 and the high voltage generation circuit 120 includes a large pull-up transistor and a pull-down transistor. It also generates noise.
정전압 발생 회로(130)는 노이즈나 전압의 영향을 받지 않아야 하기 때문에 노이즈가 실리지 않는 내부전원전압(VCCQ)과 접지전압(VSSQ)을 사용한다. 전력의 소모가 적으면 당연히 노이즈의 발생이 적으므로 고정된 전압을 요하는 정전압 발생 회로(130)는 노이즈가 심한 외부 전원전압(VCCQ)과 접지전압(VSSQ)보다 내부 전원전압(VCC)과 접지전압(VSS)을 인가받는다.The constant voltage generation circuit 130 uses an internal power supply voltage VCCQ and a ground voltage VSSQ that are not loaded with noise because they should not be affected by noise or voltage. When the power consumption is low, the noise is naturally generated, so the constant voltage generation circuit 130 requiring the fixed voltage has an internal power supply voltage VCC and ground rather than a noisy external power supply voltage VCCQ and ground voltage VSSQ. The voltage VSS is applied.
상기 반도체 메모리 장치는 정전압 발생회로가 페이지 버퍼와 고전압 발생회로들과 다른 전원전압과 접지전압을 인가받으므로 상기 정전압 발생회로가 페이지 버퍼와 고전압 발생회로들의 노이즈에 민감하게 반응하지 않는다.In the semiconductor memory device, since the constant voltage generator circuit receives a power supply voltage and a ground voltage different from the page buffer and the high voltage generator circuits, the constant voltage generator circuit does not react sensitively to noise of the page buffer and the high voltage generator circuits.
상술한 바와 같은, 상기 반도체 메모리 장치는 전류를 많이 소모하는 페이지 버퍼와 고전압 발생 회로와는 다른 전원전압과 접지전압을 공급받는 정전압 발생 회로는 상기 많은 전류 소모에 따른 페이지 버퍼와 고전압 발생 회로로 발생된 노이즈에 따라 정전압이 영향을 받지 않고 일정한 전압을 공급하는 효과가 있다.As described above, in the semiconductor memory device, a constant voltage generation circuit supplied with a power supply voltage and a ground voltage different from the page buffer and the high voltage generation circuit that consumes a lot of current is generated by the page buffer and the high voltage generation circuit according to the current consumption. According to the noise, the constant voltage is not affected and there is an effect of supplying a constant voltage.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970014274A KR100466937B1 (en) | 1997-04-17 | 1997-04-17 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970014274A KR100466937B1 (en) | 1997-04-17 | 1997-04-17 | Semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980077245A true KR19980077245A (en) | 1998-11-16 |
| KR100466937B1 KR100466937B1 (en) | 2005-04-06 |
Family
ID=37302072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970014274A Expired - Fee Related KR100466937B1 (en) | 1997-04-17 | 1997-04-17 | Semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100466937B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101385751B1 (en) | 2008-01-02 | 2014-04-29 | 삼성전자주식회사 | Semiconductor device having coupling elimination circuit and a method for preventing a signal line from floating |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104720A (en) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP3420606B2 (en) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | High voltage generator |
| JP3239581B2 (en) * | 1994-01-26 | 2001-12-17 | 富士通株式会社 | Semiconductor integrated circuit manufacturing method and semiconductor integrated circuit |
| KR970051389A (en) * | 1995-12-26 | 1997-07-29 | 김광호 | Buffer Devices in Nonvolatile Memory |
-
1997
- 1997-04-17 KR KR1019970014274A patent/KR100466937B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100466937B1 (en) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914845B2 (en) | Semiconductor device saving data in non-volatile manner during standby | |
| US7352611B2 (en) | Semiconductor integrated circuit | |
| US5969995A (en) | Static semiconductor memory device having active mode and sleep mode | |
| US7433221B2 (en) | Memory system and semiconductor integrated circuit | |
| US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
| KR100395770B1 (en) | Novolatile flash memory device usable as a boot-up memory in a system and method of operating the same | |
| KR100825015B1 (en) | Semiconductor flash memory device and driving method thereof | |
| KR20030013397A (en) | Reduction of data dependent power supply noise when sensing the state of a memory cell | |
| KR100361658B1 (en) | Semiconductor memory device and voltage level control method thereof | |
| US5978299A (en) | Semiconductor memory device having a voltage lowering circuit of which supplying capability increases when column system is in operation | |
| CN1728278B (en) | Method for operating semiconductor device and semiconductor device | |
| KR100466937B1 (en) | Semiconductor memory device | |
| US5471432A (en) | Semiconductor memory device having address transition and supply voltage detecting circuits | |
| KR100569564B1 (en) | Bit line precharge voltage control circuit | |
| US20080080289A1 (en) | Internal voltage generator of semiconductor memory device | |
| KR0126908B1 (en) | Static semiconductor memory device | |
| US7110296B2 (en) | Flash memory device capable of improving a data loading speed | |
| US5578942A (en) | Super VCC detection circuit | |
| US20240321341A1 (en) | Storage device | |
| KR100206702B1 (en) | Bitline Precharge Circuit | |
| KR20060008145A (en) | Semiconductor memory device | |
| EP0903752B1 (en) | Nonvolatile semiconductor memory | |
| US6256236B1 (en) | Semiconductor device capable of implementing simultaneous signal input and output from and to the same external terminal | |
| KR100195196B1 (en) | Word line voltage applying device of non-volatile semiconductor memory device | |
| KR950009226B1 (en) | Asynchronous Access Semiconductor Memory Device with Data Latching Unit to Protect Output Data Information from Noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20080111 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20080111 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |