[go: up one dir, main page]

KR19980037074A - 절연 게이트 바이폴라 트랜지스터 - Google Patents

절연 게이트 바이폴라 트랜지스터 Download PDF

Info

Publication number
KR19980037074A
KR19980037074A KR1019960055770A KR19960055770A KR19980037074A KR 19980037074 A KR19980037074 A KR 19980037074A KR 1019960055770 A KR1019960055770 A KR 1019960055770A KR 19960055770 A KR19960055770 A KR 19960055770A KR 19980037074 A KR19980037074 A KR 19980037074A
Authority
KR
South Korea
Prior art keywords
diffusion region
insulating layer
forming
trench
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960055770A
Other languages
English (en)
Other versions
KR100204932B1 (ko
Inventor
한민구
최연익
변대석
윤종만
김두영
이원오
Original Assignee
곽정소
한국전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 한국전자 주식회사 filed Critical 곽정소
Priority to KR1019960055770A priority Critical patent/KR100204932B1/ko
Publication of KR19980037074A publication Critical patent/KR19980037074A/ko
Application granted granted Critical
Publication of KR100204932B1 publication Critical patent/KR100204932B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 절연 게이트 바이폴라 트랜지스터에 관한 것으로, 포켓 이온 주입을 사용하여 불순물로 도핑된 소오스 영역의 표면으로부터의 깊이가 작으면서, 하부에 반대 불순물로 형성된 바디영역을 형성하여 줌으로써 문턱전압의 변동없이 높은 래치업 전류를 얻을 수 있는 절연 게이트 바이폴라 트랜지스터를 구현하며, 그에 따라 래치업의 유발을 최소화할 수 있는 효과를 가진다.

Description

절연 게이트 바이폴라 트랜지스터
본 발명은 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor: 이하 IGBT라 칭함)에 관한 것으로, 래치업 특성이 개선되는 IGBT 및 그 제조방법에 관한 것이다.
일반적으로, 모오스 전계효과트랜지스터(Metal Oxide Semiconductor Field Effect Transistor: 이하 MOSFET라 칭함)가 갖는 높은 임피던스(Impedance)와 바이폴라(Bipolar) 트랜지스터가 갖는 낮은 온 저항 특성을 함께 갖는 소자의 개념을 도입한 IGBT는 낮은 온(ON)-저항과 빠른 스위칭 속도, 우수한 SOA(Safe Operating area)의 장점으로 인해 전력 응용 분야에 적용되는 바이폴라 트랜지스터의 역할을 대체하고 있다. 그러나 IGBT는 소자의 구조상 존재하는 기생 사이리스터(Thyristor)가 동작하는 래치업(Latch up)에 매우 취약하다. 래치업이 발생하는 과정을 도 1을 참조하여 설명하면 다음과 같다. IGBT가 도통 상태에 있을때 많은 홀 캐리어(Hole Carrier)가 P++ 기판 10에서 N- 에피층 30으로 주입된후 P+ 바디(Body) 50과 P- 바디 40을 통해 캐소드(Cathode) 90으로 흐른다. 이때 전체 홀 전류의 상당량이 N+ 소오스 60 하단의 P+ 바디 50과 P- 바디 40을 경유하여 캐소드 90으로 흐르게 되어 P+ 바디 50과 P- 바디 40내의 전압 강하를 발생시킨다. 이같은 전압 강하는 P- 바디 40과 N+ 소오스 60간 접합에 순방향 전압을 가한 효과를 가져온다. 점차로 소자의 홀 전류가 증가하면 어느 순간에 P- 바디 50과 N+ 소오스 60이 순방향으로 도통되고 그 결과 기생 사이리스터가 도통되는 래치업 현상이 발생하게 된다. 이러한 IGBT의 래치업 전류를 향상시키고자 하는 다양한 방법들이 개발되어 왔다. 도 2는 종래 기술의 일실시예에 따른 절연 게이트 바이폴라 트랜지스터의 수직단면도이다. 도 2의 기술은 측벽 확산 N+ 소오스 IGBT는 트랜치 측벽을 통해 확산된 N+ 소오스 60-1을 이용하여 래치업 현상을 줄이고자 하였다. 그러나 이 경우 도 2에 나타낸 바와 같이 N+ 소오스 60-1의 표면으로부터의 깊이가 길어져 소오스 주변을 따라 캐소드로 유입되는 홀 전류의 P++ 바디 50-1내의 경로가 증가된다. 따라서 P++ 바디 50-1내의 전압 강하가 증가하여 래치업의 억제에 한계를 가져오는 문제점이 발생한다.
본 발명의 목적은 래치업을 억제할 수 있는 절연 게이트 바이폴라 트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 실리사이드 박막을 마스크로 활용하는 자기정렬된 포켓 이온 주입(Self-aligned pocket implantation: 이하 SPI라 칭함)을 이용하여 작은 영역을 가지는 소오스를 구현함과 동시에 고농도의 바디를 채널 하단까지 확장시킴으로써, 래치업이 발생하는 임계치 전류가 높아지게 되는 절연 게이트 바이폴라 트랜지스터 및 그 제조방법을 제공함에 있다.
도 1은 일반적인 절연 게이트 바이폴라 트랜지스터의 수직단면도.
도 2는 종래 기술의 일실시예에 따른 절연 게이트 바이폴라 트랜지스터의 수직단면도.
도 3은 본 발명의 일실시예에 따른 절연 게이트 바이폴라 트랜지스터의 수직단면도.
도 4는 본 발명에 따른 절연 게이트 바이폴라 트랜지스터의 P++ 바디 부근의 수직단면과 이의 도핑 프로파일을 보여주는 도면.
도 5는 종래 기술과 본 발명의 절연 게이트 바이폴라 트랜지스터의 래치업 특성을 보여주는 특성도.
도 6a는 본 발명의 절연 게이트 바이폴라 트랜지스터의 전류 밀도에 따른 전류 흐름도.
도 6b는 도 2의 절연 게이트 바이폴라 트랜지스터의 전류 밀도에 따른 전류 흐름도.
도 7a는 본 발명의 일실시예에서 트랜치 깊이에 따른 문턱전압(Vth)과 순방향 전압강하(Vf)의 변화를 보여주는 도면.
도 7b는 본 발명의 일실시예에서 소오스 형성을 위한 이온주입량의 변화에 따른 문턱전압(Vth)과 순방향 전압강하(Vf)의 변화를 보여주는 도면.
도 7c는 본 발명의 일실시예에서 몸체 영역 형성을 위한 붕소이온 주입 후의 확산시간의 변화에 따른 문턱전압(Vth)과 순방향 전압강하(Vf)의 변화를 보여주는 도면.
도 7d는 본 발명의 일실시예에서 소오스 형성을 위한 이온주입에너지의 변화에 따른 문턱전압(Vth)과 순방향 전압강하(Vf)의 변화를 보여주는 도면.
도 8a ~ 도 8e는 도 3의 제조 공정 수순을 보여주는 공정단면도들.
상기한 목적을 달성하기 위한 본 발명의 요지는, 절연 게이트 바이폴라 트랜지스터에 있어서, 제1도전형으로 형성된 반도체기판과, 상기 반도체기판의 하부표면에 형성된 애노드전극과, 하부표면이 상기 제1도전형의 반도체기판 상부표면에 면접되는 제2도전형의 반도체에피층과, 상기 반도체에피층 주표면에 형성되며 소자 분리 및 전극형성을 위한 트랜치를 사이에 두고 소정거리 이격분리되어 소정두께 형성된 제1절연막들과, 상기 제1절연막들 각각의 상부표면상에 소정 두께로 형성된 게이트 전극과, 상기 트랜치 하부면 및 측벽 일부면에 면접되어 형성되며 상기 제1도전형의 불순물로 고농도 이온주입되어 도핑된 제2확산영역과, 상기 제1절연막 아래 일부와 상기 제2확산영역의 상부표면 일부에 면접하며 상기 제1도전형의 불순물로 이온주입되어 형성된 제1확산영역과, 상기 게이트 전극 및 제1절연막 일측 가장자리로부터 상기 트랜치까지 소정거리 열려 있으며 측면일부가 상기 제1확산영역에 면접하며 하부면이 상기 제2확산영역에 면접하고 측면 일부가 상기 트랜치와 면접하여 상기 제2도전형의 불순물로 상기 제1확산영역내부로 이온주입되어 형성된 제3확산영역과, 상기 게이트 전극 상부 및 상기 트랜치 내부측벽과 상기 제3확산영역 측벽에 소정 두께로 형성된 실리사이드 박막과, 상기 실리사이드 박막 상부 및 상기 게이트 전극 측면과 제3확산영역 상부표면에 면접하여 형성되며 상기 트랜치 내부중 상기 실리사이드 박막 일부 표면과 이격되게 형성된 보호막과, 상기 보호막 상부표면과 상기 개방된 실리사이드 박막에 면접되어 형성된 캐소드 전극을 가지는 것이다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
도 3은 본 발명의 일실시예에 따른 절연 게이트 바이폴라 트랜지스터의 수직단면도이다. 도 3을 참조하면, 애노드(Anode) 전극 95-2와 캐소드(Cathode) 전극 90-2를 공유하면서 좌우 대칭적으로 근접 형성된 2개의 IGBT 구조이다. 1018㎝-3의 농도로 제1도전형 예를들면 P형(Positive type) 불순물이 도핑된 실리콘 기판(P++) 10-2상에 집적된다. 상기 기판 10-2는 동작 전류가 공급되는 애노드 전극 95-2에 접속된다. 상기 기판 10-2의 상부에는 5×1016㎝-3의 불순물 농도를 가지며 제2도전형 예를들면 N형 불순물로 도핑된 N+ 버퍼(Buffer)층 20-2가 10㎛의 두께로 형성되어 있고, N+ 버퍼층 20-2의 상부에는 1×1014㎝-3의 불순물 농도로 도핑되어 있는 N- 에피층 30-2가 형성되어 있다. 상기 N- 에피층 30-2의 주표면중 일부에, 표면의 불순물 농도가 3×1018㎝-3이고 상기 에피층의 트랜치 바닥면으로부터 2㎛의 깊이를 갖는 제2확산영역 예를들면 P++ 확산영역 50-2가 형성되고 P++ 확산영역 50-2의 좌우측에 각각 접하여 1×1017㎝-3의 표면 불순물 농도를 가지며 10.8㎛의 폭과 3㎛의 깊이를 갖는 제1확산영역 예를들면 P-형 바디 40-2가 형성되어 있다. 상기 P형 바디 40-2내에는 엔채널 모오스 트랜지스터의 소오스로 동작하며 표면농도가 1×1020㎝-3의 고농도를 가지며 0.3㎛의 폭, 주표면으로부터 0.4㎛의 깊이를 갖는 제3확산영역 예를들면 N+ 소오스 60-2가 형성되어 있다. 상기 N- 소오스 60-2의 표면으로부터의 깊이 0.4㎛는 최근에 보고된 바 있는 상기 도 2와 같은 측벽 확산 N+ 소오스 IGBT의 N- 소오스의 표면으로부터의 깊이 2㎛에 비해 크게 감소된 크기이다. 상기 N- 에피층 30-2와 P형 바디 40-2 및 N+ 소오스 60-2의 노출된 표면이 서로 나란히 이웃하는 영역에는 게이트 절연막으로 이격되는 게이트 전극 70-2가 형성되어 있다. 게이트 전극 70-2의 하부에 위치하는 P- 형 바디 40-2의 길이, 즉 모오스 트랜지스터의 채널 길이는 1.7㎛이다. 상기 N+ 소오스 영역 60-2의 하부에는 트랜치(Trench) 구조의 바닥면으로부터 확산된 고농도의 P++ 확산영역 50-2가 위치한다. 상기 P++ 확산영역 50-2는 높은 불순물 농도 예컨데 1018㎝-3의 농도를 갖도록 한다. 상기 P++ 확산영역 50-2와 N+ 소오스 영역 60-2는 트랜치의 측벽과 바닥면에 닿는 캐소드 전극 90-2에 공통 접속된다. 본 발명의 특징에 따라 형성된 P++ 확산영역 50-2는 표면으로부터의 깊이가 1㎛인 트랜치 구조의 바닥면에 P형 도핑 불순물 예를들면 붕소(Boron) 이온을 이온 주입한 후 확산시킨다. 본 발명의 IGBT의 N+ 소오스 영역 60-2는, 실리사이드(Silicide) 박막 70-3을 형성한 후 실리사이드 박막 70-3이 존재하지 않는 질화막 스페이서(Spacer)를 선택적으로 식각하여 표면에 노출된 실리콘(P- 바디 40-2)에 N형 도핑 불순물 예를들면 인(Phosphorus)을 이온 주입함으로써 형성된다. 본 발명의 IGBT는 P++ 확산영역이 트랜치 바닥면으로부터 확산됨으로써 P- 바디영역 40-2는 엔형채널이 존재하는 일부 영역에만 존재한다. 또한 N+ 소오스 60-2가 N- 에피층 30-2의 표면으로부터 인의 이온주입을 통해 형성되어 표면으로부터의 깊이가 작게 형성된다. 상기 도 2에 제시되었던 최근에 보고된 측벽 확산 N+ 소오스 IGBT는 P++ 확산영역 50-1의 표면으로부터의 깊이가 P- 바디영역 40-1의 표면으로부터의 깊이에 비해 작기 때문에 P- 바디영역 40-1이 P++ 확산영역 50-1을 둘러싸고 있다. 또한 N+ 소오스 60-1이 트랜치 구조의 측벽을 통해 확산되어 표면으로부터의 깊이가 길게 형성된다.
도 4는 도 3의 도핑 농도에 따른 프로파일(Profile)을 보여주는 수직단면도이다. 도 4를 참조하면, 실선으로 표시된 경계선은 각각 농도가 1016㎝-3, 1017㎝-3, 1018㎝-3인 영역을 나타낸다. P++ 확산영역이 측방향으로 깊숙이 확장되어 N+ 소오스 뿐만아니라 엔형채널이 존재하는 일부 P- 바디 영역의 하부까지 확장되어 있는 것을 알 수 있다. 따라서 래치업을 유발하는 P형 바디(P-)의 대부분을 P++ 확산영역으로 감싸게 되어 래치업이 억제됨을 알 수 있다.
도 5는 본 발명에 따른 IGBT와 종래 기술에 따른 IGBT에서 순방향 전압강하에 따른 래치업이 발생하는 전류밀도를 비교 도시한 도면이다. 도 5를 참조하면, 여기서는 게이트 전압이 40V인 조건이다. 종래의 측방향 확산된 N+ 소오스 IGBT에서는 전압의 증가에 따라 전류가 증가하다가 역으로 꺽이어 전압이 감소되는 부저항(Negative resistance) 영역이 나타나는 데, 이 점이 래치업이 발생되는 점이다. 이는 래치업이 발생하면 기생 사이리스터가 턴온됨에 따라 전류는 증가하지만 전압은 감소되게 되어 부저항 영역이 나타나는 것으로 알 수 있다. 종래의 IGBT는 약 9000 A/㎠에서 래치업이 발생되는 반면에 본 발명에 따른 IGBT는 래치업이 발생하지 않았으며, 18,000 A/㎠의 높은 전류에서도 래치업이 발생하지 않고 있다.
도 6a, 도 6b는 본 발명과 종래 기술 각각의 전류밀도 1500A/㎠일때의 전류흐름을 보여주는 도면들이다. 도 6a 및 도 6b를 참조하면, 도 6a의 IGBT는 N+ 소오스 부근의 홀 전류는 곧바로 P++ 바디로 캐소드로 유입되고 있다. 이와 달리 도 6B의 IGBT는 홀 전류가 바디로 유입된후 상당량의 홀 전류가 N+ 소오스의 주변을 돌아 캐소드로 빠져나가므로 P++ 바디내의 전압 강하가 커져 래치업 전류의 향상에서 한계를 보이게 된다.
도 7a, 도 7b, 도 7c, 도 7d는 본 발명의 일실시예에 따른 IGBT의 문턱전압과 100A/㎝2의 전류가 흐를때의 순방향 전압강하를 공정 파라미터의 변화로써 나타낸 도면이다. 도 7a는 트랜치 깊이를 0.8㎛ ~ 1.2㎛로 변화할때 문턱전압과 순방향 전압강하가 그다지 달라지지 않음을 보여준다. 도 7b는 N+ 소오스를 위한 이온주입량의 변화에 따른 문턱전압과 순방향 전압 강하이다. 문턱전압과 순방향 전압강하가 달라지지 않음을 보여준다. 도 7c는 P++ 영역을 위한 붕소 이온 주입후의 확산시간의 변화에 대해 문턱전압과 순방향 전압 강하가 무시할 만한 변화에 그친다는 것을 보여준다. 도 7d는 N+ 소오스를 위한 이온주입에너지의 변화에 따른 문턱전압과 순방향 전압강하이다. 문턱전압과 순방향 전압강하가 달라지지 않음을 보여준다.
도 8a ~ 도 8e는 본 발명의 일실시예에 따른 IGBT의 제조 수순을 보여주는 공정단면도들이다. 도 8a를 참조하면, 제1도전형 예를들면 P형의 반도체 기판 10-2상에 N+ 버퍼층 20-2 및 N- 에피층(Epi Layer) 30-2를 성장시킨다음, 상기 N- 에피층 30-2의 주표면상에 제1절연막 예를들면 게이트 열 산화막 80-1을 성장시킨 후 게이트 다결정 실리콘(Gate Polysilicon) 70-2와 제2절연막 예를들면 산화막 80-2를 증착한다. 상기 산화막 80-2에 소자 분리막을 형성한 후 패터닝하여 개구부를 형성한 다음 개구부를 통하여 비등방성 식각을 하여 에피층 30-2의 표면을 노출시킨다. 개구부를 통해 노출된 에피층 30-2의 표면에 제1도전형 예를들면 P형의 불순물인 붕소(Boron) 불순물을 이온주입하여 확산시켜 P- 바디영역 40-2를 형성시킴을 보여준다. 도 8b를 참조하면, 제3절연막 예를들면 질화막을 증착 후 식각을 통하여 질화막 스페이서 85를 형성시킨 후 개구부를 통하여 N- 에피층 30-2 실리콘 표면을 반응성 이온 식각(Reactive Ion Etching: 이하 RIE라 칭함) 공정을 이용하여 식각하여 트랜치 구조를 형성한다. 이때 상기 질화막 스페이서를 마스크로 이용하여 트랜치를 형성한다. 고농도인 5×1015㎝-2의 붕소를 40KeV의 에너지로 트랜치 구조의 바닥면에 이온주입한후, 1000℃에서 120분간 드라이브-인(Drive-in)하여 P++ 확산영역 50-2를 형성시킨다. 도 8c를 참조하면, 상기 제2절연막 예를들면 게이트 전극 70-2 상부표면에 형성된 산화막 80-2를 모두 제거한 후 전체 표면에 티타늄(Titanium)을 증착시켜 박막 70-3을 형성한다. 이후 625℃의 온도에서 티타늄과 N- 에피층 30-2를 상호 반응하게 하여 티타늄 실리사이드(silicide) 박막 70-3을 형성시킨다. 이때 상기 제3절연막 예를들면 질화막 스페이서 85의 상부에 존재하는 티타늄은 상호 반응을 일으키지 않는다. H2O : H2O2: NH4OH = 5 : 1 : 1의 혼합액을 이용하여 상호 반응하지 않은 티타늄을 제거한다. 다음 800℃의 온도에서 상기 티타늄 실리사이드 70-3의 저항을 낮춘다. 도 8d를 참조하면, 질화막 스페이서 85를 선택적으로 제거하여 N- 에피층 30-2의 일부 영역에 대한 개구부를 형성시킨다. 상기 개구부를 통하여 인(Phosphorus) 불순물을 이온 주입하여 N+ 소오스 영역 60-2를 형성한다. 인 불순물의 농도는 1014㎝-2, 이온주입에너지는 40KeV의 조건으로 수행한다. 이때 실리사이드 박막 70-3은 자기정렬된 마스크(self-aligned mask)의 역할을 하므로 실리사이드가 도포된 영역에는 인이 주입되지 않는다. 도 8e를 참조하면, 소자의 전체 표면에 제4절연막 예를들면 80-4를 형성하고 마스크를 이용하여 사진공정후 산화막을 제거하여 알루미늄(aluminium)과 실리콘이 접촉할 수 있는 개구부를 형성시킨다. 이후 알루미늄을 증착하여 캐소드 전극 90-2 및 애노드 전극 95-2를 형성함을 보여준다.
본 발명의 IGBT에 따르면, N+ 소오스 영역의 표면으로부터 실리콘 바디로의 깊이가 작으면서 하부에 P++ 확산영역을 형성하여 줌으로써 문턱전압의 변동없이 높은 래치업 전류 억제효과를 얻을 수 있고, 그에 따라 래치업의 유발을 최소화할 수 있게 되는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (16)

  1. 절연 게이트 바이폴라 트랜지스터에 있어서,
    제1도전형으로 형성된 반도체기판과,
    상기 반도체기판의 하부표면에 형성된 애노드전극과,
    하부표면이 상기 제1도전형의 반도체기판 상부표면에 면접되는 제2도전형의 반도체에피층과,
    상기 반도체에피층 주표면에 형성되며 소자 분리 및 전극형성을 위한 트랜치를 사이에 두고 소정거리 이격분리되어 소정두께 형성된 제1절연막들과,
    상기 제1절연막들 각각의 상부표면상에 소정 두께로 형성된 게이트 전극과,
    상기 트랜치 하부면 및 측벽 일부면에 면접되어 형성되며 상기 제1도전형의 불순물로 고농도 이온주입되어 도핑된 제2확산영역과,
    상기 제1절연막 아래 일부와 상기 제2확산영역의 상부표면 일부에 면접하며 상기 제1도전형의 불순물로 이온주입되어 형성된 제1확산영역과,
    상기 게이트 전극 및 제1절연막 일측 가장자리로부터 상기 트랜치까지 소정거리 열려 있으며 측면일부가 상기 제1확산영역에 면접하며 하부면이 상기 제2확산영역에 면접하고 측면 일부가 상기 트랜치와 면접하여 상기 제2도전형의 불순물로 상기 제1확산영역내부로 이온주입되어 형성된 제3확산영역과,
    상기 게이트 전극 상부 및 상기 트랜치 내부측벽과 상기 제3확산영역 측벽에 소정 두께로 형성된 실리사이드 박막과,
    상기 실리사이드 박막 상부 및 상기 게이트 전극 측면과 제3확산영역 상부표면에 면접하여 형성되며 상기 트랜치 내부중 상기 실리사이드 박막 일부 표면과 이격되게 형성된 보호막과,
    상기 보호막 상부표면과 상기 개방된 실리사이드 박막에 면접되어 형성된 캐소드 전극을 구비함을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  2. 제1항에 있어서, 상기 실리사이드 박막이 텅스텐 실리사이드 또는 티타늄 실리사이드 박막임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  3. 제1항에 있어서, 상기 제3확산영역이 상기 실리사이드 박막이 마스크로 사용되어 포켓 이온주입으로 이루어짐을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  4. 제1항에 있어서, 상기 제1도전형이 피형임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  5. 제1항에 있어서, 상기 제2도전형이 엔형임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  6. 제1항에 있어서, 상기 제1절연막은 규소 산화막임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  7. 제1항에 있어서, 상기 게이트 전극은 다결정 실리콘임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  8. 절연 게이트 바이폴라 트랜지스터의 제조방법에 있어서,
    제1도전형의 반도체 기판 상부 전면에 순차적으로 고농도 버퍼층 및 저농도 반도체 에피층을 제2도전형의 불순물로 도핑하여 형성하는 과정과,
    상기 반도체 에피층 상부표면에 제1절연막을 형성하는 과정과,
    상기 제1절연막 상부 전면에 게이트 전극을 형성하는 과정과,
    상기 게이트 전극 상부표면상에 제2절연막을 소정 두께로 형성하는 과정과,
    상기 제1절연막 및 게이트 전극, 상기 제2절연막을 소정부분 식각하여 상기 반도체 에피층을 노출시키는 과정과,
    상기 노출된 반도체 에피층 표면으로부터 내부로 제1도전형의 불순물로 이온주입하여 소정깊이의 제1확산영역을 형성하는 과정과,
    상기 제2절연막 상부표면에 증착하여 형성한 후 식각을 통하여 상기 제1절연막 측벽 및 상기 게이트 전극 측벽에 면접하는 스페이서 형태를 가지게 제3절연막을 형성하는 과정과,
    상기 제2절연막과 상기 스페이서 형태의 제3절연막을 마스크로 하여 상기 제1확산영역 내부로 트랜치를 형성하는 과정과,
    상기 트랜치 하부로 상기 제3절연막을 스페이서로 하여 고농도의 제1도전형 불순물을 이온주입 및 열확산을 통하여 도핑하여 광범위하게 제2확산영역을 형성하는 과정과,
    상기 제2절연막을 식각을 통하여 제거하는 과정과,
    상기 게이트 전극 상부표면과 상기 트랜치 내부 및 측벽에 실리사이드 박막을 형성하기 위한 금속을 증착하는 과정과,
    상기 스페이서 형태의 제3절연막을 식각을 통하여 제거하는 과정과,
    상기 스페이서 형태의 제3절연막이 제거되어 그 하부에 노출된 제1확산영역의 내부로 상기 실리사이드 박막을 마스크로 하여 제2도전형의 불순물로 이온주입하여 제3확산영역을 형성하는 과정과,
    상기 전면을 통하여 보호막을 형성하기 위한 산화막을 상기 트랜치 하부 일부의 실리사이드 박막 부분을 소정 부분 노출되도록 증착하여 형성하는 과정과,
    상부 표면 전면을 통하여 캐소드 전극을 증착을 통하여 형성하는 과정과,
    상기 반도체 기판 하부 전면을 통하여 애노드 전극을 형성하는 과정을 포함함을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 제1도전형은 피형 불순물의 도핑형임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  10. 제8항에 있어서, 상기 제2도전형은 엔형 불순물의 도핑형임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  11. 제8항에 있어서, 상기 제1절연막이 규소 산화막임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  12. 제8항에 있어서, 상기 제2절연막이 규소 산화막임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  13. 제8항에 있어서, 상기 게이트 전극이 다결정 실리콘으로 이루어짐을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  14. 제8항에 있어서, 상기 실리사이드를 형성하는 상기 금속이 티타늄 또는 텅스텐임을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  15. 제8항에 있어서, 상기 제3절연막이 질화막으로 이루어짐을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
  16. 제8항에 있어서, 상기 캐소드 전극 및 애노드 전극이 알루미늄으로 이루어짐을 특징으로 하는 절연 게이트 바이폴라 트랜지스터의 제조방법.
KR1019960055770A 1996-11-20 1996-11-20 절연 게이트 바이폴라 트랜지스터 Expired - Fee Related KR100204932B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960055770A KR100204932B1 (ko) 1996-11-20 1996-11-20 절연 게이트 바이폴라 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960055770A KR100204932B1 (ko) 1996-11-20 1996-11-20 절연 게이트 바이폴라 트랜지스터

Publications (2)

Publication Number Publication Date
KR19980037074A true KR19980037074A (ko) 1998-08-05
KR100204932B1 KR100204932B1 (ko) 1999-06-15

Family

ID=19482710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055770A Expired - Fee Related KR100204932B1 (ko) 1996-11-20 1996-11-20 절연 게이트 바이폴라 트랜지스터

Country Status (1)

Country Link
KR (1) KR100204932B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010006037A (ko) * 1997-04-04 2001-01-15 클라스 노린, 쿨트 헬스트룀 양극 트랜지스터 구조
KR100384782B1 (ko) * 2001-04-27 2003-05-23 주식회사 하이닉스반도체 에스램의 제조방법
KR100637825B1 (ko) * 1998-10-12 2006-10-24 소니 가부시끼 가이샤 Mos 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
CN107068743A (zh) * 2017-03-23 2017-08-18 深圳基本半导体有限公司 一种平面型绝缘栅双极晶体管及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010006037A (ko) * 1997-04-04 2001-01-15 클라스 노린, 쿨트 헬스트룀 양극 트랜지스터 구조
KR100637825B1 (ko) * 1998-10-12 2006-10-24 소니 가부시끼 가이샤 Mos 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
KR100384782B1 (ko) * 2001-04-27 2003-05-23 주식회사 하이닉스반도체 에스램의 제조방법
CN107068743A (zh) * 2017-03-23 2017-08-18 深圳基本半导体有限公司 一种平面型绝缘栅双极晶体管及其制造方法
CN107068743B (zh) * 2017-03-23 2023-09-12 深圳基本半导体有限公司 一种平面型绝缘栅双极晶体管及其制造方法

Also Published As

Publication number Publication date
KR100204932B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100305978B1 (ko) 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터
US11837657B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20230261073A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
US5474943A (en) Method for fabricating a short channel trenched DMOS transistor
US6025237A (en) Methods of forming field effect transistors having graded drain region doping profiles therein
CN110610981B (zh) 功率半导体器件及其形成方法
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
US11728421B2 (en) Split trench gate super junction power device
US20220149196A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20240413197A1 (en) Sidewall dopant shielding methods and approaches for trenched semiconductor device structures
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
US12279448B2 (en) Trench bottom shielding methods and approaches for trenched semiconductor device structures
WO2023183215A1 (en) Support shield structures for trenched semiconductor devices
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
KR100204932B1 (ko) 절연 게이트 바이폴라 트랜지스터
US20230253458A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
KR0149705B1 (ko) 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
US12009419B2 (en) Superjunction semiconductor device and method of manufacturing same
US20250142868A1 (en) Gate trench power semiconductor devices having channels with horizontal and vertical segments
KR20250130673A (ko) 자기 정렬 트렌치 차폐 영역들을 갖는 게이트 트렌치 전력 반도체 디바이스들 및 관련 방법들
KR20150108485A (ko) Power MOSFET의 온 저항을 감소시키기 위한 JFET 영역에 이중 이온주입 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160401

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160401

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000