KR19980014634A

KR19980014634A - T (T) -type gate fabrication method

Info

Publication number: KR19980014634A
Application number: KR1019960033694A
Authority: KR
Inventors: 김해천; 문재경; 이재진
Original assignee: 양승택; 한국전자통신연구원
Priority date: 1996-08-14
Filing date: 1996-08-14
Publication date: 1998-05-25
Anticipated expiration: 2016-08-14
Also published as: KR100223021B1

Abstract

본 발명은 T형 게이트제조 방법에 관한 것으로, 스텝퍼를 사용하여 실리콘 나이트라이드의 증착 및 건식 식각에 의하여 게이트 길이가 짧은 T-형 게이트를 제조하므로서, 게이트 길이가 짧게 형성되면서도 게이트 저항이 증가하지 않아 소자의 이득 및 잡음 특성이 나빠지지 않고, 일반 스텝퍼의 패턴 해결(Resolution)의 한계인 0.5μm 보다 훨씬 작은 0.1∼0.2μm의 게이트 길이를 갖는 고주파용 GaAs MESFET 소자를 제작할 수 있으며, 생산성을 높이고 공정의 단가를 줄일 수 있는 T-형 게이트 제조 방법이 개시된다.The present invention relates to a method of manufacturing a T-shaped gate. By manufacturing a T-shaped gate having a short gate length by depositing silicon nitride and dry etching using a stepper, the gate length is shortened and the gate resistance is not increased It is possible to fabricate a high-frequency GaAs MESFET device having a gate length of 0.1 to 0.2 μm, which is much smaller than 0.5 μm, which is the limit of pattern resolution of general steppers, without deteriorating the gain and noise characteristics of the device. A method of manufacturing a T-shaped gate is disclosed.

Description

T (T) -type gate fabrication method

본 발명은 T-형 게이트 제조 방법에 관한 것으로, 특히 게이트 길이를 짧게 형성 하면서도 게이트 저항이 증가하지 않아 소자의 이득 및 잡음 특성이 나빠지지 않는 T-형 게이트 제조 방법에 관한 것이다.The present invention relates to a T-type gate manufacturing method, and more particularly, to a T-type gate manufacturing method in which the gate length is shortened but the gate resistance is not increased, and the gain and noise characteristics of the device are not deteriorated.

고주파 특성이 우수한 증폭기용 GaAs MESFET을 제작하기 위하여는 게이트 길이를 축소해야 한다. 그러나 게이트 길이가 짧아지게 됨에 따라 게이트 저항이 증가하게 되며 이는 소자의 이득 또는 잡음 특성을 떨어지게 한다. 이를 방지하기 위하여 게이트의 아래는 작으면서 윗부분은 큰 T-형 게이트를 형성한다.In order to fabricate GaAs MESFETs for amplifiers with excellent high-frequency characteristics, the gate length must be reduced. However, as the gate length is shortened, the gate resistance is increased, which degrades the gain or noise characteristics of the device. To prevent this, the lower part of the gate is small and the upper part forms a large T-shaped gate.

게이트 길이를 축소하기 위하여는 X-선 또는 전자선 등 파장이 짧은 광원을 사용하여 게이트 패턴을 형성하는 방법과 일반 광원을 사용하면서 Phase Shift Mask 등 빛의 위상을 조절하여 게이트 길이가 짧은 T-형 게이트를 제조하는 방법이 사용되고 있다. 이중 전자선을 광원으로 사용하는 방법은 공정이 복잡하며 생산성이 저하되는 단점이 있고 X-선에 의한 리소그래피도 아직 실용화 단계에 이르지 못하고 있다. 한편 스텝퍼를 이용할 경우 게이트 길이는 약 0.5μm 정도가 한계이며 Phase Shift Mask를 사용할 경우에도 0.25μm의 패턴 형성이 한계이다.In order to reduce the gate length, a method of forming a gate pattern using a light source having a short wavelength such as an X-ray or an electron beam and a method of adjusting a phase of light such as a phase shift mask using a general light source, A method of manufacturing a semiconductor device is used. The use of dual electron beams as a light source has a complicated process and low productivity, and X-ray lithography has not reached the practical stage yet. On the other hand, when using a stepper, the gate length is limited to about 0.5 μm, and a pattern formation of 0.25 μm is limited even when a phase shift mask is used.

따라서 본 발명은 고주파 특성이 우수한 GaAs MESFET를 제작하기 위해 게이트 길이가 짧은 T-형 게이트 제조 방법을 제공하는데 그 목적이 있다.Therefore, it is an object of the present invention to provide a method of manufacturing a T-shaped gate having a short gate length in order to fabricate a GaAs MESFET excellent in high frequency characteristics.

상술한 목적을 달성하기 위한 본 발명은 기판 상부에 칼륨비소 채널층을 형성하는 단계와, 상기 갈륨비소 채널층 상부의 선택된 영역에 오옴익층을 형성하는 단계와, 전체 구조 상부에 제1실리콘 나이트라이드를 증착하는 단계와, 상기 제1실리콘 나이트라이드의 일부가 노출되도록 포토레지스트 패턴을 형성하는 단계와, 노출된 상기 제1실리콘 나이트라이드를 식각하는 단계와, 상기 포토레지스트 패턴을 제거하고 전체 구조 상부에 제2실리콘 나이트라이드를 증착하는 단계와, 상기 제1실리콘 나이트라이드가 노출되도록 상기 제2실리콘 나이트라이드를 에치 백하여 상기 갈륨비소층의 일부가 노출되도록 하는 단계와, 전체 구조 상부에 형상 반전 레지스트를 도포하는 단계와, 상기 형상 반전 레지스트의 일부분을 식각하여 게이트 패턴을 형성하는 단계와, 티형게이트를 형성하기 위해 게이트 금속을 증착한 후 상기 게이트 패턴을 제거하는 단계로 이루어진 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a potassium arsenide channel layer on a substrate; forming an ohmic contact layer on a selected region of the gallium arsenide channel layer; Forming a photoresist pattern to expose a portion of the first silicon nitride, etching the exposed first silicon nitride, removing the photoresist pattern, Depositing a second silicon nitride on the first silicon nitride layer; etching the second silicon nitride to expose a portion of the gallium arsenide layer to expose the first silicon nitride; Applying a resist, and etching a part of the shape reversal resist to form a gate pattern And removing the gate pattern after depositing a gate metal to form the T-type gate.

도 1A 내지 도 1H는 본 발명에 따른 T-형 게이트 제조 방법을 순서적으로 도시한 단면도.1A-1H are sectional views sequentially illustrating a method of manufacturing a T-shaped gate according to the present invention.

*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]

1:갈륨비소 기판2:갈륨비소 채널층1: gallium arsenide substrate 2: gallium arsenide channel layer

3:Ohmic 층4:제1실리콘 나이트라이드3: Ohmic layer 4: first silicon nitride

5:포토레지스트6:제2실리콘 나이트라이드5: photoresist 6: second silicon nitride

7:형상반전 레지스트8:T-형 게이트7: shape reversal resist 8: T-type gate

본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.

도 1A 내지 도 1H는 본 발명에 다른 T-형 게이트 제조 방법을 순서적으로 도시한 단면도이다. 도 1A에서 보는 바와 같이 갈륨비소 기판(1) 상부에 갈륨비소 채널층(2)을 형성한다. 갈륨비소 채널층(2) 상부의 선택된 영역에 소오스 및 드레인 패드를 형성하기 위하여 오옴익(Ohmic) 금속을 증착하고 열처리하여 오옴익층(3)을 형성한다.1A to 1H are sectional views sequentially illustrating T-type gate manufacturing methods according to the present invention. 1A, a gallium arsenide channel layer 2 is formed on the gallium arsenide substrate 1. As shown in FIG. Ohmic metal is deposited on the selected region of the gallium arsenide channel layer 2 to form source and drain pads and is then thermally processed to form ohmic layer 3.

도 1B는 전체 구조 상부에 PECVD장비를 이용하여 제1실리콘 나이트라이드 박막(4)을 같은 두께로 형성한 단면도이다.1B is a cross-sectional view of the first silicon nitride thin film 4 formed to have the same thickness using PECVD equipment on the entire structure.

도 1C는 제1실리콘 나이트라이드 박막을 형성한 후 게이트가 형성될 부분에 포토레지스트에 의하여 패턴을 형성한 단면도이다.FIG. 1C is a cross-sectional view showing a pattern formed by photoresist at a portion where a gate is to be formed after the first silicon nitride thin film is formed.

도 1D는 게이트가 형성될 부분에 MERIE(Microwave Enhanced Reactive Ion Etcher) 장비를 이용하여 방향성 있게 제1실리콘 나이트라이드를 식각한 단면도이다.FIG. 1D is a cross-sectional view in which a first silicon nitride is etched in a direction using a MERIE (Microwave Enhanced Reactive Ion Etcher) device at a portion where a gate is to be formed.

도 1E는 포토레지스트(5)를 제거하고 PECVD(Plasma Enhanced Chemical Vapor Deposition)장비를 이용하여 제2실리콘 나이트라이드(6)를 같은 두께로 균일하게 같이 증착한 단면도이다.FIG. 1E is a cross-sectional view of removing the photoresist 5 and uniformly depositing the second silicon nitride 6 with the same thickness using a PECVD (Plasma Enhanced Chemical Vapor Deposition) equipment.

도 1F는 제2실리콘 나이트라이드(6)를 MERIE 장비를 이용하여 방향성 있게 식각한 단면도이다. 이 때 게이트 길이는 제2실리콘 나이트라이드(6)가 열린 부분으로 정의될 수 있는데 도 2F에서 보는 바와 같이 도 1D에서 스텝퍼에 의하여 정의된 게이트 길이 보다 작아진다. 이는 PECVD 장비에 의한 실리콘 나이트라이드의 증착은 등방향성이나, MERIE 장비에 의한 실리콘 나이트라이드의 식각은 자기장이 걸리는 방향(웨이퍼면에 대하여 수직 방향)으로 진행되기 때문이다.FIG. 1F is a cross-sectional view of the second silicon nitride 6 being directionally etched using the MERIE equipment. At this time, the gate length can be defined as the open portion of the second silicon nitride 6, which is smaller than the gate length defined by the stepper in FIG. 1D, as seen in FIG. 2F. This is because the deposition of silicon nitride by PECVD equipment is isotropic, but the etching of silicon nitride by MERIE equipment proceeds in the direction in which the magnetic field is applied (perpendicular to the wafer surface).

도 1G에서 보는 바와 같이 T-형 게이트를 형성하기 위하여 형상 반전 레지스트(7)에 의하여 게이트 길이가 큰 게이트 패턴을 형성한다.As shown in FIG. 1G, a gate pattern having a large gate length is formed by the shape-inverting resist 7 to form a T-shaped gate.

도 1H에서 보는 바와 같이 게이트 패턴을 형성한 후 게이트 리쎄스 에칭을 수행하고 게이트 금속을 증착하면 게이트 길이가 짧은 T-형 게이트(8)가 형성된다.As shown in FIG. 1H, when a gate pattern is formed and gate recessed etching is performed and a gate metal is deposited, a T-shaped gate 8 having a short gate length is formed.

본 발명에 의한 T-형 게이트는 보통의 게이트 공정에 비하여 마스크 1장 만을 추가로 사용함에 의하여 T-형 게이트를 형성할 뿐 아니라, 게이트 길이를 줄일 수 있는 장점을 지니고 있다. 보통 스텝퍼의 성능은 광원의 파장에 의하여 정해지는데 i-line 광원을 사용하는 경우 0.5μm 패턴이 한계이다. 따라서 스텝퍼를 사용하면서 게이트 길이를 줄이기 위하여 PSM(Phase Shift Mask) 등을 사용하는데 이 경우도 0.25μm 패턴이 한계이다. 그러나 본 발명에 의한 T-형 게이트 형성 방법은 도 1E에서 보는 바와 같이 제2실리콘 나이트라이드(6)의 증착시 실리콘 나이트라이드의 두께에 의하여 게이트 길이를 조절할 수 있으며 실제 공정의 결과 0.1∼0.2μm의 게이트 길이를 형성할 수 있다.The T-type gate according to the present invention has the advantage of not only forming a T-shaped gate but also reducing the gate length by using only one mask in comparison with an ordinary gate process. Usually, the performance of the stepper is determined by the wavelength of the light source. When using an i-line light source, a 0.5 μm pattern is limited. Therefore, PSM (Phase Shift Mask) is used to reduce the gate length while using the stepper. In this case, the 0.25 μm pattern is also limited. However, as shown in FIG. 1E, the T-type gate forming method according to the present invention can control the gate length by the thickness of the silicon nitride during the deposition of the second silicon nitride 6, Can be formed.

상술한 바와 같이 본 발명에 의하면 T-형 게이트의 제작을 위하여 Mask 한 장 만을 추가하기 때문에 공정이 간편할 뿐 아니라 일반 스텝퍼의 패턴 해결(Resolution)의 한계인 0.5μm 보다 훨씬 작은 0.1∼0.2μm의 게이트 길이를 갖는 고주파용 GaAs MESFET 소자를 제작할 수 있으며 Throughput을 높이고 공정의 단가를 줄일 수 있는 탁월한 효과가 있다.As described above, according to the present invention, since only one mask is added for manufacturing a T-shaped gate, it is easy to process, and the thickness of 0.1 to 0.2 μm, which is much smaller than the limit of pattern resolution of a general stepper It is possible to fabricate a high-frequency GaAs MESFET device having a gate length, and it has an excellent effect of increasing the throughput and reducing the process cost.

Claims

Forming a gallium arsenide channel layer on the substrate;

Forming an ohmic oxide layer in a selected region above the gallium arsenide channel layer; depositing a first silicon nitride over the entire structure;

Forming a photoresist pattern to expose a portion of the first silicon nitride;

Etching the exposed second silicon nitride,

Removing the photoresist pattern and depositing a second silicon nitride over the entire structure,

Etch back the second silicon nitride to expose a portion of the gallium arsenide layer to expose the first silicon nitride;

Applying a shape reversal resist over the entire structure,

Etching the portion of the shape inverting resist to form a gate pattern;

And removing the gate pattern after depositing a gate metal to form the T-type gate.

2. The method of claim 1, wherein the first and second silicon nitride are deposited isotropically.

2. The method of claim 1, wherein the first and second nitride are etched in a direction perpendicular to the wafer surface.

2. The method of claim 1, wherein the T-shaped gate is formed to the inside of the substrate.

The method according to claim 1, wherein the shape of the T-shaped gate is changed according to a pattern shape of the shape inverting resist.