[go: up one dir, main page]

KR102903986B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법

Info

Publication number
KR102903986B1
KR102903986B1 KR1020230006588A KR20230006588A KR102903986B1 KR 102903986 B1 KR102903986 B1 KR 102903986B1 KR 1020230006588 A KR1020230006588 A KR 1020230006588A KR 20230006588 A KR20230006588 A KR 20230006588A KR 102903986 B1 KR102903986 B1 KR 102903986B1
Authority
KR
South Korea
Prior art keywords
current
printed circuit
circuit board
less
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230006588A
Other languages
English (en)
Other versions
KR20240114451A (ko
Inventor
이영민
이영호
이은열
조도연
Original Assignee
주식회사 티엘비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘비 filed Critical 주식회사 티엘비
Priority to KR1020230006588A priority Critical patent/KR102903986B1/ko
Publication of KR20240114451A publication Critical patent/KR20240114451A/ko
Application granted granted Critical
Publication of KR102903986B1 publication Critical patent/KR102903986B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 홀이 형성된 기판에 적어도 하나 이상의 정전류와 적어도 하나 이상의 역전류로 구성되는 펄스 전류를 이용하여 전해 도금을 시키는 도금 단계를 포함하고, 상기 정전류의 전류 밀도값이 0.85 A/dm2 이상, 1.0 A/dm2 이하이며, 상기 역전류의 전류 밀도값이 -2.3 A/dm2 이상, -1.7 A/dm2 이하인 인쇄회로기판의 제조방법을 제공한다.

Description

인쇄회로기판의 제조방법{Manufacturing method of printed circuit board}
본 발명은 인쇄회로기판의 제조방법 및 인쇄회로기판에 관한 것이다. 특히, 홀이 형성된 기판에 적어도 하나 이상의 정전류와 적어도 하나 이상의 역전류로 구성되는 펄스 전류를 이용하여 전해 도금을 시키는 도금 단계를 포함하여 인쇄회로기판을 제조하는 방법 및 제조방법에 의해서 제조된 인쇄회로 기판에 관한 것이다.
본 발명의 인쇄회로기판의 제조방법은 인쇄회로기판의 크기가 축소된 홀의 내부 및 입구의 도금 두께의 균일성을 향상시킬 수 있을 뿐만 아니라, 포고 핀(pogo pin) 삽입을 위한 홀의 입구 직경을 확보할 수 있다.
또한, 본 발명의 인쇄회로기판의 제조방법은 도금 후 인쇄회로기판의 홀 내벽의 기계적 신뢰성 및 열적 신뢰성을 확보할 수 있다.
즉, 본 발명의 제조방법은 고집적 파인 피치(fine pitch) 제품의 제조에 적용되어 우수한 성능의 인쇄회로기판을 제조할 수 있다.
피치(pitch)가 0.3 mm를 초과하는 기존의 인쇄회로기판(PCB)의 홀의 직경은 통상 200 μm 이상으로 제조되었다.
따라서, 홀의 직경이 충분히 확보되므로 도금 진행 후 인쇄회로기판의 실장 과정에서 포고 핀(pogo pin)의 삽입에 큰 문제가 발생하지 않았다.
그러나, 전자 부품의 고성능화에 따라 인쇄회로기판의 집적도가 높아지면서, 피치(pitch)가 0.3 mm 이하인 파인 피치(fine pitch) 제품이 요구됨에 따라서, 인쇄회로기판의 홀의 직경도 축소되고 있는 실정이다.
그러나, 기존의 동 도금 방법(예를 들어, 수직 동 도금(vertical copper plating))은 통상 직류(DC) 도금 방식으로 홀 입구가 과도하게 도금되어 홀의 입구의 직경이 과도하게 축소되는 경향이 있고, 홀의 입구 및 내부를 균일한 두께로 도금하기가 어려웠다.
예를 들어, 기존의 동 도금 방법으로는 홀 중앙부의 도금 두께가 극단적으로 얇아져서 신뢰성에 문제가 발생할 수 있고, 홀 내부를 두껍게 도금하기 위해 장시간의 도금을 하면 과도한 비용이 발생하거나 새로운 결함이 발생할 수 있다.
특히, 홀의 크기가 축소됨에 따라서, 과도하게 축소되는 입구의 직경은 포고 핀의 삽입에 문제가 되고 있다.
즉, 인쇄회로기판의 홀의 직경의 축소에 따라서, 홀에 대한 동도금 방법이 인쇄회로기판의 특성에 중요한 영향을 끼치게 되고, 특히 포고 핀의 삽입이 가능하도록 홀 내부 및 입구의 균일한 두께의 도금이 가능한 인쇄회로기판의 제조방법이 요구되고 있다.
대한민국 공개특허공보 제10-2013-0094464호
본 발명은 인쇄회로기판의 크기가 축소된 홀의 내부 및 입구의 도금 두께의 균일성을 향상시킬 수 있을 뿐만 아니라, 포고 핀(pogo pin) 삽입을 위한 홀의 입구 직경을 확보할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 인쇄회로기판의 제조방법은 도금 후 인쇄회로기판의 홀 내벽의 기계적 신뢰성 및 열적 신뢰성을 확보하는 것을 목적으로 한다.
즉, 본 발명의 제조방법은 고집적 파인 피치(fine pitch) 제품의 제조에 적용되어 우수한 성능의 인쇄회로기판을 제조하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 홀이 형성된 기판에 적어도 하나 이상의 정전류와 적어도 하나 이상의 역전류로 구성되는 펄스 전류를 이용하여 전해 도금을 시키는 도금 단계를 포함하고,
상기 정전류의 전류 밀도값이 0.85 A/dm2 이상, 1.0 A/dm2 이하이며, 상기 역전류의 전류 밀도값이 -2.3 A/dm2 이상, -1.7 A/dm2 이하인,
인쇄회로기판의 제조방법을 제공한다.
이러한 측면에 따라 앞선 종래의 문제들이 해결될 수 있으며, 이에 본 발명은 이의 구체적 실시예를 제공하는데 실질적인 목적이 있다.
이상에서 설명한 바와 같이, 본 발명은 인쇄회로기판의 제조방법은 인쇄회로기판의 크기가 축소된 홀의 내부 및 입구의 도금 두께의 균일성을 향상시킬 수 있을 뿐만 아니라, 포고 핀(pogo pin) 삽입을 위한 홀의 입구 직경을 확보할 수 있다.
또한, 본 발명의 인쇄회로기판의 제조방법은 도금 후 인쇄회로기판의 홀 내벽의 기계적 신뢰성 및 열적 신뢰성을 확보할 수 있다.
즉, 본 발명의 제조방법은 고집적 파인 피치(fine pitch) 제품의 제조에 적용되어 우수한 성능의 인쇄회로기판을 제조할 수 있다.
제조된 인쇄회로기판은 플렉시블(flexible), 웨어러블(wearable), 스트레쳐블(stretchable) 및 구조 전자(structural electronics) 등 다양한 미래형 전자 기기에 적용이 가능하다.
도 1은 본 발명의 인쇄회로기판의 제조방법의 전류 파형의 모식도이다.
도 2는 인쇄회로기판의 홀의 입구의 직경 및 홀의 벽면의 도금 두께를 나타낸 도면이다.
도 3은 본 발명의 인쇄회로기판의 제조방법에 의해서 제조된 파인 피치 인쇄회로기판의 동도금된 홀 단면의 FIB(Focused Ion Beam) 사진이다.
이하에서, 발명의 실시 형태를 보다 상세하게 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예의 구성은 본 발명의 가장 바람직한 하나의 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 다양한 파라미터가 범위, 바람직한 범위 또는 바람직한 상한 값 및 바람직한 하한 값의 열거로서 주어지는 경우, 범위가 별도로 개시되는지에 상관없이 임의의 한 쌍의 임의의 위쪽 범위 한계치 또는 바람직한 값 및 임의의 아래쪽 범위 한계치 또는 바람직한 값으로 형성된 모든 범위를 구체적으로 개시하는 것으로 이해되어야 한다.
수치 값의 범위가 본 명세서에서 언급될 경우, 달리 기술되지 않는다면, 그 범위는 그 종점 및 그 범위 내의 모든 정수와 분수를 포함하는 것으로 의도된다. 본 발명의 범주는 범위를 정의할 때 언급되는 특정 값으로 한정되지 않는 것으로 의도된다.
본 명세서에서 수치범위를 나타내는 "a 내지 b" 및 "a~b"에서 "내지" 및 “~”는 ≥ a이고 ≤ b으로 정의한다.
본 발명의 일 측면에 따른 인쇄회로기판의 제조방법은 홀이 형성된 기판에 적어도 하나 이상의 정전류와 적어도 하나 이상의 역전류로 구성되는 펄스(pulse) 전류를 이용하여 전해 도금을 시키는 도금 단계를 포함할 수 있다.
상기 펄스 전류의 모식도를 도 1에 나타내었다.
한편, 상기 도금 단계에서 상기 정전류 및 상기 역전류의 전류 밀도가 1.2 A/dm2 미만일 수 있다.
예를 들어, 1.2 A/dm2 미만, 1.1 A/dm2 이하 또는 1.0 A/dm2 이하일 수 있다.
종래, 인쇄회로기판의 제조의 도금 단계에서 적용되는 직류(DC) 도금 방식은 1.2 A/dm2 이상의 중, 고전류 구간에서 활성화되는 도금액 및 도금 장치를 사용하고 있고, 특히 홀의 도금 시 두껍고 불균일하게 도금되어 홀의 입구의 직경이 매우 좁아지고 홀의 벽의 도금 두께가 과도하게 두꺼워질 수 있어서, 파인 피치용 인쇄회로기판에 적용이 어려워질 수 있고, 특히 포고 핀의 삽입이 어려워질 수 있다.
이에 비하여, 본원의 인쇄회로기판의 제조방법은 상기 정전류 및 상기 역전류의 전류 밀도가 1.2 A/dm2 미만인 저전류 구간을 이용함으로써, 홀에 얇고 균일한 도금이 형성되어, 홀의 입구의 직경 및 홀의 벽의 두께를 파인 피치용 인쇄회로기판 제조에 적절하도록 관리할 수 있고, 특히 포고 핀의 삽입을 원활하게 할 수 있다.
일 구현예에 있어서, 상기 정전류의 전류 밀도값이 0.85 A/dm2 이상, 1.0 A/dm2 이하이며, 상기 역전류의 전류 밀도값이 -2.3 A/dm2 이상, -1.7 A/dm2 이하일 수 있다.
상기 역전류의 전류 밀도값은 상기 정전류의 전류 밀도값의 200% 초과, 230% 이하일 수 있다.
또한, 상기 역전류의 전류값은 상기 정전류의 전류값의 200% 초과, 230% 이하일 수 있다.
예를 들어, 정전류의 전류값은 160 A 이상, 190 A 이하이고, 역전류의 전류값은 -437 A 이상, -368 A 이하일 수 있다.
상기 기판은 폴리이미드 또는 에폭시를 포함할 수 있다.
상기 홀은 스루홀(through hole)일 수 있고, 상기 홀에는 포고 핀(pogo pin)이 삽입될 수 있다.
상기 펄스 전류는 펄스 정류기를 사용하여 인가할 수 있다.
상기 정전류의 전류 밀도값이 본원의 범위를 상회하면, 상기 홀의 입구의 직경이 좁아질 수 있다.
또한, 상기 정전류의 전류 밀도값이 본원의 범위를 하회하면, 상기 홀의 벽의 도금 두께가 불균일하게 되어 인쇄회로기판의 성능이 저하될 수 있다.
한편, 상기 역전류의 전류 밀도값이 본원의 범위를 상회하면, 상기 홀의 입구 및 벽의 도금 두께가 과도하게 얇아져서 후공정 진행 시, 에폭시가 노출되어 인쇄회로기판의 성능이 저하될 수 있다.
또한, 상기 역전류의 전류 밀도값이 본원의 범위를 하회하면, 상기 홀의 입구 및 벽의 도금 두께가 과도하게 두꺼워져서 포고 핀 삽입에 문제가 발생할 수 있다.
일 구현예에 있어서, 상기 펄스 전류의 상기 역전류의 전류 밀도값의 상기 정전류의 전류 밀도값에 대한 비(역전류의 전류 밀도값/정전류의 전류 밀도값)이 2.0 초과, 2.5 이하일 수 있다.
또한, 상기 정전류 인가 시간의 상기 역전류 인가 시간에 대한 비(정전류의 인가시간/역전류의 인가시간)이 20 이상, 40 이하일 수 있다.
상기 펄스 전류의 상기 역전류의 전류밀도값의 상기 정전류의 전류밀도값에 대한 비가 본원의 범위를 상회하면 도금 두께 미달로 인한 인쇄회로기판의 성능 및 품질을 저하시킬 수 있고, 상기 펄스 전류의 상기 역전류의 전류밀도값의 상기 정전류의 전류밀도값에 대한 비가 본원의 범위를 하회하면 과도금이 발생하여 pogo pin의 삽입이 불가능할 수 있다.
한편, 상기 정전류 인가 시간의 상기 역전류 인가 시간에 대한 비가 본원의 범위를 상회하면 과도금이 발생할 수 있고, 상기 정전류 인가 시간의 상기 역전류 인가 시간에 대한 비가 본원의 범위를 하회하면 도금 두께가 과도하게 얇아질 수 있다.
일 구현예에 있어서, 1 펄스의 상기 정전류의 인가 시간이 2 ms(millisecond, 밀리세컨드) 이상, 80 ms 이하이고, 1 펄스의 상기 역전류의 인가 시간이 0.1 ms 이상, 2 ms 이하일 수 있다.
예를 들어, 1 펄스의 상기 정전류의 인가 시간은 20 msec 이상, 40 msec 이하이고, 1 펄스의 상기 역전류의 인가 시간은 0.5 msec 이상, 2 msec 이하일 수 있다.
상기 1 펄스의 상기 정전류의 인가 시간이 본원의 범위를 상회하거나 하회하면, 과도금 혹은 미도금으로 인해 품질 문제를 일으킬 수 있고, 상기 1 펄스의 상기 역전류의 인가 시간이 본원의 범위를 상회하거나 하회하면, 도금 두께의 품질에 영향을 줄 수 있다.
한편, 본 발명의 도금 단계의 도금 시간은 60분 이상일 수 있다. 예를 들어, 60분 이상, 70 분 이상, 80 분 이상일 수 있고, 120 분 이하일 수 있다.
상기 도금 시간이 본원의 범위를 상회하면 과도하게 두꺼운 도금막이 형성되고, 본원의 범위를 하회하면 과도하게 얇은 도금막이 형성되어 인쇄회로기판의 성능 및 품질 저하를 발생시킬 수 있다.
일 구현예에 있어서, 상기 도금 단계는 수직 동 도금(vertial copper plating)에 의해서 도금될 수 있다.
일 구현예에 있어서, 상기 도금 단계의 도금액은 CuSO4 90 ~ 150 g/L, H2SO4 170 ~ 250 g/L 및 염소 이온(Cl-) 60 ~ 120 ppm을 포함할 수 있다.
또한, 상기 도금액은 광택제(brightener) 0.5 ~ 2 ml/L 및 캐리어(carrier (wetter)) 10.0 ~ 40 ml/L를 포함할 수 있다.
구리 공급원인 CuSO4의 함량이 본원의 범위를 상회하거나 하회하면 전기 전도성에 문제가 발생하여 전류의 흐름에 문제를 발생시킬 수 있고, H2SO4의 함량이 본원의 범위를 상회하거나 하회하면 전도도 및 Anode Ball 용해에 문제를 발생시킬 수 있으며, 염소 이온의 함량이 본원의 범위를 상회하거나 하회하면, 첨가제의 흡착량 및 도금 속도에 문제가 발생할 수 있으며, 상기 광택제의 함량이 본원의 범위를 상회하거나 하회하면, 도금 석출 속도 및 편차에 영향을 줄 수 있으며, 상기 캐리어의 함량이 본원의 범위를 상회하거나 하회하면 과잉 도금 및 균일성이 저하되어 품질에 영향을 줄 수 있다.
일 구현에에 있어서, 본원의 인쇄회로기판의 제조방법에 의해서 제조된 상기 인쇄회로기판의 상기 홀의 입구의 직경이 80μm 이상일 수 있다.
또한, 상기 홀의 입구의 직경은 100μm 이하일 수 있다.
한편, 상기 홀의 도금 두께는 10 μm 이상, 25 μm 이하일 수 있다.
예를 들어, 상기 홀의 도금 두께는 12 μm 이상, 22 μm 이하일 수 있다.
또한, 상기 인쇄회로기판의 상기 홀의 벽면의 도금의 두께가 10μm 이상일 수 있다.
한편, 상기 인쇄회로기판의 상기 홀의 벽면의 도금의 두께는 20μm 이하일 수 있다.
예를 들어, 상기 인쇄회로기판의 상기 홀의 벽면의 도금의 두께는 12μm 이상, 16μm 이하일 수 있다.
상기 인쇄회로기판의 상기 홀의 입구의 직경 및 도금의 두께를 도 2에 나타내었다.
홀의 벽면에 가장 얇게 도금된 두께는 인쇄회로기판의 피치가 0.3 mm일 때 12.3 μm, 인쇄회로기판의 피치가 0.29 mm일 때 12.2 μm, 인쇄회로기판의 피치가 0.27 mm일 때 12.9 μm일 수 있다.
예를 들어, 인쇄회로기판의 피치가 0.3 mm 이하일 때, 홀의 벽면에 가장 얇게 도금된 두께는 13 μm 이하일 수 있다.
일 구현예에 있어서, 상기 인쇄회로기판의 피치(pitch)가 0.2 mm 이상, 0.4 mm 이하일 수 있다.
예를 들어, 상기 인쇄회로기판의 피치(pitch)는 0.25 mm 이상, 0.35 mm 이하, 0.25 mm 이상, 0.30 mm 이하일 수 있다.
한편, 본 발명의 인쇄회로기판의 제조방법에 의해서 제조된 인쇄회로기판은 여러 전자 기기의 다양한 전자 부품에 적용될 수 있다.
이하, 발명의 구체적인 실시예를 통해, 발명의 작용 및 효과를 보다 상술하기로 한다. 다만, 이러한 실시예는 발명의 예시로 제시된 것에 불과하며, 이에 의해 발명의 권리범위가 정해지는 것은 아니다.
실시예
본원의 제조방법에 의해서 제조된 피치(pitch)가 0.3 mm, 0.29 mm 및 0.27 mm인 인쇄회로기판를 제조하였다.
상기 피치(pitch)가 0.3 mm, 0.29 mm 및 0.27 mm인 인쇄회로기판의 도금 조건은 하기와 같다.
정전류의 전류 밀도: 0.95 A/dm2
역전류의 전류 밀도: -1.9 A/dm2
정전류의 전류값: 184A
역전류의 전류값: -424A
펄스 전류의 역전류의 전류값의 정전류의 전류값에 대한 비(역전류의 전류값/정전류의 전류값): 2.3
정전류 인가 시간의 역전류 인가 시간에 대한 비(정전류의 인가시간/역전류의 인가시간): 30
1 펄스의 정전류의 인가 시간: 30 ms
1 펄스의 역전류의 인가 시간: 1 ms
도금 시간: 80 분
또한, 도금을 위한 도금액은 120 g/L의 CuSO4, 210 g/L의 H2SO4, 90 ppm의 Cl-, 1.4 ml/L의 광택제 및 30 ml/L의 캐리어를 포함하였다.
도 3에 나타낸 바와 같이 제조예에 의해서 제조된 인쇄회로기판의 홀의 입구의 직경이 80μm 이상, 100μm 이하이고, 홀의 벽면의 도금의 두께가 10μm 이상, 20μm 이하였다.
또한, 홀의 입구 및 벽면에 형성된 도금막은 두께가 매우 균일함을 확인할 수 있었다.
한편, 도 3의 홀 크기는 도금 전 홀의 직경을 나타낸다.
즉, 본원의 제조방법에 의해서 제조된 인쇄회로기판은 파인 피치의 인쇄회로기판에 적용될 수 있는 포고 핀의 삽입에 문제가 없는 홀의 제조에 적용될 수 있음을 확인할 수 있었다.
이상 본 발명의 구현예들을 참조하여 설명하였지만, 본 발명이 속한 분야에서 통상의 지식을 가진 자라면, 상기 내용을 바탕으로 본 발명의 범주 내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다.

Claims (7)

  1. 홀이 형성된 기판에 적어도 하나 이상의 정전류와 적어도 하나 이상의 역전류로 구성되는 펄스 전류를 이용하여 전해 도금을 시키는 도금 단계를 포함하고,
    상기 정전류의 전류 밀도값이 0.85 A/dm2 이상, 1.0 A/dm2 이하이며, 상기 역전류의 전류 밀도값이 -2.3 A/dm2 이상, -1.7 A/dm2 이하이며,
    상기 펄스 전류의 상기 역전류의 전류 밀도값의 상기 정전류의 전류 밀도값에 대한 비(역전류의 전류 밀도값/정전류의 전류 밀도값)의 절대값이 2.0 초과, 2.5 이하이고,
    상기 도금 단계의 도금액은 90 g /L 이상, 150 g/L 이하의 CuSO4, 170 g/L 이상, 250 g/L 이하의 H2SO4 및 60 ppm 이상, 120 ppm 이하의 염소 이온(Cl-)을 포함하며,
    상기 홀은 포고 핀(pogo pin) 삽입용 스루홀(through hole)이고,
    상기 홀의 벽면의 도금의 두께가 10μm 이상, 20 μm 이하이며,
    도금 완료 후 상기 홀의 입구의 직경이 80μm 이상인,
    인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 정전류 인가 시간의 상기 역전류 인가 시간에 대한 비(정전류의 인가시간/역전류의 인가시간)이 20 이상, 40 이하인,
    인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    1 펄스의 상기 정전류의 인가 시간이 2 ms 이상, 80 ms 이하이고,
    1 펄스의 상기 역전류의 인가 시간이 0.1 ms 이상, 2 ms 이하인,
    인쇄회로기판의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 인쇄회로기판에 형성된 각 관통 비어홀 중심 간의 거리가 0.2 mm 이상, 0.4 mm 이하인,
    인쇄회로기판의 제조방법.
KR1020230006588A 2023-01-17 2023-01-17 인쇄회로기판의 제조방법 Active KR102903986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230006588A KR102903986B1 (ko) 2023-01-17 2023-01-17 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230006588A KR102903986B1 (ko) 2023-01-17 2023-01-17 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20240114451A KR20240114451A (ko) 2024-07-24
KR102903986B1 true KR102903986B1 (ko) 2025-12-24

Family

ID=92171217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230006588A Active KR102903986B1 (ko) 2023-01-17 2023-01-17 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR102903986B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102215846B1 (ko) * 2019-11-27 2021-02-16 와이엠티 주식회사 회로기판의 관통홀 충진 방법 및 이를 이용하여 제조된 회로기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964263B2 (ja) * 2002-05-17 2007-08-22 株式会社デンソー ブラインドビアホール充填方法及び貫通電極形成方法
KR101313155B1 (ko) 2012-02-16 2013-09-30 주식회사 아모그린텍 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102215846B1 (ko) * 2019-11-27 2021-02-16 와이엠티 주식회사 회로기판의 관통홀 충진 방법 및 이를 이용하여 제조된 회로기판

Also Published As

Publication number Publication date
KR20240114451A (ko) 2024-07-24

Similar Documents

Publication Publication Date Title
KR100386146B1 (ko) 배선기판의 전해 도금 방법 및 배선기판의 전해 도금 장치
JP2007294923A (ja) 強度、導電率、曲げ加工性に優れた銅条又は銅箔の製造方法、銅条又は銅箔、並びにそれを用いた電子部品
TW201022481A (en) Shield plate and electroplating apparatus
KR20100065690A (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP7304492B2 (ja) フレキシブルプリント配線板及びその製造方法
CN106982521A (zh) 一种高厚径比印制电路板通孔镀铜的制作方法
CN107251661A (zh) 印刷配线板及其制造方法
CN107079590A (zh) 柔性印刷电路板和用于制造柔性印刷电路板的方法
CN104284520A (zh) 一种pcb表面处理方法
KR102903986B1 (ko) 인쇄회로기판의 제조방법
US3812020A (en) Electrolyte and method for electroplating an indium-copper alloy and printed circuits so plated
JP5056489B2 (ja) プリント配線板層間接続回路部の絶縁信頼性評価構造体及びその絶縁信頼性評価試験方法
JP2893916B2 (ja) プリント配線基板の電解メッキ方法
US3562117A (en) Method of copper electroplating printed circuit boards
CN117279214A (zh) 一种线路板背钻加工方法
JP2007084932A (ja) 電解メッキ法
US20110088932A1 (en) Wiring circuit board and method of manufacturing the same
JP4672189B2 (ja) 配線基板または半導体回路の製造方法
CN116669333B (zh) 一种通孔分段导通式pcb板及其制作方法
KR20170037750A (ko) 표면처리동박 및 그의 제조방법
CN115103512B (zh) Pcb板的激光导通微孔制作方法及pcb板
JPH04287395A (ja) 多層プリント基板の電解メッキ方法
JPH01253294A (ja) プリント配線基板及びその製造方法
JPS6188591A (ja) 印刷配線板の製造方法
CN116321762A (zh) 一种压延铜箔形成电子电路的方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

E13 Pre-grant limitation requested

Free format text: ST27 STATUS EVENT CODE: A-2-3-E10-E13-LIM-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11 Amendment of application requested

Free format text: ST27 STATUS EVENT CODE: A-2-2-P10-P11-NAP-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

F13 Ip right granted in full following pre-grant review

Free format text: ST27 STATUS EVENT CODE: A-3-4-F10-F13-REX-PX0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-2-2-U10-U11-OTH-PR1002 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

Q13 Ip right document published

Free format text: ST27 STATUS EVENT CODE: A-4-4-Q10-Q13-NAP-PG1601 (AS PROVIDED BY THE NATIONAL OFFICE)