[go: up one dir, main page]

KR102839600B1 - 강유전체 트랜지스터 및 그 제조 방법 - Google Patents

강유전체 트랜지스터 및 그 제조 방법

Info

Publication number
KR102839600B1
KR102839600B1 KR1020230111994A KR20230111994A KR102839600B1 KR 102839600 B1 KR102839600 B1 KR 102839600B1 KR 1020230111994 A KR1020230111994 A KR 1020230111994A KR 20230111994 A KR20230111994 A KR 20230111994A KR 102839600 B1 KR102839600 B1 KR 102839600B1
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
electrode layer
oxide
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230111994A
Other languages
English (en)
Other versions
KR20250030699A (ko
Inventor
이장식
김익재
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020230111994A priority Critical patent/KR102839600B1/ko
Publication of KR20250030699A publication Critical patent/KR20250030699A/ko
Priority to KR1020250099806A priority patent/KR20250117344A/ko
Application granted granted Critical
Publication of KR102839600B1 publication Critical patent/KR102839600B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/6339—
    • H10P14/6529—
    • H10P14/69392—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 관점에 따른 강유전체 트랜지스터는, 투명 기판과, 상기 투명 기판 상의 게이트 전극층과, 상기 게이트 전극층 상에 형성되고, 하프늄계 산화물을 포함하는 강유전체층과, 상기 강유전체층 상에 형성되고 산화물 반도체를 포함하는 반도체 채널층과, 상기 게이트 전극층의 일측에서 상기 반도체 채널층에 연결된 드레인 전극층과, 상기 게이트 전극층의 타측에서 상기 반도체 채널층에 연결된 소오스 전극층을 포함할 수 있다.

Description

강유전체 트랜지스터 및 그 제조 방법{Ferroelectric transistor and method of fabricating the same}
본 발명은 반도체 소자에 관한 것으로서, 더 상세하게는 강유전체 트랜지스터 및 그 제조 방법에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고속, 대용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 소자의 부피를 줄이면서 그 성능과 집적도를 높일 필요가 있다. 이에 따라, 종래 반도체 소자의 한계를 극복하기 위한 차세대 반도체 소자가 연구되고 있다. 예를 들어, 강유전체 전계효과 트랜지스터(Ferroelectric field effect transistor, FeFET) 또는 강유전체 메모리 소자(Ferroelectric memory device)는 빠른 동작 속도, 데이터 비휘발성, 높은 에너지 효율성 등의 성능을 보이고 있어 차세대 반도체 소자의 하나로 주목받고 있다.
이러한 이유로 강유전체 트랜지스터는 고밀도 메모리 및 로직 소자로 연구되어 왔다. 하지만 강유전체 트랜지스터는 그 비투과성 특징 및/또는 고온 제조 공정으로 인해서 그 응용이 제한되고, 예를 들어 디스플레이 기술에서 그 이용이 제한되고 있다. 최근, 유기 강유전체 물질을 이용한 투명 강유전체 트랜지스터 개발이 이루어지고 있으나, 저전력 소모, 높은 스위칭 속도 및 고집적성 등의 특성을 갖는 무기물계 투명 강유전체 트랜지스터 기술이 더 요구되고 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 일정 이상의 투명도를 갖는 저온 공정이 가능한 무기물계 강유전체 물질을 이용한 강유전체 트랜지스터 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 기술적 과제를 달성하기 위한, 본 발명의 일 관점에 따른 강유전체 트랜지스터는, 투명 기판과, 상기 투명 기판 상의 게이트 전극층과, 상기 게이트 전극층 상에 형성되고, 하프늄계 산화물을 포함하는 강유전체층과, 상기 강유전체층 상에 형성되고 산화물 반도체를 포함하는 반도체 채널층과, 상기 게이트 전극층의 일측에서 상기 반도체 채널층에 연결된 드레인 전극층과, 상기 게이트 전극층의 타측에서 상기 반도체 채널층에 연결된 소오스 전극층을 포함할 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 강유전체층은 지르코늄(Zr), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 가돌리늄(Gd) 및 란타늄(La) 중 적어도 하나가 첨가된 하프늄 산화물을 포함할 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 강유전체층은 450 oC 미만의 온도에서 형성되고 열처리될 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 반도체 채널층은 n형 산화물 반도체 또는 p형 산화물 반도체를 포함하고, 상기 n형 산화물 반도체는 인듐산화물(InOx), 아연산화물(ZnOx), 인듐주석산화물(InSnOx, ITO), 인듐아연산화물(InZnOx), 인듐갈륨산화물(InGaOx), 아연주석산화물(ZnSnOx), 알루미늄아연산화물(AlZnOx), 인듐갈륨아연산화물(InGaZnOx), 갈륨아연산화물(GaZnOx), 인듐아연주석산화물(InZnSnOx), 인듐아연주석산화물(InZnSnOx) 및 하프늄인듐아연산화물(HfInZnOx) 중 적어도 하나를 포함하고, 상기 p형 산화물 반도체는 구리산화물(CuOx), 니켈산화물(NiOx), 주석산화물(SnOx), 망간산화물(MnOx), 구리알루미늄산화물(CuAlOx), 구리갈륨산화물(CuGaOx) 및 구리크롬산화물(CuCrOx) 중 적어도 하나를 포함할 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 투명 기판은 유리 기판을 포함할 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 게이트 전극층, 상기 드레인 전극층 및 상기 소오스 전극층은 투명 도전성 산화물을 포함할 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 투명 도전성 산화물은 인듐산화물(InOx), 아연산화물(ZnOx), 인듐주석산화물(InSnOx), 인듐아연산화물(InZnOx), 인듐갈륨산화물(InGaOx), 아연주석산화물(ZnSnOx), 알루미늄아연산화물(AlZnOx), 인듐갈륨아연산화물(InGaZnOx), 갈륨아연산화물(GaZnOx), 인듐아연주석산화물(InZnSnOx), 인듐아연주석산화물(InZnSnOx), 하프늄인듐아연산화물(HfInZnOx), 구리산화물(CuOx), 니켈산화물(NiOx), 주석산화물(SnOx), 망간산화물(MnOx), 구리알루미늄산화물(CuAlOx), 구리갈륨산화물(CuGaOx) 및 구리크롬산화물(CuCrOx) 중 적어도 하나를 포함할 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 강유전체 트랜지스터는 가시광선 영역에서 65% 이상의 투과도를 보일 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 게이트 전극층, 상기 드레인 전극층 및 상기 소오스 전극층은 금속 또는 금속 질화물을 포함할 수 있다.
상기 강유전체 트랜지스터에 따르면, 상기 드레인 전극층 및 상기 소오스 전극층은 상기 강유전체층 상에 이격되게 형성되고, 상기 반도체 채널층의 일측은 상기 강유전체층 상에서부터 상기 드레인층의 단부 상으로 연장되고, 상기 반도체 채널층의 타측은 상기 강유전체층 상에서부터 상기 소오스층의 단부 상으로 연장될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 관점에 따른 강유전체 트랜지스터의 제조 방법은, 투명 기판 상에 게이트 전극층을 형성하는 단계와, 상기 게이트 전극층 상에 하프늄계 산화물을 포함하는 강유전체층을 형성하는 단계와, 상기 게이트 전극층의 양측의 상기 강유전체층 상에 드레인 전극층 및 소오스 전극층을 각각 형성하는 단계와, 상기 드레인 전극층 및 상기 소오스 전극층에 연결되도록 상기 강유전체층 상에 산화물 반도체를 포함하는 반도체 채널층을 형성하는 단계를 포함할 수 있다.
상기 강유전체 트랜지스터의 제조 방법에 따르면, 상기 강유전체층을 형성하는 단계는, 원자층증착(atomic layer deposition, ALD)법을 이용하여 상기 게이트 전극층 상에 하프늄계 산화물층을 형성하는 단계를 포함할 수 있다.
상기 강유전체 트랜지스터의 제조 방법에 따르면, 상기 강유전체층의 분극 특성을 유도하기 위하여 300 oC 초과 및 450 oC 미만의 온도에서 열처리하는 단계를 더 포함할 수 있다.
상기 강유전체 트랜지스터의 제조 방법에 따르면, 상기 열처리하는 단계는 상기 반도체 채널층 상에 별도의 패시베이션층을 형성하지 않고 상기 반도체 채널층이 노출된 상태에서 수행할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 일정 이상의 투명도를 갖는 저온 공정이 가능한 하프늄계 강유전 물질을 이용한 강유전체 트랜지스터 및 그 제조 방법이 제공될 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 강유전체 트랜지스터를 보여주는 개략적인 단면도이다.
도 2는 비교예에 따른 유리 기판과 본 발명의 실시예들에 따른 강유전체 트랜지스터의 광 투과도를 보여주는 그래프이다.
도 3a는 본 발명의 실시예들에 따른 강유전체 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이고, 도 3b는 프로그램 및 소거 상태에서 게이트 전압에 따른 드레인 전류 특성을 보여주는 그래프이다.
도 4a는 본 발명의 실시예들에 따른 강유전체 트랜지스터의 펄스폭에 따른 프로그램 및 소거 특성을 보여주는 그래프이고, 도 4b는 사이클에 따른 내구성 특성을 보여주는 그래프이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 강유전체 트랜지스터의 제조 방법을 보여주는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일 실시예에 따른 강유전체 트랜지스터를 보여주는 개략적인 단면도이다.
도 1을 참조하면, 강유전체 트랜지스터(100)는 투명 기판(110), 게이트 전극층(120), 강유전체층(130), 반도체 채널층(150), 드레인 전극층(140a) 및 소오스 전극층(140b)을 포함할 수 있다.
예를 들어, 강유전체 트랜지스터(100)는 전계효과 트랜지스터(field effect transistor, FET)의 구조를 가질 수 있고, 이 경우 강유전체 전계효과 트랜지스터(ferroelectric FET, FeFET)로 불릴 수도 있다. 나아가, 강유전체 트랜지스터(100)는 강유전체층(130)에 데이터를 저장하는 비휘발성 메모리 소자로 동작할 수도 있고, 이 경우 강유전체 메모리 소자(ferroelectric memory device) 로 불릴 수도 있다. 다만, 이러한 강유전체 메모리 소자는 별도의 커패시터(capacitor)를 필요로 하지 않는다는 점에서, 강유전체 트랜지스터와 커패시터로 구성되는 메모리 소자와는 구분될 수 있다.
투명 기판(110)은 다양한 물질이 사용될 수 있고, 예를 들어 투명 소자를 구성할 경우에는 투명 기판을 포함할 수 있다. 예를 들어, 강유전체 트랜지스터(100)가 디스플레이 소자로 활용될 경우, 투명 기판(110)은 투명 소재, 예컨대 유리 기판으로 구성될 수 있다. 이와 같이, 강유전체 트랜지스터(100)는 박막 구조로 형성된다는 점에서, 강유전체 박막 트랜지스터(ferroelectric thin film transistor, FeTFT)로 불릴 수도 있다.
게이트 전극층(120)은 투명 기판(110) 상에 형성될 수 있다. 예를 들어, 게이트 전극층(120)은 투명 기판(110) 상에 소정의 패턴을 갖도록 형성될 수 있다. 강유전체층(130)은 게이트 전극층(120) 상에 형성될 수 있다. 반도체 채널층(130)은 강유전체층(130) 상에 형성될 수 있다. 드레인 전극층(140a) 및 소오스 전극층(140b)은 게이트 전극층(120)의 양측에서 반도체 채널층(150)에 각각 연결될 수 있다.
보다 구체적으로 보면, 강유전체층(130)은 게이트 전극층(120)을 덮도록 투명 기판(110) 상에 형성될 수 있다. 강유전체층(130)은 분극(polarization) 현상을 이용하여 데이터를 저장할 수 있는 층을 포함할 수 있다. 강유전체층(130)은 고유전율 물질, 예컨대 하프늄계 산화물을 포함할 수 있다. 강유전체층(130)은 지르코늄(Zr), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 가돌리늄(Gd) 및 란타늄(La) 중 적어도 하나가 첨가된 하프늄 산화물을 포함할 수 있고, 예를 들어 하프늄-지르코늄 산화물(hafnium zirconium oxide, HZO), 예컨대 HfZrOx을 포함할 수 있다. 일부 실시예들에서, 강유전체층(130)은 하프늄 산화물(HfO2) 및 지르코늄 산화물(ZrO2)의 혼합 구조 또는 적층 구조를 포함할 수도 있다. 일부 실시예들에서, 강유전체층(130)은 450 oC 미만의 온도에서 형성되고 열처리되어, 저온 공정만으로 강유전 특성을 나타낼 수 있다.
반도체 채널층(130)은 게이트 전극층(120)에 적어도 부분적으로 대응되도록 강유전체층(130) 상에 형성될 수 있다. 반도체 채널층(130)은 n형 산화물 반도체 또는 p형 산화물 반도체를 포함할 수 있다. 예를 들어, n형 물질은 인듐산화물(InOx), 아연산화물(ZnOx), 인듐주석산화물(InSnOx), 인듐아연산화물(InZnOx), 인듐갈륨산화물(InGaOx), 아연주석산화물(ZnSnOx), 알루미늄아연산화물(AlZnOx), 인듐갈륨아연산화물(InGaZnOx), 갈륨아연산화물(GaZnOx), 인듐아연주석산화물(InZnSnOx), 인듐아연주석산화물(InZnSnOx) 및 하프늄인듐아연산화물(HfInZnOx) 중 적어도 하나를 포함하고, p형 물질은 구리산화물(CuOx), 니켈산화물(NiOx), 주석산화물(SnOx), 망간산화물(MnOx), 구리알루미늄산화물(CuAlOx), 구리갈륨산화물(CuGaOx) 및 구리크롬산화물(CuCrOx) 중 적어도 하나를 포함 포함할 수 있다.
드레인 전극층(140a) 및 소오스 전극층(140b)은 강유전체층(130) 상에 이격되게 형성될 수 있다. 예를 들어, 드레인 전극층(140a)은 게이트 전극층(120)의 일측에서 반도체 채널층(150)에 연결되고, 소오스 전극층(140b)은 게이트 전극층(120)의 타측에서 반도체 채널층(150)에 연결될 수 있다.
일부 실시예들에서, 반도체 채널층(150)의 일측은 강유전체층(130) 상에서부터 드레인 전극층(140a)의 단부 상으로 연장되고, 반도체 채널층(150)의 타측은 강유전체층(130) 상에서부터 소오스 전극층(140b)의 단부 상으로 연장될 수 있다. 예를 들어, 드레인 전극층(140a)은 게이트 전극층(120) 외측의 투명 기판(110) 상의 강유전체층(130)으로부터 게이트 전극층(120)의 일측 상의 강유전체층(130) 상으로 연장되고, 소오스 전극층(140b)은 게이트 전극층(120) 외측의 투명 기판(110) 상의 강유전체층(130)으로부터 게이트 전극층(120)의 타측 상의 강유전체층(130) 상으로 연장될 수 있다.
게이트 전극층(120), 드레인 전극층(140a) 및 소오스 전극층(140b)은 적절한 도전물로 형성될 수 있다. 예를 들어, 게이트 전극층(120)은 전적인 투명 소자 구현을 위하여 투명한 도전성 소재, 예컨대 투명 도전성 산화물을 포함할 수 있다. 투명 도전성 산화물은 인듐산화물(InOx), 아연산화물(ZnOx), 인듐주석산화물(InSnOx), 인듐아연산화물(InZnOx), 인듐갈륨산화물(InGaOx), 아연주석산화물(ZnSnOx), 알루미늄아연산화물(AlZnOx), 인듐갈륨아연산화물(InGaZnOx), 갈륨아연산화물(GaZnOx), 인듐아연주석산화물(InZnSnOx), 인듐아연주석산화물(InZnSnOx), 하프늄인듐아연산화물(HfInZnOx), 구리산화물(CuOx), 니켈산화물(NiOx), 주석산화물(SnOx), 망간산화물(MnOx), 구리알루미늄산화물(CuAlOx), 구리갈륨산화물(CuGaOx) 및 구리크롬산화물(CuCrOx) 중 적어도 하나를 포함할 수 있다.
일부 실시예들에서, 게이트 전극층(120), 드레인 전극층(140a) 및 소오스 전극층(140b)이 소자에서 차지하는 면적이 상대적으로 낮다는 점에서 대체적인 투명 소자를 구현하는 경우, 투명 소재로 제한되지 않고, 금속 또는 금속 질화물을 포함할 수도 있다. 예를 들어, 게이트 전극층(120), 드레인 전극층(140a) 및 소오스 전극층(140b)은 Cu, Al, Ti, W, Mo, Pt, Au, Ni 및 TiN 중 하나의 박막 또는 둘 이상의 적층 구조를 포함할 수도 있다.
일부 실시예들에서, 게이트 전극층(120), 드레인 전극층(140a) 및 소오스 전극층(140b)이 투명 도전성 산화물, 예컨대 인듐주석 산화물(ITO)로 형성된 경우, 강유전체 트랜지스터(100)는 가시 광선 영역에서 전체적으로 투명할 수 있다. 도 2에 도시된 바와 같이, 가시 광선 영역에서 유리 기판이 약 91%의 투과도를 보이고, 본 실시예들에 다른 강유전체 트랜지스터(100)는 65% 이상의 투과도를 보일 수 있고, 나아가 400 ~ 700 nm 파장 범위에서 약 70% 이상의 투과도를 보일 수 있고, 최고 82%의 투과도를 보일 수 있다. 따라서, 강유전체 트랜지스터(100)는 가시광선 영역에서 투과성을 요구하는 디스플레이 분야에 투명 소자로 이용될 수 있다.
일부 실시예들에 따른 투명 강유전체 트랜지스터(100)에서, 강유전체층(130)은 하프늄-지르코늄 산화물(HZO)로 형성되고, 반도체 채널층(150)은 인듐-지르코늄 산화물(IZO)로 형성되고, 게이트 전극층(120), 드레인 전극층(140a) 및 소오스 전극층(140b)이 인듐주석 산화물(ITO)로 형성될 수 있다.
이하에서는 강유전체 트랜지스터(100)의 전기적 특성에 대해서 설명한다.
도 3a는 본 발명의 실시예들에 따른 강유전체 트랜지스터의 트랜스퍼 특성을 보여주는 그래프이고, 도 3b는 프로그램 및 소거 상태에서 게이트 전압에 따른 드레인 전류 특성을 보여주는 그래프이다.
도 3a를 참조하면, 게이트 전압을 -6V ~ 6V 범위에서 스윕하면서 드레인 전류를 측정한 결과, 강유전체 트랜지스터(100)는 반시계 방향(anticlockwise)의 히스테레시스를 갖는 n-형 트랜스퍼 특성을 보였다. 이로부터, 하프늄계 산화물, 예컨대 HZO로 구성된 강유전체층(130)의 강유전체 특성이 확인될 수 있다.
도 3b를 참조하면, 게이트 전극층(120)에 프로그램 펄스 전압(5V, 100μs) 및 소거 펄스 전압(-5V, 500μs)을 각각 인가하여 프로그램 및 소거 동작이 각각 수행된 후, 소자 상태를 검증하기 위하여 게이트 전압이 스윕되었다. 그 결과, 강유전체 트랜지스터(100)는 약 2.7V의 메모리 윈도우 특성을 갖고, 따라서 메모리 소자로 이용될 수 있음을 알 수 있다.
도 4a는 본 발명의 실시예들에 따른 강유전체 트랜지스터의 펄스폭에 따른 프로그램 및 소거 특성을 보여주는 그래프이고, 도 4b는 사이클에 따른 내구성 특성을 보여주는 그래프이다.
도 4a를 참조하면, 강유전체 트랜지스터(100)의 스위칭 특성, 예컨대 문턱전압이 인가되는 전압의 펄스폭에 따라서 변하는 것을 알 수 있다. 예를 들어, 강유전체 트랜지스터(100)는 전압 5V 및 펄스폭 50 ns의 프로그램 동작에서 약 1V의 메모리 윈도우를 보여주고, 전압 -5V 및 펄스폭 100 ns의 소거 동작에서 약 1V의 메모리 윈도우를 보여줄 수 있다.
도 4b를 참조하면, 강유전체 트랜지스터(100)는 좋은 내구성(endurance) 특성, 예컨대 107 사이클까지 안정적인 스위칭 동작을 보여주었다.
전술한 바와 같이, 강유전체 트랜지스터(100)는 가시 광선 영역에서 높은 투과도롤 보일 수 있어서, 투명 소자에 이용될 수 있음을 알 수 있다. 나아가, 강유전체 트랜지스터(100)는 안정적인 강유전 특성과 메모리 특성을 보여줄 수 있어서, 높은 동작 속도를 요하는 고속 스위칭 소자로 사용되거나 또는 전력 소모가 낮은 메모리 소자로 이용될 수 있다.
이하에서는 강유전체 트랜지스터(100)의 제조 방법에 대해서 설명한다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 강유전체 트랜지스터의 제조 방법을 보여주는 단면도들이다.
도 5를 참조하면, 투명 기판(110) 상에 게이트 전극층(120)을 형성할 수 있다. 예를 들어, 투명 기판(110) 상에 스퍼터링 방법으로 도전층, 예컨대 ITO층을 형성한 후, 패터닝하여, 게이트 전극층(120)이 형성될 수 있다.
도 6을 참조하면, 게이트 전극층(120) 상에 강유전체층(130)을 형성할 수 있다. 예를 들어, 강유전체층(130)을 형성하는 단계는, 게이트 전극층(120) 상에 하프늄계 산화물을 포함하는 강유전체층(130), 예컨대 하프늄-지르코늄 산화물(HZO)층을 원자층증착(ALD)법을 이용하여 형성하는 단계를 포함할 수 있다. 예를 들어, HZO층은 약 260 ~ 300 oC 온도 범위에서, tetrakis(ethylmethylamido)hafnium 프리커서, tetrakis(ethylmethylamido)zirconium 프리커서 및 O3 가스를 이용하여 원자층증착(ALD)이 수행될 수 있다.
도 7을 참조하면, 게이트 전극층(120)의 양측의 강유전체층(130) 상에 드레인 전극층(140a) 및 소오스 전극층(140b)을 각각 형성할 수 있다. 예를 들어, 강유전체층(130) 상에 도전층, 예컨대 인듐-주석 산화물(indium-tin oxide, ITO)층을 스퍼터링 방법으로 형성한 후, 이를 패터닝하여 서로 이격된 드레인 전극층(140a) 및 소오스 전극층(140b)을 형성할 수 있다.
도 8을 참조하면, 드레인 전극층(140a) 및 소오스 전극층(140b)에 연결되도록 강유전체층(130) 상에 반도체 채널층(150)을 형성할 수 있다. 예를 들어, 드레인 전극층(140a) 및 소오스 전극층(140b)이 형성된 강유전체층(130) 상에 산화물 반도체층, 예컨대 인듐-아연 산화물(IZO)층을 형성한 후 패터닝하여 반도체 채널층(150)이 형성될 수 있다. 보다 구체적으로 보면, IZO층은 약 100 ~ 200 oC 온도 범위에서 bis(trimethylsilyl)amidodiethyl indium 프리커서, diethylzinc 프리커서 및 O3 가스를 이용하여 원자층증착(ALD)법으로 형성될 수 있다.
선택적으로, 강유전체층(130)에 대한 열처리 단계가 부가될 수 있다. 예를 들어, 강유전체층(130)의 분극 특성을 유도하기 위하여, 저온 범위, 예컨대 300 oC 초과 및 450 oC 미만의 온도에서 열처리가 수행될 수 있다. 일부 실시예에서, 열처리는 400 oC 온도에서 불활성 분위기, 예컨대 N2 분위기에서 수행될 수 있다. 나아가, 열처리하는 단계는 반도체 채널층(150) 상에 별도의 패시베이션층을 형성하지 않고 반도체 채널층(150)이 노출된 상태에서 수행될 수 있다.
도 9를 참조하면, 열처리 온도에 따른 강유전체 트랜지스터(100)의 분극 특성을 알 수 있다. 열처리 온도가 300 oC 인 경우에는, 강유전체 트랜지스터(100)의 강유전 특성이 불충분하지만, 열처리 온도가 400 oC 및 500 oC 에서는 강유전 특성이 잘 발휘됨을 알 수 있다. 따라서, 열처리 온도는 300 oC 보다는 높을 필요가 있다. 나아가, 열처리 온도는 강유전체 트랜지스터(100)의 열 안정성을 고려하여, 450 oC 미만으로 제한될 수 있다. 강유전체 트랜지스터(100)가 저온 열처리 분위기 하에서 강유전 특성을 보일 수 있는 것은, 유리 기판 상의 강유전체층(130)과 반도체 채널층(150)의 계면 특성과 스트레스 조건이 영향을 미친 것으로 이해될 수 있다.
전술한 강유전체 트랜지스터(100)의 제조 방법에 의하면, 전체적으로 450 oC 미만, 보다 엄격하게는 400 oC 이하의 저온 공정으로 박막의 형성 및 열처리가 수행될 수 있어서, 강유전체 트랜지스터(100)가 저온 공정을 요하는 제품, 예컨대 디스플레이 제품에 적용될 수 있도록 해준다. 나아가, 강유전체 트랜지스터(100)에 의하면 하프늄계 산화물을 강유전체층(130)으로 이용하여, 강유전 특성을 구현할 수 있다. 이에 따라, 강유전체 트랜지스터(100)는 고속 스위칭 특성, 큰 메모리 윈도우, 긴 내구성 등을 가질 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 강유전체 트랜지스터
110: 투명 기판
120: 게이트 전극층
130: 강유전체층
140a: 드레인 전극층
140b: 소오스 전극층
150: 반도체 채널층

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 투명 기판 상에 게이트 전극층을 형성하는 단계;
    상기 게이트 전극층 상에 하프늄계 산화물을 포함하는 강유전체층을 형성하는 단계;
    상기 게이트 전극층의 양측의 상기 강유전체층 상에 드레인 전극층 및 소오스 전극층을 각각 형성하는 단계; 및
    상기 드레인 전극층 및 상기 소오스 전극층에 연결되도록 상기 강유전체층 상에 산화물 반도체를 포함하는 반도체 채널층을 형성하는 단계를 포함하고,
    상기 강유전체층의 분극 특성을 유도하기 위하여 300 oC 초과 및 450 oC 미만의 온도에서 열처리하는 단계를 더 포함하고,
    상기 열처리하는 단계는 상기 반도체 채널층 상에 별도의 패시베이션층을 형성하지 않고 상기 반도체 채널층이 노출된 상태에서 상기 강유전체층 및 상기 반도체 채널층이 계면 접촉된 상태에서 수행하는,
    강유전체 트랜지스터의 제조 방법.
  12. 제 11 항에 있어서,
    상기 강유전체층을 형성하는 단계는, 원자층증착법을 이용하여 상기 게이트 전극층 상에 하프늄계 산화물층을 형성하는 단계를 포함하는,
    강유전체 트랜지스터의 제조 방법.
  13. 제 12 항에 있어서,
    상기 강유전체층은 지르코늄(Zr), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 가돌리늄(Gd) 및 란타늄(La) 중 적어도 하나가 첨가된 하프늄 산화물을 포함하는,
    강유전체 트랜지스터의 제조 방법.
  14. 삭제
  15. 제 11 항에 있어서,
    상기 투명 기판은 유리 기판을 포함하고,
    상기 게이트 전극층, 상기 드레인 전극층 및 상기 소오스 전극층은 투명 도전성 산화물을 포함하는,
    강유전체 트랜지스터의 제조 방법.
  16. 제 15 항에 있어서,
    상기 강유전체 트랜지스터는 가시광선 영역에서 65% 이상의 투과도를 보이는, 강유전체 트랜지스터의 제조 방법.
KR1020230111994A 2023-08-25 2023-08-25 강유전체 트랜지스터 및 그 제조 방법 Active KR102839600B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230111994A KR102839600B1 (ko) 2023-08-25 2023-08-25 강유전체 트랜지스터 및 그 제조 방법
KR1020250099806A KR20250117344A (ko) 2023-08-25 2025-07-23 강유전체 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230111994A KR102839600B1 (ko) 2023-08-25 2023-08-25 강유전체 트랜지스터 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020250099806A Division KR20250117344A (ko) 2023-08-25 2025-07-23 강유전체 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20250030699A KR20250030699A (ko) 2025-03-05
KR102839600B1 true KR102839600B1 (ko) 2025-07-30

Family

ID=94980110

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020230111994A Active KR102839600B1 (ko) 2023-08-25 2023-08-25 강유전체 트랜지스터 및 그 제조 방법
KR1020250099806A Pending KR20250117344A (ko) 2023-08-25 2025-07-23 강유전체 트랜지스터 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020250099806A Pending KR20250117344A (ko) 2023-08-25 2025-07-23 강유전체 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (2) KR102839600B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI782259B (zh) * 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP3503199A1 (en) * 2017-12-22 2019-06-26 IMEC vzw A method for forming a ferroelectric field-effect transistor
KR102782983B1 (ko) * 2021-05-24 2025-03-18 에이디알씨 주식회사 박막 트랜지스터 및 그 제조 방법과 전자 장치

Also Published As

Publication number Publication date
KR20250030699A (ko) 2025-03-05
KR20250117344A (ko) 2025-08-04

Similar Documents

Publication Publication Date Title
KR101963226B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN101375405B (zh) 场效应晶体管
KR101343570B1 (ko) 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
JP7601366B2 (ja) ドメインスイッチング素子及びその製造方法
KR20100054074A (ko) 투명 전자소자용 투명 메모리.
KR20110066370A (ko) 박막트랜지스터 및 그의 제조방법
JP2007073703A (ja) 薄膜トランジスタ及び薄膜ダイオード
JPWO2008096768A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
CN107170812A (zh) 一种铁电薄膜晶体管及其制备方法
CN111554737A (zh) 超低功耗的薄膜晶体管及其制备方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
US20100019239A1 (en) Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
CN116636014A (zh) 碲基半导体器件的制造方法、由此制造的碲基半导体器件以及薄膜晶体管
KR102514952B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
JP2006121029A (ja) 固体電子装置
Chang et al. Low-temperature solution-processed n-channel SnO2 thin-film transistors and high-gain zero-V GS-load inverter
US20130221360A1 (en) Thin film transistor having atomic-doping layer
KR20190000785A (ko) 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드
KR102839600B1 (ko) 강유전체 트랜지스터 및 그 제조 방법
KR101077617B1 (ko) 유-무기 하이브리드 비파괴읽기 박막트랜지스터 강유전체 메모리 및 그 제조방법
US20240006508A1 (en) Semiconductor device including ferroelectric structure having moiré pattern of two-dimensional material layer
CN117219671A (zh) 一种具有双层沟道层的铁电场效应晶体管及其制备方法
CN103296064A (zh) 薄膜晶体管
KR102849626B1 (ko) 산화물 반도체를 포함하는 씨모스 박막 인버터 소자 및 그 제조방법
KR102869291B1 (ko) P형 강유전체 박막 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

A16 Divisional, continuation or continuation in part application filed

Free format text: ST27 STATUS EVENT CODE: A-0-1-A10-A16-DIV-PA0107 (AS PROVIDED BY THE NATIONAL OFFICE)

PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

Q13 Ip right document published

Free format text: ST27 STATUS EVENT CODE: A-4-4-Q10-Q13-NAP-PG1601 (AS PROVIDED BY THE NATIONAL OFFICE)

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000