KR102812877B1 - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- KR102812877B1 KR102812877B1 KR1020220160048A KR20220160048A KR102812877B1 KR 102812877 B1 KR102812877 B1 KR 102812877B1 KR 1020220160048 A KR1020220160048 A KR 1020220160048A KR 20220160048 A KR20220160048 A KR 20220160048A KR 102812877 B1 KR102812877 B1 KR 102812877B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- circuit board
- build
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
실시 예의 회로 기판은 개구부를 포함한 절연층; 상기 절연층의 상기 개구부에 적어도 일부가 매립된 제1 회로 패턴; 및 상기 제1 회로 패턴 상에 배치된 금속층을 포함하고, 상기 절연층의 상기 개구부를 구성하는 상기 절연층의 내측면과 상기 제1 회로 패턴 사이에 홈부가 구비되고, 상기 금속층은 상기 홈부를 채우고, 외부로 노출된다.A circuit board of an embodiment comprises: an insulating layer including an opening; a first circuit pattern at least partially embedded in the opening of the insulating layer; and a metal layer disposed on the first circuit pattern, wherein a groove is formed between an inner surface of the insulating layer forming the opening of the insulating layer and the first circuit pattern, and the metal layer fills the groove and is exposed to the outside.
Description
본 발명의 실시 예는 회로기판에 관한 것이다.An embodiment of the present invention relates to a circuit board.
인쇄회로기판(PCB: Printed Circuit Board)은 전기 절연 기판에 전도성 재료로 인쇄회로를 인쇄한 기판이다.A printed circuit board (PCB) is a board with a printed circuit printed on an electrically insulating substrate using conductive material.
인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성한다.A printed circuit board is structured to densely mount various types of components on a flat surface by determining the mounting location of each component and printing and fixing a circuit pattern that connects the components on the flat surface.
전자 기기 및 제품의 첨단화로 인한 기기의 소형화 및 기술집적은 꾸준히 발전하게 되었다. 이로 인한 인쇄회로기판 제조 방법도 점차 소형, 경량에 대응해야만 한다. 이러한 요구는 초기에 단면에서 양면 인쇄회로기판으로 다시 다층 인쇄회로기판, 빌드업 공법으로 다양하게 발전하고 있다.Due to the advancement of electronic devices and products, the miniaturization and technological integration of devices have been continuously developed. Accordingly, the method of manufacturing printed circuit boards must also respond to miniaturization and lightness. This demand has been developed in various ways, from single-sided to double-sided printed circuit boards, and then to multilayer printed circuit boards and build-up methods.
최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 인쇄회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있으며, 비아홀을 형성하고 비아홀 내부에 도전성 페이스트를 충진하거나, 범프를 형성하여 인쇄회로기판의 층간을 도통 시키는 공법들이 주류를 이루고 있다.Recently, in order to realize miniaturization and multifunctionality of electronic components, printed circuit boards are being used in a multilayer structure that allows for high-density integration, and methods of forming via holes and filling the inside of the via holes with conductive paste or forming bumps to conduct electricity between layers of the printed circuit board are becoming mainstream.
이러한 방법은 최근의 부품 소형 및 경량화에 대응할 수 있는 미세 패턴 및 설계도의 자유성 때문에 기존공법에 비해 큰 장점을 가지고 있다.This method has great advantages over existing methods because of its freedom in fine patterns and design drawings that can respond to recent miniaturization and lightweighting of components.
하지만, 종래 기술에 따르면 매립 패턴의 형성시에 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 문제가 발생하는 문제점이 있었다.However, according to the prior art, there was a problem in that a groove or step (recessed depth gap) was generated on the surface of the printed circuit board when forming the embedded pattern.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지하고자 한다.The present invention has been devised to solve the above-mentioned problem, and aims to prevent a groove or step (recessed depth gap) from being formed on the surface of a printed circuit board due to a buried pattern by forming a metal plating layer on top of a circuit pattern.
또한, 본 발명은 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하도록 하고자 한다.In addition, the present invention aims to reduce manufacturing costs by simplifying the manufacturing process of a fine circuit pattern by using a dry film as a mask pattern when forming a metal plating layer to prevent the above-mentioned grooves or steps.
전술한 문제를 해결하기 위한 본 실시예에 따른 회로 기판은 상면과 하면을 포함한 절연층; 상기 절연층 내에 매립된 전극부; 및 상기 절연층의 하면에 배치되고, 상기 절연층과 다른 물질로 구비된 보호층을 포함하고, 상기 전극부는 상기 절연층의 상면에 인접하게 배치된 패드부, 상기 절연층 내에 배치된 회로층, 및 상기 회로층과 상기 패드부 사이에 배치된 비아전극, 및 상기 패드부 상에 배치된 금속층을 포함하고, 상기 비아전극은 상기 절연층의 상면에서 상기 절연층의 하면을 향하여 폭이 점진적으로 넓어지고, 상기 패드부의 상면과 상기 절연층의 상면 사이에 상기 금속층의 적어도 일부가 배치된다.
또한, 상기 절연층은 수직 방향을 따라 적층된 복수의 빌드업층을 포함하고, 상기 절연층의 상면은 상기 복수의 빌드업층 중 최상측에 배치된 제1 빌드업층의 상면이고, 상기 절연층의 하면은 상기 복수의 빌드업층 중 최하측에 배치된 제2 빌드업층의 하면이다.
또한, 상기 패드부 및 상기 금속층은 구리를 포함한다.
또한, 상기 비아 전극은 상기 복수의 빌드업층에 각각 배치되고, 상기 회로층은 상기 복수의 빌드업층에 각각 배치된 비아 전극들 사이에 배치된다.
또한, 상기 금속층의 상면은 상기 절연층의 상면과 동일 평면 상에 위치한다.
또한, 상기 복수의 빌드업층에 각각 배치된 비아 전극들은 서로 동일한 경사를 가진다.
또한, 상기 금속층의 폭은 상기 패드부의 폭과 동일하다.
또한, 상기 절연층의 두께는 상기 보호층의 두께와 상이하다.
또한, 상기 절연층의 상면과 상기 패드부의 상면은 홈부를 형성하고, 상기 금속층의 폭은 상기 홈부의 폭과 동일하다.
또한, 상기 보호층은 상면 및 하면을 관통하는 관통 홀을 구비하고, 상기 관통 홀의 폭은 상기 금속층의 폭보다 크다.
또한, 상기 패드부는 상기 금속층 상에 배치되는 소자와 전기적으로 연결되는 본딩 패드이다.
전술한 문제를 해결하기 위한 본 발명의 다른 일실시예에 따른 회로 기판은 절연층; 상기 절연층 내에 매립된 전극부; 및 상기 절연층의 하면에 배치되고, 상기 절연층과 다른 물질로 구비된 보호층;를 포함하고, 상기 전극부는 상기 절연층의 상면에 인접하게 배치된 패드부, 상기 절연층 내에 배치된 회로층, 및 상기 회로층과 상기 패드부 사이에 배치된 비아전극, 및 상기 패드부 상에 배치된 금속층을 포함하고, 상기 절연층은 수직 방향을 따라 적층된 복수의 빌드업 층을 포함하고, 상기 패드부 및 상기 금속층은 상기 복수의 빌드업층 중 최상측에 배치된 제1 빌드업층의 상면에 구비된 홈부에 배치되고, 상기 보호층은 상기 복수의 빌드업층 중 최하측에 배치된 제2 빌드업층의 하면에 배치된다.
또한, 상기 홈부의 폭은 상기 패드부의 폭과 동일하다.
또한, 상기 패드부의 폭은 상기 금속층의 폭과 동일하다.
또한, 상기 패드부의 상면은 상기 절연층의 상면보다 낮게 위치한다.
또한, 상기 금속층의 상면은 상기 절연층의 상면과 동일 평면 상에 위치한다.
또한, 상기 비아 전극은 상기 복수의 빌드업층에 각각 배치되고, 상기 회로층은 상기 복수의 빌드업층에 각각 배치된 비아 전극들 사이에 배치된다.
또한, 상기 보호층은 상면 및 하면을 관통하는 관통 홀을 구비한다.
또한, 상기 관통 홀의 폭은 상기 금속층의 폭보다 크다.
또한, 상기 패드부는 상기 금속층 상에 배치되는 소자와 전기적으로 연결되는 본딩 패드이다.According to the present embodiment for solving the above-described problem, a circuit board includes an insulating layer including an upper surface and a lower surface; an electrode portion embedded in the insulating layer; and a protective layer disposed on a lower surface of the insulating layer and made of a different material from the insulating layer, wherein the electrode portion includes a pad portion disposed adjacent to the upper surface of the insulating layer, a circuit layer disposed in the insulating layer, and a via electrode disposed between the circuit layer and the pad portion, and a metal layer disposed on the pad portion, wherein the via electrode has a width that gradually widens from the upper surface of the insulating layer toward the lower surface of the insulating layer, and at least a portion of the metal layer is disposed between the upper surface of the pad portion and the upper surface of the insulating layer.
In addition, the insulating layer includes a plurality of build-up layers stacked along a vertical direction, and an upper surface of the insulating layer is an upper surface of a first build-up layer arranged at the uppermost side among the plurality of build-up layers, and a lower surface of the insulating layer is a lower surface of a second build-up layer arranged at the lowermost side among the plurality of build-up layers.
Additionally, the pad portion and the metal layer contain copper.
Additionally, the via electrodes are respectively arranged in the plurality of build-up layers, and the circuit layer is respectively arranged between the via electrodes arranged in the plurality of build-up layers.
Additionally, the upper surface of the metal layer is located on the same plane as the upper surface of the insulating layer.
Additionally, the via electrodes respectively arranged in the plurality of build-up layers have the same slope.
Additionally, the width of the metal layer is the same as the width of the pad portion.
Additionally, the thickness of the insulating layer is different from the thickness of the protective layer.
Additionally, the upper surface of the insulating layer and the upper surface of the pad portion form a groove, and the width of the metal layer is the same as the width of the groove.
Additionally, the protective layer has a through hole penetrating the upper and lower surfaces, and the width of the through hole is larger than the width of the metal layer.
Additionally, the pad portion is a bonding pad that is electrically connected to a device placed on the metal layer.
According to another embodiment of the present invention for solving the above-described problem, a circuit board includes: an insulating layer; an electrode portion embedded in the insulating layer; and a protective layer formed on a lower surface of the insulating layer and made of a different material from the insulating layer; wherein the electrode portion includes a pad portion formed adjacent to an upper surface of the insulating layer, a circuit layer formed in the insulating layer, and a via electrode formed between the circuit layer and the pad portion; and a metal layer formed on the pad portion; wherein the insulating layer includes a plurality of build-up layers stacked in a vertical direction, wherein the pad portion and the metal layer are formed in a groove formed on an upper surface of a first build-up layer formed at an uppermost side among the plurality of build-up layers, and the protective layer is formed on a lower surface of a second build-up layer formed at a lowermost side among the plurality of build-up layers.
Additionally, the width of the home portion is the same as the width of the pad portion.
Additionally, the width of the pad portion is the same as the width of the metal layer.
Additionally, the upper surface of the pad portion is positioned lower than the upper surface of the insulating layer.
Additionally, the upper surface of the metal layer is located on the same plane as the upper surface of the insulating layer.
Additionally, the via electrodes are respectively arranged in the plurality of build-up layers, and the circuit layer is respectively arranged between the via electrodes arranged in the plurality of build-up layers.
Additionally, the protective layer has a through hole penetrating the upper and lower surfaces.
Additionally, the width of the through hole is larger than the width of the metal layer.
Additionally, the pad portion is a bonding pad that is electrically connected to a device placed on the metal layer.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
본 발명의 일실시예에 따르면 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지할 수 있다.According to one embodiment of the present invention, a metal plating layer is formed on top of a circuit pattern, thereby preventing a groove or recessed depth gap from being formed on the surface of a printed circuit board due to a buried pattern.
또한, 본 발명의 일실시예에 따르면 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하다.In addition, according to one embodiment of the present invention, when forming a metal plating layer to prevent the groove or step, a dry film is used as a mask pattern, thereby simplifying the manufacturing process of the microcircuit pattern and reducing the manufacturing cost.
도 1 내지 도 6은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.FIGS. 1 to 6 are drawings for explaining a printed circuit board and a manufacturing method thereof according to one embodiment of the present invention.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the attached drawings. However, when describing the embodiment, if it is judged that a specific description of a related known function or configuration may unnecessarily obscure the gist of the present invention, a detailed description thereof will be omitted. In addition, the size of each component in the drawings may be exaggerated for the purpose of explanation, and does not mean the size actually applied.
도 1 내지 도 6은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.FIGS. 1 to 6 are drawings for explaining a printed circuit board and a manufacturing method thereof according to one embodiment of the present invention.
먼저, 도 1 내지 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.First, a method for manufacturing a printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 1 to 6.
도 1에 도시된 바와 같이 캐리어 보드(200)의 일면과 타면에 각각 마스크 패턴(210)을 형성한다.As shown in Fig. 1, a mask pattern (210) is formed on each of one side and the other side of the carrier board (200).
보다 상세하게 설명하면, 상기 캐리어 보드(200)의 일면과 타면의 금속 시드층(seed layer: 201) 상에 각각 마스크 패턴(210)을 형성한다.To explain in more detail, a mask pattern (210) is formed on each of the metal seed layers (201) on one side and the other side of the carrier board (200).
이후에는, 도 2에 도시된 바와 같이 상기 마스크 패턴(210)을 이용하여 금속 도금층(120)을 형성한다.Thereafter, a metal plating layer (120) is formed using the mask pattern (210) as shown in Fig. 2.
이때, 상기 금속 도금층(120)은 알루미늄(aluminum, Al), 타이타늄(titanium, Ti), 바나듐(vanadium, V), 크로뮴(chromium, Cr), 니켈(Nickel, Ni), 구리(copper, Cu), 루테늄(Ruthenium, Ru), 텅스텐(Tungsten, W), 오스뮴(Osmium, Os), 이리듐(iridium, Ir) 및 백금(Platinum, Pt) 중에서 적어도 어느 하나의 재료를 포함하여 형성될 수 있다.At this time, the metal plating layer (120) may be formed by including at least one material from among aluminum (Al), titanium (Ti), vanadium (V), chromium (Cr), nickel (Ni), copper (Cu), ruthenium (Ru), tungsten (W), osmium (Os), iridium (Ir), and platinum (Platinum (Pt).
이후, 도 3에 도시된 바와 같이 상기와 같이 형성된 금속 도금층(120) 상에 회로 패턴(110)을 형성한다.Thereafter, as shown in Fig. 3, a circuit pattern (110) is formed on the metal plating layer (120) formed as described above.
보다 상세하게 설명하면, 상기 마스크 패턴(210)의 홈 상의 금속 도금층(120)의 상부에 상기 회로 패턴(110)이 채워지도록 도금을 실시한다.To explain in more detail, plating is performed so that the circuit pattern (110) is filled on the upper part of the metal plating layer (120) on the groove of the mask pattern (210).
한편, 상기 회로 패턴(110)은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함하도록 형성될 수 있다.Meanwhile, the circuit pattern (110) may be formed to include at least one material among copper (Cu) and silver (Ag).
이후, 도 4에 도시된 바와 같이 상기 회로 패턴(110)과 연결되는 비아(via: 130)와 외부 회로 패턴(150)을 형성한 후에, 상기 캐리어 보드(200)를 분리한다.Afterwards, as shown in Fig. 4, after forming a via (via: 130) connected to the circuit pattern (110) and an external circuit pattern (150), the carrier board (200) is separated.
이때, 상기 캐리어 보드(200)의 금속 시드층(seed layer: 201)은 인쇄회로기판의 절연층(100)의 표면에 남게 된다.At this time, the metal seed layer (201) of the carrier board (200) remains on the surface of the insulating layer (100) of the printed circuit board.
이후에는 도 5에 도시된 바와 같이 절연층(100)의 표면에 에칭(etching)을 실시하여 절연층(100)의 표면상의 금속 시드층(seed layer: 201)을 제거한다.Thereafter, as shown in Fig. 5, etching is performed on the surface of the insulating layer (100) to remove the metal seed layer (201) on the surface of the insulating layer (100).
이후, 도 6에 도시된 바와 같이 절연층(100)의 양면에 보호층(140)을 형성하여 인쇄회로기판을 완성할 수 있다.Thereafter, as shown in Fig. 6, a protective layer (140) can be formed on both sides of the insulating layer (100) to complete the printed circuit board.
이후부터는 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 구성을 설명하기로 한다.Hereinafter, the configuration of a printed circuit board according to an embodiment of the present invention will be described with reference to FIG. 6.
도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 인쇄회로기판은 절연층(100), 회로 패턴(110) 및 금속 도금층(120)을 포함하며, 비아(via: 130), 외부 회로 패턴(150) 및 보호층(140)을 더 포함할 수 있다.As illustrated in FIG. 6, a printed circuit board according to an embodiment of the present invention includes an insulating layer (100), a circuit pattern (110), and a metal plating layer (120), and may further include a via (130), an external circuit pattern (150), and a protective layer (140).
본 발명의 일실시예에 따른 절연층(100)은 절연 재료를 이용해 형성될 수 있으며, 예를 들어 상기 절연층(100)은 프리프레그(prepreg) 재료로 형성될 수 있다.An insulating layer (100) according to one embodiment of the present invention may be formed using an insulating material, and for example, the insulating layer (100) may be formed using a prepreg material.
회로 패턴(110)은 이와 같이 구성된 절연층(100)의 일면 측에 형성된다.The circuit pattern (110) is formed on one side of the insulating layer (100) configured in this manner.
또한, 금속 도금층(120)은 회로 패턴(110)의 표면 상에 형성되며, 그에 따라 상기 금속 도금층(120)의 표면은 상기 절연층(100)의 표면과 동일 평면을 형성한다. 또한, 상기 금속 도금층(120)의 두께는 상기 회로 패턴(110)의 두께보다 얇다.In addition, the metal plating layer (120) is formed on the surface of the circuit pattern (110), and accordingly, the surface of the metal plating layer (120) forms the same plane as the surface of the insulating layer (100). In addition, the thickness of the metal plating layer (120) is thinner than the thickness of the circuit pattern (110).
보다 상세하게 설명하면, 상기 회로 패턴(110)의 표면은 절연층(100)의 표면보다 낮은 홈부(101)를 형성할 수 있으며, 상기 금속 도금층(120)은 상기 홈부(101)를 매립되도록 형성될 수 있다.To explain in more detail, the surface of the circuit pattern (110) can form a groove (101) that is lower than the surface of the insulating layer (100), and the metal plating layer (120) can be formed to fill the groove (101).
이때, 상기 금속 도금층(120)은 알루미늄(aluminum, Al), 타이타늄(titanium, Ti), 바나듐(vanadium, V), 크로뮴(chromium, Cr), 니켈(Nickel, Ni), 구리(copper, Cu), 루테늄(Ruthenium, Ru), 텅스텐(Tungsten, W), 오스뮴(Osmium, Os), 이리듐(iridium, Ir) 및 백금(Platinum, Pt) 중에서 적어도 어느 하나의 재료를 포함하여 형성될 수 있다.At this time, the metal plating layer (120) may be formed by including at least one material from among aluminum (Al), titanium (Ti), vanadium (V), chromium (Cr), nickel (Ni), copper (Cu), ruthenium (Ru), tungsten (W), osmium (Os), iridium (Ir), and platinum (Platinum (Pt).
또한, 상기 회로 패턴(110)은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함하도록 형성될 수 있다.Additionally, the circuit pattern (110) may be formed to include at least one material among copper (Cu) and silver (Ag).
한편, 비아(via: 130)는 상기 회로 패턴(110)과 연결될 수 있으며, 외부 회로 패턴(150)은 상기 절연층(100)의 타면 상에 돌출되어 형성될 수 있다.Meanwhile, a via (via: 130) may be connected to the circuit pattern (110), and an external circuit pattern (150) may be formed to protrude on the other surface of the insulating layer (100).
또한, 보호층(140)은 절연층(100)의 일면 및 타면에 형성될 수 있다.Additionally, a protective layer (140) can be formed on one side and the other side of the insulating layer (100).
이상에서 설명한 바와 같이, 본 발명의 일실시예에 따르면 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지할 수 있다.As described above, according to one embodiment of the present invention, by forming a metal plating layer on top of a circuit pattern, it is possible to prevent a groove or recessed depth gap from being formed on the surface of a printed circuit board due to a buried pattern.
또한, 본 발명의 일실시예에 따르면 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하다.In addition, according to one embodiment of the present invention, when forming a metal plating layer to prevent the groove or step, a dry film is used as a mask pattern, thereby simplifying the manufacturing process of the microcircuit pattern and reducing the manufacturing cost.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention as described above, specific embodiments have been described. However, various modifications are possible within the scope of the present invention. The technical idea of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined not only by the scope of the patent claims but also by the equivalents of the patent claims.
100: 절연층
101: 홈부
110: 회로 패턴
120: 금속 도금층
130: 비아
140: 보호층
150: 외부 회로 패턴
200: 캐리어 보드
201: 금속 시드층
210: 마스크 패턴100: Insulation layer
101: Home
110: Circuit pattern
120: Metal plating layer
130: Via
140: Protective layer
150: External circuit pattern
200: Carrier Board
201: Metal seed layer
210: Mask Pattern
Claims (20)
상기 절연층 내에 매립된 전극부; 및
상기 절연층의 하면에 배치되고, 상기 절연층과 다른 물질로 구비된 보호층을 포함하고,
상기 전극부는 상기 절연층의 상면에 인접하게 배치된 패드부, 상기 절연층 내에 배치된 회로층, 및 상기 회로층과 상기 패드부 사이에 배치된 비아전극, 및 상기 패드부 상에 배치된 금속층을 포함하고,
상기 비아전극은 상기 절연층의 상면에서 상기 절연층의 하면을 향하여 폭이 점진적으로 넓어지고,
상기 패드부의 상면과 상기 절연층의 상면 사이에 상기 금속층의 적어도 일부가 배치된 회로 기판.Insulating layer including the upper and lower surfaces;
An electrode portion embedded within the insulating layer; and
A protective layer is disposed on the lower surface of the insulating layer and is made of a material different from the insulating layer.
The electrode portion includes a pad portion arranged adjacent to the upper surface of the insulating layer, a circuit layer arranged within the insulating layer, a via electrode arranged between the circuit layer and the pad portion, and a metal layer arranged on the pad portion.
The width of the above via electrode gradually increases from the upper surface of the insulating layer toward the lower surface of the insulating layer.
A circuit board in which at least a portion of the metal layer is disposed between the upper surface of the pad portion and the upper surface of the insulating layer.
상기 절연층은 수직 방향을 따라 적층된 복수의 빌드업층을 포함하고,
상기 절연층의 상면은 상기 복수의 빌드업층 중 최상측에 배치된 제1 빌드업층의 상면이고, 상기 절연층의 하면은 상기 복수의 빌드업층 중 최하측에 배치된 제2 빌드업층의 하면인, 회로 기판.In the first paragraph,
The above insulating layer comprises a plurality of build-up layers laminated along a vertical direction,
A circuit board, wherein the upper surface of the insulating layer is the upper surface of the first build-up layer arranged at the uppermost side among the plurality of build-up layers, and the lower surface of the insulating layer is the lower surface of the second build-up layer arranged at the lowermost side among the plurality of build-up layers.
상기 패드부 및 상기 금속층은 구리를 포함한 회로 기판.In the first paragraph,
A circuit board including the above pad portion and the above metal layer and copper.
상기 비아 전극은 상기 복수의 빌드업층에 각각 배치되고,
상기 회로층은 상기 복수의 빌드업층에 각각 배치된 비아 전극들 사이에 배치된, 회로 기판.In the second paragraph,
The above via electrodes are respectively arranged in the plurality of build-up layers,
A circuit board, wherein the circuit layer is arranged between via electrodes respectively arranged in the plurality of build-up layers.
상기 금속층의 상면은 상기 절연층의 상면과 동일 평면 상에 위치한 회로 기판.In the third paragraph,
A circuit board wherein the upper surface of the metal layer is located on the same plane as the upper surface of the insulating layer.
상기 복수의 빌드업층에 각각 배치된 비아 전극들은 서로 동일한 경사를 가진, 회로 기판.In the fourth paragraph,
A circuit board, wherein the via electrodes respectively arranged in the plurality of build-up layers have the same slope.
상기 금속층의 폭은 상기 패드부의 폭과 동일한 회로 기판.In the second paragraph,
A circuit board in which the width of the metal layer is the same as the width of the pad portion.
상기 절연층의 두께는 상기 보호층의 두께와 상이한 회로 기판.In the first paragraph,
A circuit board wherein the thickness of the insulating layer is different from the thickness of the protective layer.
상기 절연층의 상면과 상기 패드부의 상면은 홈부를 형성하고,
상기 금속층의 폭은 상기 홈부의 폭과 동일한 회로 기판.In the third paragraph,
The upper surface of the above insulating layer and the upper surface of the above pad portion form a groove portion,
A circuit board wherein the width of the metal layer is the same as the width of the groove.
상기 보호층은 상면 및 하면을 관통하는 관통 홀을 구비하고,
상기 관통 홀의 폭은 상기 금속층의 폭보다 큰, 회로 기판.In the first paragraph,
The above protective layer has a through hole penetrating the upper and lower surfaces,
A circuit board wherein the width of the above through hole is greater than the width of the above metal layer.
상기 패드부는 상기 금속층 상에 배치되는 소자와 전기적으로 연결되는 본딩 패드인, 회로 기판.In the first paragraph,
A circuit board, wherein the above pad portion is a bonding pad that is electrically connected to a component placed on the metal layer.
상기 절연층 내에 매립된 전극부; 및
상기 절연층의 하면에 배치되고, 상기 절연층과 다른 물질로 구비된 보호층;를 포함하고,
상기 전극부는 상기 절연층의 상면에 인접하게 배치된 패드부, 상기 절연층 내에 배치된 회로층, 및 상기 회로층과 상기 패드부 사이에 배치된 비아전극, 및 상기 패드부 상에 배치된 금속층을 포함하고,
상기 절연층은 수직 방향을 따라 적층된 복수의 빌드업 층을 포함하고,
상기 패드부 및 상기 금속층은 상기 복수의 빌드업층 중 최상측에 배치된 제1 빌드업층의 상면에 구비된 홈부에 배치되고,
상기 보호층은 상기 복수의 빌드업층 중 최하측에 배치된 제2 빌드업층의 하면에 배치된, 회로 기판.insulation layer;
An electrode portion embedded within the insulating layer; and
A protective layer is disposed on the lower surface of the insulating layer and is made of a material different from the insulating layer;
The electrode portion includes a pad portion arranged adjacent to the upper surface of the insulating layer, a circuit layer arranged within the insulating layer, a via electrode arranged between the circuit layer and the pad portion, and a metal layer arranged on the pad portion.
The above insulating layer comprises a plurality of build-up layers laminated along a vertical direction,
The above pad portion and the metal layer are arranged in a groove portion provided on the upper surface of the first build-up layer arranged at the uppermost side among the plurality of build-up layers,
A circuit board, wherein the protective layer is disposed on the lower surface of the second build-up layer, which is disposed at the lowermost side among the plurality of build-up layers.
상기 홈부의 폭은 상기 패드부의 폭과 동일한, 회로 기판.In Article 12,
A circuit board wherein the width of the above home portion is the same as the width of the above pad portion.
상기 패드부의 폭은 상기 금속층의 폭과 동일한, 회로 기판.In clause 12 or 13,
A circuit board wherein the width of the above pad portion is the same as the width of the above metal layer.
상기 패드부의 상면은 상기 절연층의 상면보다 낮게 위치한, 회로 기판.In Article 12,
A circuit board, wherein the upper surface of the pad portion is positioned lower than the upper surface of the insulating layer.
상기 금속층의 상면은 상기 절연층의 상면과 동일 평면 상에 위치한, 회로 기판.In Article 15,
A circuit board, wherein the upper surface of the metal layer is located on the same plane as the upper surface of the insulating layer.
상기 비아 전극은 상기 복수의 빌드업층에 각각 배치되고,
상기 회로층은 상기 복수의 빌드업층에 각각 배치된 비아 전극들 사이에 배치된, 회로 기판.In Article 12,
The above via electrodes are respectively arranged in the plurality of build-up layers,
A circuit board, wherein the circuit layer is arranged between via electrodes respectively arranged in the plurality of build-up layers.
상기 보호층은 상면 및 하면을 관통하는 관통 홀을 구비한, 회로 기판.In Article 12,
A circuit board having a through hole penetrating the upper and lower surfaces of the protective layer.
상기 관통 홀의 폭은 상기 금속층의 폭보다 큰, 회로 기판.In Article 18,
A circuit board wherein the width of the above through hole is greater than the width of the above metal layer.
상기 패드부는 상기 금속층 상에 배치되는 소자와 전기적으로 연결되는 본딩 패드인, 회로 기판.In Article 12,
A circuit board, wherein the above pad portion is a bonding pad that is electrically connected to a component placed on the metal layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220160048A KR102812877B1 (en) | 2015-04-14 | 2022-11-25 | Circuit board |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150052276A KR102472433B1 (en) | 2015-04-14 | 2015-04-14 | Printed circuit board |
| KR1020220160048A KR102812877B1 (en) | 2015-04-14 | 2022-11-25 | Circuit board |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150052276A Division KR102472433B1 (en) | 2015-04-14 | 2015-04-14 | Printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220163913A KR20220163913A (en) | 2022-12-12 |
| KR102812877B1 true KR102812877B1 (en) | 2025-05-26 |
Family
ID=57256936
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150052276A Active KR102472433B1 (en) | 2015-04-14 | 2015-04-14 | Printed circuit board |
| KR1020220160048A Active KR102812877B1 (en) | 2015-04-14 | 2022-11-25 | Circuit board |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150052276A Active KR102472433B1 (en) | 2015-04-14 | 2015-04-14 | Printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102472433B1 (en) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4945974B2 (en) | 2005-09-09 | 2012-06-06 | 大日本印刷株式会社 | Component built-in wiring board |
| KR100897650B1 (en) * | 2007-08-31 | 2009-05-14 | 삼성전기주식회사 | Manufacturing method of multilayer printed circuit board |
| KR100990618B1 (en) * | 2008-04-15 | 2010-10-29 | 삼성전기주식회사 | Printed Circuit Board with Landless Via Hole and Manufacturing Method Thereof |
| KR101480557B1 (en) * | 2008-07-16 | 2015-01-08 | 엘지이노텍 주식회사 | Printed circuit board and manufacturing method thereof |
| KR20110026213A (en) * | 2009-09-07 | 2011-03-15 | 엘지이노텍 주식회사 | Printed circuit board with bump vias and manufacturing method, detachable carrier used in manufacturing method |
| KR101164957B1 (en) * | 2010-03-16 | 2012-07-12 | 엘지이노텍 주식회사 | PCB within cavity and Fabricaring method of the same |
| KR101108816B1 (en) * | 2010-04-05 | 2012-01-31 | 삼성전기주식회사 | Multilayer printed circuit board and its manufacturing method |
| JP5671857B2 (en) | 2010-07-12 | 2015-02-18 | 大日本印刷株式会社 | Manufacturing method of wiring board with embedded parts |
| JP6081044B2 (en) * | 2010-09-16 | 2017-02-15 | 富士通株式会社 | Manufacturing method of package substrate unit |
| KR20130046716A (en) * | 2011-10-28 | 2013-05-08 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
| JP2013102047A (en) | 2011-11-08 | 2013-05-23 | Dainippon Printing Co Ltd | Component built-in wiring board and method of manufacturing the same |
| KR101438915B1 (en) * | 2012-11-02 | 2014-09-11 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
| KR20150014731A (en) * | 2013-07-30 | 2015-02-09 | 삼성전기주식회사 | Printed circuit board and method for manufacturing the same |
| KR20150021342A (en) * | 2013-08-20 | 2015-03-02 | 삼성전기주식회사 | Multi Layered Printed Circuit Board |
| KR20150030066A (en) * | 2013-09-11 | 2015-03-19 | 엘지이노텍 주식회사 | Printed circuit board |
-
2015
- 2015-04-14 KR KR1020150052276A patent/KR102472433B1/en active Active
-
2022
- 2022-11-25 KR KR1020220160048A patent/KR102812877B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220163913A (en) | 2022-12-12 |
| KR20160122436A (en) | 2016-10-24 |
| KR102472433B1 (en) | 2022-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466607B (en) | Printed circuit board having buried component and method for manufacturing same | |
| JP2014131017A (en) | Multilayered substrate | |
| JP6614246B2 (en) | Capacitor built-in multilayer wiring board and manufacturing method thereof | |
| TWI478642B (en) | Printed circuit board with embedded component and method for manufacturing same | |
| US9839132B2 (en) | Component-embedded substrate | |
| US20170047230A1 (en) | Fabrication method of packaging substrate | |
| TWI599281B (en) | Package carrier and method for manufacturing same | |
| US9905508B2 (en) | Package structure | |
| KR20150006686A (en) | Printed Circuit Board and Method of Manufacturing The Same | |
| US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
| CN101534610A (en) | Embedded capacitor element circuit board and manufacturing method thereof | |
| JP6721143B2 (en) | Printed circuit board and manufacturing method thereof | |
| KR20130068657A (en) | The printed circuit board and the method for manufacturing the same | |
| KR102194719B1 (en) | Package board and package using the same | |
| KR102812877B1 (en) | Circuit board | |
| US10134693B2 (en) | Printed wiring board | |
| KR20140053564A (en) | Circuit board and fabricating method therof | |
| KR20130046716A (en) | The printed circuit board and the method for manufacturing the same | |
| JP6105517B2 (en) | Wiring board | |
| US8354600B2 (en) | Printed wiring board and electronic device | |
| JP2005051000A (en) | Dielectric sheet and method for manufacturing the same, capacitor and method for manufacturing interposer or printed wiring board incorporating the capacitor | |
| KR102149797B1 (en) | Substrate and manufacturing method thereof | |
| JP5808055B2 (en) | Wiring board | |
| KR20150094154A (en) | Embedded board and method of manufacturing the same | |
| KR100653247B1 (en) | Printed circuit board with built-in electric element and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20221125 Patent event code: PA01071R01D Filing date: 20150414 Application number text: 1020150052276 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230829 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240528 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20250221 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20250521 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20250522 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |