KR102812175B1

KR102812175B1 - 표시 장치

Info

Publication number: KR102812175B1
Application number: KR1020200054984A
Authority: KR
Inventors: 이준희
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-05-08
Filing date: 2020-05-08
Publication date: 2025-05-23
Anticipated expiration: 2040-05-08
Also published as: KR20210137314A; US20210351384A1; US11563200B2

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치된 제1 반도체 패턴, 상기 제1 반도체 패턴 상부에 배치된 제1 절연막, 상기 제1 절연막 상에 배치된 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치된 제2 절연막, 상기 제2 절연막 상에 배치되고, 상기 제1 반도체 패턴과 상이한 물질을 포함하는 제2 반도체 패턴, 상기 제2 반도체 패턴 상에 배치되는 제3 절연막, 상기 제3 절연막 상에 배치되는 제2 게이트 전극, 상기 제2 게이트 전극을 덮는 제1 평탄화층, 상기 제1 평탄화층 상에 배치되며 차광부를 포함하는 제2 평탄화층, 및 상기 제2 평탄화층 상에 배치된 화소 정의막을 포함하되, 상기 제2 평탄화층의 상면은 상기 제2 평탄화층의 하면과 평행하며, 상기 화소 정의막의 적어도 일부는 상기 제2 평탄화층의 상기 차광부와 직접 접촉한다.

Description

표시 장치{Display device}

본 발명은 표시 장치에 관한 것이다.

표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 그 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 유기 발광 소자에 구동 전류를 제공하는 복수의 트랜지스터를 포함한다.

본 발명이 해결하고자 하는 과제는 외부에서 입사하는 빛을 차단할 수 있는 표시 장치를 제공하고자 하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 반도체 패턴, 상기 제1 반도체 패턴 상부에 배치된 제1 절연막, 상기 제1 절연막 상에 배치된 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치된 제2 절연막, 상기 제2 절연막 상에 배치되고, 상기 제1 반도체 패턴과 상이한 물질을 포함하는 제2 반도체 패턴, 상기 제2 반도체 패턴 상에 배치되는 제3 절연막, 상기 제3 절연막 상에 배치되는 제2 게이트 전극, 상기 제2 게이트 전극을 덮는 제1 평탄화층, 상기 제1 평탄화층 상에 배치되며 차광부를 포함하는 제2 평탄화층, 및 상기 제2 평탄화층 상에 배치된 화소 정의막을 포함하되, 상기 제2 평탄화층의 상면은 상기 제2 평탄화층의 하면과 평행하며, 상기 화소 정의막의 적어도 일부는 상기 제2 평탄화층의 상기 차광부와 직접 접촉한다.

상기 제2 평탄화층은 상기 제1 평탄화층과 동일한 물질을 포함하되, 흡광 물질을 더 포함할 수 있다.

상기 제2 평탄화층의 상기 차광부와 중첩하는 상기 제1 평탄화층의 영역은 투명할 수 있다.

상기 제2 평탄화층은 상기 차광부와 비중첩하는 투광부를 더 포함하고, 상기 차광부의 광 투과율은 상기 투광부의 광 투과율보다 작을 수 있다.

상기 제2 평탄화층의 상기 투광부의 광투과율은 상기 제1 평탄화층의 광 투과율과 동일할 수 있다.

상기 제1 평탄화층의 상면은 상기 차광 영역의 상기 상면과 평행할 수 있다.

상기 제1 평탄화층은 상기 차광부와 적어도 일부 중첩하는 서브 차광부를 포함할 수 있다.

상기 제1 평탄화층의 상기 서브 차광부의 광 투과율은 상기 제2 평탄화층의 상기 차광부의 광 투과율과 동일할 수 있다.

상기 제2 평탄화층 상에 배치되며, 상기 차광부와 직접 접촉하는 애노드 전극을 더 포함하되, 상기 화소 정의막은 개구부를 포함하고, 상기 애노드 전극은 상기 화소 정의막의 상기 개구부에 의해 적어도 부분적으로 노출될 수 있다.

상기 제1 평탄화층의 상기 차광 영역은 상기 제2 반도체 패턴의 전 영역과 중첩할 수 있다.

상기 제1 평탄화층의 상기 차광 영역은 상기 제2 반도체 패턴과 평면상 동일한 패턴으로 배치될 수 있다.

상기 제1 평탄화층의 상기 차광 영역은 상기 제1 반도체 패턴의 적어도 일부와 중첩할 수 있다.

상기 차광 영역의 광 투과율은 상기 차광 영역의 전 영역에서 균일할 수 있다.

상기 제1 평탄화층의 상기 차광 영역은 상기 제1 평탄화층의 전 영역에 배치될 수 있다.

상기 제1 평탄화층 및 상기 제2 평탄화층 사이에 배치되는 연결 전극을 더 포함하되, 상기 연결 전극의 상면의 적어도 일부 및 측면은 상기 제1 평탄화층의 상기 차광 영역과 직접 맞닿을 수 있다.

상기 제1 반도체 패턴은 다결정 실리콘을 포함하고, 상기 제2 반도체 패턴은 산화물 반도체를 포함할 수 있다.

상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 반도체 패턴, 상기 반도체 패턴 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치된 게이트 전극, 상기 게이트 전극 상에 배치된 층간 절연막, 상기 층간 절연막 상에 배치되고, 상기 층간 절연막 및 상기 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 반도체 패턴의 일부와 접촉하는 데이터 배선, 상기 데이터 배선 상에 배치된 투광성 평탄화층, 상기 투광성 평탄화층 상에 배치되고, 상기 투광성 평탄화층을 관통하는 제2 컨택홀을 통해 상기 데이터 배선과 연결되는 연결 전극, 상기 연결 전극이 배치된 상기 투광성 평탄화층 상에 배치된 차광성 평탄화층, 상기 차광성 평탄화층 상에 배치되고, 상기 차광성 평탄화층을 관통하는 제3 컨택홀을 통해 상기 연결 전극과 연결된 화소 전극, 상기 화소 전극이 배치된 상기 차광성 평탄화층 상에 배치되고, 상기 화소 전극의 적어도 일부를 노출하는 개구부를 포함하는 화소 정의막, 상기 화소 전극 상에 배치된 유기층, 및 상기 유기층 상에 배치된 공통 전극을 포함하되, 상기 차광성 평탄화층은 상면 및 하면이 평행하고, 상기 차광성 평탄화층의 상기 상면은 상기 화소 정의막과 직접 접촉한다.

상기 반도체 패턴은 산화물 반도체를 포함할 수 있다.

상기 평탄화층은 상기 반도체 패턴의 전 영역과 중첩할 수 있다.

상기 차광성 평탄화층의 광 투과율은 상기 차광성 평탄화층의 전 영역에서 균일할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

일 실시예에 따른 표시 장치에 의하면, 외부에서 입사하는 빛을 차단하여, 표시 장치 내부의 트랜지스터의 성능이 저하되는 것을 억제 또는 방지할 수 있다.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 측면도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4는 일 화소의 예시적인 단면을 도시한 단면도이다.
도 5는 도 4의 A영역을 확대한 확대도이다.
도 6은 일 실시예에 따른 제2 비아층의 광 투과율을 나타낸 그래프이다.
도 7은 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.
도 8은 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.
도 9는 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.
도 10은 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.
도 11은 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.
도 12는 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.

도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치의 측면도이다. 도 2는 표시 장치가 두께 방향으로 벤딩된 상태의 측면 형상을 도시한다.

표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치(1)는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.

일 실시예에 따른 표시 장치(1)는 평면상 실질적인 직사각형 형상으로 이루어질 수 있다. 표시 장치(1)는 평면상 모서리가 수직인 직사각형일 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 장치(1)는 평면상 모서리가 둥근 직사각형 형상일 수 있다.

도면에서 제1 방향(DR1)은 평면도상 표시 장치(1)의 가로 방향을 나타내고, 제2 방향(DR2)은 평면도상 표시 장치(1)의 세로 방향을 나타낸다. 또한, 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다. 제1 방향(DR1)과 제2 방향(DR2)은 서로 수직으로 교차하며, 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)이 놓이는 평면에 교차하는 방향으로 제1 방향(DR1) 및 제2 방향(DR2)에 모두 수직으로 교차한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.

다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면”, "상측"은 표시 패널(100)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, "하측"은 표시 패널(100)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.

도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 패널(100)을 포함할 수 있다. 표시 패널(100)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉서블 기판일 수 있다. 이에 따라, 표시 패널(100)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.

표시 패널(100)은 유기 발광 표시 패널일 수 있다. 이하의 실시예에서는 표시 패널(100)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(LCD), 퀀텀닷 유기 발광 표시 패널(QD-OLED), 퀀텀닷 액정 디스플레이(QD-LCD), 퀀텀 나노 발광 표시 패널(nano NED), 마이크로 엘이디(Micro LED) 등 다른 종류의 표시 패널이 적용될 수도 있다.

표시 패널(100)은 화면을 표시하는 표시 영역(DA) 및 표시가 이루어지지 않는 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(100)은 평면도상 표시 영역(DA)과 비표시 영역(NDA)으로 구분될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)은 베젤을 구성할 수 있다.

표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다.

표시 영역(DA)은 복수의 화소를 포함할 수 있다. 각 화소는 매트릭스 형상으로 배열될 수 있다. 각 화소는 발광층과 발광층의 발광량을 제어하는 회로층을 포함할 수 있다. 회로층은 배선, 전극 및 적어도 하나의 트랜지스터를 포함할 수 있다. 발광층은 유기 발광 물질을 포함할 수 있다. 발광층은 봉지막에 의해 밀봉될 수 있다. 화소의 구체적인 구성에 대해서는 후술하기로 한다.

비표시 영역(NDA)은 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않는다.

표시 패널(100)은 메인 영역(MA)과 메인 영역(MA)의 제2 방향(DR2) 일측에 연결된 벤딩 영역(BA)을 포함할 수 있다. 표시 패널(100)은 제2 방향(DR2) 일측에서 벤딩 영역(BA)과 연결되고, 두께 방향으로 벤딩되어 메인 영역(MA)과 두께 방향으로 중첩된 서브 영역(SA)을 더 포함할 수 있다.

메인 영역(MA)에는 표시 영역(DA)이 위치할 수 있다. 메인 영역(MA)의 표시 영역(DA)의 주변 에지 부분에는 비표시 영역(NDA)이 위치할 수 있다.

메인 영역(MA)은 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MA)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되는 것은 아니며, 메인 영역(MA)에서 벤딩 영역(BA)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.

메인 영역(MA)에서 벤딩 영역(BA)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역(DA)이 배치될 수도 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역(NDA)이 배치되거나, 표시 영역(DA)과 비표시 영역(NDA)이 함께 배치될 수도 있다.

메인 영역(MA)의 비표시 영역(NDA)은 표시 영역(DA)의 외측 경계로부터 표시 패널(100)의 에지까지의 영역에 놓일 수 있다. 메인 영역(MA)의 비표시 영역(NDA)에는 표시 영역(DA)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다.

벤딩 영역(BA)은 메인 영역(MA)의 일 단변을 통해 연결될 수 있다. 벤딩 영역(BA)의 폭(제1 방향(DR1)의 폭)은 메인 영역(MA)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MA)과 벤딩 영역(BA)의 연결부는 베젤의 폭을 줄이기 위해 L자 커팅 형상을 가질 수 있다.

벤딩 영역(BA)에서 표시 패널(100)은 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 표시 패널(100)이 벤딩 영역(BA)에서 벤딩됨에 따라 표시 패널(100)의 면이 반전될 수 있다. 즉, 상부를 향하는 표시 패널(100)의 일면이 벤딩 영역(BA)을 통해 측면 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.

서브 영역(SA)은 벤딩 영역(BA)으로부터 연장된다. 서브 영역(SA)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MA)과 평행한 방향으로 연장될 수 있다. 서브 영역(SA)은 표시 패널(100)의 두께 방향으로 메인 영역(MA)과 중첩할 수 있다. 서브 영역(SA)은 메인 영역(MA) 에지의 비표시 영역(NDA)과 중첩하고, 나아가 메인 영역(MA)의 표시 영역(DA)과 중첩할 수 있다. 서브 영역(SA)의 폭은 벤딩 영역(BA)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.

표시 패널(100)의 서브 영역(SA) 상에는 패드부(미도시)가 배치될 수 있다. 패드부(미도시)에는 외부 장치가 실장(또는 부착)될 수 있다. 외부 장치의 예로는 구동칩(200), 연성 인쇄회로기판이나 경성 인쇄회로기판 이루어진 구동 기판(300) 등을 들 수 있고, 그 밖에 배선 연결 필름, 커넥터 등도 외부 장치로서 패드부에 실장될 수 있다. 서브 영역(SA)에 실장되는 외부 장치는 하나일 수도 있지만, 복수 개일 수도 있다. 예를 들어, 도 1 및 도 2에 예시된 것처럼, 표시 패널(100)의 서브 영역(SA)에 구동칩(200)이 배치되고, 서브 영역(SA)의 단부에 구동 기판(300)이 부착될 수 있다. 이 경우, 표시 패널(100)은 구동칩(200)과 연결되는 패드부 및 구동 기판(300)과 연결되는 패드부를 모두 포함할 수 있다. 다른 실시예로, 구동칩이 필름 상에 실장되고, 상기 필름이 표시 패널(100)의 서브 영역(SA)에 부착될 수도 있다.

구동칩(200)은 표시면과 동일한 면인 표시 패널(100)의 일면 상에 실장되되, 상술한 것처럼 벤딩 영역(BA)이 벤딩되어 반전됨에 따라 두께 방향으로 하부를 향하는 표시 패널(100)의 면에 실장되어 구동칩(200)의 상면이 하부를 향할 수 있다.

구동칩(200)은 이방성 도전 필름을 통해 표시 패널(100) 상에 부착되거나, 초음파 접합 본딩을 통해 표시 패널(100) 상에 부착될 수 있다. 구동칩(200)은 표시 패널(100)을 구동하는 집적 회로를 포함할 수 있다.

도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.

도 3을 참조하면, 유기발광 표시장치의 일 화소의 회로는 발광 소자(OLED), 복수의 트랜지스터(T1~T7) 및 커패시터(Cst)를 포함한다. 일 화소의 회로에는 데이터 신호(DATA), 제1 주사 신호(Gw-p), 제2 주사 신호(Gw-n), 제3 주사 신호(GI), 발광 제어 신호(EM), 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS) 및 초기화 전압(VINT)이 인가된다.

발광 소자(OLED)는 애노드 전극 및 캐소드 전극을 포함한다. 커패시터(Cst)는 제1 전극 및 제2 전극을 포함한다. 이하에서, 발광 소자(OLED)는 유기발광 다이오드(organic light emitting diodes)인 것으로 설명하지만, 이에 제한되는 것은 아니며, 유기발광 다이오드(OLED)는 발광 소자(OLED)와 동일한 도면 부호를 부여한다.

복수의 트랜지스터는 제1 내지 제7 트랜지스터(T1~T7)를 포함할 수 있다. 각 트랜지스터(T1~T7)는 게이트 전극, 제1 소스/드레인 전극 및 제2 소스/드레인 전극을 포함한다. 각 트랜지스터(T1~T7)의 제1 소스/드레인 전극과 제2 소스/드레인 전극 중 어느 하나는 소스 전극이 되고 다른 하나는 드레인 전극이 된다.

각 트랜지스터(T1~T7)는 박막 트랜지스터일 수 있다. 각 트랜지스터(T1~T7)는 PMOS 트랜지스터와 NMOS 트랜지스터 중 어느 하나일 수 있다. 일 실시예에서, 구동 트랜지스터인 제1 트랜지스터(T1), 데이터 전달 트랜지스터인 제2 트랜지스터(T2), 제1 발광 제어 트랜지스터인 제5 트랜지스터(T5) 및 제2 발광 제어 트랜지스터인 제6 트랜지스터(T6)는 PMOS 트랜지스터이다. 반면, 보상 트랜지스터인 제3 트랜지스터(T3), 제1 초기화 트랜지스터인 제4 트랜지스터(T4) 및 제2 초기화 트랜지스터인 제7 트랜지스터(T7)는 NMOS 트랜지스터이다. PMOS 트랜지스터와 NMOS 트랜지스터는 그 특성이 상이한데, 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)를 턴오프 특성이 상대적으로 우수한 NMOS 트랜지스터로 형성함으로써, 유기발광 다이오드(OLED)의 발광 기간 중에 구동 전류(Id)가 누설되는 것을 감소시킬 수 있다.

이하, 각 구성에 대해 상세히 설명한다.

제1 트랜지스터(T1)의 게이트 전극은 커패시터(Cst)의 제1 전극(CE1)과 연결된다. 제1 트랜지스터(T1)의 제1 소스/드레인 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원 전압(ELVDD) 단자와 연결된다. 제1 트랜지스터(T1)의 제2 소스/드레인 전극은 제6 트랜지스터(T6)를 경유하여 유기발광 다이오드(OLED)의 애노드 전극과 연결된다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(DATA)를 전달받아 유기발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.

제2 트랜지스터(T2)의 게이트 전극은 제1 주사 신호(Gw-p) 단자와 연결된다. 제2 트랜지스터(T2)의 제1 소스/드레인 전극은 데이터 신호(DATA) 단자와 연결된다. 제2 트랜지스터(T2)의 제2 소스/드레인 전극은 제1 트랜지스터(T1)의 제1 소스/드레인 전극과 연결되어 있으면서 제5 트랜지스터(T5)를 경유하여 제1 전원 전압(ELVDD) 단자와 연결된다. 제2 트랜지스터(T2)는 제1 주사 신호(Gw-p)에 따라 턴온되어 데이터 신호(DATA)를 제1 트랜지스터(T1)의 제1 소스/드레인 전극으로 전달하는 스위칭 동작을 수행한다.

제3 트랜지스터(T3)의 게이트 전극은 제2 주사 신호(Gw-n) 단자에 연결된다. 제3 트랜지스터(T3)의 제1 소스/드레인 전극은 제1 트랜지스터(T1)의 제2 소스/드레인 전극과 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 유기발광 다이오드(OLED)의 애노드 전극과 연결된다. 제3 트랜지스터(T3)의 제2 소스/드레인 전극은 커패시터(Cst)의 제1 전극(CE1), 제4 트랜지스터(T4)의 제1 소스/드레인 전극 및 제1 트랜지스터(T1)의 게이트 전극과 함께 연결되어 있다. 제3 트랜지스터(T3)는 제2 주사 신호(Gw-n)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 소스/드레인 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킨다. 그에 따라 제1 트랜지스터(T1)의 제1 전극과 게이트 전극 사이에 제1 트랜지스터(T1)의 문턱 전압만큼 전압차가 발생하고, 제1 트랜지스터(T1)의 게이트 전극에 문턱 전압이 보상된 데이터 신호(DATA)를 공급함으로써 제1 트랜지스터(T1)의 문턱 전압 편차를 보상할 수 있다.

제4 트랜지스터(T4)의 게이트 전극은 제3 주사 신호(GI) 단자와 연결된다. 제4 트랜지스터(T4)의 제2 소스/드레인 전극은 초기화 전압(VINT) 단자와 연결된다. 제4 트랜지스터(T4)의 제1 소스/드레인 전극은 커패시터(Cst)의 제1 전극(CE1), 제3 트랜지스터(T3)의 제2 소스/드레인 전극 및 제1 트랜지스터(T1)의 게이트 전극과 함께 연결된다. 제4 트랜지스터(T4)는 제3 주사 신호(GI)에 따라 턴온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 동작을 수행한다.

제5 트랜지스터(T5)의 게이트 전극은 발광 제어 신호(EM) 단자와 연결된다. 제5 트랜지스터(T5)의 제1 소스/드레인 전극은 제1 전원 전압(ELVDD) 단자와 연결된다. 제5 트랜지스터(T5)의 제2 소스/드레인 전극은 제1 트랜지스터(T1)의 제1 소스/드레인 전극 및 제2 트랜지스터(T2)의 제2 소스/드레인 전극과 연결된다.

제6 트랜지스터(T6)의 게이트 전극은 발광 제어 신호(EM) 단자와 연결된다. 제6 트랜지스터(T6)의 제1 소스/드레인 전극은 제1 트랜지스터(T1)의 제2 소스/드레인 전극 및 제3 트랜지스터(T3)의 제1 소스/드레인 전극과 연결된다. 제6 트랜지스터(T6)의 제2 소스/드레인 전극은 유기발광 다이오드(OLED)의 애노드 전극과 연결된다.

제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 따라 동시에 턴온되고, 그에 따라 유기발광 다이오드(OLED)에 구동 전류(Id)가 흐르게 된다.

제7 트랜지스터(T7)의 게이트 전극은 발광 제어 신호(EM) 단자와 연결된다. 제7 트랜지스터(T7)의 제1 소스/드레인 전극은 유기발광 다이오드(OLED)의 애노드 전극과 연결된다. 제7 트랜지스터(T7)의 제2 소스/드레인 전극은 초기화 전압(VINT) 단자와 연결된다. 제7 트랜지스터(T7)는 발광 제어 신호(EM)에 따라 턴온되어 유기 발광 소자(OLED)의 애노드 전극을 초기화시킨다.

제7 트랜지스터(T7)는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)와 동일한 발광 제어 신호(EM)를 인가받지만, 제7 트랜지스터(T7)는 NMOS 트랜지스터인 반면, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 PMOS 트랜지스터이므로 서로 다른 타이밍에 턴온될 수 있다. 즉, 발광 제어 신호(EM)가 하이 레벨인 경우 제7 트랜지스터(T7)는 턴온되고 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 턴오프된다. 발광 제어 신호(EM)가 로우 레벨인 경우 제7 트랜지스터(T7)는 턴오프되고 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 턴온된다. 따라서, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 턴온되는 발광 시점에서는 제7 트랜지스터(T7)에 의한 초기화 동작이 이루어지지 않고, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 턴오프되는 비발광 시점에 제7 트랜지스터(T7)에 의한 초기화가 이루어질 수 있다.

본 실시예에서는 제7 트랜지스터(T7)의 게이트 전극이 발광 제어 신호(EM)를 인가받는 경우를 예시하였지만, 다른 실시예로 제7 트랜지스터(T7)의 게이트 전극이 제3 주사 신호(GI)를 인가받도록 화소 회로를 구성할 수도 있다.

커패시터(Cst)의 제2 전극은 제1 전원 전압(ELVDD) 단자와 연결된다. 커패시터(Cst)의 제1 전극(CE1)은 제1 트랜지스터(T1)의 게이트 전극, 제3 트랜지스터(T3)의 제2 소스/드레인 전극 및 제4 트랜지스터(T4)의 제1 소스/드레인 전극에 함께 연결된다. 유기발광 다이오드(OLED)의 캐소드 전극은 제2 전원 전압(ELVSS) 단자와 연결된다. 유기발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.

이하에서, 도 4 및 도 5를 참조하여, 표시 패널(100)의 단면 구조에 대해 상세히 설명한다.

도 4는 표시 영역의 일 화소 및 비표시 영역의 벤딩 영역 주변의 예시적인 단면을 도시한 단면도이다. 도 5는 도 4의 A영역을 확대한 확대도이다. 도 4는 표시 패널(100)의 일 화소(PX)의 예시적인 단면 구조를 도시한다.

도 4 및 도 5를 참조하면, 표시 패널(100)은 채널로써 다결정 실리콘을 포함하는 비산화물 무기 반도체 트랜지스터(이하, '실리콘 트랜지스터'로 약칭함)가 배치되는 실리콘 트랜지스터 영역(AR1) 및 채널로써 산화물 반도체를 포함하는 산화물 반도체 트랜지스터(이하, '산화물 트랜지스터'로 약칭함)가 배치되는 산화물 트랜지스터 영역(AR2)을 포함할 수 있다.

실리콘 트랜지스터 영역(AR1)에 배치되는 실리콘 트랜지스터는 PMOS 트랜지스터일 수 있으며, 도 4에서는 실리콘 트랜지스터의 예로서, 구동 트랜지스터인 제1 트랜지스터(T1)를 도시한다. 산화물 트랜지스터 영역(AR2)에 배치되는 산화물 트랜지스터는 NMOS 트랜지스터일 수 있으며, 도 4에서는 산화물 트랜지스터의 예로서 보상 트랜지스터인 제3 트랜지스터(T3)를 예시적으로 도시한다. 도면에 예시하지는 않았지만, 실리콘 트랜지스터 영역(AR1)에 배치되는 다른 실리콘 트랜지스터인 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 실질적으로 동일한 적층 구조를 갖고, 산화물 트랜지스터 영역(AR2)에 배치된 다른 산화물 트랜지스터인 제4 트랜지스터(T4)와 제7 트랜지스터(T7)는 제3 트랜지스터(T3)와 실질적으로 동일한 적층 구조를 가질 수 있다. 실리콘 트랜지스터와 산화물 트랜지스터에 대한 상세한 설명은 후술된다.

표시 패널(100)의 표시 영역(DA)에는 베이스 기판(101), 배리어층(102), 버퍼층(103), 제1 반도체층(PS), 제1 게이트 절연막(GI1), 제1 도전층(110), 제2 게이트 절연막(GI2), 제2 도전층(120), 제1 층간 절연막(ILD1), 제2 반도체층(OS), 제3 게이트 절연막(GI3), 제3 도전층(140), 제2 층간 절연막(ILD2), 제4 도전층(150), 제1 비아층(VIA1), 제5 도전층(160), 제2 비아층(VIA2), 애노드 전극(ANO), 화소 정의막(PDL)이 순차적으로 배치될 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.

베이스 기판(101)은 그 위에 배치되는 각 층들을 지지한다. 베이스 기판(101)은 예를 들어, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 베이스 기판(101)은 금속 재질의 물질을 포함할 수도 있다.

베이스 기판(101)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.

유기 발광 표시 장치가 배면 또는 양면 발광형인 경우 투명한 기판이 사용될 수 있다. 유기 발광 표시 장치가 전면 발광형인 경우 투명한 기판뿐만 아니라, 반투명이나 불투명 기판이 적용될 수도 있다.

배리어층(102)은 베이스 기판(101) 상에 배치될 수 있다. 배리어층(102)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 배리어층(102)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 배리어층(102)은 베이스 기판(101)의 종류나 공정 조건 등에 따라 생략될 수도 있다.

버퍼층(103)은 배리어층(102) 상에 배치될 수 있다. 버퍼층(103)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등 중 적어도 하나를 포함하여 이루어질 수 있다. 버퍼층(103)은 베이스 기판(101)의 종류나 공정 조건 등에 따라 생략될 수도 있다.

버퍼층(103) 상에는 제1 반도체층(PS)이 배치될 수 있다. 제1 반도체층(PS)은 제1 반도체 패턴(105)을 포함할 수 있다. 제1 반도체 패턴(105)은 실리콘 트랜지스터 영역(AR1)에 배치될 수 있다.

제1 반도체 패턴(105)은 상부의 제1 게이트 전극(111)과 두께 방향으로 중첩 배치된 채널 영역(105c), 채널 영역(105c)의 일측 및 타측에 각각 위치한 제1 반도체 패턴(105)의 제1 소스/드레인 영역(105a)과 제2 소스/드레인 영역(105b)을 포함할 수 있다. 제1 반도체 패턴(105)의 제1 및 제2 소스/드레인 영역(105a, 105b)에는 다수의 캐리어 이온이 포함되어 있어, 채널 영역(105c)에 비해 도전성이 크고, 전기적인 저항이 낮을 수 있다.

제1 반도체층(PS)은 상술한 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)의 반도체층으로서, 해당 트랜지스터의 채널을 구성할 수 있다.

제1 반도체층(PS)은 다결정 실리콘, 단결정 실리콘 또는 비정질 실리콘(amorphous silicon) 등으로 이루어질 수 있다.　 제1 반도체층(PS)이 다결정 실리콘으로 이루어지는 경우, 상기 다결정 실리콘은 비정질 실리콘을 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등의 결정화 방법으로 결정화하여 형성될 수 있다.

제1 반도체층(OS) 상에는 제1 게이트 절연막(GI1)이 배치될 수 있다. 제1 게이트 절연막(GI1)은 컨택홀(CNT1, CNT2)이 형성된 부분을 제외한 제1 반도체 패턴(105)의 상면을 덮을 뿐만 아니라 제1 반도체 패턴(105)의 측면까지도 덮을 수 있다. 제1 게이트 절연막(GI1)은 대체로 베이스 기판(101)의 전면에 걸쳐 배치될 수 있다.

제1 게이트 절연막(GI1)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 게이트 절연막(GI1)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.

제1 게이트 절연막(GI1) 상에는 제1 도전층(110)이 배치된다. 제1 도전층(110)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.

제1 도전층(110)은 게이트 도전층이며, 실리콘 트랜지스터 영역(AR1)에 배치된 제1 게이트 전극(111)을 포함할 수 있다. 제1 게이트 전극(111)은 실리콘 트랜지스터의 게이트 전극일 수 있다. 제1 게이트 전극(111)은 커패시터(Cst)의 제1 전극(CE1)과 연결될 수 있다. 커패시터(Cst)의 제1 전극(CE1)은 제1 게이트 전극(111) 그 자체로 이루어지거나, 제1 게이트 전극(111)으로부터 연장된 부위로 이루어질 수 있다. 예를 들어, 일체화된 제1 도전층(110)의 패턴 중 일부는 제1 반도체 패턴(105)에 중첩하여 해당 부위에서 제1 게이트 전극(111)으로 기능하고, 다른 일부는 제1 반도체 패턴(105)과 비중첩하고 상부의 커패시터(Cst)의 제2 전극(CE2)과 중첩하는 커패시터(Cst)의 제1 전극(CE1)으로 기능할 수 있다.

제1 도전층(110) 상에는 제2 게이트 절연막(GI2)이 배치될 수 있다. 제2 게이트 절연막(GI2)은 컨택홀(CNT1, CNT2)이 형성된 부분을 제외한 제1 게이트 전극(111)의 상면을 덮을 뿐만 아니라 제1 게이트 전극(111)의 측면까지도 덮을 수 있다. 제2 게이트 절연막(GI2)은 대체로 제1 게이트 절연막(GI1)의 전면에 걸쳐 배치될 수 있다.

제2 게이트 절연막(GI2)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 게이트 절연막(GI1)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.

제2 게이트 절연막(GI2) 상에는 제2 도전층(120)이 배치된다. 제2 도전층(120)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.

제2 도전층(120)은 커패시터 도전층이며, 실리콘 트랜지스터 영역(AR1)에 배치된 커패시터(Cst)의 제2 전극(CE2)을 포함할 수 있다. 커패시터(Cst)의 제2 전극(CE2)은 하부의 제1 게이트 전극(111)에 연결된 커패시터(Cst)의 제1 전극(CE1)과 제2 게이트 절연막(GI2)을 사이에 두고 대향하면서 커패시터(Cst)를 이룰 수 있다.

제2 도전층(120) 상에는 제1 층간 절연막(ILD1)이 배치된다. 제1 층간 절연막(ILD1)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 층간 절연막(ILD1)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.

제1 층간 절연막(ILD1) 상에는 제2 반도체층(OS)이 배치된다. 제2 반도체층(OS)은 제2 반도체 패턴(135)을 포함할 수 있다. 제2 반도체 패턴(135)은 산화물 트랜지스터 영역(AR2)에 배치될 수 있다.

제2 반도체 패턴(135)은 상부의 제3 게이트 전극(142)과 두께 방향으로 중첩 배치된 채널 영역(135c), 채널 영역(135c)의 일측 및 타측에 각각 위치한 제2 반도체 패턴(135)의 제1 소스/드레인 영역(135a)과 제2 소스/드레인 영역 (135b)을 포함할 수 있다. 제2 반도체 패턴(135)의 제1 및 제2 소스/드레인 영역(135a, 135b)은 도체화된 영역으로, 채널 영역(135c)에 비해 도전성이 크고, 전기적인 저항이 낮을 수 있다.

제2 반도체층(OS)은 상술한 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)의 반도체층으로서, 해당 트랜지스터의 채널을 구성할 수 있다.

제2 반도체 패턴(135)은 산화물 반도체를 포함하여 이루어질 수 있다. 산화물은 G-I-Z-O, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 혹은 이들의 조합에서 선택된 하나 이상의 산화물을 포함할 수 있다. 산화물은 인듐-갈륨-아연　산화물(IGZO, Indium Gallium Zinc Oxide), 아연-주석　산화물(ZTO, Zinc Tin Oxide), 인듐-주석　산화물(IZO, Indium Tin Oxide) 등 중 적어도 하나를 포함하여 이루어질 수 있다.

제2 반도체층(OS) 상에는 제3 게이트 절연막(GI3)이 배치된다. 제3 게이트 절연막(GI3)은 제1 게이트 절연막(GI1) 및 제2 게이트 절연막(GI2)과는 달리 일부 영역에만 배치될 수 있다. 즉, 제3 게이트 절연막(GI3)은 산화물 반도체(135)의 채널 영역(135c)을 덮고, 제1 및 제2 소스/드레인 영역(135a, 135b) 및 산화물 반도체(135)의 측면을 노출할 수 있다. 제3 게이트 절연막(GI3)은 상부의 제3 게이트 전극(142)과 실질적으로 동일한 패턴 형상을 가질 수 있다.

제3 게이트 절연막(GI3)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제3 게이트 절연막(GI3)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.

제3 게이트 절연막(GI3) 상에는 제3 도전층(140)이 배치된다. 제3 도전층(140)은 게이트 도전층이며, 산화물 트랜지스터 영역(AR2)에 배치된 트랜지스터의 제3 게이트 전극(142)을 포함할 수 있다. 제3 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.

제3 도전층(140) 상에는 제2 층간 절연막(ILD2)이 배치된다. 제2 층간 절연막(ILD2)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제2 층간 절연막(ILD2)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.

제2 층간 절연막(ILD2) 상에는 제4 도전층(150)이 배치된다. 제4 도전층(150)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.

제4 도전층(150)은 데이터 도전층이며, 데이터 신호(DATA)을 인가하는 데이터 배선(미도시)을 포함할 수 있다. 제4 도전층(150)은 실리콘 트랜지스터 영역(AR1)에 배치된 트랜지스터의 제1 소스/드레인 전극(151) 및 제2 소스/드레인 전극(152) 및 산화물 트랜지스터 영역(AR2)에 배치된 트랜지스터의 제1 소스/드레인 전극(153) 및 제2 소스/드레인 전극(154)을 포함할 수 있다.

실리콘 트랜지스터 영역(AR1)에 배치된 트랜지스터에서, 제1 소스/드레인 전극(151)은 제2 층간 절연막(ILD2), 제2 게이트 절연막(GI2) 및 제1 게이트 절연막(GI1)을 관통하여 제1 반도체 패턴(105)의 제1 소스/드레인 영역(105a)을 노출하는 제1 컨택홀(CNT1)을 통해 제1 반도체 패턴(105)의 제1 소스/드레인 영역(105a)과 연결될 수 있다. 제2 소스/드레인 전극(152)은 제2 층간 절연막(ILD2), 제2 게이트 절연막(GI2) 및 제1 게이트 절연막(GI1)을 관통하여 제1 반도체 패턴(105)의 제2 소스/드레인 영역(105b)을 노출하는 제2 컨택홀(CNT2)을 통해 제1 반도체 패턴(105)의 제2 소스/드레인 영역(105b)과 연결될 수 있다.

산화물 트랜지스터 영역(AR2)에 배치된 트랜지스터에서, 제1 소스/드레인 전극(153)은 제2 층간 절연막(ILD2)을 관통하여 제2 반도체 패턴(135)의 제1 소스/드레인 영역(135a)을 노출하는 제3 컨택홀(CNT1)을 통해 제2 반도체 패턴(135)의 제1 소스/드레인 영역(135a)과 연결될 수 있다. 제2 소스/드레인 전극(154)은 제2 층간 절연막(ILD2)을 관통하여 제2 반도체 패턴(135)의 제2 소스/드레인 영역(135b)을 노출하는 제4 컨택홀(CNT4)을 통해 제2 반도체 패턴(135)의 제2 소스/드레인 영역(135b)과 연결될 수 있다.

제4 도전층(150) 상에는 패시베이션층(PVX)이 배치된다. 패시베이션층(PVX)은 제4 도전층(150)을 덮어 보호하는 역할을 할 수 있다. 패시베이션층(PVX)은 제4 도전층(150)의 상면 및 측면을 덮을 수 있다.

패시베이션층(PVX)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다. 도시하진 않았으나, 패시베이션층(PVX)은 표시 영역(DA)에 형성되며, 비표시 영역(NDA)에는 적어도 부분적으로 형성되지 않을 수 있다.

패시베이션층(PVX) 상에는 제1 비아층(VIA1, 또는 평탄화막)이 배치된다. 제1 비아층(VIA1)은 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.

제1 비아층(VIA1)은 제2 층간 절연막(ILD2) 상부에 배치되어 제2 층간 절연막(ILD2)의 상면을 완전히 덮을 수 있다. 제1 비아층(VIA1)이 유기막으로 이루어지는 경우, 하부의 단차에도 불구하고 그 상면은 평탄할 수 있다. 아울러, 제1 비아층(VIA1)은 대부분의 빛을 투과시킬 수 있다. 즉 제1 비아층(VIA1)은 투광성 평탄화층을 포함할 수 있다.

제1 비아층(VIA1) 상에는 제5 도전층(160)이 배치된다. 제5 도전층(160)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.

제5 도전층(160)은 연결 전극(161)을 포함할 수 있다. 연결 전극(161)은 제1 비아층(VIA1) 및 패시베이션층(PVX)을 관통하여, 실리콘 반도체 영역(AR1)에 배치된 트랜지스터의 제2 소스/드레인 전극(152)을 노출하는 제5 컨택홀(CNT5)을 통해 제2 소스/드레인 전극(152)과 연결될 수 있다.

연결 전극(161) 상에는 제2 비아층(VIA2)이 배치된다. 제2 비아층(VIA2)은 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.

제2 비아층(VIA2)은 차광부(RE1, 또는 제1 영역)을 포함할 수 있다. 빛은 대체로 제1 영역(RE1)을 투과하지 못하고, 제1 영역(RE1)에서 차단될 수 있다. 제1 영역(RE1)은 제2 비아층(VIA2) 전 영역에 걸쳐 배치될 수 있다. 이에 제한되는 것은 아니지만, 제1 영역(RE1)에서 빛의 투과율은 3% 이하이거나, 10% 이하일 수 있다. 상기 투과율은 제1 영역(RE1) 전 영역에서 측정된 평균적인 투과율이다. 제1 영역(RE1)은 대부분의 빛을 차광하는 차광 영역일 수 있다. 즉, 제2 비아층(VIA2)은 차광성 평탄화층을 포함할 수 있다. 제2 비아층(VIA2)의 제1 영역(RE1)의 광 투과율은 제1 비아층(VIA1)의 광 투과율보다 작을 수 있다.

제2 비아층(VIA2)은 제1 비아층(VIA1)과 동일할 물질을 포함하되, 차광 물질(또는, 흡광 물질)을 더 포함할 수 있다. 상기 차광 물질은 빛을 흡수하여, 빛이 제2 비아층(VIA2)의 제1 영역(RE1)을 투과하는 것을 방지할 수 있다. 이에 제한되는 것은 아니지만, 상기 차광 물질은 제1 영역(RE1)에 배치될 수 있다. 즉, 제1 영역(RE1)은 차광 물질(또는, 흡광 물질)을 포함할 수 있다. 상기 차광 물질은 블랙 색상을 가지는 염료, 안료, 카본 블랙(carbon-black), 분산용 바인더 또는 분산제 등을 포함할 수 있으며, 제1 영역(RE1)은 블랙(Black) 색상을 가질 수 있으나, 이에 제한되는 것은 아니다.

제1 영역(RE1)은 제2 반도체층(OS)의 전 영역과 중첩하며, 제1 반도체층(PS)의 적어도 일부와 중첩할 수 있다. 아울러, 제1 영역(RE1)은 제2 게이트 전극(142)의 적어도 일부와 중첩할 수 있으며, 상기 제3 게이트 절연막(GI3)의 적어도 일부와 중첩할 수 있다. 제1 영역(RE1)은 연결 전극(161)의 측면 뿐만 아니라, 상면의 적어도 일부를 덮을 수 있다. 제1 영역(RE1)은 연결 전극(161)의 적어도 일부와 중첩할 수 있다.

제2 비아층(VIA2)이 차광 영역인 제1 영역(RE1)을 포함함에 따라, 제1 비아층(VIA1)과 제2 비아층(VIA2) 사이에는 별도의 차광 패턴이 배치되지 않을 수 있다. 따라서, 제2 비아층(VIA2)의 차광 영역인 제1 영역(RE1)은 대체로 평탄할 수 있고, 제1 영역(RE1)이 평탄화막인 제1 비아층(VIA1) 상에 배치되는 경우, 보다 평탄하게 배치될 수 있다. 구체적으로 설명하면, 제1 영역(RE1)은 제1 면(PL1, 또는 상면)과 상기 제1 면(PL1)과 대향하는 제2 면(PL2, 또는 하면)을 포함할 수 있다. 제1 면(PL1)은 제2 면(PL2)의 상부에 배치될 수 있다. 제1 영역(RE1)의 제1 면(PL1)과 제2 면(PL2)은 평행하며, 제1 영역(RE1)의 제1 면(PL1)과 제2 면(PL2)은 각각 대체로 평탄할 수 있다.

제1 영역(RE1)의 두께(TH2)는 전 영역에서 일정할 수 있다. 제1 영역(RE1)의 두께(TH2)는 전 영역에서 일정함에 따라, 제1 영역(RE1)의 전 영역에서 빛 투과율, 흡수율 및 반사율 등이 균일할 수 있고, 제1 영역(RE1)이 외부에서 시인되는 것을 억제 또는 방지할 수 있다. 다시 말해서, 제1 영역(RE1) 및 제1 영역(RE1)을 포함하는 제2 비아층(VIA2) 및 제2 비아층(VIA2) 상에 배치된 화소 정의막(PDL) 등이 외부에서 시인되지 않을 수 있다.

제1 영역(RE1)의 제1 면(PL1)이 평탄함에 따라, 제1 영역(RE1)의 제1 면(PL1) 상에 배치되는 구성도 대체로 평탄하게 배치될 수 있다. 예를 들어, 이에 제한되는 것은 아니지만, 제1 영역(RE1)의 제1 면(PL1) 상에 배치되는 애노드 전극(ANO)은 대체로 평탄할 수 있다. 또한, 애노드 전극(ANO) 상에 배치되는 발광층(EL) 및/또는 애노드 전극(ANO) 또는 제2 비아층(VIA2) 상에 화소 정의막(PDL)은 대체로 평탄할 수 있다. 즉, 제2 비아층(VIA2) 상부의 애노드 전극(ANO), 발광층(EL) 및/또는 화소 정의막(PDL) 등의 평탄도가 개선되며, 나아가, 일 화소(PX)의 평탄도가 개선될 수 있다.

제1 영역(RE1)의 제1 면(PL1) 상에는 애노드 전극(ANO) 및 화소 정의막(PDL)이 배치될 수 있다. 다시 말해서, 애노드 전극(ANO) 및 화소 정의막(PDL)은 제1 영역(RE1) 상에 배치되며, 제1 영역(RE1)의 제1 면(PL1)과 직접 맞닿을 수 있다.

화소 정의막(PDL)은 화소 정의막(PDL)의 제1 면(PL3), 및 화소 정의막(PDL)의 제1 면(PL3) 상부에 배치되며, 화소 정의막(PDL)의 제1 면(PL3)와 대향하는 화소 정의막(PDL)의 제2 면(PL4)을 포함할 수 있다.

제1 영역(RE1)의 제1 면(PL1) 상에 화소 정의막(PDL)이 배치됨에 따라, 화소 정의막(PDL)의 제1 면(PL3)은 제1 영역(RE1)의 제1 면(PL1)와 직접 맞닿으며 배치될 수 있다. 화소 정의막(PDL)의 제1 면(PL3)과 제2 면(PL4)은 애노드 전극(ANO)을 노출하는 개구부를 제외한 부분에서 대체로 평탄하며, 화소 정의막(PDL)의 제1 면(PL3)과 제2 면(PL4)은 각각 제1 영역(RE1)의 제1 면(PL1) 및/또는 제1 영역(RE1)의 제2 면(PL2)과 평행할 수 있다.

제2 비아층(VIA2)의 제1 영역(RE1)은 하부의 제1 비아층(VIA1)과 적어도 일부 영역에서 직접 맞닿을 수 있다. 제2 비아층(VIA2)의 제1 영역(RE1)의 상면(PL1)은 제1 비아층(VIA1)의 상면과 평행할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 비아층(VIA1)은 생략될 수도 있다. 이 경우, 제2 비아층(VIA2)의 제1 영역(RE1)은 패시베이션(PVX)층과 직접 맞닿을 수도 있다.

제1 영역(RE1)의 두께(TH2)는 제2 비아층(VIA2)의 두께(TH2)와 실질적으로 동일하며, 제1 비아층(VIA1)의 두께(TH1)보다 작을 수 있다. 이에 제한되는 것은 아니지만, 제1 영역(RE1)의 두께(TH2)는 제1 비아층(VIA1)의 두께(TH1)의 1/3 이하이거나, 1/8 이하일 수 있다. 이에 따라, 제1 영역(RE1) 및 제2 비아층(VIA2)을 형성하는 재료를 절약할 수 있으며, 공정 단가를 감소시킬 수 있다. 제1 영역(RE1)의 두께(TH2)는 제1 영역(RE1) 전 영역의 평균 두께를 의미하며, 제1 비아층(VIA1)의 두께(TH1)은 제1 비아층(VIA1) 전 영역의 평균 두께를 의미할 수 있다.

제1 영역(RE1)의 제1 면(PL1) 상에 애노드 전극(ANO)이 배치되고, 애노드 전극(ANO) 상에 발광층(EL)이 배치됨에 따라, 발광층(EL)에서 방출되는 빛(L1)과 외부에서 침투하는 빛(L2)을 사전에 차단할 수 있다. 다시 말해서, 제1 영역(RE1)은 발광층(EL)의 하부에 배치되되, 발광층(EL)의 하부에서 최상부에 배치될 수 있다. 이에 따라, 발광층(EL)에서 방출되는 빛(L1)과 외부에서 침투하는 빛(L2)이 발광층(EL)의 하부로 침투하는 것을 사전에 억제 또는 방지할 수 있고, 상기 빛(L1, L2)이 발광층(EL)의 하부에서 난반사 등에 의해, 제1 반도체층(PS) 및/또는 제2 반도체층(OS)으로 진입하는 것을 차단할 수 있다. 따라서, 제1 반도체층(PS) 및/또는 제2 반도체층(OS)을 채널 영역으로 포함하는 트랜지스터(T1 ~T7, 도 3 참조)의 소자 특성이 저하되는 것을 억제 또는 방지할 수 있다.

아울러, 제2 비아층(VIA2)이 차광 영역인 제1 영역(RE1)을 포함함에 따라, 일 화소(PX)의 평탄도가 개선될 수 있다. 따라서, 일 화소(PX)에서 외부광이 반사색 분리되어 반사색띠가 형성되는 현상을 억제 또는 방지할 수 있으며, 색감이 저하되는 것을 억제 또는 방지할 수 있다.

도 6을 참조하여, 상술한 설명에 대하여 구체적으로 서술한다.

도 6은 일 실시예에 따른 제2 비아층의 광 투과율을 나타낸 그래프이다. 도 6에 도시된 그래프의 X축은 빛의 파장(Wavelength)를 나타내며, Y축은 광 투과율을 나타낸다.

도 6을 참조하면, 제2 비아층(VIA2)은 가시광선 영역의 빛을 대체로 차단한다는 것을 알 수 있다. 다시 말해서, 가시광선 영역은 파장이 400nm 내지 700nm의 범위 내에 있을 수 있으며, 상기 범위 내에 있는 파장을 갖는 빛은 광 투과율이 대체로 10% 이하임을 알 수 있다. 아울러, 도시하진 않았으나, 제2 비아층(VIA2)의 두께를 증가시키거나, 비아층(VIA2)이 포함하는 블랙 색상을 가지는 염료, 안료, 카본 블랙(carbon-black), 분산용 바인더 또는 분산제 등의 함량 또는 비율을 증가시킴으로써, 광 투과율을 감소시킬 수 있다.

다시, 도 4 및 도 5를 참조하면, 제2 비아층(VIA2) 상에는 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 애노드 전극일 수 있다. 애노드 전극(ANO)은 각 화소마다 분리되어 배치될 수 있다. 애노드 전극(ANO)은 제2 비아층(VIA2)을 관통하며, 연결 전극(161)의 일부를 노출하는 제6 컨택홀(CNT6)을 통해 연결 전극(161)과 전기적으로 연결될 수 있다.

애노드 전극(ANO)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(EL)에 가깝게 배치될 수 있다. 애노드 전극(ANO)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.

애노드 전극(ANO) 상에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(ANO)을 부분적으로 노출하는 개구부를 포함할 수 있다. 화소 정의막(PDL)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다.

화소 정의막(PDL)이 노출하는 애노드 전극(ANO) 상에는 발광층(EL)이 배치된다. 발광층(EL)은 유기 물질층을 포함할 수 있다. 발광층의 유기 물질층은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다.

발광층(EL) 상에는 캐소드 전극(CAT)이 배치될 수 있다. 캐소드 전극(CAT)은 화소(PX)의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)은 각각 유기 발광 소자를 구성할 수 있다.

캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(CAT)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.

애노드 전극(AN0), 발광층(EL) 및 캐소드 전극(CAT)은 유기발광 다이오드(OLED)를 구성할 수 있다.

캐소드 전극(CAT) 상부에는 제1 무기막(171), 제1 유기막(172) 및 제2 무기막(173)을 포함하는 박막 봉지층(170)이 배치된다. 박막 봉지층(170)의 단부에서 제1 무기막(171)과 제2 무기막(173)은 서로 접할 수 있다. 제1 유기막(172)은 제1 무기막(171)과 제2 무기막(173)에 의해 밀봉될 수 있다.

제1 무기막(171) 및 제2 무기막(173)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제1 유기막(172)은 유기 절연 물질을 포함할 수 있다.

이하, 표시 장치의 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다.

도 7은 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.

도 7을 참조하면, 본 실시예에 따른 표시 장치(1_1)의 제2 비아층(VIA2_1)은 차광 영역인 제1 영역(RE1)이 제2 비아층(VIA2_1)의 일부 영역에만 배치된다는 점에서 도 4의 실시예와 차이가 있다.

구체적으로 설명하면, 본 실시예에 따른 제2 비아층(VIA2_1)은 제1 영역(RE1)을 포함하되, 상기 제1 영역(RE1)과 중첩하지 않는 제2 영역(RE2)을 더 포함할 수 있다. 제2 영역(RE2)은 제1 영역(RE1)보다 큰 광 투과율을 가질 수 있다. 제2 영역(RE2)은 대부분의 빛을 투과시킬 수 있다. 제2 영역(RE2)의 광 투과율은 제1 비아층(VIA1)의 광 투과율과 실질적으로 동일할 수 있다.

제2 비아층(VIA2_1)의 일부 영역에만 배치되는 제1 영역(RE1)은 잉크젯(Ink jet)을 통해 일부 영역에만 선택적으로 차광 물질을 주입하거나, 차광 물질을 포함하는 제2 비아층용 물질을 선택적으로 도포하여 형성할 수 있다. 또는, 제1 비아층(VIA1)의 상면을 표면 처리하여, 일부 영역에만 선택적으로 차광 물질이 배치되도록 함으로써, 제2 비아층(VIA2_1)의 일부 영역에만 배치되는 제1 영역(RE1)을 형성할 수 있다. 또는, 제2 비아층(VIA2_1) 전 영역에 차광 물질을 도포한 뒤, 일부 영역(제2 영역(RE2))에 위치하는 차광 물질만을 선택적으로 제거할 수 있다. 다만, 제2 비아층(VIA2_1)의 일부 영역에만 배치되는 제1 영역(RE1)을 형성하는 방법은 이제 제한되지 않는다.

도면상 제1 영역(RE1)과 제2 영역(RE2)은 서로 구별되나, 제2 비아층(VIA2_1)의 일부 영역에만 배치되는 제1 영역(RE1)을 형성하는 방법에 따라, 제1 영역(RE1)과 제2 영역(RE2)의 경계에서 일부 물질들이 혼합될 수도 있다. 따라서, 상기 경계에서의 광 투과율은 제1 영역(RE1)의 광 투과율과 제2 영역(RE2)의 광 투과율 사이의 값을 가질 수 있다.

이 경우에도, 제2 비아층(VIA2_1) 상부의 애노드 전극(ANO), 발광층(EL) 및/또는 화소 정의막(PDL) 등의 평탄도가 개선되며, 나아가, 일 화소(PX)의 평탄도가 개선될 수 있다. 아울러, 외부에서 입사하는 빛을 보다 원활히 차단할 수 있어, 제1 반도체층(PS) 및/또는 제2 반도체층(OS)을 채널 영역으로 포함하는 트랜지스터(T1 ~T7, 도 3 참조)의 소자 특성이 저하되는 것을 억제 또는 방지할 수 있다.

도 8은 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.

도 8을 참조하면, 본 실시예에 따른 표시 장치(1_2)의 제2 비아층(VIA2_2)의 제1 영역(RE1)은 제2 반도체층(OS)과 평면상 동일한 패턴으로 형성된다는 점에서 도 7의 실시예와 차이가 있다.

구체적으로 설명하면, 본 실시예에 따른 제2 비아층(VIA2_2)의 제1 영역(RE1)은 제2 반도체층(OS)과 평면상 동일한 패턴으로 형성될 수 있다. 제2 반도체층(OS)은 전 영역이 제2 비아층(VIA2_2)의 제1 영역(RE1)과 중첩할 수 있다. 제2 비아층(VIA2_2)의 제1 영역(RE1)의 측면은 제2 반도체층(OS)의 측면과 정렬될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 영역(RE1)은 제2 반도체층(OS)과 평면상 동일한 패턴으로 형성되더라도, 제1 영역(RE1)의 평면상 패턴은 제2 반도체층(OS)의 평면상 패턴보다 큰 면적을 가질 수 있다. 즉, 제1 영역(RE1)의 평면상 패턴은 제2 반도체층(OS)의 평면상 패턴에서 확장되어 배치될 수 있다.

이 경우에도, 제1 비아층(VIA1) 상부에 별도의 차광 패턴이 불필요하며, 제2 비아층(VIA2_2) 상부의 애노드 전극(ANO), 발광층(EL) 및/또는 화소 정의막(PDL) 등의 평탄도가 개선되며, 나아가, 일 화소(PX)의 평탄도가 개선될 수 있다. 아울러, 제2 비아층(VIA2_2)에 최소한의 영역을 제1 영역(RE1)으로 배치함으로써, 공정 단가를 줄일 수 있다.

도 9는 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.

도 9를 참조하면, 본 실시예에 따른 표시 장치(1_3)의 제1 비아층(VIA1_3)은 차광 물질을 포함한다는 점에서 도 4의 실시예와 차이가 있다.

구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_3)는 제1 영역(RE1)을 포함하는 제2 비아층(VIA2)을 포함하고, 제1 비아층(VIA1_3)을 포함하되, 본 실시예에 따른 제1 비아층(VIA1_3)은 제3 영역(RE3_3, 또는 서브 차광 영역)을 포함할 수 있다.

제3 영역(RE3_3)은 제1 비아층(VIA1_3) 전 영역에 걸쳐 배치될 수 있다. 제3 영역(RE3_3)은 적어도 일부 영역이 제2 비아층(VIA2)의 제1 영역(RE1)과 중첩할 수 있다. 제1 비아층(VIA1_3)의 제3 영역(RE3_3)은 차광 물질을 포함하며, 빛의 투과율이 3% 이하이거나, 10%이하일 수 있다. 이 경우, 제2 비아층(VIA2)의 제1 영역(RE1)의 제1 면(PL1)은 제1 비아층(VIA1_3)의 제3 영역(RE3_3)과 직접 맞닿을 수 있다. 제1 비아층(VIA1_3)의 제3 영역(RE3_3)의 광 투과율은 제2 비아층(VIA2)의 제1 영역(RE1)의 광 투과율과 동일할 수 있으나, 이에 제한되는 것은 아니다.

제1 비아층(VIA1_3)의 제3 영역(RE3_3)의 차광 물질은 제2 비아층(VIA2)의 제1 영역(RE1)의 차광 물질과 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니며, 제1 비아층(VIA1_3)의 제3 영역(RE3_3)이 포함하는 차광 물질은 제2 비아층(VIA2)의 차광 물질과 상이할 수도 있다.

이 경우에도, 제1 비아층(VIA1_3) 상부에 별도의 차광 패턴이 불필요하며, 제2 비아층(VIA2) 상부의 애노드 전극(ANO), 발광층(EL) 및/또는 화소 정의막(PDL) 등의 평탄도가 개선되며, 나아가, 일 화소(PX)의 평탄도가 개선될 수 있다. 아울러, 제1 비아층(VIA1_3)이 차광 물질을 포함하는 제3 영역(RE3_3)을 포함함에 따라, 제1 비아층(VIA1_3) 및 제2 비아층(VIA2)에 걸쳐 빛의 투과율이 감소할 수 있고, 제1 반도체층(PS) 및/또는 제2 반도체층(OS)에 입사하는 빛이 보다 감소할 수 있다.

도 10은 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.

도 10을 참조하면, 본 실시예에 따른 제1 비아층(VIA1_4)의 제3 영역(RE3_4)은 제1 비아층(VIA1_4)의 일부 영역에만 배치된다는 점에서 도 9의 실시예와 차이가 있다.

구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_4)의 제1 비아층(VIA1_4)은 제3 영역(RE3_4) 및 제4 영역(RE4_4)을 포함할 수 있다. 제3 영역(RE3_4) 및 제4 영역(RE4_4)은 서로 다른 광 투과율을 가질 수 있다. 제3 영역(RE3_4)은 도 9의 제3 영역(RE3_3)과 실질적으로 동일한 구성이며, 제4 영역(RE4_4)은 제3 영역(RE3_4)의 광 투과율보다 큰 광 투과율을 가질 수 있다. 제4 영역(RE4_4)의 광 투과율은 도 4의 제1 비아층(VIA1, 도 4 참조)의 광 투과율과 실질적으로 동일할 수 있다.

제1 비아층(VIA1_4)의 제3 영역(RE3_4)은 제2 반도체층(OS)과 평면상 동일한 패턴으로 형성될 수 있다. 제2 반도체층(OS)은 전 영역이 제1 비아층(VIA1_4)의 제3 영역(RE3_4)과 중첩할 수 있다. 제1 비아층(VIA1_4)의 제3 영역(RE3_4)의 측면은 제2 반도체층(OS)의 측면과 정렬될 수 있으나 이에 제한되는 것은 아니다. 예를 들어, 제3 영역(RE3_4)은 제2 반도체층(OS)과 평면상 동일한 패턴으로 형성되더라도, 제3 영역(RE3_4)의 평면상 패턴은 제2 반도체층(OS)의 평면상 패턴보다 큰 면적을 가질 수 있다. 즉, 제3 영역(RE3_4)의 평면상 패턴은 제2 반도체층(OS)의 평면상 패턴에서 확장되어 배치될 수 있다.

이 경우에도, 제1 비아층(VIA1) 상부에 별도의 차광 패턴이 불필요하며, 제2 비아층(VIA2_2) 상부의 애노드 전극(ANO), 발광층(EL) 및/또는 화소 정의막(PDL) 등의 평탄도가 개선되며, 나아가, 일 화소(PX)의 평탄도가 개선될 수 있다. 아울러, 제1 비아층(VIA1_4)에 최소한의 영역을 제3 영역(RE3_4)으로 배치함으로써, 공정 단가를 줄일 수 있다.

도 11은 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.

도 11을 참조하면, 본 실시예에 따른 표시 장치(1_5)는 제2 반도체층(OS) 하부에 하부 차광 패턴(LBP_5)를 더 포함한다는 점에서 도 4의 실시예와 차이가 있다.

구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_5)의 제2 도전층(120_5)은 커패시터(Cst)의 제2 전극(CE2) 뿐만 아니라, 하부 차광 패턴(LBP_5)를 더 포함할 수 있다. 하부 차광 패턴(LBP_5)은 커패시터(Cst)의 제2 전극(CE2)와 같은 층에 배치될 수 있다. 다시 말해서, 하부 차광 패턴(LBP_5) 및 커패시터(Cst)의 제2 전극(CE2)은 제2 게이트 절연막(GI2) 상에 배치될 수 있다. 하부 차광 패턴(LBP_5)은 커패시터(Cst)의 제2 전극(CE2)을 형성하는 과정에서 함께 형성될 수 있어, 추가적인 공정이 필요하지 않다.

하부 차광 패턴(LBP_5)은 제2 반도체 패턴(135)의 하부에 위치하면서, 제2 반도체 패턴(135)의 하부 방향에서 입사되는 광이 상부에 위치한 제2 반도체 패턴(135)으로 진입하는 것을 방지하는 역할을 할 수 있다. 하부 차광 패턴(LBP_5)은 적어도 산화물 반도체층(135)의 채널 영역(135c)과 중첩할 수 있다. 하부 차광 패턴(LBP_5)은 제2 게이트 전극(142)과 전기적으로 연결되거나, 산화물 트랜지스터 영역(AR2)에 배치된 트랜지스터의 제1 소스/드레인 전극(153) 및 제2 소스/드레인 전극(154) 중 어느 하나와 전기적으로 연결될 수 있다.

이 경우에도, 제1 비아층(VIA1) 상부에 별도의 차광 패턴이 불필요하며, 제2 비아층(VIA2) 상부의 애노드 전극(ANO), 발광층(EL) 및/또는 화소 정의막(PDL) 등의 평탄도가 개선되며, 나아가, 일 화소(PX)의 평탄도가 개선될 수 있다. 아울러, 제2 반도체 패턴(135)의 하부에 하부 차광 패턴(LBP_5)에 배치함에 따라, 제2 반도체 패턴(135)으로 진입하는 빛을 차단하여, 산화물 트랜지스터 영역(AR2)에 배치된 트랜지스터의 소자 특성이 저하되는 것을 보다 원활히 억제 또는 방지할 수 있다.

도 12는 또 다른 실시예에 따른 표시 장치의 예시적인 단면도이다.

도 12를 참조하면, 본 실시예에 따른 표시 장치(1_6)은 하부 차광 패턴(LBP_6)을 포함하되, 하부 차광 패턴(LBP_6)이 제1 게이트 전극(111)과 동일한 층에 배치된다는 점에서 도 11의 실시예와 차이가 있다.

구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_6)의 제1 도전층(110_6)은 제1 게이트 전극(111) 뿐만 아니라, 하부 차광 패턴(LBP_6)을 더 포함할 수 있다. 하부 차광 패턴(LBP_6)은 제1 게이트 전극(111)과 같은 층에 배치될 수 있다. 다시 말해서, 하부 차광 패턴(LBP_6) 및 제1 게이트 전극(111)은 제1 게이트 절연막(GI1) 상에 배치될 수 있다. 하부 차광 패턴(LBP_6)은 제1 게이트 전극(111)을 형성하는 과정에서 함께 형성될 수 있어, 추가적인 공정이 필요하지 않다.

하부 차광 패턴(LBP_6)은 제2 반도체 패턴(135)의 하부에 위치하면서, 제2 반도체 패턴(135)의 하부 방향에서 입사되는 광이 상부에 위치한 제2 반도체 패턴(135)으로 진입하는 것을 방지하는 역할을 할 수 있다. 하부 차광 패턴(LBP_6)은 적어도 산화물 반도체층(135)의 채널 영역(135c)과 중첩할 수 있다. 하부 차광 패턴(LBP_6)은 제2 게이트 전극(142)과 전기적으로 연결되거나, 산화물 트랜지스터 영역(AR2)에 배치된 트랜지스터의 제1 소스/드레인 전극(153) 및 제2 소스/드레인 전극(154) 중 어느 하나와 전기적으로 연결될 수 있다.

이 경우에도, 제1 비아층(VIA1) 상부에 별도의 차광 패턴이 불필요하며, 제2 비아층(VIA2) 상부의 애노드 전극(ANO), 발광층(EL) 및/또는 화소 정의막(PDL) 등의 평탄도가 개선되며, 나아가, 일 화소(PX)의 평탄도가 개선될 수 있다. 아울러, 제2 반도체 패턴(135)의 하부에 하부 차광 패턴(LBP_6)에 배치함에 따라, 제2 반도체 패턴(135)으로 진입하는 빛을 차단하여, 산화물 트랜지스터 영역(AR2)에 배치된 트랜지스터의 소자 특성이 저하되는 것을 보다 원활히 억제 또는 방지할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

1: 표시 장치 VIA1: 제1 비아층
100: 표시 패널 VIA2: 제2 비아층
110: 제1 도전층 RE1: 제1 영역(차광 영역)
PS: 제1 반도체층 ANO: 애노드 전극
120: 제2 도전층 EL: 발광층
OS: 제2 반도체층 CAT: 캐소드 전극
140: 제3 도전층
150: 제4 도전층
160: 제5 도전층

Claims

기판;
상기 기판 상에 배치된 제1 반도체 패턴;
상기 제1 반도체 패턴 상부에 배치된 제1 절연막;
상기 제1 절연막 상에 배치된 제1 게이트 전극;
상기 제1 게이트 전극 상에 배치된 제2 절연막;
상기 제2 절연막 상에 배치되고, 상기 제1 반도체 패턴과 상이한 물질을 포함하는 제2 반도체 패턴;
상기 제2 반도체 패턴 상에 배치되는 제3 절연막;
상기 제3 절연막 상에 배치되는 제2 게이트 전극;
상기 제2 게이트 전극을 덮는 제1 평탄화층;
상기 제1 평탄화층 상에 배치되며 차광부를 포함하는 제2 평탄화층; 및
상기 제2 평탄화층 상에 배치된 화소 정의막을 포함하되,
상기 제2 평탄화층의 상면은 상기 제2 평탄화층의 하면과 평행하며,
상기 화소 정의막의 적어도 일부는 상기 제2 평탄화층의 상기 차광부와 직접 접촉하는 표시 장치.
제1 항에 있어서,
상기 제2 평탄화층은 상기 제1 평탄화층과 동일한 물질을 포함하되, 흡광 물질을 더 포함하는 표시 장치.
제1 항에 있어서,
상기 제2 평탄화층의 상기 차광부와 중첩하는 상기 제1 평탄화층의 영역은 투명한 표시 장치.
제1 항에 있어서,
상기 제2 평탄화층은 상기 차광부와 비중첩하는 투광부를 더 포함하고, 상기 차광부의 광 투과율은 상기 투광부의 광 투과율보다 작은 표시 장치.
제4 항에 있어서,
상기 제2 평탄화층의 상기 투광부의 광투과율은 상기 제1 평탄화층의 광 투과율과 동일한 표시 장치.
제1 항에 있어서,
상기 제1 평탄화층의 상면은 상기 차광부의 상기 상면과 평행한 표시 장치.
제6 항에 있어서,
상기 제1 평탄화층은 상기 차광부와 적어도 일부 중첩하는 서브 차광부를 포함하는 표시 장치.
제7 항에 있어서,
상기 제1 평탄화층의 상기 서브 차광부의 광 투과율은 상기 제2 평탄화층의 상기 차광부의 광 투과율과 동일한 표시 장치.
제6 항에 있어서,
상기 제2 평탄화층 상에 배치되며, 상기 차광부와 직접 접촉하는 애노드 전극을 더 포함하되,
상기 화소 정의막은 개구부를 포함하고, 상기 애노드 전극은 상기 화소 정의막의 상기 개구부에 의해 적어도 부분적으로 노출되는 표시 장치.
제1 항에 있어서,
상기 제2 평탄화층의 상기 차광부는 상기 제2 반도체 패턴의 전 영역과 중첩하는 표시 장치.
제10 항에 있어서,
상기 제2 평탄화층의 상기 차광부는 상기 제2 반도체 패턴과 평면상 동일한 패턴으로 배치된 표시 장치.
제10 항에 있어서,
상기 제2 평탄화층의 상기 차광부는 상기 제1 반도체 패턴의 적어도 일부와 중첩하는 표시 장치.
제1 항에 있어서,
상기 차광부의 광 투과율은 상기 차광부의 전 영역에서 균일한 표시 장치.
제1 항에 있어서,
상기 제2 평탄화층의 상기 차광부는 상기 제2 평탄화층의 전 영역에 배치된 표시 장치.
제14 항에 있어서,
상기 제1 평탄화층 및 상기 제2 평탄화층 사이에 배치되는 연결 전극을 더 포함하되,
상기 연결 전극의 상면의 적어도 일부 및 측면은 상기 제2 평탄화층의 상기 차광부와 직접 맞닿는 표시 장치.
제1 항에 있어서,
상기 제1 반도체 패턴은 다결정 실리콘을 포함하고, 상기 제2 반도체 패턴은 산화물 반도체를 포함하는 표시 장치.
기판;
상기 기판 상에 배치된 반도체 패턴;
상기 반도체 패턴 상에 배치된 게이트 절연막;
상기 게이트 절연막 상에 배치된 게이트 전극;
상기 게이트 전극 상에 배치된 층간 절연막;
상기 층간 절연막 상에 배치되고, 상기 층간 절연막 및 상기 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 반도체 패턴의 일부와 접촉하는 데이터 배선;
상기 데이터 배선 상에 배치된 투광성 평탄화층;
상기 투광성 평탄화층 상에 배치되고, 상기 투광성 평탄화층을 관통하는 제2 컨택홀을 통해 상기 데이터 배선과 연결되는 연결 전극;
상기 연결 전극이 배치된 상기 투광성 평탄화층 상에 배치된 차광성 평탄화층;
상기 차광성 평탄화층 상에 배치되고, 상기 차광성 평탄화층을 관통하는 제3 컨택홀을 통해 상기 연결 전극과 연결된 화소 전극;
상기 화소 전극이 배치된 상기 차광성 평탄화층 상에 배치되고, 상기 화소 전극의 적어도 일부를 노출하는 개구부를 포함하는 화소 정의막;
상기 화소 전극 상에 배치된 유기층; 및
상기 유기층 상에 배치된 공통 전극을 포함하되,
상기 차광성 평탄화층은 상면 및 하면이 평행하고, 상기 차광성 평탄화층의 상기 상면은 상기 화소 정의막과 직접 접촉하는 표시 장치.
제17 항에 있어서,
상기 반도체 패턴은 산화물 반도체를 포함하는 표시 장치.
제17 항에 있어서,
상기 차광성 평탄화층은 상기 반도체 패턴의 전 영역과 중첩하는 표시 장치.
제17 항에 있어서,
상기 차광성 평탄화층의 광 투과율은 상기 차광성 평탄화층의 전 영역에서 균일한 표시 장치.