[go: up one dir, main page]

KR102810071B1 - 터치 디스플레이 장치 - Google Patents

터치 디스플레이 장치 Download PDF

Info

Publication number
KR102810071B1
KR102810071B1 KR1020190101201A KR20190101201A KR102810071B1 KR 102810071 B1 KR102810071 B1 KR 102810071B1 KR 1020190101201 A KR1020190101201 A KR 1020190101201A KR 20190101201 A KR20190101201 A KR 20190101201A KR 102810071 B1 KR102810071 B1 KR 102810071B1
Authority
KR
South Korea
Prior art keywords
touch
electrode
redundancy
electrodes
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190101201A
Other languages
English (en)
Other versions
KR20210021793A (ko
Inventor
안수창
이재균
권향명
이득수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190101201A priority Critical patent/KR102810071B1/ko
Priority to US16/935,073 priority patent/US11360594B2/en
Priority to CN202010710336.2A priority patent/CN112394826B/zh
Priority to TW109125322A priority patent/TWI746089B/zh
Priority to EP20191320.9A priority patent/EP3783467B1/en
Priority to JP2020138120A priority patent/JP7001776B2/ja
Publication of KR20210021793A publication Critical patent/KR20210021793A/ko
Application granted granted Critical
Publication of KR102810071B1 publication Critical patent/KR102810071B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명은 터치 라인 및 터치 전극 사이에 형성되는 기생 커패시턴스를 저감할 수 있는 터치 디스플레이 장치에 관한 것으로서, 본 발명은 각 서브 화소에 배치되는 발광 소자를 봉지하는 봉지 유닛 상에 배치되는 다수의 터치 전극과; 다수의 터치 전극 각각과 접속되며, 상기 터치 전극을 경유하는 터치 라인과; 터치 전극과 이격되도록 터치 전극들 사이에 배치되며, 터치 라인을 따라 배치되는 리던던시 전극을 구비함으로써 터치 라인 및 터치 전극 사이에 형성되는 기생 커패시턴스를 저감할 수 있다.

Description

터치 디스플레이 장치{TOUCH DISPLAY DEVICE}
본 명세서는 디스플레이 장치에 관한 것으로, 특히 터치 라인 및 터치 전극 사이에 형성되는 기생 커패시턴스를 저감할 수 있는 터치 디스플레이 장치를 제공하는 것이다.
터치 스크린은 표시장치 등의 화면에 나타난 지시 내용을 사람의 손 또는 물체로 선택하여 사용자의 명령을 입력할 수 있도록 한 입력장치이다. 즉, 터치 스크린은 사람의 손 또는 물체에 직접 접촉된 접촉위치를 전기적 신호로 변환하며, 접촉위치에서 선택된 지시 내용이 입력신호로 받아들여진다. 이와 같은 터치 스크린은 키보드 및 마우스와 같이 표시장치에 연결되어 동작하는 별도의 입력장치를 대체할 수 있기 때문에 그 이용범위가 점차 확장되고 있는 추세이다.
이러한 터치 스크린은 다수의 터치 전극들과, 다수의 터치 라인을 구비한다. 터치 라인은 터치 전극들과의 비접촉영역에서도 터치 전극들과 중첩되는 형태로 배치된다. 이에 따라, 터치 라인과 터치 전극 사이에 형성되는 기생 커패시턴스가 증가하게 되므로 RC지연도 증가하게 되어 터치 성능이 저하되는 문제점이 있다.
상기 문제점을 해결하기 위한 것으로서, 본 발명은 터치 라인 및 터치 전극 사이에 형성되는 기생 커패시턴스를 저감할 수 있는 터치 디스플레이 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 터치 디스플레이 장치는 각 서브 화소에 배치되는 발광 소자를 봉지하는 봉지 유닛 상에 배치되는 다수의 터치 전극과; 다수의 터치 전극 각각과 접속되며, 상기 터치 전극을 경유하는 터치 라인과; 터치 전극과 이격되도록 터치 전극들 사이에 배치되며, 터치 라인을 따라 배치되는 리던던시 전극을 구비함으로써 터치 라인 및 터치 전극 사이에 형성되는 기생 커패시턴스를 저감할 수 있다.
본 발명에서는 터치 라인과 터치 전극의 비접촉 영역에서, 터치 라인이 터치 전극과 이격된 리던던시 전극과 중첩됨으로써 터치 라인과 터치 전극 간의 중첩 면적을 줄일 수 있어 터치 라인과 터치 전극 사이에 형성되는 기생 커패시턴스를 저감할 수 있다.
또한, 본 발명에서는 터치 라인과 터치 전극의 비접촉 영역에서, 터치 라인이 그 터치 라인과 등전위를 이루는 리던던시 전극과 중첩된다. 이에 따라, 터치 라인의 저항 및 기생 커패시턴스를 감소시킬 수 있으므로, RC 지연을 감소시킬 수 있어 터치 성능 저하를 방지할 수 있다.
뿐만 아니라, 본 발명에서는 터치 라인과 터치 전극의 비접촉 영역에서, 터치 라인이 다수의 리던던시 전극과 전기적으로 접촉됨으로써, 멀티 패스(Multi path)를 형성한다. 이에 따라, 리던던시 전극들은 터치 라인의 단선을 방지하는 역할로 불량 감소와 더불어 수율을 향상시킬 수 있다.
도 1은 본 발명에 따른 터치 디스플레이 장치를 나타내는 사시도이다.
도 2는 도 1에서 선"I-I'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 3은 도 1에서 A영역을 확대한 평면도이다.
도 4는 도 2에 도시된 터치 패드의 다른 실시예를 나타내는 단면도이다.
도 5는 본 발명에 따른 터치 센서의 제1 실시 예를 나타내는 평면도이다.
도 6은 도 5에서 선"Ⅱ-Ⅱ'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 7a 내지 도 7d는 도 5에 도시된 터치 전극, 서브 화소 및 터치 라인의 배치 관계를 나타내는 평면도들이다.
도 8은 본 발명에 따른 터치 센서의 제2 실시 예를 나타내는 평면도이다.
도 9는 도 8에서 선"Ⅲ-Ⅲ'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 10a 및 도 10b는 본 발명과 비교예에 따른 터치 전극 및 터치 라인의 배치 관계를 나타내는 등가 회로도이다.
도 11a 내지 도 11d는 도 8에 도시된 터치 전극, 서브 화소 및 터치 라인의 배치 관계를 나타내는 평면도들이다.
도 12는 본 발명에 따른 터치 센서의 제3 실시 예를 나타내는 평면도이다.
도 13은 도 12에서 선"Ⅳ-Ⅳ'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 14는 본 발명에 따른 터치 센서의 제4 실시 예를 나타내는 평면도이다.
도 15는 도 14에서 선"Ⅴ-Ⅴ'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 16a 내지 도 16e는 도 14에 도시된 터치 전극, 서브 화소 및 터치 라인의 배치 관계를 나타내는 평면도들이다.
도 17은 본 발명에 따른 터치 센서의 제5 실시 예를 나타내는 평면도이다.
도 18a 및 도 18b는 도 17에 도시된 터치 전극, 서브 화소 및 터치 라인의 배치 관계를 나타내는 평면도들이다.
도 19는 본 발명에 따른 터치 센서의 제6 실시 예를 나타내는 평면도이다.
도 20은 리던던시 컨택홀을 구비하는 본 발명에 따른 터치 센서의 제6 실시 예를 나타내는 평면도이다.
도 21은 본 발명에 따른 터치 센서의 제7 실시 예를 나타내는 평면도이다.
도 22는 도 21에서 선" Ⅵa-Ⅵa'", "Ⅵb-Ⅵb'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 23은 본 발명에 따른 터치 센서의 제8 실시 예를 나타내는 평면도이다.
도 24는 도 23에서 선"Ⅶ-Ⅶ'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 25는 본 발명에 따른 터치 센서의 제9 실시 예를 나타내는 평면도이다.
도 26은 도 25에서 선"Ⅷ-Ⅷ'"를 따라 절취한 터치 디스플레이 장치를 나타내는 단면도이다.
도 27a 및 도 27b는 본 발명에 따른 터치 라인 및 터치 전극의 다른 실시예들을 나타내는 평면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 터치 디스플레이 장치를 나타내는 사시도이며, 도 2는 도 1에 도시된 터치 디스플레이 장치를 나타내는 단면도이다.
도 1및 도 2에 도시된 터치 디스플레이 장치는 터치 센싱 기능 및 디스플레이 기능을 수행한다. 즉, 터치 디스플레이 장치는 매트릭스 형태로 배열된 서브 화소들로 이루어진 단위 화소를 통해 영상을 표시하고, 다수개의 터치 전극들을 이용하여 터치 센싱 기능을 수행한다.
터치 디스플레이 장치는 기판(101) 상에 매트릭스 형태로 배열된 다수의 서브 화소들과, 다수의 서브 화소들 상에 배치된 봉지 유닛(140)과, 봉지 유닛(140) 상에 배치된 터치 전극(150)을 구비한다.
기판(101)은 폴딩(folding) 또는 벤딩(bending)이 가능하도록 가요성(flexibility)을 가지는 플라스틱 재질 또는 유리 재질로 형성된다. 예를 들어, 기판(101)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate), PES(polyethersulfone), PAR(polyarylate), PSF(polysulfone), COC(ciclic-olefin copolymer) 등의 재질로 형성된다.
단위 화소는 도 3에 도시된 바와 같이 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소(SP) 중 적어도 3개의 서브 화소로 구성된다. 다수의 서브 화소들 각각은 도 2에 도시된 바와 같이 다수의 박막 트랜지스터(130)를 포함하는 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(120)를 구비한다.
화소 구동 회로에 포함되는 구동 박막 트랜지스터(130)는 그 구동 박막 트랜지스터(130)의 게이트 전극에 공급되는 데이터 신호에 응답하여 고전압 공급 라인으로부터 발광 소자(120)로 공급되는 전류를 제어함으로써 발광 소자(120)의 발광량을 조절하게 된다.
이러한 구동 박막트랜지스터(130)는 도 2에 도시된 바와 같이 버퍼층(112) 상에 배치되는 반도체층(134)과, 게이트 절연막(114)을 사이에 두고 반도체층(134)과 중첩되는 게이트 전극(132)과, 적어도 하나의 층간 절연막(114,116) 상에 형성되어 반도체층(134)과 접촉하는 소스 및 드레인 전극(136,138)을 구비한다. 여기서, 반도체층(134)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 적어도 어느 하나로 형성된다.
발광 소자(120)는 애노드 전극(122)과, 애노드 전극(122) 상에 형성되는 적어도 하나의 발광 스택(124)과, 발광 스택(124) 위에 형성된 캐소드 전극(126)을 구비한다.
애노드 전극(122)은 층간 절연막(114,116) 및 화소 평탄화층(166)을 관통하는 화소 컨택홀을 통해 노출된 구동 박막트랜지스터(130)의 드레인 전극(138)과 전기적으로 접속된다.
적어도 하나의 발광 스택(124)은 뱅크(128)에 의해 마련된 발광 영역의 애노드 전극(122) 상에 형성된다. 적어도 하나의 발광 스택(124)은 애노드 전극(122) 상에 정공 관련층, 유기 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 이외에도 발광 스택(124)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 스택들을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 스택 중 어느 하나의 유기 발광층은 청색광을 생성하고, 제1 및 제2 발광 스택 중 나머지 하나의 유기 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 스택을 통해 백색광이 생성된다. 이 발광 스택(124)에서 생성된 백색광은 발광 스택(124) 상부 또는 하부에 위치하는 컬러 필터에 입사되므로 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 스택(124)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 즉, 적색 서브 화소의 발광 스택(124)은 적색광을, 녹색 서브 화소의 발광 스택(124)은 녹색광을, 청색 서브 화소의 발광 스택(124)은 청색광을 생성할 수도 있다.
캐소드 전극(126)은 발광 스택(124)을 사이에 두고 애노드 전극(122)과 대향하도록 형성된다. 이 캐소드 전극(126)은 제1 및 제2 보조 전극(162a,162b)을 통해 저전압(VSS) 공급 라인과 접속된다. 제1 보조 전극(162a)은 소스 및 드레인 전극(136,138)과 동일 재질로 형성되며 상부 층간 절연막(118) 상에 배치된다. 이 제1 보조 전극(162a)은 상부 층간 절연막(118) 상에서 다수의 댐(110) 중 적어도 하나와 중첩되도록 배치된다.
제2 보조 전극(162b)은 애노드 전극(122)과 동일 재질로 형성되며 화소 평탄화층(166) 상에 배치된다. 이 제2 보조 전극(162b)은 최외곽에 배치되는 화소 평탄화층(166)과 제2 댐(1102)의 제1 서브댐층(110a) 사이로 노출된 제1 보조 전극(162a)과 접속된다. 이 경우, 제2 보조 전극(162b)은 최외곽에 배치되는 화소 평탄화층(166)의 상부면, 측면, 제1 보조 전극(162a)의 상부면, 제2 댐(1102)의 제1 서브댐층(110a)의 측면을 경유하도록 형성된다. 또한, 뱅크들(128) 사이로 노출된 제2 보조 전극(164)은 화소 평탄화층(166) 상에서 캐소드 전극(126)과 접속된다.
봉지 유닛(140)은 외부의 수분이나 산소에 취약한 발광 소자(120)로 외부의 수분이나 산소가 침투되는 것을 차단한다. 이를 위해, 봉지 유닛(140)은 적어도 1층의 무기 봉지층(142)과, 적어도 1층의 유기 봉지층(144)을 구비한다. 본 발명에서는 제1 무기 봉지층(142), 유기 봉지층(144) 및 제2 무기 봉지층(146)이 순차적으로 적층된 봉지 유닛(140)의 구조를 예로 들어 설명하기로 한다.
제1 무기 봉지층(142)은 캐소드 전극(126)이 형성된 기판(101) 상에 형성된다. 제2 무기 봉지층(146)은 유기 봉지층(144)이 형성된 기판(101) 상에 형성되며, 제1 무기 봉지층(142)과 함께 유기 봉지층(144)의 상부면, 하부면 및 측면을 둘러싸도록 형성된다.
이러한 제1 및 제2 무기 봉지층(142,146)은 외부의 수분이나 산소가 발광 스택(124)으로 침투하는 것을 최소화하거나 차단한다. 이 제1 및 제2 무기 봉지층(142,146)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3)과 같은 저온 증착이 가능한 무기 절연 재질로 형성된다. 이에 따라, 제1 및 제2 무기 봉지층(142,146)은 저온 분위기에서 증착되므로, 제1 및 제2 무기 봉지층(142,146)의 증착 공정시 고온 분위기에 취약한 발광 스택(124)이 손상되는 것을 방지할 수 있다.
유기 봉지층(144)은 유기 발광 표시 장치의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충역할을 하며, 평탄화 성능을 강화한다. 이 유기 봉지층(144)은 제1 무기 봉지층(142)이 형성된 기판(101) 상에 PCL, 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌 또는 실리콘옥시카본(SiOC)과 같은 비감광성 유기 절연 재질 또는 포토아크릴과 같은 감광성 유기 절연 재질로 형성된다. 이러한 유기 봉지층(144)은 비액티브 영역을 제외한 액티브 영역에 배치된다. 이를 위해, 적어도 하나의 댐(110)은 유기 봉지층(144)이 비액티브 영역(NA)으로 확산되는 것을 차단하도록 배치된다. 적어도 하나의 댐(110)은 화소 평탄화층(166), 뱅크(128) 및 스페이서(도시하지 않음) 중 적어도 어느 하나와 동일 재질로 형성된다. 예를 들어, 댐(110)이 3개인 경우, 액티브 영역(AA)과 가장 인접한 제1 댐(1101)은 뱅크(128)와 동일 재질인 제2 서브댐(110b)과, 스페이서와 동일 재질인 제3 서브댐(110c)이 순차적으로 적층되어 형성된다. 액티브 영역(AA)과 가장 먼 제3 댐(1103)은 화소 평탄화층(166)과 동일 재질인 제1 서브댐(110a)과, 뱅크(128)와 동일 재질인 제2 서브댐(110b)이 순차적으로 적층되어 형성된다. 제1 및 제3 댐(1101,1103) 사이에 배치되는 제2 댐(1102)은 화소 평탄화층(166)과 동일 재질인 제1 서브댐(110a)과, 뱅크(128)와 동일 재질인 제2 서브댐(110b)과, 스페이서와 동일 재질인 제3 서브댐(110c)이 순차적으로 적층되어 형성된다. 한편, 액티브 영역(AA)과 가장 인접한 제1 댐(1101)의 적어도 일부 상에 유기 봉지층(144)이 배치되므로, 유기 봉지층(144)은 화소 평탄화층(166) 및 뱅크(128) 각각과, 댐(110) 사이의 단차를 보상하게 된다. 또한, 제1 내지 제3 댐(1101,1102,1103) 중 높이가 가장 낮은 제1 댐(1101)없이, 제2 및 제3 댐(1102,1103)만으로 유기 봉지층(144)의 형성 영역을 한정할 수도 있다.
이와 같은, 봉지 유닛(140) 상부에는 다수개의 터치 전극(150)이 배치된다. 다수개의 터치 전극들(150) 각각은 그 터치 전극들(150) 자체에 형성된 정전 용량을 포함하므로, 사용자의 터치에 의한 정전 용량 변화를 감지하는 자기 용량(Self-Capacitance) 방식의 터치 센서로 이용된다. 이러한 터치 전극(150)을 이용하는 자기 용량 센싱 방법은 터치 패드(170)를 통해 공급되는 구동 신호가 터치 라인(152)을 통해 터치 전극(150)에 인가되면, 전하(Q)가 터치 센서에 축적되다. 이 때, 사용자의 손가락이나 전도성 물체가 터치 전극(150)에 접촉되면, 자기 용량 센서에 추가로 기생 용량이 연결되어 커패시턴스 값이 변한다. 따라서, 손가락이 터치된 터치 센서와 그렇지 않은 터치 센서 간에 커패시턴스(Capacitance) 값이 달라져 터치 여부를 판단할 수 있다.
이를 위해, 다수의 터치 전극들(150)은 서로 교차하는 제1 및 제2 방향으로 분할되어 독립적으로 형성된다. 다수의 터치 전극들(150) 각각은 사용자의 터치 면적을 고려하여 다수개의 서브 화소와 대응되는 크기로 형성된다. 예를 들어, 1개의 터치 전극(150)은 1개의 서브 화소보다 수배에서 수백 배이상의 크기를 가진다.
터치 전극(150)은 Ta, Ti, Cu, Mo, Al와 같은 내식성 및 내산성이 강하고 전도성이 좋은 불투명 금속을 이용하여 단층 또는 다층 구조로 형성된다. 예를 들어, 터치 전극(150)은 Ti/Al/Ti로 형성된다. 이 불투명 금속을 이용하는 터치 전극(150) 및 리던던시 전극(160)은 도 3에 도시된 바와 같이 각 서브 화소(SP)의 발광 영역(EA)과 비중첩되고 뱅크(128)가 배치되는 비발광 영역(NEA)과 중첩되는 메쉬 형태로 형성되므로 터치 전극(150)에 의해 개구율 및 투과율이 저하되는 것을 방지할 수 있다. 이러한 메쉬 형태의 터치 전극(150)은 투명 도전막보다 전도성이 좋아 터치 전극(150)을 저저항 전극으로 형성할 수 있다. 이에 따라, 터치 전극(150) 자체의 저항과 커패시턴스 감소되어 RC 지연이 감소되어 터치 감도를 향상시킬 수 있다.
다수의 터치 전극들(150) 각각은 터치 라인들(152) 각각과 일대일로 접속된다. 즉, 다수의 터치 전극들(150) 각각은 그 터치 전극들(150)을 가로지르는 다수개의 터치 라인들(152) 중 어느 하나와 전기적으로 접속되며 나머지 터치 라인들(152)과 전기적으로 절연된다. 예를 들어, 제m(여기서, m은 자연수)번째 터치 전극(150)은 적어도 하나의 터치 컨택홀을 통해 제m 번째터치 라인(152)과 전기적으로 접속되며, 제m 번째 터치 라인(152)을 제외한 나머지 터치 라인(152)과 전기적으로 절연된다. 제m+1 번째 터치 전극(150)은 적어도 하나의 터치 컨택홀을 통해 제m+1 번째 터치 라인(152)과 전기적으로 접속되며 제 m+1 번째 터치 라인(152)을 제외한 나머지 터치 라인(152)과 전기적으로 절연된다.
다수의 터치 전극들(150)을 가로지르는 터치 라인들(152)은 뱅크(128)와 중첩되도록 배치됨으로써, 터치 라인들(152)에 의해 개구율이 손상되는 것을 방지할 수 있다. 또한, 터치 라인들(152)은 봉지 유닛(140)의 최상층인 제2 무기 봉지층(146)의 상부면 및 측면 상에 배치된다. 이에 따라, 터치 라인들(152)을 통해 외부의 산소나 수분이 침투하더라도 봉지 유닛(140)을 통해 산소나 수분이 차단됨으로써 산소나 수분으로부터 발광 스택(124)을 보호할 수 있다. 예를 들어, 터치 라인들(152)은 제2 무기 봉지층(146) 상에 배치되는 터치 버퍼막(148) 상에 터치 버퍼막(148)과 접촉하도록 배치되거나, 별도의 터치 버퍼막없이 제2 무기 봉지층(146) 상에 제2 무기 봉지층(146)과 접촉하도록 배치될 수도 있다.
터치 라인들(152) 각각은 터치 패드(170)와 전기적으로 접속된다. 이 터치 패드(170)는 도 2 또는 도 4에 도시된 바와 같이 적어도 하나의 터치 패드 전극(172,174)을 구비한다.
도 2에 도시된 터치 패드(170)에 포함된 제1 및 제2 터치 패드 전극(172,174) 중 어느 하나는 봉지 유닛 상에 배치되는 도전막과 동일 금속으로 형성된다. 예를 들어, 제1 터치 패드 전극(172)은 터치 버퍼막 상에서 터치 라인(152)으로부터 신장되어 형성되므로 터치 라인(152)과 동일 재질로 이루어진다. 제2 터치 패드 전극(174)은 터치 절연막(158) 상에서 터치 전극(150)과 동일 재질로 이루어진다. 이러한 제2 터치 패드 전극(174)은 터치 절연막(158)을 관통하는 패드 컨택홀(178)을 통해 노출된 제1 터치 패드 전극(162)과 전기적으로 접속된다.
도 4에 도시된 터치 패드(170)에 포함된 제1 및 제2 터치 패드 전극(172,174) 중 적어도 하나는 봉지 유닛 하부에 배치되는 도전막과 동일 금속으로 형성된다. 예를 들어, 도 4에 도시된 제1 터치 패드 전극(172)은 소스 및 드레인 전극(136,138)과 동일 재질로 동일 평면 상에 배치된다. 제2 터치 패드 전극(174)은 터치 절연막(158) 상에서 터치 전극(150)과 동일 재질로 이루어진다. 이러한 제2 터치 패드 전극(174)은 터치 버퍼막(148) 및 터치 절연막(158)을 관통하는 패드 컨택홀(178)을 통해 노출된 제1 터치 패드 전극(162)과 전기적으로 접속된다. 또한, 제2 터치 패드 전극(174)은 터치 절연막(158)을 관통하는 더미 컨택홀(176)을 통해 노출된 터치 라인(152)과 전기적으로 접속되거나, 제1 터치 패드 전극(172)은 터치 버퍼막(148) 및 터치 절연막(158)을 관통하는 더미 컨택홀(176)을 통해 노출되어 터치 라인(152)과 전기적으로 접속된다.
이러한 터치 패드(170) 및 표시 패드(180)는 터치 보호막(198)에 의해 노출되도록 형성됨으로써 터치 구동 회로(도시하지 않음)가 실장된 신호 전송 필름과 접속된다. 여기서, 터치 보호막(198)은 터치 전극(150)을 덮도록 형성되어 터치 전극(150)이 외부의 수분 등에 의해 부식되는 것을 방지한다. 이러한 터치 보호막(198)은 에폭시 또는 아크릴과 같은 유기 절연 재질로 박막 또는 필름 형태로 형성되거나, SiNx 또는 SiOx와 같은 무기 절연 재질로 형성된다.
이와 같은 본 발명에서는 터치 전극(150)과 터치 라인(152) 간의 기생 커패시턴스를 줄이기 위해 터치 라인(152)과 중첩되는 터치 전극(150)의 면적을 감소시킨다.
도 5 및 도 6은 본 발명에 따른 터치 센서의 제1 실시 예를 나타내는 평면도 및 단면도이다.
도 5 및 도 6에 도시된 다수의 터치 전극들(150) 각각은 서로 교차하는 제1 및 제2 전극부(150a,150b)를 구비함으로써 메쉬 형태로 형성된다. 제1 전극부(150a)는 제1 방향으로 신장되며, 제2 전극부(150b)는 제1 방향과 교차하는 제2 방향으로 신장된다. 예를 들어, 제1 전극부(150a)는 수직 방향으로 신장되며 제2 전극부(150b)는 수평 방향으로 신장된다.
다수의 터치 전극들(150) 각각 내에서 서로 독립되게 배치되는 리던던시 전극(160)이 배치된다. 이 리던던시 전극(160)은 플로팅된 상태로 터치 전극과 이격된다. 또한, 리던던시 전극(160)은 봉지 유닛(140) 상에서 단위 화소 내에 배치된다.
리던던시 전극(160)은 터치 전극(150)과 동일 재질로 터치 전극(150)과 동일 평면 상에 배치되므로, 리던던시 전극(160)은 터치 절연막(158)을 사이에 두고 터치 라인(152)과 중첩되게 배치된다. 이러한 리던던시 전극(160)은 터치 전극(150)과 마찬가지로 뱅크(128)보다 작은 선폭으로 형성되며, 비발광 영역에 배치되는 뱅크(128)와 중첩된다. 그리고, 제1 전극부들(150a) 간의 수평 이격 거리(HL1)와, 리던던시 전극(160)과 제1 전극부(150a) 간의 수평 이격 거리(HL2)는 동일하거나 유사한다. 이에 따라, 리던던시 전극(160)은 제1 방향으로 신장되는 터치 전극의 제1 전극부(150a)와 일렬로 배치됨으로써 리던던시 전극(160)이 시인되는 것을 방지할 수 있다.
터치 라인(152)은 터치 전극(150)과 일대일로 접속된다. 예를 들어, 제1 터치 라인(T1)은 제1 터치 전극(E1)과 접속되며, 제1 터치 전극(E1)과 일렬로 배치되는 나머지 터치 전극들(E2,??Em)과 비접속된다, 제2 터치 라인(T2)은 제2 터치 전극(E2)과 접속되며, 제2 터치 전극(E2)과 일렬로 배치되는 나머지 터치 전극들(E1,E3,??Em)과 비접속된다.
이러한 터치 라인(152)은 하나의 터치 전극(150) 당 배치되는 서브 화소행의 개수에 따라서 일렬로 배치되는 다수의 터치 전극(150)을 경유하는 터치 라인(T1, T2,??,Tm)의 개수 및 배치가 결정된다. 예를 들어, 하나의 터치 전극(150) 당 배치되는 서브 화소행의 개수가, 터치 라인(T1, T2,??,Tm)의 개수와 같거나, 터치 라인(T1, T2,??,Tm)보다 1개 적은 경우, 터치 라인(T1, T2,??,Tm)은 도 7a에 도시된 구조로 형성된다. 그리고, 하나의 터치 전극(150) 당 배치되는 서브 화소행의 개수가 터치 라인(T1, T2,??,Tm)의 개수보다 많은 경우, 터치 라인(T1, T2,??,Tm)은 도 7b 내지 도 7d 중 어느 한 구조로 형성된다.
도 7a에 도시된 터치 라인(T1,T2,…Tm)은 세로 방향을 따라 다수개의 서브 화소(SP)가 일렬로 배치되는 1개의 서브 화소행마다 배치된다. 이 경우, 리던던시 전극(160)은 가로 방향으로 배열되는 1개의 서브 화소(SP)마다 1개씩 배치되므로, 가로 방향으로 배열되는 서브 화소(SP)와 리던던시 전극(160)이 교번적으로 배치된다. 즉, 다수의 터치 라인들(T1,T2,…Tm) 및 리던던시 전극(160)들 각각은 발광 소자를 포함하는 하나의 서브 화소(SP)를 사이에 두고 이격되게 배치된다.
도 7b에 도시된 터치 라인(T1,T2,…Tm)은 2개의 서브 화소행마다 배치되며, 리던던시 전극(160)은 가로 방향으로 배열되는 2개의 서브 화소(SP)마다 1개씩 배치된다. 즉, 다수의 터치 라인들(T1,T2,…Tm) 및 리던던시 전극(160)들 각각은 가로 방향으로 배열된 2개의 서브 화소(SP)를 사이에 두고 이격되게 배치된다. 도 7c에 도시된 터치 라인(T1,T2,…Tm)은 3개의 서브 화소행마다 배치되며, 리던던시 전극(160)은 가로 방향으로 배열되는 3개의 서브 화소(SP)마다 1개씩 배치된다. 즉, 다수의 터치 라인들(T1,T2,…Tm) 및 리던던시 전극(160)들 각각은 가로 방향으로 배열된 3개의 서브 화소(SP)를 사이에 두고 이격되게 배치된다. 도 7d에 도시된 터치 라인(T1,T2,…Tm)은 각 터치 전극(150)의 좌측 영역 및 우측 영역을 제외한 중앙 영역을 경유하도록 배치된다. 이 경우, 리던던시 전극(160)은 각 터치 전극(150)의 중앙영역에 배치되는 서브 화소들(SP) 사이에 배치된다.
터치 라인(152)은 터치 전극(150)과의 접촉 영역(CA)에서 터치 절연막(158)을 관통하는 터치 컨택홀(154)을 통해 노출되어 터치 전극(150)과 접속된다. 또한, 터치 라인(152)은 터치 전극(150)과의 비접촉 영역(NCA)에서 터치 전극(150) 및 리던던시 전극(160)을 가로지르도록 배치된다. 이 경우, 터치 라인(152)은 터치 전극(150)과의 비접촉 영역(NCA)에서 플로팅 상태의 리던던시 전극(160)과 중첩된다. 즉, 터치 라인(152)은 터치 전극(150)과의 비접촉 영역(NCA)에서 터치 전극(150)의 제1 전극부(150a)를 제외한 제2 전극부(150b)와 중첩되므로, 터치 라인(152)은 터치 전극(150)과의 비접촉 영역(NCA)에서 터치 전극(150)과의 중첩 면적을 줄일 수 있다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있으므로, RC 지연이 감소되어 터치 성능을 향상시킬 수 있다.
도 8 및 도 9는 본 발명에 따른 터치 센서의 제2 실시 예를 나타내는 평면도 및 단면도이다.
도 8 및 도 9에 도시된 터치 센서는 도 5 및 도 6에 도시된 터치 센서와 대비하여, 리던던시 전극(160)이 터치 라인(152)과 전기적으로 접속되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
리던던시 전극(160)은 터치 절연막(158)을 관통하는 리던던시 컨택홀(164)을 통해 노출된 터치 라인(152)과 전기적으로 접속되므로, 터치 라인(152)과 리던던시 전극(160) 사이에는 기생 커패시턴스가 형성되지 않는다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다.
또한, 다수의 리던던시 전극들(160)이 터치 라인(152)과 전기적으로 접속되므로, 다수의 리던던시 전극들(160)이 터치 라인(152)과 병렬로 연결된다. 이에 따라, 터치 라인(152)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다. 이에 대해, 도 10a에 도시된 비교예와, 도 10b에 도시된 실시예의 등가 회로도를 이용하여 설명하기로 한다.
도 10a에 도시된 비교예의 경우, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152)과 터치 전극(150)은 터치 절연막(158)을 사이에 두고 중첩된다. 이에 따라, 터치 라인(152)과 터치 전극(150) 간의 기생 커패시턴스(Cp)가 증가하여 터치 성능이 저하된다.
반면에, 도 10b에 도시된 실시예의 경우, 리던던시 전극(160)은 터치 라인(152)과 전기적으로 접속되므로, 리던던시 전극(160)과 터치 라인(152)은 등전위를 이룬다. 이에 따라, 터치 라인(152)의 자체 저항(R152)은 리던던시 전극(160)의 자체 저항(R160)과 병렬로 연결되므로, 터치 라인(152)의 전체 자체 저항이 작아진다. 또한, 터치 라인(152)과, 그 터치 라인(152)과 등전위를 이루는 리던던시 전극(160) 사이에는 기생 커패시턴스가 형성되지 않는다. 이와 같이, 터치 라인(152)의 전체 자체 저항 및 기생 커패시턴스가 작아지면, RC 지연의 크기가 작아져 터치 라인(152)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다.
뿐만 아니라, 다수의 리던던시 전극들(160) 각각이 터치 라인(152)과 전기적으로 접속되어 멀티 패스(Multi path)를 형성한다. 이에 따라, 리던던시 전극들(160)은 터치 라인(152)의 단선을 대비하여 미리 마련된 리던던시(Redundancy)로 이용될 수 있어 수율을 향상시킬 수 있다.
이러한 다수의 리던던시 전극들(160)과 접속되는 터치 라인들(152)은 도 11a 내지 도 11d 중 어느 한 구조로 형성된다. 도 11a 내지 도 11c에 도시된 터치 라인(T1,T2,…Tm)은 세로 방향을 따라 다수개의 서브 화소가 일렬로 배치되는 i(여기서, i는 자연수)개의 서브 화소행마다 배치된다. 이 경우, 리던던시 전극(160)은 가로 방향으로 배열되는 i개의 서브 화소(SP)마다 1개씩 배치된다. 도 11d에 도시된 터치 라인(T1,T2,…Tm)은 각 터치 전극(150)의 좌측 영역 및 우측 영역을 제외한 중앙 영역을 경유하도록 배치된다. 이 경우, 리던던시 전극(160)은 각 터치 전극(150)의 중앙영역에 배치되는 서브 화소들(SP) 사이에 배치된다.
도 12 및 도 13은 본 발명에 따른 터치 센서의 제3 실시 예를 나타내는 평면도 및 단면도이다.
도 12 및 도 13에 도시된 터치 센서는 도 5 및 도 6에 도시된 터치 센서와 대비하여, 리던던시 전극(160)이 동일 평면 상에 배치되는 제1 및 제2 리던던시 전극(160a,160b)를 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
제1 리던던시 전극(160a)은 터치 라인(152)과 전기적으로 접속되어 터치 라인(152)과 등전위를 이루므로, 터치 라인(152)과 리던던시 전극(160) 사이에는 기생 캐패시터가 형성되지 않는다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다.
제2 리던던시 전극(160b)은 제1 리던던시 전극(160a)과 교번적으로 배치되므로, 제1 및 제2 리던던시 전극(160a,160b) 사이에는 터치 전극(150)의 제2 전극부(150b)가 배치된다. 이러한 제2 리던던시 전극(160b)은 제1 리던던시 전극(160a)과 함께 터치 전극의 제1 전극부(150a)와 일렬로 배치된다. 이 제2 리던던시 전극(160b)은 터치 전극(150) 및 제1 리던던시 전극(160a)과 분리되어 신호가 인가되지 않은 플로팅 상태로 형성된다.
이 제1 및 제2 리던던시 전극(160a,160b)은 터치 전극(150)과 동일 재질로 동일 평면 상에 배치된다. 예를 들어, 제1 및 제2 리던던시 전극(160a,160b)과 터치 전극(150)은 터치 절연막(158) 상에 터치 금속층을 이용한 마스크 공정으로 함께 형성된다.
이러한 제1 및 제2 리던던시 전극(160a,160b)은 터치 라인(152)을 따라서 일렬로 배치된다. 터치 라인(T1, T2,??,Tm)은 하나의 터치 전극(150) 당 배치되는 서브 화소행의 개수에 따라서 일렬로 배치되는 다수의 터치 전극(150)을 경유하는 터치 라인(T1, T2,??,Tm)의 개수 및 배치가 결정된다. 예를 들어, 터치 라인(T1, T2,??,Tm)은 세로 방향을 따라 다수개의 서브 화소가 일렬로 배치되는 i(여기서, i는 자연수)개의 서브 화소행마다 배치되거나, 각 터치 전극(150)의 좌측 영역 및 우측 영역을 제외한 중앙 영역을 경유하도록 배치된다.
터치 라인(152)은 터치 전극(150)과의 비접촉 영역(NCA)에서, 플로팅 상태의 제2 리던던시 전극(160b), 터치 라인(152)과 등전위를 이루는 제1 리던던시 전극(160a)과 중첩되는 영역만큼, 터치 전극(150)과의 중첩 면적을 줄일 수 있다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다.
도 14 및 도 15는 본 발명에 따른 터치 센서의 제4 실시 예를 나타내는 평면도 및 단면도이다.
도 14 및 도 15에 도시된 터치 센서는 도 5 및 도 6에 도시된 터치 센서와 대비하여, 서로 다른 평면 상에 배치되는 제1 및 제2 리던던시 전극(160a,160b)를 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
제1 리던던시 전극(160a)은 도 14, 도 16a 내지 도 16e에 도시된 바와 같이 터치 라인(T1, T2,??,Tm)을 따라 일렬로 배치되며, 터치 라인(T1,T2,…Tm)과 중첩되게 배치된다. 이러한 제1 리던던시 전극(160a)은 터치 전극(150) 과 동일 재질로 터치 전극(150)과 동일 평면 상에 배치된다. 예를 들어, 제1 리던던시 전극(160a)은 터치 전극(150)과 동일 재질로 터치 절연막(158) 상에 배치된다. 이 제1 리던던시 전극(160a)은 도 15에 도시된 바와 같이 터치 절연막(158)을 관통하는 제1 리던던시 컨택홀(164)을 통해 노출된 터치 라인(152)과 전기적으로 접속된다. 터치 라인(152)과 전기적으로 접속된 제1 리던던시 전극(160a)은 터치 라인(152)과 등전위를 이루므로, 터치 라인(152)과 제1 리던던시 전극(160) 사이에는 기생 캐패시터가 형성되지 않는다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다. 또한, 다수의 제1 리던던시 전극들(160a)이 터치 라인(152)과 전기적으로 접속되므로, 다수의 제1 리던던시 전극들(160a)이 터치 라인(152)과 병렬로 연결된다. 이에 따라, 터치 라인(152)의 전체 내부 저항이 작아지면, RC 지연의 크기가 작아져 터치 라인(152)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다.
제2 리던던시 전극(160b)은 터치 라인들(T1,T2,…Tm)과 비중첩되는 터치 전극(150)과 중첩되게 배치된다. 이러한 제2 리던던시 전극(160b)은 터치 라인(T1, T2,??,Tm)과 동일 재질로 터치 라인(T1, T2,??,Tm)과 동일 평면 상에 배치된다. 예를 들어, 제2 리던던시 전극(160b)은 제1 리던던시 전극(160a)과 다른 평면인 터치 버퍼층(148) 및 봉지 유닛(140) 상에 배치된다. 이 제2 리던던시 전극(160b)은 터치 절연막(158)을 관통하는 제2 리던던시 컨택홀(184)을 통해 노출되어 터치 전극(150)과 전기적으로 접속된다. 터치 전극(150)과 전기적으로 접속된 제2 리던던시 전극(160b)은 터치 전극(150)과 등전위를 이루므로, 터치 전극(150) 및 제2 리던던시 전극(160b) 사이에는 기생 캐패시터가 형성되지 않는다. 이에 따라, 터치 전극(150) 및 제2 리던던시 전극(160b) 간의 비접촉 영역(NCA)에서, 터치 전극(150) 및 제2 리던던시 전극(160b) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다. 또한, 다수의 제2 리던던시 전극(160b)들이 터치 전극(150)과 전기적으로 접속되므로, 다수의 제2 리던던시 전극들(160b)이 터치 전극(150)과 병렬로 연결된다. 이에 따라, 터치 전극(150)의 전체 내부 저항이 작아지면, RC 지연의 크기가 작아져 터치 전극(150)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다.
이외에도 제1 및 제2 리던던시 전극(160a,160b) 중 적어도 어느 하나는 플로팅 상태로 형성될 수도 있다. 예를 들어, 도 16c 내지 도 16e에 도시된 바와 같이 제2 리던던시 전극(160b)은 터치 전극(150)과 전기적으로 분리되어 신호가 인가되지 않은 플로팅 상태로 형성될 수도 있다.
이와 같은 제1 및 제2 리던던시 전극(160a,160b)은 터치 전극(150)과 마찬가지로 뱅크(128)보다 작은 선폭으로 형성되며, 비발광 영역에 배치되는 뱅크(128)와 중첩된다. 이에 따라, 제1 및 제2 리던던시 전극(160a,160b)이 사용자에게 시인되는 것을 방지할 수 있다.
터치 라인(T1, T2,??,Tm)은 도 14 및 도 16c에 도시된 바와 같이 세로 방향을 따라 다수개의 서브 화소(SP)가 일렬로 배치되는 2개의 서브 화소행마다 배치되거나, 도 16a 및 도 16d에 도시된 바와 같이 3개의 서브 화소행마다 배치되거나, 도 16b 및 도 16e에 도시된 바와 같이 각 터치 전극(150)의 좌측 영역 및 우측 영역을 제외한 중앙 영역을 경유하도록 배치된다. 터치 라인(T1, T2,??,Tm)은 제1 리던던시 전극(160a)과 중첩되는 영역만큼, 터치 전극(150)과의 중첩 면적을 줄일 수 있다. 이에 따라, 터치 라인(T1, T2,??,Tm) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다.
도 17은 본 발명에 따른 터치 센서의 제5 실시 예를 나타내는 평면도이다.
도 17에 도시된 터치 센서는 도 5 및 도 6에 도시된 터치 센서와 대비하여 리던던시 전극(160)이 서로 다른 길이를 가지는 제1 및 제2 리던던시 전극(160a,160b)을 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
터치 라인(T1, T2,??,Tm)은 세로 방향을 따라 다수개의 서브 화소(SP)가 일렬로 배치되는 j(여기서, j는 2이상의 자연수)개의 서브 화소행마다 배치된다. 터치 라인(T1, T2,??,Tm)을 따라 배치되는 제1 리던던시 전극(160a)은 터치 라인(T1,T2,…Tm)과 중첩되게 배치된다.
제1 리던던시 전극(160a)은 하나의 서브 화소(SP) 및 제2 리던던시 전극(160b) 각각의 길이보다 긴 길이를 가진다. 예를 들어, 제1 리던던시 전극(160a)은 세로 방향으로 배열되는 2개의 서브 화소들(SP)과 대응되는 길이를 가지므로, 제1 리던던시 전극(160a)은 세로 방향으로 배열되는 2개의 서브 화소(SP) 및 가로 방향으로 배열되는 2개의 서브 화소(SP)마다 하나씩 배치된다.
이러한 제1 리던던시 전극(160a)은 터치 전극(150)과 동일 재질로 터치 전극(150)과 동일 평면인 터치 절연막(158) 상에 배치된다. 이 제1 리던던시 전극(160a)은 도 15에 도시된 바와 같이 터치 절연막(158)을 관통하는 제1 리던던시 컨택홀(164)을 통해 노출된 터치 라인(152)과 전기적으로 접속된다. 터치 라인(152)과 전기적으로 접속된 제1 리던던시 전극(160a)은 터치 라인(152)과 등전위를 이루므로, 터치 라인(152)과 제1 리던던시 전극(160) 사이에는 기생 캐패시터가 형성되지 않는다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다. 또한, 다수의 제1 리던던시 전극들(160a)이 터치 라인(152)과 전기적으로 접속되므로, 다수의 제1 리던던시 전극들(160a)이 터치 라인(152)과 병렬로 연결된다. 이에 따라, 터치 라인(152)의 전체 내부 저항이 작아지면, RC 지연의 크기가 작아져 터치 라인(152)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다.
제2 리던던시 전극(160b)은 제1 리던던시 전극(160a)의 길이보다 짧은 길이를 가진다. 예를 들어, 제2 리던던시 전극(160b)은 세로 방향으로 배열되는 1개의 서브 화소들(SP)과 대응되는 길이를 가지므로, 제2 리던던시 전극(160a)은 세로 방향으로 배열되는 1개의 서브 화소(SP) 및 가로 방향으로 배열되는 2개의 서브 화소(SP)마다 하나씩 배치된다. 이 제2 리던던시 전극(160b)은 터치 라인들(T1,T2,…Tm)과 비중첩되는 터치 전극(150)과 중첩되게 배치된다. 이러한 제2 리던던시 전극(160b)은 터치 라인(T1, T2,??,Tm)과 동일 재질로 터치 라인(T1, T2,??,Tm)과 동일 평면 상에 배치된다. 예를 들어, 제2 리던던시 전극(160b)은 제1 리던던시 전극(160a)과 다른 평면인 터치 버퍼층(148) 및 봉지 유닛(140) 상에 배치된다. 이 제2 리던던시 전극(160b)은 터치 절연막(158)을 관통하는 제2 리던던시 컨택홀(184)을 통해 노출되어 터치 전극(150)과 전기적으로 접속된다. 터치 전극(150)과 전기적으로 접속된 제2 리던던시 전극(160b)은 터치 전극(150)과 등전위를 이루므로, 터치 전극(150) 및 제2 리던던시 전극(160b) 사이에는 기생 캐패시터가 형성되지 않는다. 이에 따라, 터치 전극(150) 및 제2 리던던시 전극(160b) 간의 비접촉 영역(NCA)에서, 터치 전극(150) 및 제2 리던던시 전극(160b) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다. 또한, 다수의 제2 리던던시 전극(160b)들이 터치 전극(150)과 전기적으로 접속되므로, 다수의 제2 리던던시 전극들(160b)이 터치 전극(150)과 병렬로 연결된다. 이에 따라, 터치 전극(150)의 전체 내부 저항이 작아지면, RC 지연의 크기가 작아져 터치 전극(150)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다.
이외에도 제1 및 제2 리던던시 전극(160a,160b) 중 적어도 어느 하나는 도 18a에 도시된 바와 같이 플로팅 상태로 형성될 수도 있다. 예를 들어, 제2 리던던시 전극(160b)은 터치 전극(150)과 전기적으로 분리되어 신호가 인가되지 않은 플로팅 상태로 형성될 수도 있다. 또한, 리던던시 전극(160)은 도 18b에 도시된 바와 같이 제2 리던던시 전극(160b)없이 제1 리던던시 전극(160a)만으로 구성될 수도 있다.
도 19 및 도 20은 본 발명에 따른 터치 센서의 제6 실시 예를 나타내는 평면도이다.
도 19 및 도 20에 도시된 터치 센서는 도 5 및 도 6에 도시된 터치 센서와 대비하여 리던던시 전극이 장변 및 단변을 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
리던던시 전극(160)은 장변 영역(LA) 및 단변 영역(SA)을 구비한다. 장변 영역(LA)은 터치 라인을 따라 세로 방향으로 배열되는 2개의 서브 화소마다 배치되므로, 제1 리던던시 전극(160a)은 세로 방향으로 배열되는 2개의 서브 화소들(SP)과 대응되는 길이를 가진다. 단변 영역은 장변 영역으로부터, 세로 방향으로 배열되는 2개의 서브 화소 사이로 돌출된다. 이러한 단변 영역 및 장변 영역을 구비하는 리던던시 전극(160)은 "T"자 형태로 형성된다.
이러한 리던던시 전극(160)은 터치 전극(150)과 동일 재질로 터치 전극(150)과 동일 평면인 터치 절연막(158) 상에 배치된다. 이 리던던시 전극(160)은 도 15에 도시된 바와 같이 터치 절연막(158)을 관통하는 제1 리던던시 컨택홀(164)을 통해 노출된 터치 라인(152)과 전기적으로 접속된다. 터치 라인(152)과 전기적으로 접속된 제1 리던던시 전극(160a)은 터치 라인(152)과 등전위를 이루므로, 터치 라인(152)과 제1 리던던시 전극(160) 사이에는 기생 캐패시터가 형성되지 않는다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다. 또한, 다수의 리던던시 전극들(160)이 터치 라인(152)과 전기적으로 접속되므로, 다수의 리던던시 전극들(160)이 터치 라인(152)과 병렬로 연결된다. 이에 따라, 터치 라인(152)의 전체 내부 저항이 작아지면, RC 지연의 크기가 작아져 터치 라인(152)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다.
이외에도 리던던시 전극(160a,160b)은 도 20에 도시된 바와 같이 플로팅 상태로 형성될 수도 있다. 예를 들어, 제2 리던던시 전극(160b)은 터치 전극(150)과 전기적으로 분리되어 신호가 인가되지 않은 플로팅 상태로 형성될 수도 있다.
도 21 및 도 22는 본 발명에 따른 터치 센서의 제7 실시 예를 나타내는 평면도 및 단면도이다.
도 21 및 도 22에 도시된 터치 센서는 도 5 및 도 6에 도시된 터치 센서와 대비하여, 터치 라인(152)이 메쉬 형태로 형성되는 것을 제외하고는 동일한 구성요소를 구비한다.
도 21 및 도 22에 도시된 터치 라인(152)은 제1 내지 제3 터치 라인(152a,152b,152c)을 이용하여 메쉬 형태로 형성된다.
제1 및 제2 터치 라인(152a,152b)은 터치 전극(150)의 제1 전극부(150a)와 나란하게 형성된다. 제3 터치 라인(152c)은 제1 및 제2 터치 라인들(152a,152b) 사이에서 터치 전극(150)의 제2 전극부(160b)와 중첩되게 형성된다.
이 때, 제1 내지 제3 터치 라인(152a,152b,152c) 각각은 비발광 영역에 배치되는 뱅크(128)보다 작은 선폭으로 뱅크(128)와 중첩되게 형성된다. 예를 들어, 제1 및 제2 터치 라인(152a,152b) 중 적어도 어느 하나와, 제1 전극부(150a)의 선폭은 제2 전극부(150b)의 선폭보다 작게 형성된다. 이 경우, 터치 전극(150)의 제1 전극부(150a)의 일측과 제1 터치 라인(152a)의 타측 간의 이격거리(d1)는 뱅크(128)의 선폭보다 작게 형성되고, 터치 전극(150)의 제2 전극부(150b)의 타측과 제2 터치 라인(152b)의 일측 간의 이격거리(d2)는 뱅크(128)의 선폭보다 작게 형성된다. 이에 따라, 제1 및 제2 터치 라인(152a,152b)이 뱅크(128)와 중첩됨으로써 제1 및 제2 터치 라인(152a,152b)에 의해 개구율이 손상되는 것을 방지할 수 있다.
그리고, 리던던시 전극(160)과 제1 전극부(150a) 간의 수평 이격 거리(HL2)는 제1 전극부들(150a) 간의 수평 이격 거리(HL1)보다 작게 형성된다. 이 때, 리던던시 전극(160)과 제1 전극부(150a) 간의 수평 이격 거리(HL2)는 뱅크(128)와 중첩되고, 리던던시 전극(160)은 제1 방향으로 신장되는 터치 전극의 제1 전극부(150a)와 일렬로 배치됨으로써 리던던시 전극(160)이 시인되는 것을 방지할 수 있다.
터치 전극(150)은 제1 전극부(150a)를 제외한 제2 전극부(150b)만이 터치 라인(152)과 중첩된다. 이 때, 터치 전극(150)의 제2 전극부(150b)는 터치 라인(152)과의 접촉 영역(CA)에서 터치 절연막(158)을 관통하는 터치 컨택홀(154)을 통해 노출된 터치 라인(152)과 접속된다.
또한, 메쉬 형태의 터치 라인(152)은 터치 전극(150)의 제1 전극부(150a)를 제외한 제2 전극부(150b)와 중첩됨으로써 터치 라인(152)과 터치 전극(150) 간의 중첩 면적이 최소화된다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다.
도 23 및 도 24는 본 발명에 따른 터치 센서의 제8 실시 예를 나타내는 평면도 및 단면도이다.
도 23 및 도 24에 도시된 터치 센서는 도 21 및 도 22에 도시된 터치 센서와 대비하여, 터치 라인(152)이 독립된 리던던시 전극(160)과 접촉하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성 요소에 대한 상세한 설명은 생략하기로 한다.
리던던시 전극(160)은 터치 절연막(158)을 관통하는 리던던시 컨택홀(164)을 통해 노출된 터치 라인(152)과 전기적으로 접속되므로, 터치 라인(152)과 리던던시 전극(160) 사이에는 기생 커패시턴스가 형성되지 않는다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다.
또한, 다수의 리던던시 전극들(160)이 터치 라인(152)과 전기적으로 접속되므로, 다수의 리던던시 전극들(160)이 터치 라인(152)과 병렬로 연결된다. 이에 따라, 터치 라인(152)의 전체 내부 저항이 작아지면, RC 지연의 크기가 작아져 터치 라인(152)을 통해 전송되는 터치 신호의 왜곡을 줄일 수 있다.
뿐만 아니라, 다수의 리던던시 전극들(160) 각각이 터치 라인(152)과 전기적으로 접속되어 멀티 패스(Multi path)를 형성한다. 이에 따라, 리던던시 전극들(160)은 터치 라인(152)의 단선을 대비하여 미리 마련된 리던던시(Redundancy)로 이용될 수 있어 수율을 향상시킬 수 있다.
도 25 및 도 26은 본 발명에 따른 터치 센서의 제9 실시예를 나타내는 평면도 및 단면도이다.
도 25 및 도 26에 도시된 터치 센서는 도 5 및 도 6에 도시된 터치 센서와 대비하여 리던던시 전극을 구비하지 않는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
도 25 및 도 26에 도시된 터치 라인(152)은 터치 전극(150)과의 접촉 영역(CA)에서 터치 절연막(158)을 관통하는 터치 컨택홀(154)을 통해 노출되어 터치 전극(150)과 접속된다.
또한, 터치 라인(152)은 터치 전극(150)과의 비접촉 영역(NCA)에서 터치 전극(150)을 가로지르도록 배치된다. 즉, 터치 라인(152)은 터치 전극(150)과의 비접촉 영역(NCA)에서 터치 전극의 제1 전극부(150a)와 중첩되지 않고 터치 전극의 제2 전극부(150b)와 중첩된다. 이에 따라, 터치 라인(152) 및 터치 전극(150) 간의 비접촉 영역(NCA)에서, 터치 라인(152) 및 터치 전극(150) 간의 기생 커패시턴스를 줄일 수 있어 터치 성능을 향상시킬 수 있다.
한편, 본 발명에서는 터치 라인(152)이 스트라이프 형태로 형성되는 구조를 예로 들어 설명하였지만, 이외에도 도 27a 및 도 27b에 도시된 바와 같이 뱅크(128) 형상에 따라서 터치 라인(152)은 지그재그 형태로 형성될 수도 있다. 이 경우, 도 27a 및 도 27b에 도시된 리던던시 전극(160)은 터치 전극(150)과 분리되며, 리던던시 컨택홀(164)을 통해 터치 라인(152)과 전기적으로 접속된다. 이러한 터치 전극(150), 리던던시 전극(160) 및 터치 라인(152)은 뱅크와 중첩되도록 형성된다.
또한, 본 발명에서는 단위 화소가, 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)로 구성된 구조를 예로 들어 설명하였지만, 이외에도 단위 화소는 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소(SP)로 구성되거나, 하나의 적색(R), 두 개의 녹색(G) 및 하나의 청색(B) 서브 화소(SP)로 구성되거나, 하나의 적색(R), 하나의 녹색(G) 및 두 개의 청색(B) 서브 화소(SP)로 구성될 수도 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
120: 발광 소자 128 : 뱅크
130 : 트랜지스터 140: 봉지 유닛
150: 터치 전극 152 : 터치 라인
160 : 리던던시 전극 170: 터치 패드

Claims (26)

  1. 기판 상에 배치되며 다수의 서브 화소로 이루어진 단위 화소와;
    상기 다수의 서브 화소 각각에 배치되는 발광 소자와;
    상기 발광 소자 상에 배치되는 봉지 유닛과;
    상기 봉지 유닛 상에 배치되는 다수의 터치 전극과;
    상기 다수의 터치 전극 각각과 접속되며, 상기 터치 전극을 경유하는 터치 라인과;
    상기 터치 전극과 이격되며, 상기 다수의 터치 전극 각각 내에서 서로 독립되게 배치되고, 상기 단위 화소 내에 배치되는 적어도 하나의 리던던시 전극을 구비하고,
    상기 리던던시 전극은 상기 터치 라인과 중첩되면서 상기 터치 라인을 따라 배치되는 터치 디스플레이 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 터치 전극 각각은 서로 교차되게 배치되는 제1 및 제2 전극부를 구비하며,
    상기 리던던시 전극은 상기 다수의 터치 전극 각각의 상기 제1 및 제2 전극부 사이에서 상기 제1 및 제2 전극부 중 적어도 어느 하나와 나란하게 배치되는 터치 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 발광 소자의 발광 영역을 마련하는 뱅크를 더 구비하며,
    상기 제1 및 제2 전극부와 상기 리던던시 전극은 상기 뱅크와 중첩되는 터치 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 리던던시 전극은 플로팅되는 터치 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 리던던시 전극은 상기 터치 라인과 전기적으로 접속되는 터치 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 다수의 터치 라인들은 상기 다수의 서브 화소들 중 적어도 하나의 서브 화소를 사이에 두고 나란하게 배치되는 터치 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 리던던시 전극들은 세로 방향으로 배열되는 적어도 하나의 상기 서브 화소단위로 배치되는 터치 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 리던던시 전극은 세로 방향으로 배열되는 2개의 서브 화소와 동일한 길이를 가지는 장변 영역과;
    상기 장변 영역으로부터 가로 방향으로 돌출되는 단변 영역을 가지는 터치 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 다수의 터치 라인들은 상기 터치 전극들의 좌측 및 우측 영역을 제외한 중앙 영역을 경유하도록 배치되는 터치 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 리던던시 전극은 상기 터치 전극과 동일 재질로 상기 터치 전극과 동일 평면 상에 배치되는 터치 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 리던던시 전극은
    상기 터치 라인과 전기적으로 접속되는 제1 리던던시 전극과;
    상기 제1 리던던시 전극과 이격되며 플로팅된 제2 리던던시 전극을 구비하는 터치 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 제1 및 제2 리던던시 전극은 상기 터치 전극과 동일 재질로 상기 터치 전극과 동일 평면 상에 배치되는 터치 디스플레이 장치.
  14. 제 1 항에 있어서,
    상기 리던던시 전극은
    상기 터치 라인과 중첩되게 배치되는 다수의 제1 리던던시 전극과;
    상기 터치 전극과 중첩되게 배치되는 다수의 제2 리던던시 전극을 구비하는 터치 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 제1 리던던시 전극은 상기 터치 전극과 동일 재질로 상기 터치 전극과 동일 평면 상에 배치되며,
    상기 제2 리던던시 전극은 상기 터치 라인과 동일 재질로 상기 터치 라인과 동일 평면 상에 배치되는 터치 디스플레이 장치.
  16. 제 1 항에 있어서,
    상기 터치 라인은 상기 발광 소자의 발광 영역을 따라서 스트라이프 형태, 지그재그 형태 또는 메쉬 형태로 이루어지는 터치 디스플레이 장치.
  17. 제 1 항에 있어서,
    상기 터치 전극은
    제1 방향으로 신장되는 제1 전극부와;
    상기 제1 방향과 다른 제2 방향으로 신장되는 제2 전극부를 구비하며,
    상기 터치 라인은
    상기 터치 전극의 제1 전극부와 비중첩되는 제1 및 제2 터치 라인과,
    상기 제1 및 제2 터치 라인 사이에 배치되며 상기 제2 전극부와 중첩되는 제3 터치 라인을 구비하는 터치 디스플레이 장치.
  18. 제 17 항에 있어서,
    상기 제1 전극부와, 상기 제1 및 제2 터치 라인 중 적어도 어느 하나의 선폭은 상기 제2 전극부의 선폭보다 작은 터치 디스플레이 장치.
  19. 제 1 항에 있어서,
    상기 단위 화소는 적어도 하나의 적색 서브 화소, 적어도 하나의 녹색 서브 화소, 적어도 하나의 청색 서브 화소 및 적어도 하나의 백색 서브 화소 중 적어도 3개의 서브 화소를 포함하는 터치 디스플레이 장치.
  20. 기판 상에 배치되며 다수의 서브 화소로 이루어진 단위 화소와;
    상기 다수의 서브 화소 각각에 배치되는 발광 소자와;
    상기 발광 소자 상에 배치되는 봉지 유닛과;
    상기 봉지 유닛 상에 배치되는 터치 전극과;
    상기 터치 전극과 접속되는 터치 라인과;
    상기 터치 전극과 이격되도록 상기 터치 전극들 사이에 배치되며, 상기 터치 라인을 따라 배치되는 리던던시 전극을 구비하고,
    상기 리던던시 전극은 상기 터치 라인과 전기적으로 접속되는 터치 디스플레이 장치.
  21. 제 20 항에 있어서,
    상기 리던던시 전극은 상기 발광 소자의 발광 영역을 마련하는 뱅크와 중첩되는 터치 디스플레이 장치.
  22. 삭제
  23. 삭제
  24. 제 20 항에 있어서,
    상기 리던던시 전극은 상기 터치 전극과 동일 재질로 상기 터치 전극과 동일 평면 상에 배치되는 터치 디스플레이 장치.
  25. 제 20 항에 있어서,
    상기 리던던시 전극은
    상기 터치 라인과 중첩되게 배치되는 다수의 제1 리던던시 전극과;
    상기 터치 전극과 중첩되게 배치되는 다수의 제2 리던던시 전극을 구비하는 터치 디스플레이 장치.
  26. 제 25 항에 있어서,
    상기 제1 리던던시 전극은 상기 터치 전극과 동일 재질로 상기 터치 전극과 동일 평면 상에 배치되며,
    상기 제2 리던던시 전극은 상기 터치 라인과 동일 재질로 상기 터치 라인과 동일 평면 상에 배치되는 터치 디스플레이 장치.
KR1020190101201A 2019-08-19 2019-08-19 터치 디스플레이 장치 Active KR102810071B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190101201A KR102810071B1 (ko) 2019-08-19 2019-08-19 터치 디스플레이 장치
US16/935,073 US11360594B2 (en) 2019-08-19 2020-07-21 Touch display device
CN202010710336.2A CN112394826B (zh) 2019-08-19 2020-07-22 触摸显示装置
TW109125322A TWI746089B (zh) 2019-08-19 2020-07-27 觸控顯示裝置
EP20191320.9A EP3783467B1 (en) 2019-08-19 2020-08-17 Touch display device
JP2020138120A JP7001776B2 (ja) 2019-08-19 2020-08-18 タッチディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190101201A KR102810071B1 (ko) 2019-08-19 2019-08-19 터치 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20210021793A KR20210021793A (ko) 2021-03-02
KR102810071B1 true KR102810071B1 (ko) 2025-05-21

Family

ID=72139495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190101201A Active KR102810071B1 (ko) 2019-08-19 2019-08-19 터치 디스플레이 장치

Country Status (6)

Country Link
US (1) US11360594B2 (ko)
EP (1) EP3783467B1 (ko)
JP (1) JP7001776B2 (ko)
KR (1) KR102810071B1 (ko)
CN (1) CN112394826B (ko)
TW (1) TWI746089B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112882598B (zh) * 2021-01-26 2022-08-23 武汉华星光电半导体显示技术有限公司 一种自容式触控面板及触控式显示面板
KR102868452B1 (ko) 2021-02-22 2025-10-13 삼성디스플레이 주식회사 표시장치
TWI769817B (zh) * 2021-05-17 2022-07-01 友達光電股份有限公司 顯示裝置及其製造方法
CN113467639B (zh) * 2021-06-30 2023-05-23 合肥维信诺科技有限公司 一种触控面板及触控显示装置
CN113629108B (zh) * 2021-07-19 2023-07-25 武汉华星光电技术有限公司 显示面板和显示装置
KR102886099B1 (ko) * 2021-09-30 2025-11-13 엘지디스플레이 주식회사 터치 표시 장치
KR20230087177A (ko) * 2021-12-09 2023-06-16 엘지디스플레이 주식회사 터치 디스플레이 장치
CN114217702B (zh) * 2021-12-10 2023-11-28 武汉华星光电半导体显示技术有限公司 触控面板及移动终端
KR20230093112A (ko) * 2021-12-17 2023-06-27 삼성디스플레이 주식회사 표시 장치
KR20230103247A (ko) 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치
CN114924663B (zh) * 2022-05-07 2025-12-23 武汉华星光电半导体显示技术有限公司 显示面板
KR102703962B1 (ko) * 2022-10-24 2024-09-06 주식회사 지2터치 터치 검출 성능이 향상된 터치 검출 패널

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108920033A (zh) * 2018-09-20 2018-11-30 合肥京东方光电科技有限公司 一种内嵌式触摸屏及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486854B2 (ja) 2009-06-29 2014-05-07 株式会社ジャパンディスプレイ 情報入力装置、表示装置
KR102262548B1 (ko) 2014-02-05 2021-06-09 엘지이노텍 주식회사 터치 윈도우
CN104298409B (zh) 2014-09-16 2017-05-03 京东方科技集团股份有限公司 触摸屏和显示装置
CN104331205B (zh) * 2014-11-25 2018-10-30 上海天马微电子有限公司 触控显示装置和电子设备
US11043543B2 (en) 2015-07-07 2021-06-22 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel
KR102464277B1 (ko) 2016-02-29 2022-11-08 삼성디스플레이 주식회사 터치 패널 및 이를 구비한 표시 장치
KR101964934B1 (ko) * 2016-07-29 2019-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102586113B1 (ko) * 2016-08-31 2023-10-06 엘지디스플레이 주식회사 터치스크린 내장형 표시패널, 터치스크린 내장형 표시장치, 통합 구동 회로 및 구동 방법
KR101992916B1 (ko) 2016-09-30 2019-06-25 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102578806B1 (ko) * 2016-10-31 2023-09-14 엘지디스플레이 주식회사 터치형 표시패널 및 그의 쇼트 리페어 방법
US10372282B2 (en) * 2016-12-01 2019-08-06 Apple Inc. Capacitive coupling reduction in touch sensor panels
US10656745B2 (en) * 2017-04-28 2020-05-19 Shanghai Avic Opto Electronics Co., Ltd. Touch display panel
KR102526215B1 (ko) * 2017-10-27 2023-04-26 엘지디스플레이 주식회사 터치패널 및 이를 포함하는 터치표시장치
KR102588343B1 (ko) 2017-10-27 2023-10-11 엘지디스플레이 주식회사 터치 디스플레이 장치
CN108958541B (zh) 2018-06-28 2023-09-29 京东方科技集团股份有限公司 触控基板及制造方法、触控显示面板及装置
CN111625112A (zh) * 2019-02-28 2020-09-04 松下液晶显示器株式会社 内嵌式触控面板
US10928943B2 (en) * 2019-03-27 2021-02-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Touch display device
CN109976582A (zh) 2019-03-27 2019-07-05 武汉华星光电技术有限公司 触控显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108920033A (zh) * 2018-09-20 2018-11-30 合肥京东方光电科技有限公司 一种内嵌式触摸屏及显示装置

Also Published As

Publication number Publication date
CN112394826B (zh) 2024-03-26
CN112394826A (zh) 2021-02-23
KR20210021793A (ko) 2021-03-02
JP7001776B2 (ja) 2022-02-04
US11360594B2 (en) 2022-06-14
TW202109266A (zh) 2021-03-01
TWI746089B (zh) 2021-11-11
EP3783467A1 (en) 2021-02-24
US20210055816A1 (en) 2021-02-25
EP3783467B1 (en) 2024-07-31
JP2021034046A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
KR102810071B1 (ko) 터치 디스플레이 장치
TWI774611B (zh) 具有觸控感測器的顯示裝置
KR102745473B1 (ko) 표시 장치
US11903291B2 (en) Organic light-emitting display device having touch sensor
KR102570978B1 (ko) 터치 센서를 가지는 유기 발광 표시 장치
KR102546310B1 (ko) 터치 센서를 가지는 표시 장치
KR102741706B1 (ko) 터치 디스플레이 장치
KR102603603B1 (ko) 터치 디스플레이 장치
KR102804702B1 (ko) 표시 장치
KR102482494B1 (ko) 터치 센서를 가지는 유기 발광 표시 장치
CN112394827B (zh) 触摸显示装置
CN113126830A (zh) 触摸显示装置
KR102878853B1 (ko) 표시 장치
KR102916614B1 (ko) 터치 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190819

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220711

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190819

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240827

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250218

PG1601 Publication of registration