KR102819804B1

KR102819804B1 - 표시장치

Info

Publication number: KR102819804B1
Application number: KR1020200110210A
Authority: KR
Inventors: 곽원규; 이재식; 이원세; 장진희
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-08-31
Filing date: 2020-08-31
Publication date: 2025-06-13
Anticipated expiration: 2040-08-31
Also published as: KR20220030416A; CN114120919A; US11637164B2; US20220069044A1

Abstract

표시장치는 복수 개의 화소들을 포함하는 표시패널을 포함하고, 화소들 중 하나는 발광 다이오드, 전원 전압을 수신하는 전원 라인과 제1 기준 노드 사이에 접속된 제1 커패시터를 포함하고, 전원 라인과 발광 다이오드의 애노드 사이에 접속된 제1 트랜지스터, 데이터 라인과 제1 트랜지스터의 제1 전극 사이에 접속된 제2 트랜지스터 및 제1 트랜지스터의 제2 전극과 제1 기준 노드 사이에서 직렬 연결된 복수의 서브 트랜지스터를 포함하는 제3 트랜지스터를 포함하고, 서브 트랜지스터들 사이의 제2 기준 노드에 연결되고, 초기화 스캔 신호를 수신하는 제4 트랜지스터를 포함한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것으로, 상세하게는 저주파로 구동될 수 있는 표시장치에 관한 것이다.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 전자 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 특히, 휴대용 전자 장치들은 배터리에 의해 동작하므로 전력 소모를 감소시키기 위한 다양한 노력들이 계속되고 있다.

전력 소모 감소를 위한 노력 가운데 하나는 표시장치의 동작 주파수를 낮추는 것이다. 예를 들어 정지 영상 표시와 같은 특정 동작 환경에서 표시장치의 동작 주파수를 낮추면 표시장치의 소비 전력이 감소할 수 있다.

표시장치의 전력 소모를 감소시키되 표시 품질 저하를 방지하기 위한 기술이 요구된다.

본 발명은 동작 주파수별 표시장치의 표시 품질 저하를 방지하는 표시장치를 제공하는 것이다.

본 발명의 일 실시예에 따른 표시장치는 복수 개의 화소들을 포함하는 표시패널을 포함하고, 상기 화소들 중 하나는, 발광 다이오드 및 전원 전압을 수신하는 전원 라인과 제1 기준 노드 사이에 접속된 제1 커패시터를 포함할 수 있다. 표시장치는 상기 전원 라인과 상기 발광 다이오드의 애노드 사이에 접속된 제1 트랜지스터 및 데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속된 제2 트랜지스터를 포함할 수 있다. 표시장치는 상기 제1 트랜지스터의 제2 전극과 상기 제1 기준 노드 사이에서 직렬 연결된 복수의 서브 트랜지스터를 포함하는 제3 트랜지스터 및 상기 서브 트랜지스터들 사이의 복수의 제2 기준 노드들 중 어느 하나의 제2 기준 노드에 연결되고, 초기화 스캔 신호를 수신하는 제4 트랜지스터를 포함할 수 있다.

본 발명의 일 실시예로, 상기 제3 트랜지스터는 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 보상 스캔 신호를 수신하는 제어 전극을 포함하는 제1 서브 트랜지스터 및 상기 제2 기준 노드에 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제2 전극에 연결된 제2 전극 및 상기 보상 스캔 신호를 수신하는 제어 전극을 포함하는 제2 서브 트랜지스터를 포함할 수 있다.

본 발명의 일 실시예로, 상기 제4 트랜지스터는 초기화 스캔 신호를 수신하는 제어 전극, 상기 초기화 전압을 수신하는 초기화 전압 라인에 연결된 제1 전극 및 상기 제2 기준 노드에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 한 프레임 내에서 상기 보상 스캔 신호는 보상 구간을 포함하며, 상기 보상 구간은, 상기 초기화 스캔 신호의 초기화 구간과 중첩되는 제1 구간 및 상기 초기화 구간과 중첩하지 않는 제2 구간을 포함할 수 있다.

본 발명의 일 실시예로, 상기 제1 트랜지스터는 상기 전원 라인에 연결된 상기 제1 전극 및 상기 제1 기준 노드에 연결된 제어 전극을 포함할 수 있다. 상기 제2 트랜지스터는 스캔 신호를 수신하는 제어 전극, 상기 데이터 라인에 연결된 제1 전극 및 상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 한 프레임 내에서 상기 스캔 신호의 스캔 구간은, 상기 제2 구간과 중첩될 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 전원 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 접속된 제5 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 다이오드의 상기 애노드 사이에 접속된 제6 트랜지스터를 더 포함할 수 있다. 상기 제 5 트랜지스터는 발광 신호를 수신하는 제어 전극, 상기 전원 라인에 연결된 제1 전극 및 상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함하고, 상기 제6 트랜지스터는 상기 발광 신호를 수신하는 제어 전극, 상기 제1 트랜지스터의 상기 제2 전극에 연결된 제1 전극 및 상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 발광 다이오드의 상기 애노드와 상기 초기화 전압 라인 사이에 접속된 제7 트랜지스터를 더 포함할 수 있다. 상기 제7 트랜지스터는 발광 초기화 신호를 수신하는 제어 전극, 상기 초기화 전압 라인에 연결된 제1 전극 및 상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 상기 제1 트랜지스터의 상기 제1 전극과 바이어스 전압을 수신하는 바이어스 전압 라인 사이에 접속된 제8 트랜지스터를 더 포함할 수 있다.

본 발명의 일 실시예로, 상기 제8 트랜지스터는 발광 초기화 신호를 수신하는 제어 전극, 상기 바이어스 전압 라인에 연결된 제1 전극 및 상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 한 프레임 내에서 상기 초기화 구간, 상기 보상 구간 및 상기 스캔 구간은, 상기 발광 초기화 신호의 발광 초기화 구간보다 앞서고, 한 프레임 내에서 상기 초기화 구간, 상기 보상 구간, 상기 스캔 구간 및 상기 발광 초기화 구간은 상기 발광 신호의 비발광 구간 내에 있을 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 발광 다이오드의 상기 애노드에 연결되고, 발광 초기화 신호를 수신하는 제7 트랜지스터를 더 포함할 수 있다. 상기 제4 트랜지스터는 상기 초기화 스캔 신호를 수신하는 제어 전극, 제1 초기화 전압을 수신하는 제1 초기화 전압 라인에 연결된 제1 전극 및 상기 제2 기준 노드에 연결된 제2 전극을 포함하고, 상기 제7 트랜지스터는 상기 발광 초기화 신호를 수신하는 제어 전극, 제2 초기화 전압을 수신하는 제2 초기화 전압 라인에 연결된 제1 전극 및 상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 제2 기준 노드와 상기 전원 라인 사이에 접속된 제2 커패시터를 더 포함할 수 있다.

본 발명의 일 실시예에 따른 표시장치는, 복수 개의 화소들을 포함하는 표시패널을 포함하고, 상기 화소들 중 하나는 발광 다이오드, 전원 전압을 수신하는 전원 라인과 제1 기준 노드 사이에 접속된 제1 커패시터를 포함할 수 있다. 상기 화소들 중 하나는 상기 전원 라인과 상기 발광 다이오드의 애노드 사이에 접속된 제1 트랜지스터, 데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속된 제2 트랜지스터를 포함할 수 있다. 상기 화소들 중 하나는 상기 제1 트랜지스터의 제2 전극과 상기 제1 기준 노드 사이에 접속되고, 보상 스캔 신호에 응답하여 턴온되는 제3 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 초기화 전압을 수신하는 초기화 전압 라인 사이에 접속되고, 초기화 스캔 신호에 응답하여 턴온되는 제4 트랜지스터를 포함할 수 있다. 한 프레임 내에서, 상기 보상 스캔 신호는 보상 구간을 포함하며, 상기 보상 구간은, 상기 초기화 스캔 신호의 초기화 구간과 중첩되는 제1 구간 및 상기 초기화 구간보다 뒤쳐진 제2 구간을 포함할 수 있다.

본 발명의 일 실시예로 상기 제3 트랜지스터는, 상기 보상 스캔 신호를 수신하는 제어 전극, 상기 제1 트랜지스터의 상기 제2 전극에 연결된 제1 전극 및 상기 제1 기준 노드에 연결된 제2 전극을 포함할 수 있다. 상기 제4 트랜지스터는 상기 초기화 스캔 신호를 수신하는 제어 전극, 상기 초기화 전압 라인에 연결된 제1 전극 및 상기 제1 트랜지스터의 상기 제2 전극에 연결된 제2 전극을 포함할 수 있다. 한 프레임 내에서, 상기 스캔 신호의 스캔 구간은 상기 제2 구간과 중첩될 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 전원 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 접속된 제5 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 다이오드의 상기 애노드 사이에 접속된 제6 트랜지스터를 더 포함할 수 있다. 상기 제5 트랜지스터는 발광 신호를 수신하는 제어 전극, 상기 전원 라인에 연결된 제1 전극 및 상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함할 수 있다. 상기 제6 트랜지스터는 상기 발광 신호를 수신하는 제어 전극, 상기 제1 트랜지스터의 상기 제2 전극에 연결된 제1 전극 및 상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 발광 다이오드의 상기 애노드와 상기 초기화 전압 라인 사이에 접속된 제7 트랜지스터를 더 포함하고, 상기 제7 트랜지스터는, 발광 초기화 신호를 수신하는 제어 전극, 상기 초기화 전압 라인에 연결된 제1 전극 및 상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 제1 트랜지스터의 상기 제1 전극과 바이어스 전압을 수신하는 바이어스 전압 라인 사이에 접속된 제8 트랜지스터를 더 포함할 수 있다. 상기 제8 트랜지스터는 발광 초기화 신호를 수신하는 제어 전극, 상기 바이어스 전압 라인에 연결된 제1 전극 및 상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함할 수 있다.

본 발명의 일 실시예로, 표시장치는 상기 발광 다이오드의 상기 애노드에 연결되고, 발광 초기화 신호를 수신하는 제7 트랜지스터를 더 포함할 수 있다. 상기 제4 트랜지스터는 상기 초기화 스캔 신호를 수신하는 제어 전극, 제1 초기화 전압을 수신하는 제1 초기화 전압 라인에 연결된 제1 전극 및 상기 제2 기준 노드에 연결된 제2 전극을 포함할 수 있다. 상기 제7 트랜지스터는 상기 발광 초기화 신호를 수신하는 제어 전극, 제2 초기화 전압을 수신하는 제2 초기화 전압 라인에 연결된 제1 전극 및 상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함할 수 있다.

본 발명에 따르면, 표시장치의 동작 주파수별 휘도편차를 줄일 수 있다. 이에 따라 표시장치의 표시 품질 저하를 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 화소의 등가회로도들이다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 5은 본 발명의 일 실시예에 따른 화소의 레이아웃을 나타낸 평면도이다.
도 6은 도 3a에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.
도 7은 표시장치의 구동 주파수에 따라 도 2에 도시된 화소를 구동하기 위한 구동신호들을 나타낸 파형도이다.
도 8은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 9는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 10은 본 발명의 일 실시예에 다른 구동 주파수별 화소의 전류 변화량을 나타낸 파형도이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.

도 1을 참조하면, 표시장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변을 갖는 직사각형 형상을 갖는다. 그러나, 표시장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 표시장치(DD)가 제공될 수 있다.

본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시장치를 비롯하여, 휴대 전화, 태블릿, 자동차 네비게이션, 게임기 등과 같은 중소형 표시장치일 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.

도 1에 도시된 것과 같이, 표시장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 표시장치(DD)의 전면(front surface)과 대응될 수 있다.

표시장치(DD)의 표시면(FS)은 복수 개의 영역들로 구분될 수 있다. 표시장치(DD)의 표시면(FS)은 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다.

표시영역(DA)은 영상(IM)이 표시되는 영역일 수 있으며, 사용자는 표시영역(DA)을 통해 영상(IM)을 시인한다. 표시영역(DA)은 사각형상일 수 있다. 비표시 영역(NDA)은 표시영역(DA)을 에워쌀 수 있다. 이에 따라, 표시영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시영역(DA)의 일측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

비표시 영역(NDA)는 표시영역(DA)에 인접한 영역으로, 영상(IM)이 표시되지 않는 영역이다. 비표시 영역(NDA)에 의해 표시장치(DD)의 베젤 영역이 정의될 수 있다.

비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 가장자리 중 일부에만 인접할 수도 있으며 어느 하나의 실시예로 한정되지 않는다.

도 2는 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.

도 2를 참조하면, 표시장치(DD)는 타이밍 제어부(TC), 주사 구동회로(SDC), 데이터 구동 회로(DDC), 및 표시패널(DP)을 포함한다. 본 실시예에서 표시패널(DP)은 발광형 표시패널로 설명된다. 발광형 표시패널은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널을 포함할 수 있다.

타이밍 제어부(TC)는 외부로부터 영상 신호들 및 제어 신호를 수신한다. 타이밍 제어부(TC)는 데이터 구동 회로(DDC)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 영상 데이터들(D-RGB)을 생성한다. 타이밍 제어부(TC)는 제어 신호를 변환하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성한다. 타이밍 제어부(TC)는 영상 데이터들(D-RGB), 데이터 제어 신호(DCS) 및 주사 제어 신호(SCS)를 출력한다.

주사 구동 회로(SDC)는 타이밍 제어부(TC)로부터 주사 제어 신호(SCS)를 수신한다.　주사 제어 신호(SCS)는 주사 구동 회로(SDC)의 동작을 개시하는 수직개시신호, 신호들의 출력 시기를 결정하는 클럭신호 등을 포함할 수 있다. 주사 구동 회로(SDC)는 복수 개의 스캔 신호들, 복수 개의 보상 스캔 신호들 및 복수 개의 초기화 스캔 신호들을 생성한다. 주사 구동회로(SDC)는 스캔 신호들을 대응하는 스캔 신호 라인들(GWL1 내지 GWLn)에 출력하고, 보상 스캔 신호들을 대응하는 보상 스캔 신호 라인들(GCL1 내지 GCLn)에 출력하고, 초기화 스캔 신호들을 대응하는 초기화 스캔 신호 라인들(GIL1 내지 GILn)에 출력한다.　또한, 주사 구동회로(SDC)는 주사 제어 신호(SCS)에 응답하여 복수 개의 발광 신호들 및 복수 개의 발광 초기화 신호들을 생성한다. 주사 구동 회로(SDC)는 발광 신호들을 대응하는 발광 신호 라인들(EML1 내지 EMLn)에 출력하고, 발광 초기화 신호들을 대응하는 발광 초기화 신호 라인들(EBL1 내지 EBLn)에 출력한다.

도 1에서 스캔 신호들, 보상 스캔 신호들 및 초기화 스캔 신호들과 발광 신호들 및 발광 초기화 신호들이 하나의 주사 구동 회로(SDC)로부터 출력되는 것으로 도시하였지만, 본 발명은 이에 한정되는 것은 아니다. 본 발명의 일 실시예에서, 표시장치(DD)는 복수 개의 주사 구동 회로(SDC)를 포함할 수 있다. 복수 개의 주사 구동 신호들 각각은 스캔 신호들, 보상 스캔 신호들, 초기화 스캔 신호들, 발광 신호들 및 발광 초기화 신호들을 출력할 수 있다. 또한, 본 발명의 일 실시예에서, 주사 구동 회로(SDC)는 스캔 신호들, 보상 스캔 신호들 및 초기화 스캔 신호들을 생성하여 출력하는 구동회로와 발광 신호들 및 발광 초기화 신호들을 생성하여 출력하는 구동회로를 포함할 수 있다.

데이터 구동 회로(DDC)는 타이밍 제어부(TC)로부터 데이터 제어 신호(DCS) 및 영상 데이터들(D-RGB)을 수신한다. 데이터 구동 회로(DDC)는 영상 데이터들(D-RGB)을 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1 내지 DLm)에 출력한다. 데이터 신호들은 영상 데이터들(D-RGB)의 계조값에 대응하는 아날로그 전압들이다.

표시패널(DP)은 스캔 신호 라인들(GWL1 내지 GWLn), 보상 스캔 라인들(GCL1 내지 GCLn), 초기화 스캔 라인들(GIL1 내지 GILn), 발광 신호 라인들(EML1 내지 EMLn), 발광 초기화 신호 라인들(EBL1 내지 EBLn), 데이터 라인들(DL1 내지 DLm), 전원 라인(PL), 초기화 전압 라인(QL), 바이어스 전압 라인(VBL), 공통 전압 라인(RL) 및 복수 개의 화소들(PX11 내지 PXnm)을 포함한다. 스캔 신호 라인들(GWL1 내지 GWLn), 보상 스캔 라인들(GCL1 내지 GCLn), 초기화 스캔 라인들(GIL1 내지 GILn), 발광 신호 라인들(EML1 내지 EMLn), 발광 초기화 신호 라인들(EBL1 내지 EBLn)은 제1 방향(DR1)으로 연장되고, 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 나열된다.

데이터 라인들(DL1 내지 DLm)은 스캔 신호 라인들(GWL1 내지 GWLn), 보상 스캔 라인들(GCL1 내지 GCLn), 초기화 스캔 라인들(GIL1 내지 GILn), 발광 신호 라인들(EML1 내지 EMLn), 발광 초기화 신호 라인들(EBL1 내지 EBLn)에 절연되게 교차된다. 화소들(PX11~PXnm) 각각은 신호 라인들(GWL1 내지 GWLn, GCL1 내지 GCLn 및 GIL1 내지 GILn) 중 대응하는 신호 라인들(GWL1 내지 GWLn, GCL1 내지 GCLn 및 GIL1 내지 GILn)에 접속된다. 화소들(PX11~PXnm)의 구동회로의 구성에 따라 화소들(PX11~PXnm)과 신호 라인들(GWL1 내지 GWLn, GCL1 내지 GCLn 및 GIL1 내지 GILn)의 연결관계는 변경될 수 있다.

전원 라인(PL)은 전원 전압(ELVDD)을 수신한다. 초기화 전압 라인(QL)은 초기화 전압(Vint)을 수신한다. 바이어스 전압 라인(VBL)은 바이어스 전압(Vbias)을 수신한다. 초기화 전압(Vint)은 전원 전압(ELVDD)보다 낮은 레벨을 갖는다. 표시패널(DP)에는 공통 전압(ELVSS)이 인가된다. 공통 전압(ELVSS)은 전원 전압(ELVDD)보다 낮은 레벨을 갖는다.

이상에서, 도 2을 참조하여 일 실시예에 따른 표시장치(DD)를 설명하였으나, 본 발명의 표시장치(DD)는 이에 제한되지 않는다. 화소의 구성에 따라 신호 라인들(GWL1 내지 GWLn, GCL1 내지 GCLn 및 GIL1 내지 GILn)이 더 추가되거나, 생략될 수 있다. 또한, 화소들(PX11~PXnm) 각각과 신호 라인들(GWL1 내지 GWLn, GCL1 내지 GCLn 및 GIL1 내지 GILn)의 연결관계도 변경될 수 있다.

화소들(PX11~PXnm)은 서로 다른 컬러광을 생성하는, 발광 다이오드(OLED, 도 3a 참조)를 가진 복수 개의 그룹을 포함할 수 있다. 예컨대, 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 다이오드, 그린 화소의 발광 다이오드, 및 블루 화소의 발광 다이오드는 서로 다른 물질의 발광층을 포함할 수 있다.

화소들(PX11~PXnm) 각각은 복수 개의 트랜지스터와 트랜지스터에 전기적으로 연결된 커패시터를 포함할 수 있다. 주사 구동 회로(SDC)와 데이터 구동 회로(DDC) 중 적어도 어느 하나는 화소 구동회로와 동일한 공정을 통해 형성된 복수 개의 트랜지스터들을 포함할 수 있다.

복수 회의 포토리소그래피 공정을 통해 베이스 기판 상에 상술한 신호 라인들(GWL1 내지 GWLn, GCL1 내지 GCLn 및 GIL1 내지 GILn), 화소들(PX11~PXnm), 주사 구동 회로(SDC), 및 데이터 구동 회로(DDC)을 형성할 수 있다.

도 3a 및 3b는 본 발명의 일 실시예에 따른 화소의 등가회로도이고, 도 4는 본 발명의 일 실시예에 따른 화소의 등가회로도이고, 도 5는 본 발명의 일 실시예에 따른 화소의 평면도이다.

도 3a 내지 5를 참조하면, 스캔 라인들(GW1 내지 GWn) 중 i번째 스캔라인(GWi)에 연결되고, 데이터 라인들(DL1 내지 DLm) 중 j번째 데이터 라인(DLj)에 연결된 화소(PXij)가 예시적으로 도시된다.

본 실시예에서 화소(PXij)는 제1 내지 제8 트랜지스터들(T1 내지 T8) 및 제1 커패시터(Cst1)를 포함할 수 있다. 본 실시예에서 제1 내지 제8 트랜지스터들(T1 내지 T8)은 각각은 P타입의 트랜지스터인 것으로 설명된다. 다만, 이에 제한되지 않고, 제1 내지 제8 트랜지스터들(T1 내지 T8)은 P타입의 트랜지스터 또는 N타입 트랜지스터 중 어느 하나로 구현할 수 있다. 또한, 다른 일 예로, 제1 내지 제8 트랜지스터들(T1 내지 T8)중 일부 트랜지스터는 P타입의 트랜지스터일 수 있고, 나머지 일부 트랜지스터는 N타입 트랜지스터일 수 있다. 또한, 화소(PXij)에 포함된 트랜지스터의 개수는 이에 한정되지 않는다. 즉, 제1 내지 제8 트랜지스터들(T1 내지 T8) 중 적어도 하나는 생략될 수 있고, 또한 다른 일 예로 하나 이상의 트랜지스터가 상기한 화소(PXij)에 추가될 수 있다.

본 실시예에서 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있고, 제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 제1 커패시터(Cst1)는 전원 전압(ELVDD)을 수신하는 전원 라인(PL)과 제1 기준 노드(RN1) 사이에 접속된다. 제1 커패시터(Cst1)는 제1 기준 노드(RN1)에 접속하는 제1 전극(Cst1_1) 및 전압 라인(PL)에 접속하는 제2 전극(Cst1_2)을 포함한다. 이하, 제1 내지 제8 트랜지스터들(T1 내지 T8)은 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스, 제2 전극은 드레인 및 제어 전극은 게이트라 지칭한다.

제1 트랜지스터(T1)는 전원 라인(PL)과 발광 다이오드(OLED) 사이에 접속된다. 제1 트랜지스터(T1)의 소스(S1)는 전원 라인(PL)과 전기적으로 연결된다. 본 명세서에서 “트랜지스터와 신호라인 또는 트랜지스터와 트랜지스터 사이에 전기적으로 연결된다”는 것은 “트랜지스터의 소스, 드레인, 게이트가 신호 라인과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것”을 의미한다. 제1 트랜지스터(T1)의 소스(S1)와 전원 라인(PL) 사이에는 다른 트랜지스터가 배치되거나 생략될 수 있다.

제1 트랜지스터(T1)의 드레인(D1)은 발광 다이오드(OLED)의 애노드와 전기적으로 연결된다. 제1 트랜지스터(T1)의 드레인(D1)과 발광 다이오드(OLED)의 애노드 사이에는 다른 트랜지스터가 배치되거나 생략될 수 있다. 제1 트랜지스터(T1)의 게이트(G1)는 제1 기준 노드(RN1)에 전기적으로 연결된다.

제2 트랜지스터(T2)는 j번째 데이터 라인(DLj)과 제1 트랜지스터(T1)의 소스(S1) 사이에 접속된다. 제2 트랜지스터(T2)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S2)이고, 제2 전극은 드레인(D2)이고, 제어 전극은 게이트(G2) 일 수 있다. 제2 트랜지스터(T2)의 소스(S2)는 j번째 데이터 라인(DLj)에 전기적으로 연결되고, 제2 트랜지스터(T2)의 드레인(D2)은 제1 트랜지스터(T1)의 소스(S1)에 전기적으로 연결된다. 본 실시예에서 제2 트랜지스터(T2)의 게이트(G2)는 i번째 스캔 라인(GWLi)에 전기적으로 연결될 수 있다.

제3 트랜지스터(T3)는 제1 기준 노드(RN1)와 제1 트랜지스터(T1)의 드레인(D1) 사이에 접속된다. 제3 트랜지스터(T3)는 직렬 연결된 복수의 서브 트랜지스터를 포함할 수 있다. 복수의 서브 트랜지스터들이 전기적으로 연결된 노드들을 복수의 제2 기준 노드들이라 정의할 수 있다. 본 발명의 일 예로, 제3 트랜지스터(T3)는 제1 서브 트랜지스터(T3_1) 및 제2 서브 트랜지스터(T3_2)를 포함할 수 있다. 제1 서브 트랜지스터(T3_1)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S3_1)이고, 제2 전극은 드레인(D3_1)이고, 제어 전극은 게이트(G3_1) 일 수 있다. 제2 서브 트랜지스터(T3_2)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S3_2)이고, 제2 전극은 드레인(D3_2)이고, 제어 전극은 게이트(G3_2) 일 수 있다. 제1 서브 트랜지스터(T3_1)의 소스(S3_1)과 제2 서브 트랜지스터(T3_2)의 드레인(D3_2)은 전기적으로 연결된다. 여기서, 제1 서브 트랜지스터(T3_1)의 소스(S3_1)과 제2 서브 트랜지스터(T3_2)의 드레인(D3_2)이 연결된 노드를 제2 기준 노드(RN2)라 정의할 수 있다. 제1 서브 트랜지스터(T3_1)는 제1 트랜지스터(T1)의 드레인(D1)과 제1 기준 노드(RN1) 사이에 접속된다. 제1 서브 트랜지스터(T3_1)는 제1 트랜지스터(T1)의 드레인(D1)과 연결된 소스(S3_1), 제2 기준 노드(RN2)에 전기적으로 연결된 드레인(D3_1) 및 i번째 보상 스캔 라인(GCLi)에 전기적으로 연결된 게이트(G3_1)를 포함할 수 있다. 제2 서브 트랜지스터(T3_2)는 제1 서브 트랜지스터(T3_1)의 드레인(D3_1)과 제2 기준 노드(RN2) 사이에 접속된다. 제2 서브 트랜지스터(T3_2)는 제2 기준 노드(RN2)에 전기적으로 연결된 소스(S3_2), 제1 기준 노드(RN1)에 전기적으로 연결된 드레인(D3_2) 및 i번째 보상 스캔 라인(GCLi)에 전기적으로 연결된 게이트(G3_2)를 포함할 수 있다. 도 5에 도시된 바와 같이, 제1 및 제2 서브 트랜지스터(T3_1, T3_2)의 게이트들(G3_1, G3_2)는 하나의 전극으로 이루어질 수 있다. 상기 전극은 i번째 보상 스캔 라인(GCLi)과 컨택홀(CNT)를 통해 접속될 수 있다. 제2 서브 트랜지스터(T3_2)의 소스(S3_2)과 제1 서브 트랜지스터(T3_1)의 드레인(D3_1)은 서로 일체로 형성될 수 있다.

제4 트랜지스터(T4)는 복수의 제2 기준 노드들 중 어느 한 제2 기준 노드에 연결되고, 초기화 스캔 신호(GI, 도 7 참조)를 수신할 수 있다. 본 발명의 일 예로, 제3 트랜지스터(T3)가 제1 및 제2 서브 트랜지스터(T3_1, T3_2)를 포함할 경우, 제4 트랜지스터(T4)는 제2 기준 노드(RN2)에 연결되고, 초기화 전압 라인(QL) 사이에 접속된다. 제4 트랜지스터(T4)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S4)이고, 제2 전극은 드레인(D4)이고, 제어 전극은 게이트(G4)일 수 있다. 제4 트랜지스터(T4)의 드레인(D4)은 제2 기준 노드(RN2)에 전기적으로 연결되고, 제4 트랜지스터(T4)의 소스(S4)는 초기화 전압 라인(QL)에 전기적으로 연결된다. 본 실시예에서, 제4 트랜지스터(T4)의 게이트(G4)는 i번째 초기화 스캔 라인(GILi)에 전기적으로 연결될 수 있다. 제4 트랜지스터(T4)는 i번째 초기화 스캔 신호(GIi)를 수신할 수 있다.

제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 2개 이상의 게이트를 포함할 수 있다. 본 발명의 일 예로, 제3 트랜지스터(T3)는 3개 이상의 서브 트랜지스터를 포함하고, 서브 트랜지스터들에 포함된 3개 이상의 게이트들을 포함할 수 있다. 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 복수 개의 게이트를 가짐으로써 화소(PXij)의 누설전류를 감소시킬 수 있다.

제5 트랜지스터(T5)는 전원 라인(PL)와 제1 트랜지스터(T1)의 소스(S1) 사이에 접속된다. 제5 트랜지스터(T5)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S5)이고, 제2 전극은 드레인(D5)이고, 제어 전극은 게이트(G5) 일 수 있다. 제5 트랜지스터(T5)의 소스(S5)는 전원 라인(PL)에 전기적으로 연결되고, 제5 트랜지스터(T5)의 드레인(D5)은 제1 트랜지스터(T1)의 소스(S1)에 전기적으로 연결된다. 본 실시예에서, 제5 트랜지스터(T5)의 게이트(G5)는 i번째 발광 라인(EMLi)에 전기적으로 연결될 수 있다.

제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 드레인(D1)과 발광 다이오드(OLED) 사이에 접속된다. 제6 트랜지스터(T6)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S6)이고, 제2 전극은 드레인(D6)이고, 제어 전극은 게이트(G6) 일 수 있다. 제6 트랜지스터(T6)의 소스(S6)는 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결되고, 제6 트랜지스터(T6)의 드레인(D6)은 발광 다이오드(OLED)의 애노드에 전기적으로 연결된다. 본 실시예에서, 제6 트랜지스터(T6)의 게이트(G6)는 i번째 발광 라인(EMLi)에 전기적으로 연결될 수 있다.

제7 트랜지스터(T7)는 발광 다이오드(OLED)의 애노드와 초기화 전압 라인(QL) 사이에 접속된다. 제7 트랜지스터(T7)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S7)이고, 제2 전극은 드레인(D7)이고, 제어 전극은 게이트(G7)일 수 있다. 제7 트랜지스터(T7)의 소스(S7)는 초기화 전압 라인(QL)에 전기적으로 연결되고, 제7 트랜지스터(T7)의 드레인(D7)은 발광 다이오드(OLED)의 애노드에 전기적으로 연결된다. 본 실시예에서, 제7 트랜지스터(T7)의 게이트(G7)는 i번째 발광 초기화 신호 라인(EBLi)에 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)은 i번째 발광 초기화 신호(EBi)를 수신할 수 있다.

제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 소스(S1)과 바이어스 전압 라인(VBL) 사이에 접속된다. 제8 트랜지스터(T8)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S8)이고, 제2 전극은 드레인(D8)이고, 제어 전극은 게이트(G8)일 수 있다. 제8 트랜지스터(T8)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S8)이고, 제2 전극은 드레인(D8)이고, 제어 전극은 게이트(G8) 일 수 있다. 제8 트랜지스터(T8)의 소스(S8)는 바이어스 전압 라인(VBL)에 전기적으로 연결되고, 제8 트랜지스터(T8)의 드레인(D8)은 제1 트랜지스터(T1)의 소스(S1)에 전기적으로 연결된다. 본 실시예에서, 제8 트랜지스터(T8)의 게이트(G8)는 i번째 발광 초기화 신호 라인(EBLi)에 전기적으로 연결될 수 있다.

이하, 도 3a를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.

도 3b를 참조하면, 제4 트랜지스터(T4)는 제1 초기화 전압(Vinit_1)을 수신하는 제1 초기화 전압 라인(QL_1)에 연결되고, 제7 트랜지스터(T7)은 제2 초기화 전압(Vinit_2)를 수신하는 제2 초기화 전압 라인(QL_2)에 연결될 수 있다. 본 발명의 일 실시예로, 제2 초기화 전압(Vinit_2)은 제1 초기화 전압(Vinit_1)보다 낮은 레벨을 가질 수 있으나, 이에 한정되지 않는다.

제4 트랜지스터(T4)는 제2 기준 노드(RN2)와 제1 초기화 전압 라인(QL_1) 사이에 접속된다. 제4 트랜지스터(T4)의 드레인(D4)은 제2 기준 노드(RN2)에 전기적으로 연결되고, 제4 트랜지스터(T4)의 소스(S4)는 제1 초기화 전압 라인(QL_1)에 전기적으로 연결된다. 본 실시예에서, 제4 트랜지스터(T4)의 게이트(G4)는 i번째 초기화 스캔 라인(GILi)에 전기적으로 연결될 수 있다.

제7 트랜지스터(T7)는 발광 다이오드(OLED)의 애노드와 제2 초기화 전압 라인(QL_2) 사이에 접속된다. 제7 트랜지스터(T7)의 소스(S7)는 제2 초기화 전압 라인(QL_2)에 전기적으로 연결되고, 제7 트랜지스터(T7)의 드레인(D7)은 발광 다이오드(OLED)의 애노드에 전기적으로 연결된다. 본 실시예에서, 제7 트랜지스터(T7)의 게이트(G7)는 i번째 발광 초기화 신호 라인(EBLi)에 전기적으로 연결될 수 있다.

제4 트랜지스터(T4)의 소스(S4)는 제1 초기화 전압 라인(QL_1)에 연결되어, 제4 트랜지스터(T4)의 턴-온 시 제1 초기화 전압(Vinit_1)이 제4 트랜지스터(T4)의 드레인(D4)에 전달된다. 제7 트랜지스터(T7)의 소스(S7)는 제2 초기화 전압 라인(QL_2)에 연결되어, 제7 트랜지스터(T7)의 턴-온 시 제2 초기화 전압(Vinit_2)이 제7 트랜지스터(T7)의 드레인(D7)에 전달된다. 도 3a와 비교할때, 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)에 전달되는 전압을 달리하여, 표시패널(DP, 도 2 참조)의 공정에 따른 편차를 보상할 수 있다. 이를 통해 표시장치(DD, 도 1 참조)를 저주파로 구동시, 저계조의 영상(IM, 도 1 참조)에서 발생할 수 있는 휘도의 저하 등을 방지할 수 있다.

도 4는 본 발명의 일 실시예에 따른 화소의 등가회로도이다. 이하, 도 3a를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.

도 4를 참조하면, 본 실시예에서, 화소(PXij)는 제2 커패시터(Cst2)를 더 포함할 수 있다.

제2 커패시터(Cst2)는 제2 기준 노드(RN2)와 전원 라인(PL) 사이에 접속된다. 제2 커패시터(Cst2)는 제2 기준 노드(RN2)에 접속하는 제1 전극(Cst2_1) 및 전원 라인(PL)에 접속하는 제2 전극(Cst2_2)를 포함한다.

제1 서브 트랜지스터(T3_1) 및 제2 서브 트랜지스터(T3_2)와 인접한 i번째 보상 스캔 신호 라인(GCLi) 간에는 기생 커패시터가 존재할 수 있다. 따라서 제1 서브 트랜지스터(T3_1)의 게이트(G3_1) 및 제2 서브 트랜지스터(T3_2)의 게이트(G3_2)와 전기적으로 연결된 i번째 보상 스캔 신호 라인(GCLi)에 인가되는 i번째 보상 스캔 신호(GCi, 도 5 참조)의 변동에 따라, 제2 기준 노드(RN2)의 전위도 기생 커패시터의 커플링(coupling) 효과로 함께 변동할 수 있다. 이에 따라 i번째 보상 스캔 신호(GCi)의 전압이 로우 레벨에서 하이 레벨로 변동될 때, 제2 기준 노드(RN2)의 전위도 상승하고, 제1 및 제2 서브 트랜지스터(T3_1, T3_2)와 연결된 제1 트랜지스터(T1)의 게이트(G1) 전위도 상승할 수 있다. 이때, 본 발명의 일 실시예에 따라 제2 커패시터(Cst2)를 제2 기준 노드(RN2)와 전원 라인(PL) 사이에 접속시킬 경우, 상기한 기생 커패시터와 제2 커패시터(Cst2)가 병렬로 연결되어, i번째 보상 스캔 신호(GCi)의 변동에 따른 제2 기준 노드(RN2)의 전위 변동을 막을 수 있다. 본 발명의 일 실시예로, 제2 커패시터(Cst2)의 용량은, 상기한 기생 커패시터의 용량보다 클 수 있다.

도 6은 도 3a에 도시된 화소를 구동하기 위한 구동신호들의 파형도이고, 도 7은 도 2에 도시된 화소를 구동하기 위한 구동신호들의 파형도이다.

도 1, 2, 3a 및 도 6을 참조하면, 도 6은 어느 하나의 프레임 구간 중 일부를 도시하였다. 표시장치(DD)는 프레임 구간들마다 영상(IM)을 표시한다. 한 프레임 구간 동안 스캔 신호 라인들(GWL1 내지 GWLn), 보상 스캔 라인들(GCL1 내지 GCLn), 초기화 스캔 라인들(GIL1 내지 GILn), 발광 신호 라인들(EML1 내지 EMLn) 및 발광 초기화 신호 라인들(EBL1 내지 EBLn) 각각은 순차적으로 스캐닝된다.

도 6를 참조하면, i번?? 신호들(GIi, GCi, GWi, EBi) 및 i번째 발광 신호(EMi) 각각은 일부 구간 동안에 하이 레벨을 갖고 일부 구간 동안 로우 레벨을 가질 수 있다. 이때, N타입의 트랜지스터들은 대응하는 신호가 하이 레벨을 가질 때 턴-온되고 P타입의 트랜지스터들은 대응하는 신호가 로우 레벨을 가질 때 턴-온된다. 이하 본 발명의 실시예에서는, 화소(PXij)에 포함된 제1 내지 제8 트랜지스터들(T1 내지 T8)이 P타입의 트랜지스터인 것으로 설명한다. i번째 발광 신호(EMi)의 하이 레벨 구간은 비발광 구간(EMW_1)으로 정의되고, i번째 발광 신호(EMi)의 로우 레벨 구간은 발광 구간(EMW_2)으로 정의된다.

한 프레임(1 Frame)의 비발광 구간(EMW_1) 내에서, i번째 초기화 스캔 라인(GILi)에 i번째 초기화 스캔 신호(GIi)이 공급된다. i번째 초기화 스캔 신호(GIi)의 로우 레벨 구간을 초기화 구간(GIW)이라 정의한다. 초기화 구간(GIW)에서 제4 트랜지스터(T4)가 턴 온되면, 제4 트랜지스터(T4)을 통해 초기화 전압(Vinit)이 제2 기준 노드(RN2)에 전달된다.

다음, i번째 보상 스캔 라인(GCLi)에 i번째 보상 스캔 신호(GCi)이 공급된다. i번째 보상 스캔 신호(GCi)의 로우 레벨 구간을 보상 구간(GCW)이라 정의한다. 보상 구간(GCW)은 초기화 구간(GIW)과 중첩되는 제1 구간(GCW_1) 및 초기화 구간(GIW)과 중첩하지 않는 제2 구간(GCW_2)을 포함한다. 제1 구간(GCW_1)에서 제3 트랜지스터(T3)가 턴-온되면, 제4 트랜지스터(T4)를 통해 제2 기준 노드(RN2)에 전달된 초기화 전압(Vinit)이 턴-온된 제3 트랜지스터(T3)를 통해 제1 트랜지스터(T1)의 게이트(G1)에 전달된다. 따라서, 제1 트랜지스터(T1)의 게이트(G1)와 연결된 제1 기준 노드(RN1)이 초기화 전압(Vinit)으로 초기화된다. 그 이후 제2 구간(GCW_2)에서 제3 트랜지스터(T3)는 턴-온 상태를 유지하고, 제4 트랜지스터(T4)는 턴-오프된다.

다음, i번째 스캔 신호 라인(GWLi)에 i번째 스캔 신호(GW)가 공급된다. i번째 스캔 신호(GWi)의 로우 레벨 구간을 스캔 구간(GWW)이라 정의한다. 스캔 구간(GWW)에서 제2 트랜지스터(T2)가 턴-온되면, 제2 트랜지스터(T2)를 통해 데이터 신호에 대응되는 데이터 전압(Vdata)이 제1 트랜지스터(T1)의 소스(S1)에 전달된다. 이때, 상기한 제2 구간(GCW_2)와 스캔 구간(GWW)은 중첩된다. 제1 트랜지스터(T1)은 제2 구간(GCW_2)에서 턴-온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 제1 트랜지스터(T1)의 소스(S1)에 인가된 데이터 전압(Vdata)에서 제1 트랜지스터(T1)의 문턱전압(Vth)만큼 감소한 보상전압(Vdata-Vth)이 제1 트랜지스터(T1)의 게이트(G1)에 인가된다. 따라서 제1 트랜지스터(T1)의 게이트(G1)과 연결된 제1 기준 노드(RN1)의 전압은 보상전압(Vdata-Vth)이 될 수 있다. 이때, 제1 커패시터(Cst1)의 양단에는 전원 전압(ELVDD)과 보상 전압(Vdata-Vth)이 인가되고, 제1 커패시터(Cst1)에는 양단 전압차(ELVDD-(Vdata-Vth))에 대응하는 전하가 저장될 수 있다. 따라서, 제1 트랜지스터(Ta)는 턴-온되고, 제1 커패시터(Cst1)에 저장된 전하에 의해 제1 트랜지스터(T1)가 턴-온된 상태가 유지된다.

다음, i번째 발광 초기화 라인(EBLi)에 i번째 발광 초기화 신호(EBi)가 공급된다. i번째 발광 초기화 신호(EBi)의 로우 레벨 구간을 발광 초기화 구간(EBW)이라 한다. 발광 초기화 구간(EBW)에서 제7 트랜지스터(T7)가 턴-온되면, 제7 트랜지스터(T7)를 통해 초기화 전압(Vinit)이 발광 다이오드(OLED)의 애노드에 공급된다. 발광 다이오드(OLED)의 애노드에 초기화 전압(Vinit)을 인가하여, 발광 다이오드(OLED)의 구동 초기에 발광 다이오드(OLED)의 애노드에 남아있는 전압에 의해 순간적으로 발광 다이오드(OLED)가 높은 휘도로 발광되는 것을 방지할 수 있다. 또한, 발광 초기화 구간(EBW)에서 제8 트랜지스터(T8)이 턴-온되면, 제8 트랜지스터(T8)을 통해 바이어스 전압(Vbias)이 제1 트랜지스터(T1)의 소스(S1)에 공급된다. 제1 트랜지스터(T1)의 히스테리시스(hystersis) 특성에 따라, 이전 프레임에서 인가된 데이터 전압(Vdata)에 의해 현재 프레임에서 인가된 데이터 전압(Vdata)에 의한 제1 트랜지스터(T1)의 구동 전류(I_OLED)가 영향을 받는다. 구체적으로, 현재 프레임에서 특정 계조의 영상을 표시하기 위한 데이터 전압(Vdata)을 인가하더라도, 이전 프레임에서 저계조의 영상을 표시하기 위한 데이터 전압(Vdata)가 인가된 경우에는 표시장치(DD)에는 상기한 특정 계조보다 높은 계조의 영상이 표시된다. 또한, 현재 프레임에서 특정 계조의 영상을 표시하기 위한 데이터 전압(Vdata)을 인가하더라도, 이전 프레임에서 고계조의 영상을 표시하기 위한 데이터 전압(Vdata)가 인가된 경우에는 표시장치(DD)에는 상기한 특정 계조보다 낮은 계조의 영상이 표시된다. 이에 따라 표시장치(DD)에 영상(IM)을 표시하는데 있어서 깜빡임(flickering) 등의 현상에 의해 화질의 저하가 발생하게 되고, 이러한 화질의 저하는, 표시장치(DD)를 저주파로 구동할 경우에 제1 트랜지스터(T1)에 이전 프레임의 데이터 전압(Vdata)이 인가되는 시간이 표시장치(DD)를 고주파로 구동할 경우보다 길어져, 심해질 수 있다.

이때, 제8 트랜지스터(T8)을 통해, 바이어스 전압(Vbias)를 제1 트랜지스터(T1)의 소스(S1)에 인가해주어 제1 트랜지스터(T1)의 히스테리시스 특성에 의한 휘도 편차를 줄일 수 있다.

그 후, 게이트에 i번째 발광 신호 라인(EMLi)이 전기적으로 연결된 트랜지스터를 턴-온 시키는 i번째 발광 신호(EMi)가 공급되고, 이를 발광 구간(EMW_2)이라 한다. 발광 구간(EMW_2)동안 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온된다. 그러면, 제1 트랜지스터(T1)의 게이트(G1)의 게이트 전압과 소스(S1) 전극의 소스 전압 간의 전압 차에 따르는 구동 전류(I_OLED)가 발생하고, 제5 및 제6 트랜지스터(T5, T6)를 통해 구동 전류(I_OLED)가 발광 다이오드(OLED)에 공급되어 발광 다이오드(OLED)에 전류가 흐르게 된다. 제1 트랜지스터(T1)의 전류-전압 관계에 따르면, 제1 트랜지스터(T1)의 구동 전류(I_OLED)는 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)을 차감한 값의 제곱 (ELVDD-Vdata)²에 비례할 수 있다. 이에 따라, 구동 전류(I_OLED)는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 관계없이 결정될 수 있다.

도 2, 3a, 6 및 7을 참조하면, 표시장치(DD)의 표시패널(DP) 상에 데이터 구동 회로(DDC)로부터 출력된 데이터 신호들이 기입되어, 이에 따라 발광 다이오드(OLED)가 발광하게 되는데, 데이터 신호들이 기입되는 주파수를 동작 주파수라고 한다. 데이터 신호들을 기입하기 위하여 데이터 라인과 전기적으로 연결된 제2 트랜지스터(T2)를 턴-온하기 위한 스캔 구간(GWW)의 주파수는 동작 주파수와 같다.

이때, 한 프레임 내에서의 발광 구간(EMW_2) 및 발광 초기화 구간(EBW)의 주파수는 동작 주파수보다 클 수 있다. 본 발명의 일 예로, 표시장치(DD)의 동작 주파수가 120Hz일 경우, 초기화 구간(GIW), 보상 구간(GCW) 및 스캔 구간(GWW)의 주파수는 동작 주파수와 같은 120Hz이지만, 발광 구간(EMW_2) 및 발광 초기화 구간(EBW)의 주파수는 동작 주파수보다 큰 480Hz일 수 있다. 또한, 표시장치(DD)의 동작 주파수가 48Hz인 경우, 초기화 구간(GIW), 보상 구간(GCW) 및 스캔 구간(GWW)의 주파수는 동작 주파수와 같은 48Hz이지만, 발광 구간(EMW_2) 및 발광 초기화 구간(EBW)의 주파수는 표시장치(DD)가 120Hz로 구동할때와 같은 480Hz일 수 있다. 발광 구간(EMW_2)의 주파수를 표시장치(DD)의 동작 주파수보다 크게 하여 발광 다이오드(OLED)로 구동 전류(I_OLED)가 흐르는 타이밍을 조절하여, 발광 다이오드(OLED)의 발광을 조절할 수 있다. 또한, 발광 초기화 구간(EBW)의 주파수를 표시장치(DD)의 동작 주파수보다 크게 하여, 표시장치(DD)가 동작 주파수로 구동되는 경우에도, 제1 트랜지스터(T1)의 히스테리시스 특성에 의한, 이전 프레임에 인가된 데이터 전압(Vdata)의 제1 트랜지스터(T1)에 대한 영향을 줄여 깜빡임 등의 화질 저하를 방지할 수 있다. 본 발명의 일 실시예로, 표시장치(DD)가 120Hz의 동작 주파수로 구동되는 경우와, 표시장치(DD)가 48Hz의 동작 주파수로 구동되는 경우에 모두 발광 초기화 구간(EBW)이 480Hz의 주파수를 갖도록 하여, 표시장치(DD)의 동작 주파수가 120Hz인 경우와, 48Hz인 경우에 제1 트랜지스터(T1)의 히스테리시스 특성에 의한 이전 프레임의 데이터 전압(Vdata)의 영향을 같도록 할 수 있다. 다만, 발광 구간(EMW_2) 및 발광 초기화 구간(EBW)의 주파수는 이에 한정되는 것은 아니고, 표시영역(DD) 전체 영역의 휘도를 낮추는 글로벌 디밍(global dimming) 또는 필요에 따라 표시영역(DD)의 일부 영역의 휘도를 낮추는 로컬 디밍(local dimming)을 위해 다양하게 변동시킬 수 있다.

도 8 및 도 9는 본 발명의 일 실시예에 따른 화소의 등가회로도이다. 이하, 도 3a를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.

도 7을 참조하면, 제3 트랜지스터(T3)는 제1 기준 노드(RN1)와 제1 트랜지스터(T1)의 드레인(D1) 사이에 접속된다. 제3 트랜지스터(T3)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S3)이고, 제2 전극은 드레인(D3)이고, 제어 전극은 게이트(G3) 일 수 있다. 제3 트랜지스터(T3)의 소스(S3)는 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결되고, 제3 트랜지스터(T3)의 드레인(D3)은 제1 기준 노드(RN1)에 전기적으로 연결된다. 본 실시예에서, 제3 트랜지스터(T3)의 게이트(G3)는 i번째 보상 스캔 라인(GCLi)에 전기적으로 연결될 수 있고, 제3 트랜지스터(T3)은 보상 스캔 신호에 응답하여 턴-온될 수 있다.

제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 드레인(D1)과 초기화 전압 라인(QL) 사이에 접속된다. 제4 트랜지스터(T4)는 제1 전극, 제2 전극 및 제어 전극을 포함하며, 제1 전극은 소스(S4)이고, 제2 전극은 드레인(D4)이고, 제어 전극은 게이트(G4) 일 수 있다. 제4 트랜지스터(T4)의 소스(S4)는 초기화 전압 라인(QL)에 전기적으로 연결되고, 제4 트랜지스터(T4)의 드레인(D3)은 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결된다. 본 실시예에서, 제4 트랜지스터(T4)의 게이트(G4)는 i번째 초기화 스캔 라인(GILi)에 전기적으로 연결될 수 있고, 제4 트랜지스터(T4)는 초기화 스캔 신호에 응답하여 턴-온될 수 있다. 본 실시예에서, 제4 트랜지스터(T4)는 복수 개의 게이트를 포함할 수 있다. 제4 트랜지스터(T4)가 복수 개의 게이트를 가짐으로써 화소(PXij)의 누설전류를 감소시킬 수 있다.

도 8를 참조하면, 제4 트랜지스터(T4)는 제1 초기화 전압(Vinit_1)을 수신하는 제1 초기화 전압 라인(QL_1)에 연결되고, 제7 트랜지스터(T7)은 제2 초기화 전압(Vinit_2)를 수신하는 제2 초기화 전압 라인(QL_2)에 연결될 수 있다. 본 발명의 일 실시예로, 제2 초기화 전압(Vinit_2)은 제1 초기화 전압(Vinit_1)보다 낮은 레벨을 가질 수 있으나, 이에 한정되지 않는다.

제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 드레인(D1)과 제1 초기화 전압 라인(QL_1) 사이에 접속된다. 제4 트랜지스터(T4)의 소스(S4)는 제1 초기화 전압 라인(QL_1)에 전기적으로 연결되고, 제4 트랜지스터(T4)의 드레인(S4)는 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결된다. 본 실시예에서, 제4 트랜지스터(T4)의 게이트(G4)는 i번째 초기화 스캔 라인(GILi)에 전기적으로 연결될 수 있다.

제7 트랜지스터(T7)은 발광 다이오드(OLED)의 애노드와 제2 초기화 전압 라인(QL_2)에 접속된다. 제7 트랜지스터(T7)의 소스(S7)는 제2 초기화 전압 라인(QL_2)에 전기적으로 연결되고, 제7 트랜지스터(T7)의 드레인(D7)은 발광 다이오드(OLED)의 애노드에 전기적으로 연결된다. 본 실시예에서, 제7 트랜지스터(T7)의 게이트(G7)는 i번째 발광 초기화 신호 라인(EBLi)에 전기적으로 연결될 수 있다.

도 10은 본 발명의 일 실시예에 다른 동작 주파수별 화소의 휘도를 나타낸 파형도이다.

제4 트랜지스터(T4)의 드레인(D4)이 제1 트랜지스터(T1)의 게이트(G1)와 전기적으로 연결된 구조를 갖는 화소를 비교 화소라 정의한다. 도 3a에 도시된 제4 트랜지스터(T4)의 드레인(D4)이 제2 기준 노드(RN2)와 전기적으로 연결되거나, 또는 도 4에 도시된 제1 트랜지스터(T1)의 드레인(D1)과 전기적으로 연결된 구조를 갖는 화소를 개선 화소라 정의한다. 도 10에서, 제1 그래프(GH1)은 한 프레임 내에서 비교 화소의 발광 다이오드(OLED)로 흐르는 구동 전류(I_OLED)의 변화량을 나타낸 것이고, 제2 그래프(GH2)는 한 프레임 내에서 개선 화소의 발광 다이오드(OLED)로 흐르는 구동 전류(I_OLED)의 변화량을 나타낸 것이다.

한 프레임 내에서, 발광 구간(EMW_2)동안 화소에 포함된 발광 다이오드(OLED)로 구동 전류(I_OLED)가 흐를 수 있다. 이때, 발광 다이오드(OLED)로 구동 전류(I_OLED)가 흐르게 하기 위하여 화소에 인가되는 스캔 신호(GW)는 한 프레임 내의 일부 구간동안 인가된다. 제1 트랜지스터(T1)에 스캔 신호(GW)의 스캔 구간(GWW)동안 인가된 데이터 전압(Vdata)을 토대로 한 프레임 동안 발광 다이오드(OLED)로 흐르는 구동 전류(I_OLED)가 결정된다. 이때, 트랜지스터의 특성에 따라, 턴-오프된 트랜지스터를 통하여 누설 전류(leakage current)가 흐를 수 있다. 화소의 발광 구간(EMW_2) 동안, 제1 트랜지스터(T1)을 통해 흐르는 구동 전류(I_OLED)가 제1 트랜지스터(T1)의 드레인(D1)에서부터 제3 트랜지스터(T3)를 통해 제1 트랜지스터(T1)의 게이트(G1)로 흐를 수 있다. 이에 따라 제1 트랜지스터(T1)의 게이트(G1)의 전위가 상승하게 되고, 트랜지스터의 전류-전압 관계에 따라 제1 트랜지스터(T1)을 통해 흐르는 구동 전류(I-OLED)는 감소할 수 있다. 이러한 구동 전류(I_OLED)의 감소량은 한 프레임 내에서 시간이 흐를수록 증가한다. 따라서 한 프레임 내에서 제1 트랜지스터(T1)을 통해 구동 전류(I_OLED)가 흐르기 시작할 때 구동 전류(I_OLED)는 최대값을 가지고, 다음 프레임에서 새로운 스캔 신호(GW)가 화소에 인가되기 직전에 구동 전류(I_OLED)는 최소값을 가진다. 한 프레임 내에서 제1 트랜지스터(T1)를 통해 흐르는 구동 전류(I_OLED)의 최대값과 최소값의 차이를 차이값이라고 할 수 있다. 상기한 차이값이 클수록 표시장치(DD)에 여러 프레임 동안 동일한 계조의 영상을 표시하더라도, 프레임 별로 표시장치(DD)의 휘도가 달라져 깜빡임 등의 화질 저하 현상이 발견된다. 비교 화소의 경우, 제1 트랜지스터(T1)의 드레인(D1)에서부터 제3 트랜지스터(T3)을 통해 흐르는 누설 전류가 제1 트랜지스터(T1)의 게이트(G1)와 연결된 노드로 향하는 경로밖에 존재하지 않아, 누설 전류에 의한 제1 트랜지스터(T1)의 게이트(G1)의 전위가 상승된다. 이때, 개선 화소의 경우, 제1 트랜지스터(T1)의 드레인(D1)에서부터 제3 트랜지스터(T3)을 통해 흐르는 누설 전류가 제1 트랜지스터(T1)의 게이트(G1)와 연결된 노드로 향하는 경로 및 제4 트랜지스터(T4)를 통해 기준 전압 라인(QL)으로 향하는 경로를 포함한다. 이에 따라 누설 전류에 의한 제1 트랜지스터(T1)의 게이트(G1) 전위 상승을 비교 화소에 비해 억제할 수 있다. 또한, 개선 화소의 경우, 제4 트랜지스터(T4)가 제2 기준 노드(RN2)와 초기화 전압 라인(QL) 사이에 연결되어, 제4 트랜지스터(T4)를 통해 누설되는 전류에 의해 제1 트랜지스터(T1)의 게이트(G1)가 직접적으로 영향을 받는 것을 방지할 수 있다.

비교 화소의 경우, 한 프레임 내에서 제1 트랜지스터(T1)를 통해 흐르는 구동 전류(I_OLED)의 최대값과 최소값의 차이를 제1 차이값(Δd1)이라 한다. 개선 화소의 경우, 한 프레임 내에서 제1 트랜지스터(T1)를 통해 흐르는 구동 전류(I_OLED)의 최대값과 최소값의 차이를 제2 차이값(Δd2)이라 한다. 이때, 개선 화소는 제1 트랜지스터(T1)의 게이트(G1) 전위 상승을 억제할 수 있어, 제2 차이값(Δd2)은 제1 차이값(Δd1)보다 작다. 이에 따라 표시장치(DD)에 여러 프레임 동안 동일한 계조의 영상을 표시하는 경우에, 비교 화소가 아닌 개선 화소를 포함하는 표시장치(DD)는 깜빡임 등의 화질 저하 현상을 방지할 수 있다. 본 발명의 일 예로, 표시장치(DD)가 60Hz 이하의 낮은 동작 주파수로 동작되더라도, 표시장치(DD)가 개선 화소를 포함하는 경우, 깜빡임 등의 화질 저하 현상을 방지할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

DD: 표시장치 DP: 표시패널
PX11~PXnm: 화소들 OLED: 발광 다이오드
ELVDD: 전원 전압 PL: 전원 라인
RN1: 제1 기준 노드 Cst1: 제1 커패시터
T1: 제1 트랜지스터 DL1~DLm: 데이터 라인
T2: 제2 트랜지스터 T3: 제3 트랜지스터
T3_1: 제1 서브 트랜지스터 T3_2: 제2 서브 트랜지스터
RN2: 제2 기준 노드 Vinit: 초기화 전압
QL: 초기화 전압 라인 T4: 제4 트랜지스터
GC: 보상 스캔 신호 GI: 초기화 스캔 신호
GCW: 보상 구간 GIW: 초기화 구간
GCW_1: 제1 구간 GCW_2: 제2 구간
GW: 스캔 신호 GWW: 스캔 구간
T5: 제5 트랜지스터 T6: 제6 트랜지스터
EM: 발광 신호 T7: 제7 트랜지스터
EB: 발광 초기화 신호 Vinit_1: 제1 초기화 전압
QL_1: 제1 초기화 전압 라인 Vinit_2: 제2 초기화 전압
QL_2: 제2 초기화 전압 라인 Vbias: 바이어스 전압
VBL: 바이어스 전압 라인 T8: 제8 트랜지스터
EBW: 발광 초기화 구간 EMW_1: 비발광 구간
Cst2: 제2 커패시터

Claims

복수 개의 화소들을 포함하는 표시패널을 포함하고, 상기 화소들 중 하나는,
발광 다이오드;
전원 전압을 수신하는 전원 라인과 제1 기준 노드 사이에 접속된 제1 커패시터;
상기 전원 라인과 상기 발광 다이오드의 애노드 사이에 접속되고, 상기 제1 기준 노드에 연결된 제어 전극을 포함하는 제1 트랜지스터;
데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속된 제2 트랜지스터;
상기 제1 트랜지스터의 제2 전극과 상기 제1 기준 노드 사이에서 직렬 연결된 복수의 서브 트랜지스터들을 포함하고, 보상 스캔 신호를 수신하는 제3 트랜지스터; 및
상기 복수의 서브 트랜지스터들 사이의 제2 기준 노드에 연결되고, 초기화 스캔 신호를 수신하는 제4 트랜지스터를 포함하되,
상기 제3 트랜지스터는 상기 보상 스캔 신호가 제1 레벨일 때 턴 온되고, 상기 제4 트랜지스터는 상기 초기화 스캔 신호가 상기 제1 레벨일 때 턴 온되며,
상기 보상 스캔 신호가 상기 제1 레벨인 구간과 상기 초기화 스캔 신호가 상기 제1 레벨인 구간은 제1 구간동안 중첩되며,
상기 제1 구간동안, 초기화 전압은 상기 제4 트랜지스터 및 상기 제3 트랜지스터를 통해 상기 제1 트랜지스터의 상기 제어 전극으로 전달되는 표시장치.
제1 항에 있어서, 상기 제3 트랜지스터는,
상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 기준 노드에 연결된 제2 전극 및 상기 보상 스캔 신호를 수신하는 제어 전극을 포함하는 제1 서브 트랜지스터; 및
상기 제2 기준 노드에 연결된 제1 전극, 상기 제1 기준 노드에 연결된 제2 전극 및 상기 보상 스캔 신호를 수신하는 제어 전극을 포함하는 제2 서브 트랜지스터를 포함하는 표시장치.
제2 항에 있어서,
상기 제4 트랜지스터는, 상기 초기화 스캔 신호를 수신하는 제어 전극;
상기 초기화 전압을 수신하는 초기화 전압 라인에 연결된 제1 전극; 및
상기 제2 기준 노드에 연결된 제2 전극을 포함하는 표시장치.
제3 항에 있어서,
한 프레임 내에서 상기 보상 스캔 신호는 보상 구간을 포함하며,
상기 보상 구간은, 상기 초기화 스캔 신호의 초기화 구간과 중첩되는 상기 제1 구간 및 상기 초기화 구간과 중첩하지 않는 제2 구간을 포함하는 표시장치.
제4 항에 있어서,
상기 제1 트랜지스터는,
상기 전원 라인에 연결된 상기 제1 전극을 더 포함하고,
상기 제2 트랜지스터는,
스캔 신호를 수신하는 제어 전극;
상기 데이터 라인에 연결된 제1 전극; 및
상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함하는 표시장치.
제5 항에 있어서,
한 프레임 내에서 상기 스캔 신호의 스캔 구간은, 상기 제2 구간과 중첩되는 표시장치.
제6 항에 있어서,
상기 전원 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 접속된 제5 트랜지스터; 및
상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 다이오드의 상기 애노드 사이에 접속된 제6 트랜지스터를 더 포함하고,
상기 제 5 트랜지스터는,
발광 신호를 수신하는 제어 전극;
상기 전원 라인에 연결된 제1 전극; 및
상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함하고,
상기 제6 트랜지스터는,
상기 발광 신호를 수신하는 제어 전극;
상기 제1 트랜지스터의 상기 제2 전극에 연결된 제1 전극; 및
상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함하는 표시장치.
제 7항에 있어서,
상기 발광 다이오드의 상기 애노드와 상기 초기화 전압 라인 사이에 접속된 제7 트랜지스터를 더 포함하고,
상기 제7 트랜지스터는,
발광 초기화 신호를 수신하는 제어 전극;
상기 초기화 전압 라인에 연결된 제1 전극; 및
상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함하는 표시장치.
제7 항에 있어서,
상기 제1 트랜지스터의 상기 제1 전극과 바이어스 전압을 수신하는 바이어스 전압 라인 사이에 접속된 제8 트랜지스터를 더 포함하는 표시장치.
제9 항에 있어서,
상기 제8 트랜지스터는,
발광 초기화 신호를 수신하는 제어 전극;
상기 바이어스 전압 라인에 연결된 제1 전극; 및
상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함하는 표시장치.
제10 항에 있어서,
한 프레임 내에서 상기 초기화 구간, 상기 보상 구간 및 상기 스캔 구간은, 상기 발광 초기화 신호의 발광 초기화 구간보다 앞서고,
한 프레임 내에서 상기 초기화 구간, 상기 보상 구간, 상기 스캔 구간 및 상기 발광 초기화 구간은 상기 발광 신호의 비발광 구간 내에 있는 표시장치.
제 1항에 있어서,
상기 발광 다이오드의 상기 애노드에 연결되고, 발광 초기화 신호를 수신하는 제7 트랜지스터를 더 포함하고,
상기 제4 트랜지스터는,
상기 초기화 스캔 신호를 수신하는 제어 전극;
제1 초기화 전압을 수신하는 제1 초기화 전압 라인에 연결된 제1 전극; 및
상기 제2 기준 노드에 연결된 제2 전극을 포함하고,
상기 제7 트랜지스터는,
상기 발광 초기화 신호를 수신하는 제어 전극;
제2 초기화 전압을 수신하는 제2 초기화 전압 라인에 연결된 제1 전극; 및
상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함하는 표시장치.
제1 항에 있어서,
상기 제2 기준 노드와 상기 전원 라인 사이에 접속된 제2 커패시터를 더 포함하는 표시장치.
복수 개의 화소들을 포함하는 표시패널을 포함하고, 상기 화소들 중 하나는,
발광 다이오드;
전원 전압을 수신하는 전원 라인과 제1 기준 노드 사이에 접속된 제1 커패시터;
상기 전원 라인과 상기 발광 다이오드의 애노드 사이에 접속되고, 상기 제1 기준 노드에 연결된 제어 전극을 포함하는 제1 트랜지스터;
데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 접속되고, 스캔 신호에 응답하여 턴온되는 제2 트랜지스터;
상기 제1 트랜지스터의 제2 전극과 상기 제1 기준 노드 사이에 접속되고, 보상 스캔 신호에 응답하여 턴온되는 제3 트랜지스터; 및
상기 제1 트랜지스터의 상기 제2 전극과 연결되고, 초기화 스캔 신호에 응답하여 턴온되는 제4 트랜지스터를 포함하고,
한 프레임 내에서, 상기 보상 스캔 신호는 보상 구간을 포함하며,
상기 보상 구간은, 상기 초기화 스캔 신호의 초기화 구간과 중첩되는 제1 구간 및 상기 제1 구간과 연속하는 제2 구간을 포함하되,
상기 제1 구간동안, 초기화 전압은 상기 제4 트랜지스터 및 상기 제3 트랜지스터를 통해 상기 제1 트랜지스터의 상기 제어 전극으로 전달되는 표시장치.
제 14항에 있어서,
상기 제3 트랜지스터는,
상기 보상 스캔 신호를 수신하는 제어 전극;
상기 제1 트랜지스터의 상기 제2 전극에 연결된 제1 전극; 및
상기 제1 기준 노드에 연결된 제2 전극을 포함하고,
상기 제4 트랜지스터는,
상기 초기화 스캔 신호를 수신하는 제어 전극;
상기 초기화 전압을 수신하는 초기화 전압 라인에 연결된 제1 전극; 및
상기 제1 트랜지스터의 상기 제2 전극에 연결된 제2 전극을 포함하는 표시장치.
제 15항에 있어서,
상기 전원 라인과 상기 제1 트랜지스터의 상기 제1 전극 사이에 접속된 제5 트랜지스터; 및
상기 제1 트랜지스터의 상기 제2 전극과 상기 발광 다이오드의 상기 애노드 사이에 접속된 제6 트랜지스터를 더 포함하고,
상기 제5 트랜지스터는,
발광 신호를 수신하는 제어 전극;
상기 전원 라인에 연결된 제1 전극; 및
상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함하고,
상기 제6 트랜지스터는,
상기 발광 신호를 수신하는 제어 전극;
상기 제1 트랜지스터의 상기 제2 전극에 연결된 제1 전극; 및
상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함하는 표시장치.
제 16항에 있어서,
상기 발광 다이오드의 상기 애노드와 상기 초기화 전압 라인 사이에 접속된 제7 트랜지스터를 더 포함하고,
상기 제7 트랜지스터는,
발광 초기화 신호를 수신하는 제어 전극;
상기 초기화 전압 라인에 연결된 제1 전극; 및
상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함하는 표시장치.
제 16항에 있어서,
상기 제1 트랜지스터의 상기 제1 전극과 바이어스 전압을 수신하는 바이어스 전압 라인 사이에 접속된 제8 트랜지스터를 더 포함하고,
상기 제8 트랜지스터는,
발광 초기화 신호를 수신하는 제어 전극;
상기 바이어스 전압 라인에 연결된 제1 전극; 및
상기 제1 트랜지스터의 상기 제1 전극에 연결된 제2 전극을 포함하는 표시장치.
제18 항에 있어서,
한 프레임 내에서, 상기 스캔 신호는 스캔 구간을 포함하며,
한 프레임 내에서 상기 초기화 구간, 상기 보상 구간 및 상기 스캔 구간은, 상기 발광 초기화 신호의 발광 초기화 구간보다 앞서고,
한 프레임 내에서 상기 초기화 구간, 상기 보상 구간, 상기 스캔 구간 및 상기 발광 초기화 구간은 상기 발광 신호의 비발광 구간 내에 있는 표시장치.
제 14항에 있어서,
상기 발광 다이오드의 상기 애노드에 연결되고, 발광 초기화 신호를 수신하는 제7 트랜지스터를 더 포함하고,
상기 제4 트랜지스터는,
상기 초기화 스캔 신호를 수신하는 제어 전극;
제1 초기화 전압을 수신하는 제1 초기화 전압 라인에 연결된 제1 전극; 및
상기 제1 트랜지스터의 상기 제2 전극과 연결된 제2 전극을 포함하고,
상기 제7 트랜지스터는,
상기 발광 초기화 신호를 수신하는 제어 전극;
제2 초기화 전압을 수신하는 제2 초기화 전압 라인에 연결된 제1 전극; 및
상기 발광 다이오드의 상기 애노드에 연결된 제2 전극을 포함하는 표시장치.