[go: up one dir, main page]

KR102817739B1 - 증폭기 선형성 부스트 회로들 및 포스트 왜곡 피드백 제거를 위한 방법들 - Google Patents

증폭기 선형성 부스트 회로들 및 포스트 왜곡 피드백 제거를 위한 방법들 Download PDF

Info

Publication number
KR102817739B1
KR102817739B1 KR1020190080011A KR20190080011A KR102817739B1 KR 102817739 B1 KR102817739 B1 KR 102817739B1 KR 1020190080011 A KR1020190080011 A KR 1020190080011A KR 20190080011 A KR20190080011 A KR 20190080011A KR 102817739 B1 KR102817739 B1 KR 102817739B1
Authority
KR
South Korea
Prior art keywords
amplifier
circuit
transistor
bias
signal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190080011A
Other languages
English (en)
Other versions
KR20200005465A (ko
Inventor
요하네스 자코버스 에밀리 마리아 하게래츠
준형 이
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20200005465A publication Critical patent/KR20200005465A/ko
Application granted granted Critical
Publication of KR102817739B1 publication Critical patent/KR102817739B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3231—Adaptive predistortion using phase feedback from the output of the main amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

신호 입력부 및 신호 출력부를 갖고, 신호 출력부에서 증폭된 신호를 생성하도록 구성되는 증폭기, 신호 출력부와 신호 입력부 사이에 결합되는 피드백 경로, 및 이러한 피드백 경로에 위치되는 증폭기 선형성 부스트 회로를 포함하는 증폭기 회로가 제공된다. 증폭기 선형성 부스트 회로는 비선형 전류 발생기 및 위상 시프팅 회로를 포함하고, 비선형 전류 발생기는 증폭된 신호에 기반하여 비선형 전류를 제공하도록 구성되고, 위상 시프팅 회로는 비선형 전류의 위상을 조정하여 증폭된 신호의 상호변조 왜곡을 감소시키도록 구성된다.

Description

증폭기 선형성 부스트 회로들 및 포스트 왜곡 피드백 제거를 위한 방법들{AMPLIFIER LINEARITY BOOST CIRCUITS AND METHODS FOR POST DISTORTION FEEDBACK CANCELATION}
관련 출원들에 대한 상호 참조
본 출원은, "AMPLIFIER LINEARITY BOOST CIRCUITS AND METHODS FOR POST DISTORTION FEEDBACK CANCELATION"이란 명칭으로 2018년 7월 6일에 출원된 미국 가특허 출원 제62/694,488호에 대해 35 U.S.C. § 119(e) 하에서 우선권을 주장하며, 위 출원은 모든 목적들을 위해 그 전체가 본 명세서에 참조로 포함된다.
스마트폰들 및 태블릿들에 대한 설계들과 같은 많은 무선 디바이스 설계들은 현저한 왜곡 없는 신호의 증폭을 필요로 한다. 증폭기 아키텍처들이 왜곡을 감소시키도록 설계되었지만, 실제로 모든 무선 디바이스 설계들은 어느 정도의 상호변조 왜곡을 경험할 것이다. 상호변조 왜곡은 2개 이상의 상이한 주파수들을 포함하는 신호들의 진폭 변조이고, 입력 신호에 추가된 비-고조파 주파수들에 의해 정량화된다. 상호변조 왜곡은 흔히 증폭기 또는 전치 증폭기 시스템에서의 비선형성들의 결과로서 발생한다. 상호변조 왜곡은, 제어되지 않은 경우, 다른 다양한 바람직하지 않은 효과들 중에서도 대역폭을 증가시키고 채널 간섭을 생성할 수 있다.
본 명세서에서 설명된 양태들 및 예들은 전자 시스템들에 관한 것으로, 특히 전자 시스템들 및 디바이스들을 위한 증폭기 회로들에 관한 것이다. 본 명세서에서 설명된 증폭기 회로들의 다양한 예들은 증폭된 신호에서 상호변조 왜곡을 감소시키고 광범위한 온도들 및 프로세스 변동들에 대해 시스템 선형성을 개선하도록 구성된다.
본 발명의 양태에 따르면, 신호 입력부 및 신호 출력부를 갖고, 신호 출력부에서 증폭된 신호를 생성하도록 구성되는 증폭기, 신호 출력부와 신호 입력부 사이에 결합되는 피드백 경로, 및 이러한 피드백 경로에 위치되는 증폭기 선형성 부스트 회로를 포함하는 증폭기 회로가 제공된다. 증폭기 선형성 부스트 회로는 비선형 전류 발생기 및 위상 시프팅 회로를 포함하고, 비선형 전류 발생기는 증폭된 신호에 기반하여 비선형 전류를 제공하도록 구성되고, 위상 시프팅 회로는 비선형 전류의 위상을 조정하여 증폭된 신호의 상호변조 왜곡을 감소시키도록 구성된다.
일 실시예에 따르면, 비선형 전류 발생기는 트랜지스터를 포함한다. 이 실시예의 양태에 따르면, 비선형 전류 발생기는 트랜지스터에 결합된 바이어싱 회로를 포함하고, 바이어싱 회로는 트랜지스터를 선택적으로 바이어싱하도록 구성된다. 이 실시예의 추가 양태에 따르면, 위상 시프팅 회로는 저항기와 직렬로 결합된 커패시터를 포함한다. 일 예에 따르면, 커패시터는 가변 커패시터이고, 저항기는 가변 저항기이고, 커패시터 및 저항기는 비선형 전류 발생기와 신호 입력부 사이에 결합된다. 일부 실시예들에서, 트랜지스터는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)이고, 이 트랜지스터는 게이트, 소스 및 드레인을 갖고, 드레인은 신호 출력부에 결합되며, 소스는 위상 시프팅 회로에 결합된다. 일부 예들에서, 바이어싱 회로는, 게이트와 전기적 접지 사이에 결합된 제1 바이어스 저항기, 소스와 전기적 접지 사이에 결합된 제2 바이어스 저항기, 및 게이트와 드레인 사이의 바이어스 커패시터와 병렬로 결합된 바이어스 스위치를 포함한다. 다른 예들에서, 증폭기 회로는 피드백 경로에 위치되고 신호 출력부와 비선형 전류 발생기 사이에 개재되는 바이패스 스위치를 더 포함하고, 바이패스 스위치는 신호 출력부로부터 증폭기 선형성 부스트 회로를 선택적으로 분리시키도록 구성된다. 일부 실시예들에 따르면, 피드백 동작 모드 동안, 바이어스 스위치는 개방되어 전기적 접지로부터 게이트를 분리시킨다.
다른 예들에서, 바이어싱 회로는, 게이트와 제1 바이어스 입력부 사이에 결합된 제1 바이어스 저항기, 소스와 제2 바이어스 입력부 사이에 결합된 제2 바이어스 저항기, 및 드레인과 게이트 사이에 결합된 바이어스 커패시터를 포함한다. 일부 예들에서, 증폭기 회로는 피드백 경로에 위치되고 신호 출력부와 비선형 전류 발생기 사이에 개재되는 바이패스 스위치를 더 포함하고, 바이패스 스위치는 신호 출력부로부터 증폭기 선형성 부스트 회로를 선택적으로 분리시키도록 구성된다. 일부 실시예들에 따르면, 피드백 동작 모드 동안, 바이어싱 회로는 제1 바이어스 입력부에서 수신된 제1 제어 신호 및 제2 바이어스 입력부에서 수신된 제2 제어 신호에 적어도 부분적으로 기반하여 트랜지스터를 바이어싱하도록 구성된다.
더 추가 예들에서, 바이어싱 회로는 게이트와 전기적 접지 사이에 결합된 바이어스 스위치, 및 소스와 전기적 접지 사이에 결합된 전류 소스를 포함한다. 일부 예들에서, 증폭기 회로는 피드백 경로에 위치되고 신호 출력부와 비선형 전류 발생기 사이에 개재되는 바이패스 스위치를 더 포함하고, 바이패스 스위치는 신호 출력부로부터 증폭기 선형성 부스트 회로를 선택적으로 분리시키도록 구성된다. 일부 실시예들에 따르면, 피드백 동작 모드 동안, 바이어스 스위치는 개방되어 전기적 접지로부터 게이트를 분리시킨다.
다른 예들에 따르면, 바이어싱 회로는, 제1 바이어스 스위치를 통해 드레인에 결합된 전류 소스, 소스와 전기적 접지 사이에 결합된 바이어스 저항기, 및 게이트와 전기적 접지 사이에 결합된 제2 바이어스 스위치를 포함한다. 일부 예들에서, 증폭기 회로는 피드백 경로에 위치되고 증폭기 선형성 부스트 회로와 신호 출력부 사이에 개재되는 직류 차단 컴포넌트를 더 포함한다. 증폭기 회로는 피드백 경로에 위치되고 신호 출력부와 비선형 전류 발생기 사이에 개재되는 바이패스 스위치를 더 포함할 수 있고, 바이패스 스위치는 신호 출력부로부터 증폭기 선형성 부스트 회로를 선택적으로 분리시키도록 구성된다. 일부 실시예들에 따르면, 피드백 동작 모드 동안, 제1 바이어스 스위치는 폐쇄되어 전류 소스를 드레인에 결합시키고, 제2 바이어스 스위치는 개방되어 전기적 접지로부터 게이트를 분리시킨다.
일부 실시예들에 따르면, 증폭기는 신호 입력부에서 수신된 신호에 가변 이득을 적용하여 신호 출력부에서 증폭된 신호를 생성하도록 구성된다. 일부 실시예들에서, 위상 시프팅 회로는 증폭기의 이득 설정에 적어도 부분적으로 기반하여 비선형 전류의 위상을 시프트하도록 구성되고, 위상 시프팅 회로는 가변 저항기와 직렬로 결합된 가변 커패시터를 포함한다. 적어도 하나의 실시예에서, 가변 커패시터 및 가변 저항기 중 적어도 하나는 비선형 전류의 위상을 변경하도록 조정가능하다. 일부 실시예들에 따르면, 증폭기 회로는 피드백 경로에 위치되고 신호 출력부와 비선형 전류 발생기 사이에 개재되는 바이패스 스위치를 더 포함하고, 바이패스 스위치는 증폭기의 이득 설정에 적어도 부분적으로 기반하여 신호 출력부로부터 증폭기 선형성 부스트 회로를 선택적으로 분리시키도록 구성된다. 적어도 일부 실시예들에서, 가변 커패시터 및 가변 저항기 중 적어도 하나는 비선형 전류의 크기를 변경하도록 조정가능하다.
본 발명의 양태에 따르면, 증폭기 회로는 모듈에 포함될 수 있고, 이 모듈은 전자 디바이스에 포함될 수 있다. 본 발명의 양태에 따르면, 증폭기 회로는 신호를 송신 및/또는 수신하기 위한 안테나, 송수신기, 및 적어도 안테나와 송수신기 사이에 결합된 증폭기 회로를 포함하는 시스템에 포함될 수 있다.
본 발명의 다른 양태에 따르면, 증폭기 피드백 방법이 제공된다. 이 방법은, 증폭기의 신호 입력부에서 신호를 수신하는 단계, 신호를 증폭하여 증폭기의 신호 출력부에서 증폭된 신호를 제공하는 단계, 증폭된 신호에 기반하여 신호 입력부에서 수신된 신호에 비선형 전류를 인가하는 단계, 및 증폭된 신호의 상호변조 왜곡을 감소시키도록 비선형 전류의 위상을 시프트하는 단계를 포함한다. 일 양태에 따르면, 비선형 전류의 위상을 시프트하는 단계는 위상 시프팅 회로의 복소 임피던스를 조정하는 단계를 포함하고, 위상 시프팅 회로의 복소 임피던스를 조정하는 단계는 커패시터 및 저항기 중 적어도 하나의 값을 조정하는 단계를 포함한다. 다른 양태에 따르면, 신호 입력부에서 수신된 신호에 비선형 전류를 인가하는 단계는 신호 입력부와 신호 출력부 사이의 피드백 경로에 트랜지스터를 결합하는 단계, 및 트랜지스터로 비선형 전류를 인가하는 단계를 포함한다. 더 추가 양태에 따르면, 이 방법은 증폭된 신호의 상호변조 왜곡을 감소시키도록 비선형 전류의 크기를 조정하는 단계를 더 포함할 수 있고, 비선형 전류의 크기를 조정하는 단계는 위상 시프팅 회로의 복소 임피던스를 조정하는 단계를 포함한다. 일부 실시예들에서, 비선형 전류의 크기를 조정하는 단계는 증폭기의 이득 설정에 기반하여 비선형 전류의 크기를 조정하는 단계를 포함하고, 일부 실시예들에서, 비선형 전류의 위상을 시프트하는 단계는 증폭기의 이득 설정에 기반하여 위상을 시프트하는 단계를 포함한다.
본 발명의 더 추가 양태에 따르면, 증폭기 피드백 방법은, 신호를 증폭하여 증폭기의 신호 출력부에서 증폭된 신호를 제공하는 단계, 증폭된 신호에 기반하여 비선형 전류를 생성하는 단계, 위상 시프팅 회로의 복소 임피던스를 조정하여 비선형 전류의 크기 및 위상 중 적어도 하나를 조정하는 단계, 및 증폭기의 신호 입력부에서 신호에 비선형 전류를 인가하여 증폭된 신호의 상호변조 왜곡을 감소시키는 단계를 포함할 수 있다.
이들 예시적인 양태들 및 구현들의 더 다른 양태들, 예들 및 이점들이 이하에서 상세히 논의된다. 본 명세서에 개시된 예들은 본 명세서에 개시된 원리들 중 적어도 하나와 일치하는 임의의 방식으로 다른 예들과 결합될 수 있고, "예", "일부 예", "대안 예", "다양한 예들", "하나의 예", "일 예" 등에 대한 언급들은 반드시 상호 배타적인 것은 아니며 설명된 특정 특징, 구조 또는 특성이 적어도 하나의 예에 포함될 수 있음을 나타내도록 의도된다. 본 명세서에서 이러한 용어들의 출현들은 반드시 모두 동일한 예를 지칭하지는 않는다.
적어도 하나의 예의 다양한 양태들이 축척에 맞게 그려져 있지 않은 첨부 도면들을 참조하여 이하에서 논의된다. 이러한 도면들은 다양한 양태들 및 예들의 예시 및 추가 이해를 제공하기 위해 포함되며, 본 명세서에 통합되어 그 일부를 구성하지만, 본 개시내용의 제한들의 정의로 의도되지는 않는다. 도면들에서, 다양한 도면들에서 예시되는 동일하거나 거의 동일한 각각의 컴포넌트는 유사한 숫자로 나타내진다. 명확함을 위해, 모든 도면에서 모든 컴포넌트가 라벨링되지는 않을 수 있다.
도 1은 본 명세서에서 설명된 다양한 예들에 따른, 증폭기 회로의 블록도이다.
도 2는 본 명세서에서 설명된 다양한 예들에 따른, 도 1의 증폭기 회로의 개략도이다.
도 3은 본 명세서에서 설명된 다양한 예들에 따른, 도 1의 증폭기 회로의 다른 개략도이다.
도 4는 본 명세서에서 설명된 다양한 예들에 따른, 도 1의 증폭기 회로의 다른 개략도이다.
도 5는 본 명세서에서 설명된 다양한 예들에 따른, 도 1의 증폭기 회로의 다른 개략도이다.
도 6은 본 명세서에서 설명된 다양한 예들에 따른, 증폭기 회로의 블록도이다.
도 7은 본 명세서에서 설명된 예들에 따른, 무선 주파수 모듈의 일 예의 블록도이다.
도 8은 본 명세서에서 설명된 다양한 예들에 따라, 도 7의 무선 주파수 모듈의 구현들이 이용될 수 있는 무선 디바이스의 일 예의 블록도이다.
도 9a는 전형적인 증폭기 회로의 상호변조 왜곡을 예시하는 증폭기 회로의 몬테카를로 시뮬레이션 응답의 그래프이다.
도 9b는 본 명세서에서 설명된 다양한 예들에 따라, 감소된 상호변조 왜곡을 예시하는 도 1의 증폭기 회로의 몬테카를로 시뮬레이션 응답의 그래프이다.
본 명세서에서 설명된 양태들 및 예들은 전자 시스템들에 관한 것으로, 특히 전자 시스템들 및 디바이스들을 위한 증폭기 회로들에 관한 것이다. 다양한 예들에서, 설명된 증폭기 회로들은 증폭기의 신호 입력부와 신호 출력부 사이의 피드백 경로를 따라 결합된 증폭기 선형성 부스트 회로를 포함한다. 증폭기는 저잡음 증폭기, 전력 증폭기, 또는 전자 디바이스에서 발견될 수 있는 임의의 다른 무선 주파수 증폭기를 포함할 수 있다. 증폭기의 신호 출력부에서의 증폭된 신호에 기반하여, 증폭기 선형성 부스트 회로는 증폭기의 신호 입력부에 비선형 전류를 인가하여 증폭된 신호의 상호변조 왜곡을 감소시키도록 구성된다.
위에서 논의된 바와 같이, 실제로 모든 무선 디바이스 설계들은 어느 정도의 상호변조 왜곡을 경험할 것이다. 상호변조 왜곡을 감소시키기 위해, 통상적으로 상호변조 왜곡 싱크가 증폭기 시스템의 출력부에 결합된다. 상호변조 왜곡 싱크는, 출력부와 전기적 접지 사이에 직렬로 결합된 저항기, 다이오드 및 커패시터로 구성된 트랜지스터를 포함할 수 있다. 일부 동작 조건들에 대해 개선된 성능을 제공하지만, 상호변조 왜곡 싱크는 넓은 온도 범위 또는 넓은 범위의 프로세스 변동들에 대해 잘 스케일링되지 않는다. 일부 경우들에서(예를 들어, 특정 온도들에서, 특정 증폭기 이득 설정들 등에서), 상호변조 왜곡 싱크는 증폭기 시스템 선형성에서 어떠한 개선도 제공하지 않을 수 있고, 대신에 증폭기 시스템의 성능을 제한할 수 있다.
본 명세서에서 논의되는 다양한 양태들 및 예들은 광범위한 온도 변동들 및 프로세스 변동들에 대해 증폭된 신호의 상호변조 왜곡을 감소시킨다. 더욱이, 본 명세서에서 논의되는 다양한 양태들 및 예들은 변동하는(예를 들어, 변화하는) 상호변조 왜곡에 대한 적응을 허용할 수 있다. 이 능력은 많은 응용들에서 매우 바람직할 수 있다. 예를 들어, 많은 무선 디바이스들에서, 컴포넌트 디바이스들이 매우 다양한 조건들에 대해 최소 왜곡을 보이는 것이 바람직하다. 본 명세서에서 논의되는 증폭기 회로들, 디바이스들, 시스템들, 모듈들, 및 프로세스들의 양태들 및 예들은 이러한 조건 범위에 대해 이러한 목적들을 충족시킬 수 있고, 온도 또는 프로세스 조건들에 관계없이 안정된 성능을 제공한다. 따라서, 본 명세서에 개시된 다양한 양태들 및 예들은 종래의 무선 디바이스들로부터 이용가능하지 않은 중요한 기능을 제공할 수 있다.
본 명세서에서 논의되는 방법들 및 장치들의 예들은 응용에서 다음의 설명에서 기술되거나 첨부 도면들에서 예시된 컴포넌트들의 세부적인 구성 및 배열로 제한되지 않는다는 점을 알 것이다. 이러한 방법들 및 장치들은 다른 예들에서 구현될 수 있고 다양한 방식들로 실시되거나 수행될 수 있다. 특정 구현들의 예들은 본 명세서에서 단지 예시적인 목적들로만 제공되며 제한하려는 것은 아니다. 또한, 본 명세서에서 사용되는 어법 및 용어는 설명을 위한 것이며, 제한으로 간주되지 않아야 한다. "포함하는", "갖는", "수반하는" 및 이들의 변형들의 본 명세서에서의 사용은 그 다음에 열거되는 항목들 및 그 등가물들뿐만 아니라 추가적인 항목들을 포함하도록 의도된다. "또는"에 대한 언급들은, "또는"을 사용하여 설명되는 임의의 용어들이 설명되는 용어들 중 하나, 둘 이상, 및 전부 중에서 임의의 것을 나타낼 수 있도록 포괄적인 것으로 해석될 수 있다. 전후, 좌우, 상하, 상위 및 하위, 및 수직과 수평에 대한 임의의 언급들은 설명의 편의를 위한 것으로서, 본 발명의 시스템들 및 방법들 또는 이들의 컴포넌트들을 임의의 하나의 위치 또는 공간 배향으로 제한하려는 것이 아니다.
도 1은 본 명세서에서 설명된 다양한 예들에 따른 증폭기 회로(100)의 블록도이다. 증폭기 회로(100)는 증폭기(102), 피드백 경로(104), 및 증폭기 선형성 부스트 회로(106)를 포함하는 것으로 예시되어 있다. 증폭기(102)는 신호 입력부(108) 및 신호 출력부(110)를 포함한다. 피드백 경로(104)는 제1 단부에서 신호 입력부(108)에 접속되고, 제2 단부에서 신호 출력부(110)에 접속된다. 증폭기 선형성 부스트 회로(106)는 신호 입력부(108)와 신호 출력부(110) 사이의 피드백 경로(104)에 위치된다. 도 1에 도시된 바와 같이, 증폭기 회로(100)는 피드백 경로(104)를 따라 결합되고 증폭기 선형성 부스트 회로(106)와 신호 출력부(110) 사이에 개재된 바이패스 스위치(112)를 포함할 수 있다. 따라서, 바이패스 스위치(112)는 폐쇄 또는 개방되어 신호 출력부(110)와 증폭기 선형성 부스트 회로(106)를 결합 또는 분리시킬 수 있다. 그러나, 특정한 다른 예들에서, 바이패스 스위치(112)는 제거될 수 있고, 신호 출력부(110)는 증폭기 선형성 부스트 회로(106)에 직접 결합될 수 있다. 다양한 예들에서, 도 1에 도시된 바와 같이, 증폭기 선형성 부스트 회로(106)는 비선형 전류 발생기(114) 및 위상 시프팅 회로(116)를 포함할 수 있다. 비선형 전류 발생기(114) 및 위상 시프팅 회로(116) 각각은 신호 출력부(110)와 신호 입력부(108) 사이의 피드백 경로(104)를 따라 결합된다.
증폭기(102)는 신호 입력부(108)에서 신호를 수신하고 신호 출력부(110)에서 증폭된 신호를 생성하도록 위치된다. 본 명세서에서 설명된 예들 중 다수에서, 신호는 무선 주파수 신호이다. 따라서, 증폭기(102)는 몇몇 예들을 들자면, 저잡음 증폭기, 전력 증폭기, 또는 무선 주파수 증폭기일 수 있다. 하나의 특정 예에서, 증폭기(102)는 스마트폰 또는 태블릿과 같은 무선 디바이스의 프론트-엔드 수신 경로 내에 결합된 무선 주파수 증폭기이다. 이러한 예에서, 증폭기(102)는 안테나, 또는 안테나에 결합된 하나 이상의 스위칭 컴포넌트로부터 신호 입력부(108)에서 신호를 수신할 수 있고, 신호 출력부(110)에서 증폭된 신호를 무선 주파수 송수신기에 제공할 수 있다. 그러나, 다른 예들은 이렇게 제한되지 않으며, 다른 구현들에서 증폭기(102)는 다른 타입의 증폭기일 수 있고, 특히 무선 주파수 증폭기 이외의 증폭기(예를 들어, 오디오 증폭기)일 수 있다.
도 1에는 단일 입력부를 갖는 것으로 도시되지만, 다양한 다른 예들에서 증폭기(102)는 상이한 타입의 입력부, 또는 둘 이상의 입력부(예를 들어, 차동 입력부)의 배열을 가질 수 있다. 일부 예들에서, 증폭기(102)는 신호 입력부(108)에서 수신된 신호에 이득을 제공하여 신호 출력부(110)에서 증폭된 신호를 생성한다. 증폭기(102)는 하나 이상의 이득 스테이지를 가질 수 있고, 일부 예들에서, 수신된 신호에 가변 이득(예를 들어, 조정가능한 이득)을 제공할 수 있다. 예를 들어, 증폭기(102)는 제1 이득을 제공하도록 구성된 저 이득 스테이지, 저 이득 스테이지에 대한 이득을 증가시키도록 구성된 중간 이득 스테이지, 및 중간 이득 스테이지에 대한 이득을 증가시키도록 구성된 고 이득 스테이지를 가질 수 있다. 각각의 이득 스테이지는 증폭기(102)의 각각의 이득 설정, 예를 들어 저 이득 설정, 중간 이득 설정, 및 고 이득 설정에 대응할 수 있다. 다양한 다른 예들에서 증폭기(102)는 임의의 다른 수의 이득 스테이지들, 및 이에 따른 임의의 수의 이득 설정들을 가질 수 있다는 것을 알 것이다. 특정 예들에서, 증폭기(102)는 또한 이득 스테이지들이 디스에이블되거나 바이패스되고 증폭기(102)가 어떠한 이득도 제공하지 않는 증폭기 바이패스 설정을 가질 수 있다.
다양한 예들에서, 신호 출력부(110)에서의 증폭된 신호는 바람직하지 않은 상호변조 왜곡을 갖는다. 상호변조 왜곡은 예를 들어 증폭기(102)의 비선형성의 결과일 수 있다. 이와 같이, 증폭기 선형성 부스트 회로(106)는 증폭된 신호의 상호변조 왜곡을 감소시키고 증폭기(102)의 선형성을 개선하도록 구성된다. 이하에서 더 설명되는 바와 같이, 증폭기 선형성 부스트 회로(106)의 다양한 예들은 (변화하는 이득 설정과 같이) 온도 또는 프로세스 조건들에서의 변동들의 결과로서 상호변조 왜곡에서의 변동들을 수용하는 이점을 제공한다.
특히, 비선형 전류 발생기(114)는 신호 출력부(110)에서의 증폭된 신호에 기반하여 비선형 전류를 생성하도록 구성된다. 도시된 바와 같이, 비선형 전류 발생기(114)는 위상 시프팅 회로(116)에 결합되고, 비선형 전류를 위상 시프팅 회로(116)에 제공하도록 구성된다. 위상 시프팅 회로(116)는 비선형 전류의 위상 및 크기 중 적어도 하나를 조정하고, 비선형 전류를 증폭기(102)의 신호 입력부에 제공하도록 구성된다. 다양한 예들에서, 비선형 전류의 위상 및/또는 크기는, 신호 입력부(108)에 제공될 때, 비선형 전류가 증폭된 신호의 상호변조 왜곡을 감소(또는 완전히 제거)시키도록 위상 시프팅 회로(116)에 의해 제어된다. 특히, 비선형 전류의 위상 및/또는 크기는 비선형 전류가 신호 출력부(110)에서 증폭된 신호의 상호변조 왜곡을 상쇄적으로 간섭하고 이에 따라 이를 감소 또는 제거하도록 조정될 수 있다. 비선형 전류 발생기(114) 및 위상 시프팅 회로(116)의 특정 컴포넌트들은 도 2 내지 도 6 각각을 참조하고 도 1을 계속 참조하여 본 명세서에서 추가로 설명된다.
본 명세서에서는 일반적으로 비선형 전류를 제공하는 것으로서 설명되지만, 다양한 예들에서, 비선형 전류 발생기(114)는 구체적으로 증폭된 신호(Sx)에 기반하여 비선형 응답(Sy)을 생성한다. 예를 들어, 비선형 응답(Sy)은 다음과 같이 표현될 수 있다:
비선형 전류의 위상 및 크기 중 하나 또는 둘 다를 조정할 때, 위상 시프팅 회로(116)는 비선형 응답(Sy)의 다항식 항들(즉, a0, a1, a2, a3, ..., an)의 위상 및 크기를 각각 조정하도록 구성된다. 구체적으로, 위상 시프팅 회로는 증폭기 신호 응답이 선형화되도록 다항식 항들의 위상 및 크기를 조정하도록 구성된다.
본 명세서에서 도면들의 컴포넌트들은 블록도에서 개별 요소들로서 도시되고 설명될 수 있고 "회로"로서 지칭될 수 있지만, 달리 표시되지 않는 한, 이러한 요소들은 아날로그 회로, 디지털 회로, 또는 소프트웨어 명령어들을 실행하는 하나 이상의 마이크로프로세서 중 하나 또는 이들의 조합으로서 구현될 수 있다. 달리 표시되지 않는 한, 신호 라인들은 개별 아날로그 또는 디지털 신호 라인들로서 구현될 수 있다. 달리 표시되지 않는 한, 신호들은 디지털 또는 아날로그 형태로 인코딩될 수 있고, 종래의 디지털-아날로그 또는 아날로그-디지털 변환기들은 도면들에 도시되지 않을 수 있다.
도 2는 본 명세서에서 설명된 다양한 예들에 따른 도 1의 증폭기 회로(100)의 개략도이다. 특히, 도 2는 비선형 전류 발생기(114) 및 위상 시프팅 회로(116)의 예시적인 구현을 도시한다. 도시된 바와 같이, 비선형 전류 발생기(114)는 트랜지스터(200) 및 바이어싱 회로(202)를 포함할 수 있다. 트랜지스터(200)는 소스, 드레인 및 게이트를 갖는 3-단자 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)로서 예시되지만, 다양한 다른 예들에서, 트랜지스터(200)는 상이한 타입의 트랜지스터일 수 있거나, 3개 초과의 단자들을 갖는 MOSFET일 수 있다. 도 2의 예시에서, 드레인은 바이패스 스위치(112)를 통해 신호 출력부(110)에 선택적으로 결합되고, 소스는 위상 시프팅 회로(116)에 결합된다.
바이어싱 회로(202)는 트랜지스터(200)의 바이어스, 및 이에 따른 증폭기 선형성 부스트 회로(106)의 동작 모드를 제어하도록 구성된 다양한 회로 요소들을 포함할 수 있다. 다양한 예들에서, 증폭기 선형성 부스트 회로(106)는 바이패스 동작 모드 또는 피드백 동작 모드에서 동작할 수 있다. 바이패스 동작 모드 동안, 바이패스 스위치(112)는 개방되어 신호 출력부(110)로부터 증폭기 선형성 부스트 회로(106), 특히 비선형 전류 발생기(114)를 분리시키거나 바이패스시킬 수 있다. 이와 같이, 바이패스 동작 모드 동안, 증폭기 선형성 부스트 회로(106)에 의해 어떠한 비선형 전류도 생성되지 않거나 또는 신호 입력부(108)에 인가되지 않는다. 논의된 바와 같이, 일부 예들에서, 바이패스 스위치(112)는 임의적이고, 피드백 경로(104)로부터 제거될 수 있다. 이러한 예들에서, 비선형 전류 발생기(114)의 하나 이상의 컴포넌트는 신호 출력부(110)로부터 증폭기 선형성 부스트 회로(106)를 분리시키도록 제어될 수 있다.
피드백 동작 모드 동안, 바이패스 스위치(112)는 폐쇄되어 증폭기 선형성 부스트 회로(106), 특히 비선형 전류 발생기(114)를 신호 출력부(110)에 결합시킨다. 피드백 동작 모드 동안, 바이어싱 회로(202)는 비선형 전류를 신호 입력부(108)에 인가하는 트랜지스터(200)를 바이어싱하도록 구성된다. 예시의 편의를 위해 단극 단투형 스위치로서 예시되지만, 다양한 다른 예들에서, 바이패스 스위치(112)는 신호 출력부(110)와 증폭기 선형성 부스트 회로(106) 사이의 전류의 흐름을 제어하기 위한 임의의 적절한 디바이스를 포함할 수 있다.
도 2에서, 바이어싱 회로(202)는 바이어스 스위치(204), 제1 바이어스 저항기(206), 바이어스 커패시터(214), 및 제2 바이어스 저항기(208)를 포함하는 것으로 도시되어 있다. 트랜지스터(200)의 드레인은 선택적으로 바이패스 스위치(112)를 통해 신호 출력부(110)에 결합되고, 또한 바이어스 커패시터(214)를 통해 트랜지스터(200)의 게이트에 결합된다. 제1 바이어스 저항기(206)는 게이트와 전기적 접지 사이에 결합된다. 바이어스 스위치(204)는 게이트와 드레인 사이의 바이어스 커패시터(214)와 병렬로 선택적으로 결합된다. 제2 바이어스 저항기(208)는 소스와 전기적 접지 사이에 결합된다.
바이패스 동작 모드 동안, 바이어스 스위치(204)는 개방되어 (예를 들어, 제1 바이어스 저항기(206)를 통해) 게이트를 전기적 접지에 결합시킨다. 따라서, 바이패스 동작 모드 동안, 트랜지스터(200)는 오프 상태로 바이어싱되고, 소스와 드레인 사이에는 어떠한 컨덕턴스도 발생하지 않는다. 바이패스 스위치(112)가 제거된 예에서, 트랜지스터(200)는 바이패스 모드 동안 스위치로서 작용하여 신호 출력부(110)로부터 증폭기 선형성 부스트 회로(106)를 분리시킨다.
피드백 동작 모드 동안, 바이어스 스위치(204)는 폐쇄되어 게이트 및 드레인을 단락시킨다. 따라서, 피드백 동작 모드 동안, 신호 출력부(110)에서의 증폭된 신호는 트랜지스터(200)의 드레인에서 수신되고, 트랜지스터는 온 상태로 바이어싱되고, 소스와 드레인 사이에서 컨덕턴스가 발생하여 위상 시프팅 회로(116)에 비선형 전류를 제공한다. 다양한 예들에서, 제1 바이어스 저항기(206)의 값(예를 들어, 저항) 및/또는 제2 바이어스 저항기(208)의 값(예를 들어, 저항)은 트랜지스터(200)의 동작점을 제어하도록 선택될 수 있다. 예를 들어, 제1 바이어스 저항기(206)는 제2 바이어스 저항기(208)(예를 들어, 1kΩ-10kΩ)보다 상당히 더 큰(예를 들어, 100㏀ 초과의) 저항 값을 가질 수 있다. 바이어스 저항기들(206, 208)의 특정 값들은 공급 전압 및 전류에 의존할 것이고, 트랜지스터(200)의 바이어스 포인트를 약 100μA와 700μA 사이에 설정하도록 선택될 수 있다는 점을 알 것이다. 바이어스 스위치(204)가 단극 단투형 스위치로서 예시되어 있지만, 다양한 다른 예들에서, 바이어스 스위치(204)는 임의의 다른 적절한 스위치로 구현될 수 있다.
도 2의 개략도에 추가로 도시된 바와 같이, 위상 시프팅 회로(116)는 비선형 전류 발생기(114)와 신호 입력부(108) 사이의 저항기(212)와 직렬로 결합된 커패시터(210)를 포함할 수 있다. 특히, 도 2는 트랜지스터(200)의 소스와 저항기(212) 사이에 결합된 커패시터(210), 및 커패시터(210)와 신호 입력부(108) 사이에 결합된 저항기(212)를 도시한다. 다양한 예들에서, 그리고 도 2에 도시된 바와 같이, 커패시터(210)는 가변 커패시터이고, 저항기(212)는 가변 저항기이다. 따라서, 위상 시프팅 회로(116)는 커패시터(210) 및 저항기(212)의 값을 통해 조정가능한 복소 임피던스를 가질 수 있다. 커패시터(210) 및 저항기(212)는 비선형 전류의 위상 및 크기를 조정하도록 기능한다. 따라서, 커패시터(210) 및 저항기(212)의 값들은 위상 또는 크기 시프트의 양을 조정하도록, 특히, 비선형 응답(Sy)의 다항식 항들의 위상 및 크기를 조정하도록 증가되거나 감소될 수 있다.
피드백 동작 모드 동안, 위상 시프팅 회로(116)는 비선형 전류 발생기(114)로부터 비선형 전류를 수신하고 비선형 전류의 위상 및/또는 크기를 시프트하여, 비선형 전류가 신호 입력부(108)에 인가될 때, 증폭된 신호의 상호변조 왜곡이 감소되게 한다. 다양한 예들에서, 커패시터(210)의 값 및 저항기(212)의 값은 비선형 전류의 위상을 시프트하여 증폭된 신호의 상호변조 왜곡과 180도 위상차(예를 들어, 역위상)가 나도록 선택된다. 따라서, 신호 입력부에 인가될 때, 비선형 전류 및 상호변조 왜곡은 상쇄적으로 간섭하여 상호변조 왜곡을 감소시킨다(또는 완전히 제거한다). 특정 예들에서, 위상 시프팅 회로(116)는, 위상 또는 크기에서 원하는 시프트를 집합적으로 제공하기 위해, 유니티 버퍼 및/또는 인덕터와 같은 추가 회로 요소들과 결합될 수 있다. 이러한 추가 회로 요소들은 또한 피드백 경로(104)를 따라 위치될 수 있고, 비선형 전류 발생기(114)와 신호 입력부(108) 사이에 개재될 수 있다.
일 예에서, 위상 시프팅 회로(116)는 상호변조 왜곡에 대해 180도만큼 비선형 전류의 위상을 시프트할 수 있지만, 다양한 다른 예들에서, 비선형 전류의 위상은 상이한 양만큼 시프트될 수 있다. 예를 들어, 위상 시프팅 회로(116)는 상호변조 왜곡에 대해 180도 위상차를 달성하기 위해 비선형 전류의 위상을, 시간 경과에 따라 변할 수 있는 임의의 양만큼 시프트시킬 수 있다. 즉, 특정 예들에서, 상호변조 왜곡의 원하는 감소를 달성하기 위해 180도보다 더 많거나 더 적은 위상 시프트가 요구될 수 있다는 것을 알 것이다. 특정 예들에서, 커패시터(210) 및/또는 저항기(212)의 값은 다양한 온도 변동들, 다양한 프로세스 변동들, 및/또는 상호변조 왜곡에 영향을 미칠 수 있는 다른 변화하는 동작 조건들을 수용하도록 증폭기(102)의 동작 동안 조정될 수 있다. 구체적으로, 커패시터(210) 및/또는 저항기(212)의 값은 증폭기(102)의 특정 이득 설정에 기반하여 조정될 수 있다.
예를 들어, 증폭기(102)의 저 이득 설정은 동일한 양의 상대적 상호변조 왜곡 감소를 달성하기 위해 증폭기(102)의 중간 이득 설정보다 더 공격적인(예를 들어, 더 큰 크기 및/또는 더 큰 위상 시프트의) 비선형 전류를 요구할 수 있다. 유사하게, 증폭기(102)의 중간 이득 설정은 동일한 양의 상대적 상호변조 왜곡 감소를 달성하기 위해 증폭기(102)의 고 이득 설정보다 더 공격적인(예를 들어, 더 큰 크기 및/또는 더 큰 위상 시프트의) 비선형 전류를 요구할 수 있다. 특정 예들에서, 증폭기 회로(100)는 증폭기의 고 이득 설정 동안 바이패스 동작 모드로 제어될 수 있다. 즉, 증폭기 선형성 부스트 회로(106)는 신호 출력부(110)로부터 분리될 수 있고, 고 이득 설정 동안에 어떠한 비선형 전류도 신호 입력부에 인가되지 않을 수 있다.
도 3은 본 명세서에서 설명된 다양한 예들에 따른, 도 1의 증폭기 회로(100)의 다른 개략도이다. 도 2와 유사하게, 도 3은 비선형 전류 발생기(114) 및 위상 시프팅 회로(116)의 예시적인 구현을 도시한다. 도시된 바와 같이, 비선형 전류 발생기(114)는 트랜지스터(300) 및 바이어싱 회로(302)를 포함할 수 있다. 트랜지스터(300)는 소스, 드레인 및 게이트를 갖는 3-단자 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)로서 예시되지만, 다양한 다른 예들에서, 트랜지스터(300)는 상이한 타입의 트랜지스터일 수 있거나, 3개 초과의 단자들을 갖는 MOSFET일 수 있다. 도 3의 예시에서, 드레인은 바이패스 스위치(112)를 통해 신호 출력부(110)에 선택적으로 결합되고, 소스는 위상 시프팅 회로(116)에 결합된다.
바이어싱 회로(302)는 트랜지스터(300)의 바이어스, 및 이에 따른 증폭기 선형성 부스트 회로(106)의 동작 모드를 제어하도록 구성된 다양한 회로 요소들을 포함할 수 있다. 적어도 도 2를 참조하여 이전에 논의된 바와 같이, 증폭기 선형성 부스트 회로(106)는 바이패스 동작 모드 및 피드백 동작 모드 중 하나에서 동작할 수 있다. 바이패스 모드 동안, 바이패스 스위치(112)는 개방되고, 피드백 모드 동안 바이패스 스위치(112)는 폐쇄된다. 그러나, 일부 예들에서, 바이패스 스위치(112)는 임의적이고, 피드백 경로(104)로부터 제거될 수 있다. 이러한 예들에서, 비선형 전류 발생기(114)의 하나 이상의 컴포넌트는 신호 출력부(110)로부터 증폭기 선형성 부스트 회로(106)를 분리 또는 결합시키도록 제어될 수 있다. 예를 들어, 바이패스 스위치(112)가 제거된 예들에서, 트랜지스터(300)는 바이패스 모드 동안 스위치로서 작용하여 신호 출력부로부터 증폭기 선형성 부스트 회로(106)를 분리시킨다.
도 3에서, 바이어싱 회로(302)는 제1 바이어스 저항기(304), 제2 바이어스 저항기(306), 및 바이어스 커패시터(308)를 포함하는 것으로 도시된다. 트랜지스터(300)의 드레인은 선택적으로 바이패스 스위치(112)를 통해 신호 출력부(110)에 결합되고, 또한 바이어스 커패시터(308)를 통해 트랜지스터(300)의 게이트에 결합된다. 제1 바이어스 저항기(304)는 게이트와 제1 바이어스 입력부(310) 사이에 결합되고, 제2 바이어스 저항기(306)는 소스와 제2 바이어스 입력부(312) 사이에 결합된다. 제1 바이어스 입력부(310)는 제1 제어 신호를 수신하도록 구성되고, 제2 바이어스 입력부(312)는 제2 제어 신호를 수신하도록 구성된다.
피드백 동작 모드 동안, 바이어싱 회로(302)는 제1 바이어스 입력부(310)에서 수신된 제1 제어 신호, 및 제2 바이어스 입력부(312)에서 수신된 제2 제어 신호에 기반하여 트랜지스터(300)를 바이어싱하도록 구성된다. 도 2를 참조하여 이전에 설명된 배열과는 대조적으로, 제1 제어 신호 및 제2 제어 신호가 제공되어 트랜지스터(300)를 직접 제어하고 바이어싱할 수 있다. 예를 들어, 제1 바이어스 입력부(310)는 높은 직류(DC) 전원(예를 들어, VDD 전원)에 결합될 수 있고, 제2 바이어스 입력부(312)는 낮은 DC 전원(즉, 더 낮은 값의 DC 전원)에 결합될 수 있다. 일부 예들에서, 제2 바이어스 입력부(312)는 그 대신에 전기적 접지일 수 있다. 따라서, 제1 제어 신호가 제1 바이어스 입력부(310)에서 수신되고, 제2 제어 신호가 제2 바이어스 입력부(312)에서 수신될 때, 트랜지스터(300)는 온 상태로 바이어싱되고, 소스와 드레인 사이에서 컨덕턴스가 발생하여 위상 시프팅 회로(116)에 비선형 전류를 제공한다.
바이패스 동작 모드 동안, 트랜지스터(300)는 제1 제어 신호 및 제2 제어 신호를 통해 오프 상태로 바이어싱된다. 이와 같이, 소스와 드레인 사이에 어떠한 컨덕턴스도 발생하지 않는다. 예를 들어, 제1 바이어스 입력부(310)를 통해 게이트에 인가되는 전압이 피드백 모드에 비해 감소되어 트랜지스터(300)를 턴 오프할 수 있다. 특정 예들에서, 트랜지스터(300)는 또한 격리를 개선하고 증폭기(102)가 인에이블되지 않을 때 로딩되지 않는 것을 보장하도록 역방향 바이어싱될 수 있다. 예를 들어, 트랜지스터(300)를 역방향 바이어싱하기 위해 제1 바이어스 입력부(310)에 인가되는 바이어스 전압에 비해 더 큰 바이어스 전압이 제2 바이어스 입력부(312)에 인가될 수 있다. 이러한 예는 증폭기 선형성 부스트 회로(106)가 인에이블되지 않을 때 스퓨리어스 상호변조 왜곡(IMD)을 최소화할 수 있다. 다양한 예들에서, 제1 바이어스 저항기(304)의 값, 제2 바이어스 저항기(306)의 값, 및/또는 바이어스 커패시터(308)의 값은 트랜지스터(300)의 동작점을 제어하도록 선택될 수 있다.
다양한 예들에서, 도 3에 도시된 위상 시프팅 회로(116)의 구현은 도 2에 도시된 위상 시프팅 회로(116)의 구현과 동일한 다수의 컴포넌트들을 포함할 수 있다. 예를 들어, 위상 시프팅 회로(116)는 비선형 전류 발생기(114)와 신호 입력부(108) 사이의 저항기(212)와 직렬로 결합된 커패시터(210)를 포함할 수 있다. 따라서, 도 3에 도시된 바와 같은 커패시터(210), 저항기(212), 및 보다 일반적으로 위상 시프팅 회로(116)는 도 2를 참조하여 전술한 것과 유사한 방식으로 동작할 수 있다.
도 4는 본 명세서에서 설명된 다양한 예들에 따른, 도 1의 증폭기 회로의 다른 개략도이다. 도 2 및 도 3과 유사하게, 도 4는 비선형 전류 발생기(114) 및 위상 시프팅 회로(116)의 예시적인 구현을 도시한다. 도시된 바와 같이, 비선형 전류 발생기(114)는 트랜지스터(400) 및 바이어싱 회로(402)를 포함할 수 있다. 트랜지스터(400)는 소스, 드레인 및 게이트를 갖는 3-단자 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)로서 예시되지만, 다양한 다른 예들에서, 트랜지스터(400)는 상이한 타입의 트랜지스터일 수 있거나, 3개 초과의 단자들을 갖는 MOSFET일 수 있다. 도 4의 예시에서, 드레인은 바이패스 스위치(112)를 통해 신호 출력부(110)에 선택적으로 결합되고, 소스는 위상 시프팅 회로(116)에 결합된다.
바이어싱 회로(114)는 트랜지스터(400)의 바이어스, 및 이에 따른 증폭기 선형성 부스트 회로(106)의 동작 모드를 제어하도록 구성된 다양한 회로 요소들을 포함할 수 있다. 적어도 도 2 및 도 3을 참조하여 이전에 논의된 바와 같이, 증폭기 선형성 부스트 회로(106)는 바이패스 동작 모드 및 피드백 동작 모드 중 하나에서 동작할 수 있다. 바이패스 모드 동안, 바이패스 스위치(112)는 개방되고, 피드백 모드 동안, 바이패스 스위치(112)는 폐쇄된다. 그러나, 위에서 논의된 바와 같이, 일부 예들에서 바이패스 스위치(112)는 임의적이고, 피드백 경로(104)로부터 제거될 수 있다. 이러한 예들에서, 비선형 전류 발생기(114)의 하나 이상의 컴포넌트는 신호 출력부(110)로부터 증폭기 선형성 부스트 회로(106)를 분리 또는 결합시키도록 제어될 수 있다. 예를 들어, 바이패스 스위치(112)가 제거된 예들에서, 트랜지스터(400)는 바이패스 모드 동안 스위치로서 작용하여 신호 출력부로부터 증폭기 선형성 부스트 회로(106)를 분리시킨다.
도 4에서, 바이어싱 회로(402)는 바이어스 스위치(404) 및 전류 소스(406)를 포함하는 것으로 도시된다. 트랜지스터(400)의 드레인은 선택적으로 바이패스 스위치(112)를 통해 신호 출력부(110)에 결합되고, 또한 트랜지스터(400)의 게이트에 결합된다. 바이어스 스위치(404)는 게이트를 전기적 접지에 선택적으로 단락시키도록 위치된다. 전류 소스(406)는 소스와 전기적 접지 사이에 결합된다. 도 4에서, 전류 소스(406)는 가변 전류 소스로서 도시되어 있다. 예를 들어, 전류 소스(406)는 전류 미러를 포함할 수 있다. 그러나, 다른 예들에서는 다른 타입들의 전류 소스들이 이용될 수 있다.
피드백 동작 모드 동안, 바이어스 스위치(404)는 개방되어 전기적 접지로부터 게이트를 분리시킨다. 따라서, 피드백 동작 모드 동안, 전류 소스(406)는 트랜지스터(400)의 소스로부터 전류를 싱킹하고, 트랜지스터(400)는 온 상태로 바이어싱된다. 피드백 모드 동안, 소스와 드레인 사이에 컨덕턴스가 발생하여 증폭된 신호에 기반하여 위상 시프팅 회로(116)에 비선형 전류를 제공한다. 바이패스 동작 모드 동안, 바이어스 스위치(404)는 폐쇄되어 게이트를 전기적 접지에 단락시킨다. 따라서, 바이패스 동작 모드 동안, 트랜지스터(400)는 오프 상태로 바이어싱되고, 소스와 드레인 사이에는 어떠한 컨덕턴스도 발생하지 않는다. 다양한 예들에서, 전류 소스(406)의 특성들은 트랜지스터(400)의 동작점을 제어하기 위해 (예를 들어, 동적으로) 선택될 수 있다. 예를 들어, 전류 소스(406)는 적어도 2개의 트랜지스터들(예를 들어, NFET 트랜지스터들)을 포함할 수 있다. 2개의 트랜지스터들 중 제1 트랜지스터는 다이오드로서 동작할 수 있고, 2개의 트랜지스터들 중 제2 트랜지스터는 전류 소스(예를 들어, 전류 미러)로서 동작할 수 있다. 제2 트랜지스터는 트랜지스터(400)의 소스에 결합된다. 제1 트랜지스터(즉, 다이오드 트랜지스터)를 통해 전류를 제어함으로써, 제2 트랜지스터(즉, 전류 미러)는 트랜지스터(400)를 통하는 전류를 조정하도록 동작가능하다. 바이어스 스위치(404)가 단극 단투형 스위치로서 예시되지만, 특정 다른 예들에서, 바이어스 스위치(404)는 임의의 다른 적절한 스위치로서 구현될 수 있다.
다양한 예들에서, 도 4에 도시된 위상 시프팅 회로(116)의 구현은 도 2에 도시된 위상 시프팅 회로(116)의 구현과 동일한 다수의 컴포넌트들을 포함할 수 있다. 예를 들어, 위상 시프팅 회로(116)는 비선형 전류 발생기(114)와 신호 입력부(108) 사이의 저항기(212)와 직렬로 결합된 커패시터(210)를 포함할 수 있다. 따라서, 도 4에 도시된 바와 같은 커패시터(210), 저항기(212), 및 보다 일반적으로 위상 시프팅 회로(116)는 도 2를 참조하여 전술한 것과 유사한 방식으로 동작할 수 있다. 도 2 내지 도 4의 바이어싱 회로들(114) 각각은 3-단자 트랜지스터(200, 300, 400)를 포함하지만, 트랜지스터들 각각은 대안적으로 바이패스 스위치(112)와 위상 시프팅 회로(116) 사이에 접속된 다이오드(도시되지 않음)로 대체될 수 있다는 것을 알아야 한다.
도 5는 본 명세서에서 설명된 다양한 예들에 따른, 도 1의 증폭기 회로(100)의 다른 개략도이다. 도 2 내지 도 4와 유사하게, 도 5는 비선형 전류 발생기(114) 및 위상 시프팅 회로(116)의 예시적인 구현을 도시한다. 도시된 바와 같이, 비선형 전류 발생기(114)는 트랜지스터(500) 및 바이어싱 회로(502)를 포함할 수 있다. 트랜지스터(500)는 소스, 드레인 및 게이트를 갖는 3-단자 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)로서 예시되지만, 다양한 다른 예들에서, 트랜지스터(500)는 상이한 타입의 트랜지스터일 수 있거나, 3개 초과의 단자들을 갖는 MOSFET일 수 있다. 도 5의 예시에서, 드레인은 바이패스 스위치(112)를 통해 신호 출력부(110)에 선택적으로 결합되고, 소스는 위상 시프팅 회로(116)에 결합된다.
바이어싱 회로(502)는 트랜지스터(500)의 바이어스, 및 이에 따른 증폭기 선형성 부스트 회로(106)의 동작 모드를 제어하도록 구성된 다양한 회로 요소들을 포함할 수 있다. 적어도 도 2 내지 도 4를 참조하여 이전에 논의된 바와 같이, 증폭기 선형성 부스트 회로(106)는 바이패스 동작 모드 및 피드백 동작 모드 중 하나에서 동작할 수 있다. 바이패스 모드 동안, 바이패스 스위치(112)는 개방되고, 피드백 모드 동안, 바이패스 스위치(112)는 폐쇄된다. 그러나, 일부 예들에서, 바이패스 스위치(112)는 임의적이고, 피드백 경로(104)로부터 제거될 수 있다. 이러한 예들에서, 비선형 전류 발생기(114)의 하나 이상의 컴포넌트는 신호 출력부(110)로부터 증폭기 선형성 부스트 회로(106)를 분리 또는 결합시키도록 제어될 수 있다. 예를 들어, 바이패스 스위치(112)가 제거된 예들에서, 트랜지스터(500)는 바이패스 모드 동안 스위치로서 작용하여 신호 출력부로부터 증폭기 선형성 부스트 회로(106)를 분리시킨다.
도 5에서, 바이어싱 회로(502)는 제1 바이어스 스위치(504), 제2 바이어스 스위치(506), 바이어스 저항기(508), 및 전류 소스(510)를 포함하는 것으로 도시된다. 트랜지스터(500)의 드레인은 바이패스 스위치(112)를 통해 신호 출력부(110)에 선택적으로 결합되고, 제1 바이어스 스위치(504)를 통해 전류 소스(510)에 선택적으로 결합되며, 또한 트랜지스터(500)의 게이트에 결합된다. 일부 예들에서, 증폭기 선형성 부스트 회로(106)는 신호 출력부(110)와 증폭기 선형성 부스트 회로(106) 사이의 피드백 경로(104)에 위치된 DC 차단 컴포넌트를 포함할 수 있다. 도 5에 도시된 바와 같이, DC 차단 컴포넌트는 바이패스 스위치(112)와 신호 출력부(110) 사이에 개재된 DC 차단 커패시터(512)일 수 있다. 제1 바이어스 스위치(504)는 전류 소스(510)를 트랜지스터(500)의 드레인에 선택적으로 결합시키도록 위치된다. 제2 바이어스 스위치(506)는 트랜지스터(500)의 게이트를 전기적 접지에 선택적으로 단락시키도록 위치된다. 바이어스 저항기(508)는 소스와 전기적 접지 사이에 개재된다.
피드백 동작 모드 동안, 제1 바이어스 스위치(504)는 폐쇄되어 전류 소스(510)를 트랜지스터(500)의 드레인에 결합시킨다. 또한, 피드백 모드 동안, 제2 바이어스 스위치(506)는 개방되어 전기적 접지로부터 게이트를 분리시킨다. 따라서, 피드백 동작 모드 동안, 전류 소스(510)는 트랜지스터(500)에 전류를 공급하고, 트랜지스터(500)는 온 상태로 바이어싱되고, 소스와 드레인 사이에 컨덕턴스가 발생하여 증폭된 신호에 기반하여 위상 시프팅 회로(116)에 비선형 전류를 제공한다. 피드백 동작 모드 동안, DC 차단 컴포넌트(예를 들어, 도시된 DC 차단 커패시터(512))는 피드백 경로(104)에 위치되어 전류 소스(510)로부터 신호 출력부(110)로의 전류 백피드를 방지한다.
바이패스 동작 모드 동안, 제1 바이어스 스위치(504)는 개방되어 전류 소스(510)를 드레인으로부터 분리시키고, 제2 바이어스 스위치(506)는 폐쇄되어 게이트를 전기적 접지에 단락시킨다. 따라서, 바이패스 동작 모드 동안, 트랜지스터(500)는 오프 상태로 바이어싱되고, 소스와 드레인 사이에 어떠한 컨덕턴스도 발생하지 않는다. 다양한 예들에서, 저항기(508)의 값 및/또는 전류 소스(510)의 특성들은 트랜지스터(500)의 동작점을 제어하도록 (예를 들어, 동적으로) 선택될 수 있다. 예를 들어, 도시된 바와 같이, 전류 소스(510)는 가변 전류 소스일 수 있다. 특정 예들에서, 전류 소스(510)는 도 4를 참조하여 논의된 바와 같이, 전류 미러를 포함할 수 있다. 제1 바이어스 스위치(504) 및 제2 바이어스 스위치(506)가 각각 단극 단투형 스위치로서 예시되어 있지만, 다양한 다른 예들에서, 제1 및 제2 바이어스 스위치들(504, 506) 각각은 그 대신에 임의의 다른 적절한 스위치로 구현될 수 있다.
다양한 예들에서, 도 5에 도시된 위상 시프팅 회로(116)의 구현은 도 2에 도시된 위상 시프팅 회로(116)의 구현과 동일한 다수의 컴포넌트들을 포함할 수 있다. 예를 들어, 위상 시프팅 회로(116)는 비선형 전류 발생기(114)와 신호 입력부(108) 사이의 저항기(220)와 직렬로 결합된 커패시터(210)를 포함할 수 있다. 따라서, 도 5에 도시된 바와 같은 커패시터(210), 저항기(220), 및 보다 일반적으로 위상 시프팅 회로(116)는 도 2를 참조하여 전술한 것과 유사한 방식으로 동작할 수 있다.
도 6은 본 명세서에서 설명된 다양한 예들에 따른 증폭기 회로(610)의 블록도이다. 도 6은 도 1을 참조하여 전술한 증폭기 회로(100)와 동일한 다수의 컴포넌트들을 포함한다. 예를 들어, 증폭기 회로(610)는 증폭기(102), 피드백 경로(104) 및 증폭기 선형성 부스트 회로(106)를 포함할 수 있다. 이전에 논의된 바와 같이, 증폭기 선형성 부스트 회로(106)는 비선형 전류 발생기(114) 및 위상 시프팅 회로(116)를 포함할 수 있다. 비선형 전류 발생기(114) 및 위상 시프팅 회로(116) 각각은 신호 출력부(110)와 신호 입력부(108) 사이의 피드백 경로(104)를 따라 결합된다.
또한 도 6에 도시된 바와 같이, 증폭기 회로(100)는 임피던스 매칭 회로(600)를 포함할 수 있다. 임피던스 매칭 회로(600)는 증폭기(102)의 신호 출력부(110)에 위치된다. 도 6에서 피드백 경로(104)가 증폭기(102)의 출력부와 임피던스 매칭 회로(600) 사이의 노드에서 신호 출력부(110)에 결합되는 것으로 도시되지만, 특정 다른 예들에서, 임피던스 매칭 회로(600)는 그 대신에 증폭기(102)의 출력부와 피드백 경로(104) 사이에 결합될 수 있다. 즉, 특정 예들에서, 피드백 경로(104)는 임피던스 매칭 회로(600)로부터 증폭된 신호를 수신할 수 있다. 예시된 예에서, 임피던스 매칭 회로(600)는 인덕터(602), 제1 매칭 회로 커패시터(604), 및 제2 매칭 회로 커패시터(606)를 포함하는 것으로 도시된다. 인덕터(602) 및 제1 매칭 회로 커패시터(604)는 전압 소스(예를 들어, VDD 전압 소스로 도시됨)와 신호 출력부(110) 사이에 각각 결합된다. 제2 매칭 회로 커패시터(606)는 증폭기(102)와 신호 출력부(110) 사이에 직렬로 결합된다. 제1 및 제2 매칭 회로 커패시터들(604, 606) 각각은 도시된 바와 같이 가변 커패시터들일 수 있다. 다양한 예들에서, 임피던스 매칭 회로(600)는 출력 임피던스를 50Ω과 같은 특정 값으로 설정하도록 구성된다. 특정 임피던스 값은 증폭기 회로(100) 및/또는 특정 증폭기(102)의 특정 구현에 의존할 수 있다. 도 6을 참조하여 예시되고 설명된 임피던스 매칭 회로(600)는 도 2 내지 도 5를 참조하여 전술한 증폭기 회로(100)의 개략도들 중 임의의 것으로 구현될 수 있다.
논의된 바와 같이, 다양한 예들에서, 증폭기 회로(100)는 바이패스 스위치 및 하나 이상의 바이어스 스위치와 같은 하나 이상의 스위칭 컴포넌트를 포함할 수 있다. 도 1, 도 2, 도 3, 도 4, 도 5, 또는 도 6을 참조하여 논의되고 설명된 스위치들 각각은 제어기에 결합되고 그에 의해 동작될 수 있다. 제어기는 하나 이상의 스위칭 신호를 제공하여 각각의 스위치를 개방하거나 폐쇄할 수 있다. 특정 예들에서, 제어기는 도 1, 도 2, 도 3, 도 4, 도 5, 또는 도 6을 참조하여 설명된 위상 시프팅 회로들 및/또는 바이어싱 회로들의 다른 컴포넌트들에 결합될 수 있다.
예를 들어, 제어기는 도 4에 도시된 전류 소스(406), 도 5에 도시된 전류 소스(510) 및/또는 위상 시프팅 회로(116)의 커패시터(210) 및 가변 저항기(212)에 결합될 수 있다. 제어기는 하나 이상의 제어 신호를 통해 이러한 컴포넌트들의 하나 이상의 값 또는 특성을 제어할 수 있다. 즉, 제어기는 전류 소스에 의해 공급되거나 소비되는 전류를 조정(예를 들어, 증가 또는 감소)하기 위한 제어 신호를 제공할 수 있고, 저항기의 저항을 조정(예를 들어, 증가 또는 감소)하기 위한 제어 신호를 제공할 수 있고/있거나 커패시터의 커패시턴스를 조정(예를 들어, 증가 또는 감소)하기 위한 제어 신호를 제공할 수 있다. 다양한 예들에서, 제어기는 전류 소스의 특성들, 저항기의 저항, 및/또는 커패시터의 커패시턴스를 결정하고 설정하기 위해 룩업 테이블을 이용할 수 있다. 룩업 테이블은 실행시간 계산을 인덱싱 동작으로 대체하는 임의의 배열을 포함할 수 있다. 예를 들어, 룩업 테이블은 정적 프로그램 저장소에 저장된 미리 계산되고 인덱싱된 전류 소스 특성들, 저항기 값들, 및 커패시터 값들의 배열을 포함할 수 있다. 특정 다른 예들에서, 제어기는, 상호변조 왜곡에서의 원하는 감소를 달성하는데 필요한 커패시터의 커패시턴스, 저항기의 저항, 및/또는 전류 소스의 특성들을 동적으로 결정하기 위해 하나 이상의 실행시간 계산을 수행할 수 있다.
제어기는 또한 도 3에 도시된 바이어스 입력부들(310, 312)에 결합될 수 있고, 바이어스 입력부들에 바이어스 전압을 제공하여 트랜지스터(300)를 직접 제어 및 바이어싱할 수 있다. 바이어스 입력부들(310, 312) 각각에 대한 제어 신호 값(예를 들어, 전압 값들)은 룩업 테이블로부터 검색될 수 있거나, 또는 하나 이상의 실행시간 계산에 기반하여 동적으로 결정될 수 있다. 다양한 예들에서, 제어기는, 예를 들어, 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합을 이용하여 구현될 수 있는 프로세서를 포함한다. 프로세서는 하드웨어 또는 소프트웨어 시스템 인터페이스를 통해 하나 이상의 스위칭 신호를 제공할 수 있거나 또는 신호들을 제어할 수 있다. 프로세서, 및 보다 일반적으로 제어기의 다양한 예들은 적어도 도 8을 참조하여 본 명세서에서 추가로 설명된다.
전술한 바와 같이, 도 1 내지 도 6에 도시된 증폭기(102)가 단일 입력부를 갖는 것으로 도시되지만, 다양한 다른 예들에서, 증폭기(102)는 상이한 타입의 입력부를 가질 수 있다. 특히, 증폭기(102)는 차동 입력부를 갖는 차동 증폭기일 수 있다. 이러한 예들에서, 증폭기(102)는 각각의 신호 입력부와 신호 출력부 쌍 사이에 위치된, 피드백 경로(104)와 같은 별개의 피드백 경로를 가질 수 있다. 각각의 증폭기 선형성 부스트 회로(106)는 각각의 피드백 경로를 따라 결합될 수 있다. 각각의 증폭기 선형성 부스트 회로는 도 1 내지 도 6의 증폭기 선형성 부스트 회로(106)를 참조하여 본 명세서에서 이전에 논의된 것들과 유사한 컴포넌트들을 포함할 수 있고, 유사한 방식으로 동작할 수 있다.
도 7은 도 1에 예시된 증폭기 회로(100)의 구현을 포함할 수 있는 모듈(700)의 일 예의 블록도이다. 도 7의 예시된 모듈(700)은 도 1에 예시된 증폭기 회로(100)를 계속 참조하여 논의된다.
도 7의 예시된 예에서, 모듈(700)은 복수의 컴포넌트들을 수용하도록 구성된 패키징 기판(702)을 포함한다. 일부 예들에서, 이러한 컴포넌트들은 증폭기(102) 및/또는 증폭기 선형성 부스트 회로(106)와 같은, 본 명세서에서 설명된 증폭기 회로(100)의 컴포넌트들을 갖는 다이(704)를 포함할 수 있다. 특정 예들에서, 다른 회로 또는 컴포넌트들(706)이 다이(704)에 결합될 수 있다. 다른 회로 또는 컴포넌트들(708)이 패키징 기판(702) 상에 장착되거나 형성될 수 있다. 일부 예들에서, 패키징 기판(702)은 라미네이트 기판을 포함할 수 있다.
일부 예들에서, 모듈(700)은 또한, 예를 들어 모듈(700)의 보호를 제공하고 모듈(700)의 더 용이한 취급을 가능하게 하는 하나 이상의 패키징 구조를 포함할 수 있다. 이러한 패키징 구조는 패키징 기판(702) 위에 형성되고 다양한 다이들 및 그 위의 컴포넌트들을 실질적으로 캡슐화하도록 치수화된 오버몰드를 포함할 수 있다. 위에서 논의된 바와 같이, 모듈(700)이 와이어본드 기반의 전기적 접속들의 맥락에서 설명되고 있지만, 본 개시내용의 하나 이상의 특징은 또한, 플립-칩 구성들을 포함한 다른 패키징 구성들로 구현될 수 있음을 이해할 것이다.
도 8은 도 7의 예시적인 모듈(700)이 이용될 수 있는 무선 통신 디바이스(800)의 일 예의 블록도이다. 예시적인 무선 디바이스(800)는 예를 들어, 스마트폰 또는 태블릿과 같은 모바일 디바이스일 수 있다. 예로서, 무선 디바이스(800)는 LTE(Long Term Evolution)에 따라 통신할 수 있다. 이 예에서, 무선 디바이스(800)는 LTE 표준에 의해 정의된 하나 이상의 주파수 대역에서 동작하도록 구성될 수 있다. 무선 디바이스(800)는 대안적으로 또는 추가적으로 Wi-Fi 표준, 블루투스 표준, 3G 표준, 4G 표준, 또는 어드밴스드 LTE 표준 중 하나 이상을 포함하지만 이에 제한되지는 않는 하나 이상의 다른 통신 표준에 따라 통신하도록 구성될 수 있다.
도 8에 도시된 바와 같이, 무선 디바이스(800)는 송수신기(802), 안테나(804), 스위칭 컴포넌트(806), 제어 컴포넌트(808)(예를 들어, 제어기), 컴퓨터 판독가능한 저장 매체(810), 적어도 하나의 프로세서(812), 및 증폭기 회로(100)를 포함할 수 있다. 증폭기 회로(100)는, 하나 이상의 송수신기(802) 및 스위칭 컴포넌트(806)의 하나 이상의 컴포넌트에 전기적으로 결합될 수 있고, (증폭기 회로(100a)로서 도시된) 저잡음 수신 증폭기로서 동작할 수 있거나, 또는 하나 이상의 송수신기(802) 및 스위칭 컴포넌트(806)의 하나 이상의 컴포넌트에 전기적으로 결합될 수 있고, (증폭기 회로(100b)로서 도시된) 전력 증폭기로서 동작할 수 있다. 관련 기술분야의 통상의 기술자에 의해 알 수 있는 바와 같이, 무선 디바이스(800)는 도 8에 명시적으로 도시되지 않은 추가 컴포넌트들 및/또는 예시된 컴포넌트들의 하위 조합을 포함할 수 있다. 수신 경로 내에 위치된 증폭기 회로(100a)의 제1 인스턴스 및 송신 경로 내에 위치된 증폭기 회로(100b)의 제2 인스턴스를 도시하였지만, 일부 예들에서, 증폭기 회로(100a)의 제1 인스턴스는 전통적인 저잡음 증폭기로 대체될 수 있거나, 증폭기 회로(100b)의 제2 인스턴스는 전통적인 전력 증폭기로 대체될 수 있다.
송수신기(802)는 안테나(804)를 통한 송신을 위해 무선 주파수 신호들을 생성할 수 있다. 또한, 송수신기(802)는 안테나(804)로부터 들어오는 무선 주파수 신호들을 수신할 수 있다. RF 신호들의 송수신과 연관된 다양한 기능들은, 송수신기(802)로서 도 8에 집합적으로 나타낸 하나 이상의 컴포넌트에 의해 달성될 수 있다는 것을 이해할 것이다. 예를 들어, 단일 컴포넌트가 송수신 기능들 모두를 제공하도록 구성될 수 있다. 다른 예에서, 송수신 기능들이 별개의 컴포넌트들에 의해 제공될 수 있다.
도 8에서, 송수신기(802)로부터의 하나 이상의 출력 신호는 하나 이상의 송신 경로(들)(814)를 거쳐 증폭기 회로(100b)의 제2 인스턴스를 통해 안테나(804)에 제공되는 것으로 도시되어 있다. 예시된 예에서, 상이한 송신 경로(들)(814)는 상이한 주파수 대역들(예를 들어, 고대역 및 저대역) 및/또는 상이한 전력 출력들과 연관된 출력들을 나타낼 수 있다. 단일 증폭기 회로(100b)로서 도시되지만, 특정 예들에서, 상이한 송신 경로(들)(814) 각각은 별개의 증폭기 회로(100)를 가질 수 있다.
유사하게, 안테나(804)로부터의 하나 이상의 신호는 증폭기 회로(100a)의 제1 인스턴스를 통해 하나 이상의 수신 경로(들)(816)를 거쳐 송수신기(802)에 제공되는 것으로 도시되어 있다. 단일 증폭기 회로(100a)로서 도시되지만, 특정 다른 예들에서, 상이한 수신 경로(들)(816) 각각은 별개의 증폭기 회로(100)를 가질 수 있다. 스위칭 컴포넌트(806)는 하나 이상의 송신 경로(814) 또는 하나 이상의 수신 경로(816)를 따라 임의의 주어진 무선 주파수 신호를 지향시킬 수 있다. 도시된 예에서, 상이한 수신 경로들(816)은 상이한 시그널링 모드들 및/또는 상이한 수신 주파수 대역들과 연관되는 경로들을 나타낼 수 있다. 무선 디바이스(800)는 임의의 적절한 수의 송신 경로들(814) 또는 수신 경로들(816)을 포함하도록 적응될 수 있다. 송신 경로(들)에 위치될 때, 증폭기 회로(100b)의 제2 인스턴스는 비교적 낮은 전력을 갖는 무선 주파수 신호를 송신에 적합한 더 높은 전력으로 부스팅하는데 도움을 줄 수 있다. 논의된 바와 같이, 다른 배열들에서, 이 기능은 하나 이상의 전력 증폭기에 의해 제공될 수 있다.
특정 예들에서, 안테나(804)는 스위칭 컴포넌트(806) 상의 안테나 단자에 접속될 수 있다. 송수신기(802)는 송신 경로(들)(814) 또는 수신 경로(들)(816) 중 하나 이상을 통해 스위칭 컴포넌트(806) 상의 무선 주파수 단자에 접속될 수 있다. 위에서 논의된 바와 같이, 특정 예들에 따르면, 스위칭 컴포넌트(806)는 수신된 무선 주파수 신호를 라우팅하고, 안테나(804)를 선택된 송신 또는 수신 경로에 선택적으로 전기적으로 접속시킴으로써, 수신 및/또는 송신 경로들 사이의 스위칭을 용이하게 할 수 있다. 따라서, 송신 경로(들)(814) 중 하나 이상은 다른 송신 경로(들)(814) 중 하나 이상이 비활성인 동안에 활성일 수 있으며, 수신 경로들(816)에 대해서도 유사할 수 있다. 스위칭 컴포넌트(806)는 무선 디바이스(800)의 동작과 연관된 다수의 스위칭 기능들을 제공할 수 있다.
특정 예들에서, 적어도 하나의 프로세서(812)는 무선 디바이스(800) 상의 다양한 프로세스들의 구현을 용이하게 하도록 구성될 수 있다. 적어도 하나의 프로세서(812)는, 예를 들어, 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합을 이용하여 구현될 수 있다. 예를 들어, 적어도 하나의 프로세서(812)는 데이터를 조작하는 일련의 명령어들을 수행할 수 있는 하나 이상의 마이크로프로세서 또는 다른 타입들의 제어기들을 포함할 수 있다. 그러나, 다른 예들에서, 프로세서(812)는, 예를 들어, 본 명세서에 개시된 특정 동작들을 수행하도록 맞춤화된 주문형 집적 회로(ASIC)와 같이 특수하게 프로그래밍된 특수 목적 하드웨어를 포함할 수 있다. 특정 구현들에서, 무선 디바이스(800)는 적어도 하나의 프로세서(812)에 제공될 수 있고 그에 의해 실행될 수 있는 컴퓨터 프로그램 명령어들을 저장할 수 있는 메모리와 같은, 비일시적 컴퓨터 판독가능한 매체(810)를 포함할 수 있다. 컴포넌트들(806, 100a, 100b, 808) 및 송신 및 수신 경로(들)(814, 816) 중 다양한 것들은 증폭기 회로(100)와 동일한 다이 내에 구현될 수 있거나 증폭기 회로(100)와 동일한 모듈 내에 통합될 수 있다.
위에 설명된 구현들 중 일부는 모바일 디바이스들과 관련한 예들을 제공하였다. 그러나, 이러한 예들의 원리들과 이점들은 본 명세서에서 설명된 회로들 중 임의의 것으로부터 이득을 얻을 수 있는 임의의 업링크 셀룰러 디바이스와 같은, 임의의 다른 시스템들 또는 장치에 이용될 수 있다. 본 명세서에서 논의되는 원리들 및 이점들 중 임의의 것은 트랜지스터 기반 스위치들을 이용하는 전자 시스템에서 구현될 수 있다. 따라서, 본 개시내용의 양태들은 다양한 전자 디바이스들에서 구현될 수 있다. 이러한 전자 디바이스들의 예들은 가전 제품들, 가전 제품들의 부품들, 전자 시험 장비, 기지국과 같은 셀룰러 통신 인프라구조, 스마트폰과 같은 모바일 폰, 전화기, 텔레비전, 컴퓨터 모니터, 컴퓨터, 모뎀, 핸드헬드 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 전자 책 리더, 스마트 워치와 같은 웨어러블 컴퓨터, 개인용 디지털 보조단말기(PDA), 전자레인지, 냉장고, 자동차, 스테레오 시스템, DVD 플레이어, CD 플레이어, MP3 플레이어와 같은 디지털 음악 플레이어, 라디오, 캠코더, 카메라, 디지털 카메라, 휴대용 메모리 칩, 건강 관리 모니터링 디바이스, 자동차 전자 시스템 또는 항공기 전자 시스템과 같은 운송용 전자 시스템, 주변 디바이스, 시계 등을 포함할 수 있지만, 이에 제한되지는 않는다. 또한, 이러한 전자 디바이스들은 미완성 제품들을 포함할 수 있다.
본 명세서에서 논의되는 바와 같이, 설명된 증폭기 회로들의 다양한 예들은 증폭기의 신호 입력부와 신호 출력부 사이의 피드백 경로를 따라 결합되는 증폭기 선형성 부스트 회로를 포함한다. 증폭기의 신호 출력부에서의 증폭된 신호에 기반하여, 증폭기 선형성 부스트 회로는 증폭기의 신호 입력부에 비선형 전류를 인가하여 증폭된 신호의 상호변조 왜곡을 감소시키도록 구성된다. 도 9a는 전형적인 증폭기 회로의 몬테카를로 시뮬레이션 응답의 그래프(900)이고, 전형적인 증폭기가 경험하는 상호변조 왜곡을 나타낸다. 예를 들어, 도 9a는 4mA의 공급 전류에 의해, 약 15dB의 중간 이득을 갖는 증폭기에 대한 몬테카를로 시뮬레이션 응답을 예시한다. 도 9a의 그래프(900)에서, 수직 축은 샘플들의 수를 나타내고, 수평 축은 전형적인 증폭기 회로의 샘플링된(또는 측정된) 3차 인터셉트 포인트(IIP3) 값들을 나타낸다. 그래프(900) 내의 플로팅된 바들은 3차 인터셉트 포인트(IIP3)를 나타내고, 플로팅된 라인은 공칭 값을 나타낸다.
도 9b는 도 1의 증폭기 회로의 몬테카를로 시뮬레이션 응답의 그래프(902)이고, 본 명세서에서 설명된 다양한 예들에 따라, 도 9a의 그래프(900)에 의해 표현되는 상호변조 왜곡에 비해 감소된 상호변조 왜곡을 예시한다. 도 9a의 그래프(900)와 유사하게, 도 9b의 그래프(902)는 샘플들의 수를 나타내는 수직 축, 및 도 1의 증폭기 회로의 샘플링된(또는 측정된) 3차 인터셉트 포인트(IIP3) 값들을 나타내는 수평 축을 갖는다. 그래프(902) 내의 플로팅된 바들은 3차 인터셉트 포인트(IIP3)를 나타내고, 플로팅된 라인은 공칭 값을 나타낸다. 도 9a의 그래프(900)와 비교하여, 도 9b의 그래프(902)는 200개의 샘플들에 대해 약 6dB 평균 개선을 보여준다. 도 9b는 단지 본 명세서에서 설명된 증폭기 회로의 하나의 구현을 나타내고 있을 뿐이다. 다양한 다른 예들에서, 설명된 증폭기 회로들은 상이한 수준들의 개선을 제공할 수 있음을 알 것이다.
적어도 하나의 예의 여러 양태들에 대해 전술하였지만, 관련 기술분야의 통상의 기술자라면 다양한 변경들, 수정들 및 개선들을 용이하게 행할 수 있음을 알아야 한다. 이러한 변경들, 수정들 및 개선들이 본 개시내용의 일부인 것으로 의도되고 본 개시내용의 범위 내에 있는 것으로 의도된다. 따라서, 이상의 설명 및 도면들은 단지 예일 뿐이며, 본 개시내용의 범위는 첨부된 청구항들의 적절한 구성 및 그 등가물들로부터 결정되어야 한다.

Claims (29)

  1. 증폭기 회로로서,
    신호 입력부 및 신호 출력부를 갖는 증폭기 - 상기 증폭기는 상기 신호 출력부에서 증폭된 신호를 생성하도록 구성됨 -;
    상기 신호 입력부와 상기 신호 출력부 사이에 결합되는 피드백 경로; 및
    상기 피드백 경로에 위치되는 증폭기 선형성 부스트 회로
    를 포함하며,
    상기 증폭기 선형성 부스트 회로는,
    트랜지스터, 및 상기 트랜지스터에 결합되고 상기 트랜지스터를 선택적으로 바이어싱하도록 구성되는 바이어싱 회로를 포함하는 비선형 전류 발생기, 및
    상기 비선형 전류 발생기와 상기 신호 입력부 사이의 저항기와 직렬로 결합되는 커패시터를 포함하는 위상 시프팅 회로
    를 포함하고, 상기 비선형 전류 발생기는 상기 증폭된 신호에 기반하여 비선형 전류를 제공하도록 구성되고, 상기 위상 시프팅 회로는 상기 비선형 전류의 위상을 조정하여 상기 증폭된 신호의 상호변조 왜곡을 감소시키도록 구성되고,
    상기 트랜지스터는 금속 산화막 반도체 전계 효과 트랜지스터이고,
    상기 트랜지스터는 게이트, 소스 및 드레인을 가지고,
    상기 드레인은 상기 신호 출력부에 결합되고,
    상기 소스는 상기 위상 시프팅 회로에 결합되고,
    상기 바이어싱 회로는,
    상기 게이트와 전기적 접지 사이에 결합된 제1 바이어스 저항기,
    상기 소스와 상기 전기적 접지 사이에 결합된 제2 바이어스 저항기, 및
    상기 게이트와 상기 드레인 사이의 바이어스 커패시터와 병렬로 선택적으로 결합된 바이어스 스위치
    를 포함하고,
    상기 바이어스 스위치는, 피드백 동작 모드 동안 폐쇄되어 상기 소스와 상기 드레인 사이에 컨덕턴스를 허용하여 상기 위상 시프팅 회로에 비선형 전류를 제공하고, 바이패스 동작 모드 동안 개방되어 상기 소스와 상기 드레인 사이에 컨덕턴스를 방지하는 증폭기 회로.
  2. 제1항에 있어서,
    상기 피드백 경로에 위치되고 상기 신호 출력부와 상기 비선형 전류 발생기 사이에 개재되는 바이패스 스위치를 더 포함하고, 상기 바이패스 스위치는 상기 신호 출력부로부터 상기 증폭기 선형성 부스트 회로를 선택적으로 분리시키도록 구성되는 증폭기 회로.
  3. 제1항에 있어서,
    상기 증폭기는 상기 신호 입력부에서 수신된 신호에 가변 이득을 적용하여 상기 신호 출력부에서 상기 증폭된 신호를 생성하도록 구성되는 증폭기 회로.
  4. 제3항에 있어서,
    상기 위상 시프팅 회로는 상기 증폭기의 이득 설정에 적어도 부분적으로 기반하여 상기 비선형 전류의 위상을 시프트하도록 구성되는 증폭기 회로.
  5. 제4항에 있어서,
    상기 위상 시프팅 회로는 가변 저항기와 직렬로 결합된 가변 커패시터를 포함하고, 상기 가변 커패시터 및 상기 가변 저항기 중 적어도 하나는 상기 비선형 전류의 위상을 변경하도록 조정가능한 증폭기 회로.
  6. 제5항에 있어서,
    상기 피드백 경로에 위치되고 상기 신호 출력부와 상기 비선형 전류 발생기 사이에 개재되는 바이패스 스위치를 더 포함하고, 상기 바이패스 스위치는 상기 증폭기의 이득 설정에 적어도 부분적으로 기반하여 상기 신호 출력부로부터 상기 증폭기 선형성 부스트 회로를 선택적으로 분리시키도록 구성되는 증폭기 회로.
  7. 제3항에 있어서,
    상기 위상 시프팅 회로는 상기 증폭기의 이득 설정에 적어도 부분적으로 기반하여 상기 비선형 전류의 크기를 조정하도록 구성되는 증폭기 회로.
  8. 제7항에 있어서,
    상기 위상 시프팅 회로는 가변 저항기와 직렬로 결합된 가변 커패시터를 포함하고, 상기 가변 커패시터 및 상기 가변 저항기 중 적어도 하나는 상기 비선형 전류의 크기를 변경하도록 조정가능한 증폭기 회로.
  9. 제1항에 있어서,
    상기 바이어스 스위치는 상기 제1 바이어스 저항기를 통해 상기 게이트를 상기 전기적 접지에 결합하도록 개방되는 증폭기 회로.
  10. 제1항에 있어서,
    상기 트랜지스터는 상기 바이패스 동작 모드 동안 오프 상태로 바이어싱되는 증폭기 회로.
  11. 제1항에 있어서,
    상기 트랜지스터는 상기 바이패스 동작 모드 동안 상기 신호 출력부로부터 상기 증폭기 선형성 부스트 회로를 분리하는 스위치로 작용하는 증폭기 회로.
  12. 제1항에 있어서,
    상기 피드백 동작 모드 동안 상기 신호 출력부에서의 상기 증폭된 신호는 상기 트랜지스터의 상기 드레인에서 수신되는 증폭기 회로.
  13. 제1항에 있어서,
    상기 제1 바이어스 저항기의 저항값 및 상기 제2 바이어스 저항기의 저항값 중 적어도 하나는 상기 트랜지스터의 동작점을 제어하도록 선택되는 증폭기 회로.
  14. 제1항에 있어서,
    상기 제1 바이어스 저항기는 상기 제2 바이어스 저항기보다 큰 저항값을 갖는 증폭기 회로.
  15. 제5항에 있어서,
    상기 위상 시프팅 회로는 상기 가변 커패시터 및 상기 가변 저항기의 값을 통해 조정 가능한 복소 임피던스를 갖는 증폭기 회로.
  16. 제1항에 있어서,
    상기 위상 시프팅 회로는 위상 또는 크기에서 원하는 시프트를 집합적으로 제공하기 위해 유니티 버퍼 및 인덕터 중 적어도 하나를 포함하는 부가 회로 요소들에 결합되는 증폭기 회로.
  17. 제16항에 있어서,
    상기 부가 회로 요소들은 상기 비선형 전류 발생기와 상기 신호 입력부 사이에 개재되는 증폭기 회로.
  18. 제1항에 있어서,
    상기 증폭기 회로는 상기 증폭기의 고 이득 설정 동안 상기 바이패스 동작 모드로 제어되는 증폭기 회로.
  19. 제18항에 있어서,
    상기 고 이득 설정 동안 상기 증폭기 선형성 부스트 회로는 상기 신호 출력부로부터 분리되는 증폭기 회로.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
KR1020190080011A 2018-07-06 2019-07-03 증폭기 선형성 부스트 회로들 및 포스트 왜곡 피드백 제거를 위한 방법들 Active KR102817739B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862694488P 2018-07-06 2018-07-06
US62/694,488 2018-07-06

Publications (2)

Publication Number Publication Date
KR20200005465A KR20200005465A (ko) 2020-01-15
KR102817739B1 true KR102817739B1 (ko) 2025-06-09

Family

ID=67540145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190080011A Active KR102817739B1 (ko) 2018-07-06 2019-07-03 증폭기 선형성 부스트 회로들 및 포스트 왜곡 피드백 제거를 위한 방법들

Country Status (8)

Country Link
US (1) US11038465B2 (ko)
JP (1) JP7247039B2 (ko)
KR (1) KR102817739B1 (ko)
CN (1) CN110690862A (ko)
DE (1) DE102019209713A1 (ko)
GB (1) GB2576417B (ko)
SG (1) SG10201906204QA (ko)
TW (1) TWI841575B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6806231B2 (ja) * 2017-02-22 2021-01-06 住友電気工業株式会社 バイアス回路
US11088668B2 (en) * 2019-02-14 2021-08-10 Psemi Corporation LNA with controlled phase bypass
US11095254B1 (en) * 2020-01-23 2021-08-17 Analog Devices International Unlimited Company Circuits and methods to reduce distortion in an amplifier
US11264953B2 (en) * 2020-01-31 2022-03-01 Analog Devices International Unlimited Company Bias arrangements for improving linearity of amplifiers
CN111682851B (zh) * 2020-08-13 2020-12-04 成都嘉纳海威科技有限责任公司 一种5g通信抗失配宽带低噪声放大器
JP7703045B2 (ja) * 2021-05-03 2025-07-04 アーエムエス インターナショナル アーゲー 電磁放射センサ応用例のためのフロントエンド電子回路
US12244272B2 (en) * 2021-12-13 2025-03-04 Psemi Corporation Nonlinearity management in LNA bypass mode
CN114362689A (zh) * 2022-01-07 2022-04-15 深圳昂瑞微电子技术有限公司 两级宽带高增益低噪声放大器
CN115913130A (zh) * 2022-10-11 2023-04-04 河源广工大协同创新研究院 一种可重构宽带的低噪声放大器结构
US20240178798A1 (en) * 2022-11-29 2024-05-30 Psemi Corporation Amplifier with Improved Power Supply Rejection in Feedback Circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600995B1 (ko) 2002-05-20 2006-07-19 학교법인 한국정보통신학원 바이패스 커패시터를 이용한 전치 왜곡형 선형 전력 증폭기
KR101300324B1 (ko) 2011-11-22 2013-08-28 삼성전기주식회사 전력 증폭기
US20150207467A1 (en) * 2014-01-18 2015-07-23 Ali Mohamed Darwish Method and system for linearizing an amplifier using transistor-level dynamic feedback

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690123A (ja) * 1991-12-05 1994-03-29 Fujitsu Ltd 帰還回路
JPH05243860A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 増幅回路
US5565672A (en) * 1994-12-30 1996-10-15 Lucent Technologies Inc. Optical transimpedance receiver with compensation network
JPH1131931A (ja) * 1997-07-09 1999-02-02 Toshiba Corp 高周波増幅器
US20030080811A1 (en) * 2001-10-05 2003-05-01 Toshifumi Nakatani Variable gain amplifying apparatus and wireless communication apparatus
US7298205B2 (en) * 2003-09-24 2007-11-20 Matsushita Electric Industrial Co., Ltd. Amplifier and frequency converter
US7224222B2 (en) * 2005-01-03 2007-05-29 Tsz Yin Yum High efficiency linear RF amplifier
US7218175B1 (en) * 2005-04-11 2007-05-15 Sirenza Microdevices, Inc. Dynamic feedback linearization
KR100705326B1 (ko) 2006-05-25 2007-04-10 삼성전자주식회사 피드백형 가변이득 증폭기 및 그 제어방법
US7696828B2 (en) * 2008-01-04 2010-04-13 Qualcomm, Incorporated Multi-linearity mode LNA having a deboost current path
US7656229B2 (en) * 2008-01-28 2010-02-02 Qualcomm, Incorporated Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
SG174873A1 (en) * 2009-04-30 2011-11-28 Widex As Input converter for an eeg monitoring system, signal conversion method and monitoring system
US8063701B2 (en) * 2009-11-17 2011-11-22 Indian Institute Of Science System for reducing distortion in an electronic circuit using nonlinear feedback
US8704598B2 (en) * 2010-05-28 2014-04-22 Rf Micro Devices, Inc. Linear FET feedback amplifier
US8766746B2 (en) * 2011-09-21 2014-07-01 Fujitsu Limited Active inductor
US8536943B2 (en) * 2012-02-03 2013-09-17 Telefonaktiebolaget Lm Ericsson (Publ) Selective narrowband feedback for a digital predistorter
WO2014110435A1 (en) * 2013-01-11 2014-07-17 Rfaxis, Inc. On-die harmonics filtering for radio frequency power amplifiers
KR101565663B1 (ko) 2013-12-30 2015-11-03 삼성전기주식회사 전력 증폭기
US9722552B2 (en) * 2014-07-10 2017-08-01 Qorvo Us, Inc. Linear FET feedback amplifier
KR101902381B1 (ko) * 2017-01-13 2018-10-01 한국과학기술원 클래스-씨 전력 증폭기를 이용한 선형 전력 증폭 회로
JP7002717B2 (ja) * 2017-01-25 2022-01-20 国立大学法人 筑波大学 下肢の自動運動用装置
CN107733375B (zh) * 2017-11-03 2020-08-11 西安电子科技大学 超宽带低噪声放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600995B1 (ko) 2002-05-20 2006-07-19 학교법인 한국정보통신학원 바이패스 커패시터를 이용한 전치 왜곡형 선형 전력 증폭기
KR101300324B1 (ko) 2011-11-22 2013-08-28 삼성전기주식회사 전력 증폭기
US20150207467A1 (en) * 2014-01-18 2015-07-23 Ali Mohamed Darwish Method and system for linearizing an amplifier using transistor-level dynamic feedback

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jarvinen, Esko et al. "Bias circuits for GaAs HBT power amplifiers." 2001 IEEE MTT-S International Microwave Sympsoium Digest (Cat. No.01CH37157) 1 (2001): 507-510 vol.1.*

Also Published As

Publication number Publication date
KR20200005465A (ko) 2020-01-15
GB2576417A (en) 2020-02-19
GB201909577D0 (en) 2019-08-14
US20200014332A1 (en) 2020-01-09
JP7247039B2 (ja) 2023-03-28
GB2576417B (en) 2022-12-14
CN110690862A (zh) 2020-01-14
DE102019209713A1 (de) 2020-01-09
US11038465B2 (en) 2021-06-15
JP2020010333A (ja) 2020-01-16
SG10201906204QA (en) 2020-02-27
TWI841575B (zh) 2024-05-11
TW202007076A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
KR102817739B1 (ko) 증폭기 선형성 부스트 회로들 및 포스트 왜곡 피드백 제거를 위한 방법들
US10642296B2 (en) Programmable low dropout regulators with fast transient response when programming output voltage
US10566943B2 (en) Apparatus and methods for biasing of power amplifiers
US10147990B2 (en) Low-noise amplifier with low-loss bypass mode
US9859846B2 (en) Apparatus and methods for capacitive load reduction in a mobile device
JP5979160B2 (ja) 増幅器
KR101654221B1 (ko) 전력 증폭기
US10700646B2 (en) pHEMT switch circuits with enhanced linearity performance
US10033333B2 (en) Universal RF amplifier controller
US20190334478A1 (en) High power radio-frequency switching topology and method
US9800210B2 (en) Power amplifier including a plurality of FET cells connected in parallel
JP6658751B2 (ja) 信号処理装置
HK40021362A (en) Amplifier linearity boost circuits and methods for post distortion feedback cancelation
US20250062725A1 (en) High linearity power amplifier
HK1218676B (en) Apparatus and methods for biasing power amplifiers
HK1191142A (en) Apparatus and methods for biasing power amplifiers

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190703

PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240624

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250602

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration