KR102817370B1

KR102817370B1 - 터치센싱장치 및 이를 포함하는 디스플레이 장치

Info

Publication number: KR102817370B1
Application number: KR1020180170722A
Authority: KR
Inventors: 이희진; 이재환; 남정권; 이규태; 정현수; 장진윤; 윤희라; 신경민; 강문석
Original assignee: 주식회사 엘엑스세미콘
Priority date: 2018-12-27
Filing date: 2018-12-27
Publication date: 2025-06-10
Anticipated expiration: 2038-12-27
Also published as: KR20200080830A; CN111381716A; US10942604B2; US20200210020A1; CN111381716B

Abstract

기생 커패시턴스에 의한 터치감지 성능 저하를 개선할 수 있는 본 발명의 일 측면에 따른 터치센싱장치는 터치센싱라인을 통해 터치전극으로부터 수신되는 수신신호와 기준신호간의 차이를 버퍼링하고, 버퍼링된 신호에 대응되는 제1 및 제2 전류를 생성하는 복수개의 버퍼; 상기 복수개의 버퍼에 각각 연결되고, 상기 제1 전류를 미러링하여 생성된 제1 미러전류와 상기 제2 전류를 미러링하여 생성된 제3 미러전류를 이용하여 제1 출력신호를 생성하고, 상기 제1 전류를 미러링하여 생성된 제2 미러전류와 상기 제2 전류를 미러링하여 생성된 제4 미러전류를 이용하여 제2 출력신호를 생성하는 복수개의 전류미러부; 및 상기 복수개의 전류미러부들 중 n-1번째 전류미러부에서 출력되는 제2 출력신호와 n번째 전류미러부에서 출력되는 제1 출력신호의 차이를 적분하여 출력하는 복수개의 적분기를 포함하는 것을 특징으로 한다.

Description

터치센싱장치 및 이를 포함하는 디스플레이 장치{Touch Sensing Device and Display Device Including The Same}

본 발명은 터치센싱장치에 관한 것으로서, 보다 구체적으로 디스플레이 패널의 터치를 감지할 수 있는 터치센싱장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정디스플레이장치(LCD: Liquid Crystal Display Device)나 유기발광 디스플레이장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 디스플레이장치가 활용되고 있다.

최근에는 버튼, 키보드, 마우스 등의 통상적인 입력방식에서 탈피하여, 사용자의 손가락 또는 스타일러스 펜 등에 의한 터치입력을 감지할 수 있는 터치스크린 패널(Touch Screen Panel)을 구비한 디스플레이장치가 널리 이용되고 있다. 이러한 터치스크린 패널을 구비한 디스플레이장치는 터치유무 및 터치좌표(터치 위치)를 정확하게 검출하기 위한 터치센싱장치를 포함한다.

터치센싱장치는 터치스크린 패널에 배치된 터치전극들을 구동하여 터치센싱신호를 검출하고, 이를 이용하여 터치 유무 또는 터치 위치와 같은 터치정보를 검출한다.

종래의 터치센싱장치는, 터치스크린 패널을 구동하여 센싱하는 과정에서 터치스크린 패널의 내부 또는 외부에서 터치구동패턴들과 주변도체들 간에 불필요한 기생 커패시턴스가 발생할 수 있다. 이와 같이, 터치스크린 패널의 내부 또는 외부에서 기생 커패시턴스가 발생하게 되면 정전용량방식으로 터치를 감지하는 경우 기생 커패시턴스로 인해 터치감도가 크게 저하되는 문제점이 발생할 수 있다. 이러한 문제점은 터치스크린 패널이 디스플레이 패널에 내장되는 경우에 더욱 심각하게 발생할 수 있다.

특히, 최근 스마트 폰 등에 그 사용이 증대되고 있는 플라스틱 OLED(Plastic Organic Light Emitting Diode: pOLED) 디스플레이의 경우, 스마트 폰의 두께가 점점 얇아짐에 따라 터치스크린 패널과 플라스틱 OLED의 캐소드 전극 사이에 큰 기생 커패시턴스가 발생하게 된다. 이러한 큰 기생 커패시턴스로 인해 터치를 센싱하는 터치센싱장치의 피드백 팩터(Feedback Factor)에 의해 센싱앰프의 설계가 어려워 진다는 문제점이 발생한다.

또한, 기생 커패시턴스의 증가에 따라 터치센싱장치의 센싱앰프에 적용된 피드백 커패시터를 증가시켜야 하므로 터치센싱장치의 설계면적이 증가할 뿐만 아니라 센싱앰프의 출력신호가 감소하게 된다는 문제점이 발생한다.

이외에도, 기생 커패시턴스를 통해 디스플레이 노이즈가 터치스크린 패널로 유입될 수 있어 SNR(Signal Noise Ratio) 특성이 나빠진다는 문제점이 발생한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 기생 커패시턴스에 의한 터치센싱 성능 저하를 개선할 수 있는 터치센싱장치 및 이를 포함하는 디스플레이 장치를 제공하는 것을 그 기술적 과제로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 터치센싱장치는 터치센싱라인을 통해 터치전극으로부터 수신되는 수신신호와 기준신호간의 차이를 버퍼링하고, 버퍼링된 신호에 대응되는 제1 및 제2 전류를 생성하는 복수개의 버퍼; 상기 복수개의 버퍼에 각각 연결되고, 상기 제1 전류를 미러링하여 생성된 제1 미러전류와 상기 제2 전류를 미러링하여 생성된 제3 미러전류를 이용하여 제1 출력신호를 생성하고, 상기 제1 전류를 미러링하여 생성된 제2 미러전류와 상기 제2 전류를 미러링하여 생성된 제4 미러전류를 이용하여 제2 출력신호를 생성하는 복수개의 전류미러부; 및 상기 복수개의 전류미러부들 중 n-1번째 전류미러부에서 출력되는 제2 출력신호와 n번째 전류미러부에서 출력되는 제1 출력신호의 차이를 적분하여 출력하는 복수개의 적분기를 포함하는 것을 특징으로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따른 터치센싱장치는 제1 터치센싱라인을 통해 제1 터치전극에 연결되고, 캐스코드 구성의 제1 풀-업 회로와 캐스코드 구성의 제1 풀-다운 회로를 갖는 제1 출력회로를 포함하는 제1 버퍼; 상기 제1 버퍼에 연결되고, 상기 제1 풀-업 회로에 흐르는 제1 전류를 미러링하여 제1 미러전류를 생성하는 제1 PMOS 캐스코드 미러전류 생성회로; 상기 제1 버퍼에 연결되고, 상기 제1 풀-다운 회로에 흐르는 제2 전류를 미러링하여 제3 미러전류를 생성하는 제1 NMOS 캐스코드 미러전류 생성회로; 및 상기 제1 미러전류 및 상기 제3 미러전류를 이용하여 생성된 제1 출력신호와 미리 정해진 신호의 차이를 적분하는 적분기를 포함한다.

상술한 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따른 디스플레이 장치는 복수개의 터치전극 및 상기 복수개의 터치전극에 연결되어 해당 터치전극에 발생된 정전용량에 대응되는 수신신호를 전송하는 복수개의 터치센싱라인을 포함하는 터치 스크린 패널; 및 상기 복수개의 터치센싱라인에 연결되어 터치여부를 센싱하는 터치센싱장치를 포함하고, 상기 터치센싱장치는 각 터치센싱라인에 연결되어 해당 터치전극으로부터 수신되는 수신신호와 기준신호간의 차이를 버퍼링하고, 버퍼링된 신호에 대응되는 제1 및 제2 전류를 생성하는 복수개의 버퍼; 상기 복수개의 버퍼에 각각 연결되고, 상기 제1 전류를 미러링하여 생성된 제1 미러전류와 상기 제2 전류를 미러링하여 생성된 제3 미러전류를 이용하여 제1 출력신호를 생성하고, 상기 제1 전류를 미러링하여 생성된 제2 미러전류와 상기 제2 전류를 미러링하여 생성된 제4 미러전류를 이용하여 제2 출력신호를 생성하는 복수개의 전류미러부; 및 상기 복수개의 전류미러부들 중 n-1번째 전류미러부에서 출력되는 제2 출력신호와 n번째 전류미러부에서 출력되는 제1 출력신호의 차이를 적분하여 출력하는 복수개의 적분기를 포함하는 것을 특징으로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따른 디스플레이 장치는 복수개의 터치전극 및 상기 복수개의 터치전극에 연결되어 해당 터치전극에 발생된 정전용량에 대응되는 수신신호를 전송하는 복수개의 터치센싱라인을 포함하는 터치 스크린 패널; 및 상기 복수개의 터치센싱라인에 연결되어 터치여부를 센싱하는 터치센싱장치를 포함하고, 상기 터치센싱장치는 제1 터치구동라인을 통해 제1 터치전극에 연결되고, 캐스코드 구성의 제1 풀-업 회로와 캐스코드 구성의 제1 풀-다운 회로를 갖는 제1 출력회로를 포함하는 제1 버퍼; 상기 제1 버퍼에 연결되고, 상기 제1 풀-업 회로에 흐르는 제1 전류를 미러링하여 제1 미러전류를 생성하는 제1 PMOS 캐스코드 미러전류 생성회로; 상기 제1 버퍼에 연결되고, 상기 제1 풀-다운 회로에 흐르는 제2 전류를 미러링하여 제3 미러전류를 생성하는 제1 NMOS 캐스코드 미러전류 생성회로; 및 상기 제1 미러전류 및 상기 제3 미러전류를 이용하여 생성된 제1 출력신호와 미리 정해진 신호의 차이를 적분하는 적분기를 포함하는 것을 특징으로 한다.

본 발명에 따르면, 버퍼 및 전류미러부를 이용하여 첫 번째 스테이지를 구성하고, 인접채널의 전류미러부 출력을 차동센싱하는 센싱앰프를 이용하여 두 번째 스테이지를 구성함으로써 공통으로 발생되는 디스플레이 노이즈 및 외부 노이즈를 효과적으로 제거할 수 있다는 효과가 있다.

또한, 본 발명에 따르면 터치센싱장치에 구현된 버퍼들 각각이 터치스크린 패널의 터치구동라인들 각각과 일대일로 직접 연결되므로, 버퍼들 각각과 터치구동라인들 각각의 사이에 추가적인 회로, 예컨대 먹스가 불필요하다는 효과가 있다.

또한, 본 발명에 따르면 터치센싱장치에 구현된 버퍼들 각각이 터치 스크린 패널의 터치센싱라인들 각각과 일대일로 직접 연결되므로, 모든 채널들에서 동시에 신호들을 생성하거나 처리할 수 있다는 효과가 있다. 이에 따라, 터치센싱장치가 각 채널의 신호를 순차적으로 센싱하는 종래의 타임 시퀀스 방식에 비해 센싱시간의 증가를 감소시킬 수 있고, 타임 시퀀스별 센싱시간 차이에 의한 신호품질의 저하를 감소시킬 수 있다는 효과가 있다.

또한, 본 발명에 따르면 첫 번째 스테이지를 버퍼들로 구성함으로써 큰 커패시턴스 로드에 의한 피드백 팩터의 제한이 완화되어 센싱앰프의 설계가 용이해지고, 피드백 커패시터의 증가가 요구되지 않기 때문에 설계면적 증가 및 센싱앰프의 출력신호 감소를 최소화할 수 있다는 효과가 있다.

또한, 본 발명에 따르면 두 번째 스테이지에서의 출력신호의 게인을 첫 번째 스테이지에 포함된 전류미러부를 이용하여 조절할 수 있어 두 번째 스테이지에 포함된 센싱앰프의 피드백 커패시터의 값을 감소시킬 수 있어 센싱앰프의 설계면적 효율성을 극대화할 수 있다는 효과가 있다.

또한, 본 발명에 따르면 싱글-엔디드 변환을 위한 기준신호(REF)가 첫 번째 센싱앰프 및 마지막 센싱앰프에서 선택적으로 이용될 수 있으므로, 양 채널 중 노이즈가 없거나 터치가 없는 채널을 선택적으로 이용하여 차동신호들을 싱글-엔디드 신호로 변환할 수 있다는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 터치센싱장치를 포함하는 디스플레이 장치의 블록도이다.
도 2는 도 1에 도시된 터치센싱장치의 동작을 설명하기 위한 회로도이다.
도 3은 도 1 및 도 2에 도시된 버퍼와 전류미러를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 터치센싱장치를 이용하여 셀프 커패시턴스 감지를 설명하기 위한 회로도이다.
도 5는 본 발명의 일 실시예에 따라 터치센싱장치와 I/Q 복조기를 포함하는 디스플레이 장치의 블록도이다.

명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 터치센싱장치를 포함하는 디스플레이 장치의 블록도이다. 도 1을 참조하면, 디스플레이 장치(100A)는 터치 스크린 패널 (103, Touch Screen Panel: TSP) 및 터치센싱장치(110A)를 포함한다. 터치센싱장치(110A)는 반도체 패키지로 패키징될 수 있다.

디스플레이 장치(100A)는 모바일 장치일 수 있고, 모바일 장치는 랩탑 컴퓨터, 스마트 폰, 모바일 인터넷 장치(Mobile Internet Device: MID), 또는 사물 인터넷(Internet of Things: IoT) 장치로 구현될 수 있다. 일 실시예에 있어서, 디스플레이 장치(100A)는 플라스틱 OLED(Plastic OLED) 디스플레이 패널을 포함하는 디스플레이 장치일 수 있다.

터치스크린 패널(103)은 터치구동신호를 전송하는 터치구동라인들(TX1~TXm, m은 2이상의 자연수), 복수개의 터치전극들(107), 및 터치전극들(107)의 전압들(또는 전하들)을 전송하는 터치센싱라인들(105-1~105-n; n은 2 이상의 자연수)을 포함한다. 각 터치전극(107)은 상호 커패시터를 포함한다. 터치센싱라인들(105-1~105-n)은 터치스크린 패널(103)의 감지라인들을 의미할 수 있다. 일 실시예에 있어서, 터치스크린 패널(103)은 디스플레이 장치(100A)에 내장된 형태로 구현될 수 있다. 예컨대, 터치 스크린 패널(103)은 디스플레이 장치(100A)에 온셀 타입으로 배치될 수 있다.

도 1에서는 터치스크린 패널(103)이 터치구동라인들(TX1~Txm)과 터치센싱라인(105-1~105-n)을 포함하는 상호정전용량 방식의 터치스크린 패널인 것으로 도시하다. 하지만, 본 발명은 이에 한정되지 않고 터치구동신호의 공급과 사용자의 터치 또는 액티브 펜의 터치에 의해 발생되는 정전용량의 수신이 하나의 터치센싱라인을 통해 구현되는 자기정전용량 방식의 터치스크린 패널에 적용될 수도 있을 것이다.

터치센싱장치(110A)는 터치스크린 패널(103) 상에 발생되는 터치를 센싱하는 터치센싱기능을 수행한다. 일 실시예에 있어서, 터치센싱장치(110A)는 터치전극(107)들로 터치구동신호를 공급하여 터치전극(107)을 구동하고, 터치전극(107)의 터치시 발생되는 정전용량의 변화를 센싱할 수 있다. 이를 위해, 터치센싱장치(110A)는 터치구동라인(TX1~Txm)을 통해 터치전극(107)으로 터치구동신호를 공급하는 터치구동신호 공급부(미도시)를 더 포함할 수 있다.

이러한 터치센싱장치(110A)는 터치센싱라인들(105-1~105-n)에 연결된 복수개의 버퍼(120-1~120-n), 복수개의 전류미러부(130-1~130-n), 및 복수개의 적분기(140-1~140-(n+1))를 포함한다. 본 명세서에 첨부된 도면 상에서 작은 원으로 표시된 기호는 반전단자를 의미한다.

복수개의 버퍼(120-1~120-n)는 각 터치센싱라인(105-1~105-n)을 통해 수신된 각 수신신호(RX1~RXn)와 기준신호(REF)의 차이를 버퍼링하고, 버퍼된 신호(BF1~BFn)를 출력한다. 각 버퍼(120-1~120-n)의 출력신호(OUT1~OUTn)를 출력하는 출력단자는 각 수신신호(RX1~RXn)를 수신하는 각 버퍼(120-1~120-n)의 입력단자에 연결된다.

일 실시예에 있어서, 각 버퍼(120-1~120-n)는 1의 전압이득을 갖는 연산 증폭기(Operational Amplifier)로 구현될 수 있다. 이러한 실시예에 따르는 경우, 제1 스테이지(First Stage)의 각 버퍼(120-1~120-n)는 단위이득 버퍼, 단위이득 증폭기, 또는 버퍼 증폭기일 수 있다.

본 발명에 따르면 각 터치센싱라인(105-1~105-n)이 각 버퍼(120-1~120-n)에 일대일로 직접 연결되므로, 각 터치센싱라인(105-1~105-n)과 각 버퍼(120-1~120-n) 사이에는 추가적인 회로, 예컨대 먹스(MUX)가 요구되지 않게 된다.

또한, 본 발명에 따르면 각 터치센싱라인(105-1~105-n)이 각 버퍼(120-1~120-n)에 일대일로 직접 연결되어 있으므로, 모든 전송채널들에서 동시에 신호들이 생성될 수 있다. 여기서 전송채널(Transmission Channel)은 수신신호(Rx1~RXn)를 처리하기 위해 필요한 버퍼, 전류미러, 및 적분기를 포함하는 회로구성을 의미할 수 있다. 이에 따라, 터치센싱장치(110A)는 각 전송채널을 순차적으로 센싱하는 종래의 타임 시퀀스 방식에 비해 센싱시간의 증가가 없거나 센싱시간이 상당히 감소할 뿐만 아니라, 타임 시퀀스별 센싱시간 차이에 의한 신호 품질의 저하가 없거나 신호품질 저하가 상당히 감소하게 된다.

한편, 하나의 터치센싱라인이 2개의 채널에 연결되어 차동센싱이 수행되는 기존방식의 경우 센싱신호 크기가 반으로 감소하게 된다는 문제점이 있지만, 본 발명에 따르면 각 터치센싱라인(105-1~105-n)이 각 버퍼(120-1~120-n)에 일대일로 직접 연결되어 있으므로 센싱신호 크기가 감소되지 않아 높은 SNR을 갖는 센싱신호를 획득할 수 있게 된다.

또한, 각 전송채널의 제1 스테이지가 복수개의 버퍼(120-1~120-n)로 구성됨에 따라 높은 커패시턴스 로드(High Capacitance Load)에 의한 피드백 팩터(Feedback Factor)의 제한으로 인한 증폭기 설계의 어려움(예컨대, 증폭속도 및 전류소모와 관련된 어려움)과, 큰 피드백 커패시터가 사용됨에 따라 설계 면적이 증가하게 되는 문제점을 해결할 수 있게 된다.

이외에도, 본 발명에 따르면 싱글-엔디드 변환을 위한 기준신호(REF)가 첫 번째 전송채널과 마지막 전송채널에서 사용될 수 있으므로, 수신신호들(RX1~RXn)에 대한 알고리즘 처리가 용이해지게 된다. 예컨대, 상기 알고리즘은 첫 번째 전송채널과 마지 전송채널 중 노이즈 또는 터치가 없는 전송채널을 판단하여 선택적으로 차동 신호들을 싱글-엔디드 신호로 변환할 수 있다.

복수개의 전류미러부(130-1~130-n)는 각 버퍼(120-1~120-n)로부터 제공되는 출력신호(BF1~BFn)를 전류로 변환하고, 변환된 전류를 각 적분기(140-1~140-n)로 공급한다. 일 실시예에 있어서, 각 전류미러부(130-1~130-n)는 입력전하를 출력전류로 변환하는 전하-전류 변환기일 수 있다.

제1 전류미러부(130-1)는 제1 버퍼(120-1)의 출력회로에 흐르는 전류를 복사하여 한 쌍(또는 2개)의 미러전류들(RX1L, RX1R)을 생성하고, 제2 전류미러부(130-2)는 제2 버퍼(120-2)의 출력회로에 흐르는 전류를 복사하여 한 쌍(또는 2개)의 미러전류들(RX2L, RX2R)을 생성하고, 제n 전류미러부(130-n)는 제n 버퍼(120-n)의 출력회로에 흐르는 전류를 복사하여 한 쌍(또는 2개)의 미러전류들(RXnL, RXnR)을 생성한다.

이때, 2개의 미러전류들(RX1L, RX1R) 각각의 전류량은 동일하고, 2개의 미러전류들(RX2L, RX2R) 각각의 전류량은 동일하고, 2개의 미러 류들(RXnL, RXnR) 각각의 전류량은 동일하다.

2개의 미러 전류들(RX1L, RX1R) 각각의 전류량은 제1 제어신호들을 이용하여 조절 가능하고, 2개의 미러 전류들(RX2L, RX2R) 각각의 전류량은 제2 제어신호들을 이용하여 조절 가능하며, 2개의 미러 전류들(RXnL, RXnR) 각각의 전류량은 제n 제어신호들을 이용하여 조절될 수 있다.

제1 적분기(140-1)는 기준신호(REF)와 제1 전류미러부(130-1)의 미러 전류(RX1L)의 차이를 적분한다. 이에 따라, 제1 적분기(140-1)를 통해 기준신호(REF)와 제1 수신신호(RX1)의 차이(REF-RX1)에 해당하는 적분신호가 출력될 수 있다.

제2 적분기(140-2)는 제1 전류미러부(130-1)의 미러전류(RX1R)와 제2 전류미러부(130-2)의 미러전류(RX2L)와의 차이를 적분한다. 이에 따라, 제2 적분기(140-2)를 통해 제1 수신신호(RX1)와 제2 수신신호(RX2)의 차이(RX1-RX2)에 해당하는 적분 신호가 출력될 수 있다.

제(n+1) 적분기(140-(n+1))는 제n 전류미러부(130-n)의 미러전류(RXnR)와 기준신호(REF)와 차이를 적분한다. 이에 따라, 제(n+1) 적분기(140-(n+1))를 통해 제n 수신신호(RXn)와 기준신호(REF)의 차이(RXn-REF)에 해당하는 적분 신호가 출력될 수 있다.

도 2는 도 1에 도시된 터치센싱장치의 동작을 설명하기 위한 회로도이다. 설명의 편의를 위해, 도 1에 도시된 터치센싱장치(110A) 중에서 제1 수신신호(RX1)의 발생과 처리에 관련된 부분을 위주로 설명하기로 한다.

제1 터치센싱라인(105-1)에 연결된 제1 패드(PAD1)를 통해 전송된 제1 수신신호(RX1)와, 기준신호(REF)에 해당하는 펄스(V_DRV)가 제1 버퍼(120-1)로 입력되면, 제1 버퍼(120-1)는 버퍼된 신호(BF1)에 해당하는 전류(i₁)를 제1 전류미러(130-1)로 출력한다.

그리고, 제2 터치센싱라인(105-2)에 연결된 제2 패드(PAD2)를 통해 전송된 제2수신신호(RX2)와, 기준신호(REF)에 해당하는 펄스(V_DRV)가 제2 버퍼(120-2)로 입력되면, 제2 버퍼(120-2)는 버퍼된 신호(BF2)에 해당하는 전류(i₂)를 제2 전류 미러(130-2)로 출력한다.

여기서, C₁ 및 C₂는 사용자의 손가락(FG)이 터치스크린 패널(103)을 터치했을 때 생성된 터치 커패시턴스(또는 터치 커패시터)를 나타내고, C_P는 터치스크린 패널 (103)의 기생 커패시턴스(또는 기생 커패시터)를 나타내며, C_F는 피드백 커패시터를 나타낸다. K는 도 3을 참조하여 후술하기로 한다.

제1 전류미러부(130-1)는 미러전류들(RX1L, RX1R)을 출력하고, 미러 전류들(RX1L과 RX1R) 각각의 전류량은 동일하다. 이때 미러 전류들(RX1L, RX1R) 각각은 수학식 1과 같이 표현될 수 있다.

제2 전류미러부(130-2)는 미러전류들(RX2L, RX2R)을 출력하고, 미러전류들(RX2L, RX2R) 각각의 전류량은 동일하다. 이때 미러전류들(RX2L, RX2R) 각각은 수학식 2와 같이 표현될 수 있다.

적분기(140-2)는 제1 전류미러부(130-1)에서 출력되는 미러전류(RX1R)와 제2 전류미러부(130-2)에서 출력되는 미러전류(RX2L)의 차이를 적분하여 출력신호를 출력한다. 출력신호는 제1 수신신호(RX1)와 제2 수신신호(RX2)의 차이(RX1-RX2)나 차이(RX1-RX2)에 해당하는 신호일 수 있다.

이하, 도 1 내지 도 3을 참조화여 본 발명에 따른 버퍼와 전류미러부의 동작에 대해 보다 구체적으로 설명한다. 도 3은 도 1 및 도 2에 도시된 버퍼와 전류미러부를 나타내는 회로도이다. 도 3에서는 설명의 편의를 위해 제1 버퍼(120-1), 제1 전류미러부(130-1), 제2 버퍼(120-2), 및 제2 전류미러부(130-2)만 도시하였다.

제1 버퍼(120-1)는 제1 연산증폭기(AMP1)와 제1 출력회로(125-1)를 포함하고, 단위이득 버퍼 구성을 위해 제1 연산증폭기(AMP1)의 출력단자(ND1)는 제1 수신신호(RX1)가 입력되는 제1 연산증폭기(AMP1)의 입력단자에 연결된다.

제1 출력회로(125-1)는 제1 풀-업 회로(PU1) 및 제1 풀-다운 회로(PD1)를 포함한다. 제1 풀-업 회로(PU1)와 제1 풀-다운 회로(PD1) 각각은 캐스코드 구성(Cascode Configuration)으로 구현될 수 있다.

제1 풀-업 회로(PU1)는 제1 전원(VDD)을 공급하는 제1 전원라인(또는 전원노드)과 출력단자(ND1) 사이에 직렬로 연결된 PMOS 트랜지스터들(P1, P2)을 포함하고, 풀-업 작동(또는 전류소싱(Current Sourcing) 작동) 시에 제1 전류(I1)는 제1 풀-업 회로(PU1)를 통해 출력단자(ND1) 쪽으로 흐른다.

제1 풀-다운 회로(PD1)는 출력단자(ND1)와 제2 전원(VSS)을 공급하는 제2 전원라인 사이에 직렬로 연결된 NMOS 트랜지스터들(N1, N2)를 포함하고, 풀-다운 작동(또는 전류 싱킹(Current Sinking) 작동) 시에 제2 전류(I2)는 제1 풀-다운 회로(PD1)를 통해 제2 전원라인 쪽으로 흐른다.

제1 전류미러부(130-1)는 제1 전류미러회로(210)와 제2 전류미러 회로(230)를 포함한다. 제1 전류미러회로(210)는 제1 미러전류 생성회로(215)와 제2 미러전류 생성회로(220)를 포함하고, 제2 전류미러회로(230)는 제3 미러전류 생성회로(235)와 제4 미러전류 생성회로(240)를 포함한다.

제1 전류미러회로(210)는 PMOS 캐스코드 전류미러회로로 구현되고, 제1 전류(I1)를 미러링하여 제1 미러전류(MI1)와 제2 미러전류(MI2)를 생성한다. 제1 미러전류 생성회로(215)와 제2 미러전류 생성회로(220) 각각은 PMOS 캐스코드 전류미러회로로 구현된다.

제1 미러전류 생성회로(215)는 제1 전원(VDD)을 공급하는 제1 전원라인과 제1 미러 출력단자(ND2) 사이에 직렬로 연결된 PMOS 트랜지스터들(P3, P4)을 포함하고, 풀-업 작동(또는 전류 소싱 작동) 시에 제1 미러전류(MI1)는 제1 미러전류 생성회로(215)를 통해 제1 미러 출력단자(ND2) 쪽으로 흐른다.

제2 미러전류 생성회로(220)는 제1 전원(VDD)을 공급하는 제1 전원라인과 제2 미러 출력단자(ND3) 사이에 직렬로 연결된 PMOS 트랜지스터들(P5, P6)을 포함하고, 풀-업 작동(또는 전류 소싱 작동) 시에 제2 미러전류(MI2)는 제2 미러전류 생성회로(220)를 통해 제2 미러 출력단자(ND3) 쪽으로 흐른다.

제1 풀-업 회로(PU1)와 제1 미러전류 생성회로(215)는 전류미러를 형성하고, 제1 풀-업 회로(PU1)와 제2 미러전류 생성회로(220)는 전류 미러를 형성한다.

제1 전류(I1)의 양은 각 미러전류(MI1과 MI2)의 양보다 많고, 제1 미러전류(MI1)의 양과 제2 미러전류(MI2)의 양은 동일하다.

예컨대, 각 PMOS 트랜지스터(P1, P2, P3, P4, P5, 및 P6)의 채널의 길이가 서로 동일하고, 각 PMOS 트랜지스터(P1, P2)의 채널의 폭이 서로 동일하고, 각 PMOS 트랜지스터(P3, P4, P5, 및 P6)의 채널의 폭이 서로 동일하고, PMOS 트랜지스터(P1)의 채널의 폭이 PMOS 트랜지스터(P3)의 채널의 폭의 K(K는 2이상의 자연수) 배라고 가정하면, 각 미러전류(MI1, MI2)의 양은 제1 전류(I1)의 양의 (1/K)배이다.

위와 같은 가정하에서 제어신호들을 이용하여 각 PMOS 트랜지스터(P3~P6)의 채널의 폭을 조절할 수 있다면, 각 미러전류(MI1, MI2)의 양은 조절될 수 있다.

제2 전류미러회로(230)는 NMOS 캐스코드 전류미러회로로 구현되고, 제2 전류(I2)를 미러링하여 제3 미러전류(MI3)와 제4 미러전류(MI4)를 생성한다. 제3 미러전류 생성회로(235)와 제4 미러전류 생성회로(240) 각각은 NMOS 캐스코드 전류미러회로로 구현된다. 제1 미러전류(MI1)와 제3 미러전류(MI3)는 동일하고, 제2 미러전류(MI2)와 제4 미러전류(MI4)는 동일하다고 가정한다.

제3 미러전류 생성회로(235)는 제1 미러 출력단자(ND2)와 제2 전원라인(VSS) 사이에 직렬로 연결된 NMOS 트랜지스터들(N3, N4)를 포함하고, 풀-다운 작동(또는 전류 싱킹 작동) 시에 제3 미러전류(MI3)는 제3 미러전류 생성회로(235)를 통해 제2 전원라인(VSS) 쪽으로 흐른다. 이에 따라, 제1 미러 출력단자(ND2)를 통해 제1 미러전류(MI1)와 제3 미러전류(MI3)의 차이에 해당하는 제1 출력신호(RX1L)가 출력된다.

제4 미러전류 생성회로(240)는 제2 미러 출력단자(ND3)와 제2 전원라인(VSS) 사이에 직렬로 연결된 NMOS 트랜지스터들(N5, N6)를 포함하고, 풀-다운 작동(또는 전류 싱킹 작동) 시에 제4 미러전류(MI4)는 제4 미러전류 생성회로(240)를 통해 제2 전원라인(VSS) 쪽으로 흐른다. 이에 따라, 제2 미러 출력단자(ND3)를 통해 제2 미러전류(MI2)와 제4 미러전류(MI4)의 차이에 해당하는 제2 출력신호(RX1R)가 출력된다.

제1 풀-다운 회로(PD1)와 제3 미러전류 생성회로(235)는 전류미러를 형성하고, 제1 풀-다운 회로(PD1)와 제4 미러전류 생성회로(240)는 전류미러를 형성한다.

제2 전류(I2)의 양은 각 미러전류(MI3, MI4)의 양보다 많고, 제3 미러전류(MI3)의 양과 제4 미러전류(MI4)의 양은 동일하다.

예컨대, 각 NMOS 트랜지스터(N1, N2, N3, N4, N5, 및 N6)의 채널의 길이가 서로 동일하고, 각 NMOS 트랜지스터(N1, N2)의 채널의 폭이 서로 동일하고, 각 NMOS 트랜지스터(N3, N4, N5, 및 N6)의 채널의 폭이 서로 동일하고, NMOS 트랜지스터(N1)의 채널의 폭이 NMOS 트랜지스터(N3)의 채널의 폭의 K 배라고 가정하면, 각 미러전류(MI3, MI4)의 양은 제2 전류(I2)의 양의 (1/K)배이다.

위와 같은 가정하에서 제어신호들을 이용하여 각 NMOS 트랜지스터(N3~N6)의 채널의 폭을 조절할 수 있다면, 각 미러전류(MI3, MI4)의 양은 조절될 수 있다.

제2 버퍼(120-2)는 제2 연산 증폭기(AMP2)와 제2 출력회로(125-2)를 포함하고, 단위이득 버퍼 구성을 위해 제2 연산 증폭기(AMP2)의 출력 단자(ND4)는 제2 수신신호(RX2)가 입력되는 제2 연산 증폭기(AMP2)의 입력 단자에 연결된다.

제2 출력회로(125-2)는 제2 풀-업 회로(PU2) 및 제2 풀-다운 회로(PD2)를 포함한다. 제2 풀-업 회로(PU2)와 제2 풀-다운 회로(PD2) 각각은 캐스코드 구성으로 구현될 수 있다.

제2 풀-업 회로(PU2)는 제1 전원(VDD)을 공급하는 제1 전원라인과 출력단자 (ND4) 사이에 직렬로 연결된 PMOS 트랜지스터들(P11, P12)를 포함하고, 풀-업 작동(또는 전류 소싱 작동) 시에 제3 전류(I3)는 제2 풀-업 회로(PU2)를 통해 출력단자(ND4) 쪽으로 흐른다.

제2 풀-다운 회로(PD2)는 출력단자(ND4)와 제2 전원(VSS)을 공급하는 제2 전원라인 사이에 직렬로 연결된 NMOS 트랜지스터들(N11, N12)를 포함하고, 풀-다운 작동(또는 전류 싱킹 작동) 시에 제4 전류(I4)는 제2 풀-다운 회로(PD2)를 통해 제2 전원라인(VSS) 쪽으로 흐른다.

제2 전류미러부(130-2)는 제3 전류미러회로(250) 및 제4 전류미러회로(270)를 포함한다. 제3 전류미러회로(250)는 제5 미러전류 생성회로(255)와 제6 미러전류 생성회로(260)를 포함하고, 제4 전류미러회로(270)는 제7 미러전류 생성회로 (275)와 제8 미러전류 생성회로(280)를 포함한다.

제3 전류미러회로(250)는 PMOS 캐스코드 전류 미러 회로로 구현되고, 제3 전류(I3)를 미러링하여 제5 미러전류(MI5)와 제6 미러전류(MI6)를 생성한다. 제5 미러전류 생성회로(255)와 제6 미러전류 생성회로(260) 각각은 PMOS 캐스코드 전류미러회로로 구현된다.

제5 미러전류 생성회로(255)는 제1 전원(VDD)을 공급하는 제1 전원라인과 제3 미러 출력단자(ND5) 사이에 직렬로 연결된 PMOS 트랜지스터들(P13, P14)을 포함하고, 풀-업 작동(또는 전류 소싱 작동) 시에 제5 미러전류(MI5)는 제5 미러전류 생성회로(255)를 통해 제3 미러 출력단자(ND5) 쪽으로 흐른다.

제6 미러전류 생성회로(260)는 제1 전원(VDD)을 공급하는 제1 전원라인과 제4 미러 출력단자(ND6) 사이에 직렬로 연결된 PMOS 트랜지스터들(P15, P16)을 포함하고, 풀-업 작동(또는 전류 소싱 작동) 시에 제5 미러전류(MI5)는 제6 미러전류 생성회로(260)를 통해 제4 미러 출력단자(ND6) 쪽으로 흐른다.

제2 풀-업 회로(PU2)와 제5 미러전류 생성회로(255)는 전류미러를 형성하고, 제2 풀-업 회로(PU2)와 제6 미러전류 생성회로(260)는 전류미러를 형성한다.

제3 전류(I3)의 양은 각 미러전류(MI5, MI6)의 양보다 많고, 제5 미러전류(MI5)의 양과 제6 미러전류(MI6)의 양은 동일하다.

예컨대, 각 PMOS 트랜지스터(P11, P12, P13, P14, P15, 및 P16)의 채널의 길이가 서로 동일하고, 각 PMOS 트랜지스터(P11, P12)의 채널의 폭이 서로 동일하고, 각 PMOS 트랜지스터(P13, P14, P15, 및 P16)의 채널의 폭이 서로 동일하고, PMOS 트랜지스터(P11)의 채널의 폭이 PMOS 트랜지스터(P13)의 채널의 폭의 K 배라고 가정하면, 각 미러전류(MI5, MI6)의 양은 제3 전류(I3)의 양의 (1/K)배이다.

위와 같은 가정하에서 제어신호들을 이용하여 각 PMOS 트랜지스터(P13~P16)의 채널의 폭을 조절할 수 있다면, 각 미러전류(MI5, MI6)의 양은 조절될 수 있다.

제4 전류미러회로(270)는 NMOS 캐스코드 전류미러회로로 구현되고, 제4 전류(I4)를 미러링하여 제7 미러전류(MI7)와 제8 미러전류(MI8)를 생성한다. 제7 미러전류 생성회로(275)와 제8 미러전류 생성회로(280) 각각은 NMOS 캐스코드 전류미러회로로 구현된다. 제5 미러전류(MI5)와 제7 미러전류(MI7)는 동일하고, 제6 미러전류(MI6)와 제8 미러전류(MI8)는 동일하다고 가정한다.

제7 미러전류 생성회로(275)는 제3 미러 출력단자(ND5)와 제2 전원라인(VSS)사이에 직렬로 연결된 NMOS 트랜지스터들(N13, N14)를 포함하고, 풀-다운 작동(또는 전류 싱킹 작동) 시에 제7 미러전류(MI7)는 제7 미러전류 생성회로(275)를 통해 제2 전원라인(VSS) 쪽으로 흐른다. 이에 따라, 제3 미러 출력단자(ND5)를 통해 제5 미러전류(MI5)와 제7 미러전류(MI7)의 차이에 해당하는 제3 출력신호(RX2L)가 출력된다.

제8 미러전류 생성회로(280)는 제4 미러 출력단자(ND6)와 제2 전원라인(VSS) 사이에 직렬로 연결된 NMOS 트랜지스터들(N15, N16)를 포함하고, 풀-다운 작동(또는 전류 싱킹 작동) 시에 제8 미러전류(MI8)는 제8 미러전류 생성회로(280)를 통해 제2 전원라인(VSS) 쪽으로 흐른다. 이에 따라, 제4 미러 출력단자(ND6)를 통해 제6 미러전류(MI6)와 제8 미러전류(MI8)의 차이에 해당하는 제4 출력신호(RX2R)가 출력된다.

제2 풀-다운 회로(PD2)와 제7 미러전류 생성회로(275)는 전류미러를 형성하고, 제2 풀-다운 회로(PD2)와 제8 미러전류 생성회로(280)는 전류미러를 형성한다.

제4 전류(I4)의 양은 각 미러전류(MI7, MI8)의 양보다 많고, 제7 미러전류(MI7)의 양과 제8 미러전류(MI8)의 양은 동일하다.

예컨대, 각 NMOS 트랜지스터(N11, N12, N13, N14, N15, 및 N16)의 채널의 길이가 서로 동일하고, 각 NMOS 트랜지스터(N11과 N12)의 채널의 폭이 서로 동일하고, 각 NMOS 트랜지스터(N13, N14, N15, 및 N16)의 채널의 폭이 서로 동일하고, NMOS 트랜지스터(N11)의 채널의 폭이 NMOS 트랜지스터(N13)의 채널의 폭의 K 배라고 가정하면, 각 미러전류(MI7, MI8)의 양은 제4 전류(I4)의 양의 (1/K)배이다.

위와 같은 가정하에서 제어신호들을 이용하여 각 NMOS 트랜지스터(N13, N14, N15, 및 N16)의 채널의 폭을 조절할 수 있다면, 각 미러전류(MI7, MI8)의 양은 조절될 수 있다.

상술한 실시예에 따를 때, 제1 전류미러부(130-1)에 의해 생성된 제2 출력신호(RX1R)와 제2 전류미러부(130-2)에 의해 생성된 제3 출력신호(RX2L)가 적분기(140-2)로 입력됨으로써, 적분기(140-1)에 차동센싱이 수행된다.

상술한 바와 같이, 각 출력회로(125-1과 125-2)와 각 전류미러부(130-1과 130-2)가 캐스코드 전류 미러로 구현됨에 따라, 각 전류미러부(130-1과 130-2)를 구성하는 MOS 트랜지스터들의 DC전류 부정합(Mismatch)을 최소화할 수 있어 적분기에 누적되는 DC전류를 최소화하여 적분기의 출력 레인지를 효율적으로 이용할 수 있게 되고, 차동신호들의 왜곡이 제거되거나 상당히 감소하고, 인접 전송채널들과의 부정합(Mismatch)으로 인한 공통 노이즈 제거 기능이 향상될 수 있다.

상술한 실시예에 있어서는 본 발명의 일 시예에 따른 터치센싱장치가 상호 커패시턴스를 감지하는 것으로 설명하였다. 하지만, 본 발명에 따른 터치센싱장치는 도 4에 도시된 바와 같이, 셀프 커패시턴스 감지에도 이용될 수 있다. 도 4를 도 2와 비교할 때, 터치구동신호가 각 버퍼(120-1~120-n)의 비반전 입력단자를 통해 직접 입력된다는 것만 상이할 뿐, 나머지 구성 및 동작은 동일하므로 구체적인 설명은 생략하기로 한다.

도 5는 본 발명의 일 실시예에 따른 터치센싱장치와 I/Q 복조기를 포함하는 디스플레이 장치의 블록도이다. 도 2와 도 5를 참조하면, 도 5의 터치센싱장치(110A-2)는 도 2의 터치센싱장치(110A)의 구성 요소들(120-1, 120-2, 130-1, 130-2, 140-2, 및 C_F) 이외에 각 패드백 커패시터(C_F)를 리셋시키기 위한 각 리셋 스위치(SW1과 SW2), 밴드패스필터(160), I/Q 복조기(I/Q demodulator; 170), I 채널 이득 조절 및 로우 패스 필터(172), 제1 샘플 앤 홀드 회로(174), Q 채널 이득 조절 및 로우 패스 필터(182), 제2 샘플 앤 홀드 회로(184), 멀티플렉서(186), 및 아날로그 디지털 변환기(188)를 더 포함한다.

각 리셋 스위치(SW1과 SW2)는 리셋신호(RST)에 응답하여 각 패드백 커패시터(C_F)를 초기화시킨다.

밴드패스필터(160)는 적분기(140-2)의 출력신호들(V_OUTP, V_OUTN)을 수신하고, 출력신호들(V_OUTP, V_OUTN)을 밴드패스필터링하고, 밴드패스필터된 신호들을 I/Q 복조기(170)로 출력한다.

I/Q 복조기(170)는 밴드패스필터된 신호들을 이용하여 동상차동 신호들(In-Phase Differential Signals; I와 IB)과 직교위상 차동신호들(Quadrature Differential Signals; Q와 QB)을 생성한다. 여기서, I는 동상(In-Phase) 성분을 나타내고, Q는 직교 위상(Quadrature) 성분을 나타낸다.

I 채널 이득 조절 및 로우 패스 필터(172)는 동상차동 신호들(I와 IB) 각각의 이득을 조절하고 이득 조절된 동상차동 신호들 각각을 로우패스 필터링(low pass filtering)하고, 로우패스 필터된 동상차동 신호들을 제1 샘플 앤 홀드 회로(174)로 출력한다. 제1 샘플 앤 홀드 회로(174)는 로우패스 필터링된 동상차동 신호들에 대한 샘플링(sampling) 작동과 홀딩(holding) 작동을 수행한다.

Q 채널 이득 조절 및 로우 패스 필터(182)는 직교위상 차동신호들(Q와 QB)각각의 이득을 조절하고, 이득 조절된 직교위상 차동신호들 각각을 로우 패스 필터링하고, 로우 패스 필터링된 직교위상 차동신호들을 제2 샘플 앤 홀드 회로(184)로 출력한다. 제2 샘플 앤 홀드 회로(184)는 로우패스 필터링된 직교위상 차동신호들에 대한 샘플링 작동과 홀딩 작동을 수행한다.

멀티플렉서(186)는 선택신호들(SEL)에 응답하여 제1 샘플 앤 홀드 회로(174)의 출력신호들 또는 제2 샘플 앤 홀드 회로(184)의 출력신호들을 아날로그 디지털 변환기(188)로 출력한다. 아날로그 디지털 변환기(188)는 멀티플렉서(186)의 출력신호들을 T 비트들의 디지털 신호들로 출력한다. 여기서, T는 2이상의 자연수이다.

도 2 및 도 5를 참조하면, 도 5에서는 터치스크린 패널(103)이 액티브 펜(PEN)에 의해 터치된다고 가정한다. 액티브 펜(PEN)에 의한 구동 신호(VDR, 예컨대, 정현파 또는 구형파)의 주파수와 위상과 각 버퍼(120-1과 120-2)로 공급되는 기준신호(REF)의 주파수와 위상은 서로 비동기이다. 도 8에 도시된 구성들을 갖는 터치센싱장치(110B-2)는, 액티브 펜(PEN)의 구동신호의 주파수와 위상과 각 버퍼(120-1과 120-2)로 공급되는 기준 신호(REF)의 주파수와 위상이 비동기일지라도, I/Q 복조기(170)를 이용하여 액티브 펜(PEN)이 터치스크린 패널(103)에 터치됨을 감지할 수 있다.

도 1 내지 도 5를 참조하여 설명된 터치센싱장치(110A 또는 110A-2)에 포함된 구성들은 터치스크린 패널(103)의 터치를 감지하는 터치센싱회로를 구성하고, 상기 터치센싱회로는 아날로그 프론트 엔드(Analog Front End: AFE)에 구현(또는 배치)될 수 있다.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100A: 디스플레이 장치 103: 터치 스크린 패널
110A, 110A-2: 터치센싱장치
120-1~120-n: 버퍼 125-1: 제1 출력 회로
125-2: 제2 출력 회로 130-1~130-n: 전류 미러부
140-1~140-n: 적분기 PU1, PU2: 풀-업 회로
PD1, PD2: 풀-다운 회로 210: 제1 전류미러회로
215: 제1 미러전류 생성회로 220: 제2 미러전류 생성회로
230: 제2 전류미러회로 235: 제3 미러전류 생성회로
240: 제4 미러전류 생성회로 250: 제3 전류미러회로
255: 제5 미러전류 생성회로 260: 제6 미러전류 생성회로
270: 제4 전류미러회로 275: 제7 미러전류 생성회로
280: 제8 미러전류 생성회로

Claims

터치센싱라인을 통해 터치전극으로부터 수신되는 수신신호와 기준신호간의 차이를 버퍼링하고, 버퍼링된 신호에 대응되는 제1 및 제2 전류를 생성하는 복수개의 버퍼;
상기 복수개의 버퍼에 각각 연결되고, 풀-업 회로에 흐르는 상기 제1 전류를 미러링하여 생성된 제1 미러전류와 풀-다운 회로에 흐르는 상기 제2 전류를 미러링하여 생성된 제3 미러전류를 이용하여 제1 출력신호를 생성하고, 상기 제1 전류를 미러링하여 생성된 제2 미러전류와 상기 제2 전류를 미러링하여 생성된 제4 미러전류를 이용하여 제2 출력신호를 생성하는 복수개의 전류미러부; 및
상기 복수개의 전류미러부들 중 n-1번째 전류미러부에서 출력되는 제2 출력신호와 n번째 전류미러부에서 출력되는 제1 출력신호의 차이를 적분하여 출력하는 복수개의 적분기를 포함하고,
상기 복수개의 전류미러부는,
제1 전원단자와 제1 미러 출력단자 사이에 배치되고, 상기 제1 전류를 미러링하여 상기 제1 미러전류를 생성하는 제1 미러전류 생성회로;
상기 제1 전원단자와 제2 미러 출력단자 사이에 배치되고, 상기 제1 전류를 미러링하여 상기 제2 미러전류를 생성하는 제2 미러전류 생성회로;
상기 제1 미러 출력단자와 제2 전원단자 사이에 배치되고, 상기 제2 전류를 미러링하여 상기 제3 미러전류를 생성하는 제3 미러전류 생성회로; 및
상기 제2 미러 출력단자와 상기 제2 전원단자 사이에 배치되고, 상기 제2 전류를 미러링하여 상기 제4 미러전류를 생성하는 제4 미러전류 생성회로를 더 포함하는 것을 특징으로 하는 터치센싱장치.
제1항에 있어서,
상기 버퍼는,
상기 터치센싱라인에 연결되어 상기 수신신호가 입력되는 반전입력단자, 상기 기준신호가 입력되는 비반전입력단자, 및 상기 반전입력단자에 연결되는 출력단자를 포함하는 연산증폭기; 및
제1 전원노드와 상기 출력단자 사이에 배치되어 상기 제1 전류를 도통시키는 상기 풀-업 회로 및 상기 출력단자와 제2 전원노드 사이에 배치되어 상기 제2 전류를 도통시키는 상기 풀-다운 회로로 구성된 출력회로를 포함하는 것을 특징으로 하는 터치센싱장치.
제2항에 있어서,
상기 풀-업 회로 및 상기 풀-다운 회로 각각은 복수개의 MOS 트랜지스터들이 서로 직렬로 연결된 캐스코드(Cascode) 구성의 회로인 것을 특징으로 하는 터치센싱장치.
제2항에 있어서,
상기 풀-업 회로는 2개의 PMOS 트랜지스터들이 서로 직렬로 연결된 PMOS 캐스코드 회로이고,
상기 풀-다운 회로는 2개의 NMOS 트랜지스터들이 서로 직렬로 연결된 NMOS 캐스코드 회로이인 것을 특징으로 하는 터치센싱장치.
제1항에 있어서,
제1 출력전류는 상기 제1 미러 출력단자를 통해 출력되고, 제2 출력전류는 상기 제2 미러 출력단자를 통해 출력되는 것을 특징으로 하는 터치센싱장치.
제5항에 있어서,
상기 제1 내지 제4 전류미러회로 각각은 복수개의 MOS 트랜지스터들이 서로 직렬로 연결된 캐스코드 구성의 회로인 것을 특징으로 하는 터치센싱장치.
제5항에 있어서,
상기 제1 및 상기 제2 미러전류 생성회로는 2개의 PMOS 트랜지스터들이 서로 직렬로 연결된 PMOS 캐스코드 전류미러회로이고,
상기 제3 및 상기 제4 미러전류 생성회로는 2개의 NMOS 트랜지스터들이 서로 직렬로 연결된 NMOS 캐스코드 전류미러회로인 것을 특징으로 하는 터치센싱장치.
제1항에 있어서,
상기 복수개의 적분기들 중 1번째 적분기는 상기 복수개의 전류미러부들 중 1번째 전류미러부에서 출력되는 제1 출력신호와 미리 정해진 기준신호와의 차이를 적분하여 출력하고,
상기 복수개의 적분기들 중 마지막 적분기는 상기 복수개의 전류미러부들 중 마지막 전류미러부에서 출력되는 제2 출력신호와 상기 기준신호와의 차이를 적분하여 출력하는 것을 특징으로 하는 터치센싱장치.
제1 터치센싱라인을 통해 제1 터치전극에 연결되고, 캐스코드 구성의 제1 풀-업 회로와 캐스코드 구성의 제1 풀-다운 회로를 갖는 제1 출력회로를 포함하는 제1 버퍼;
상기 제1 버퍼에 연결되고, 상기 제1 풀-업 회로에 흐르는 제1 전류를 미러링하여 제1 미러전류를 생성하는 제1 PMOS 캐스코드 미러전류 생성회로;
상기 제1 버퍼에 연결되고, 상기 제1 풀-다운 회로에 흐르는 제2 전류를 미러링하여 제3 미러전류를 생성하는 제1 NMOS 캐스코드 미러전류 생성회로; 및
상기 제1 미러전류 및 상기 제3 미러전류를 이용하여 생성된 제1 출력신호와 미리 정해진 신호의 차이를 적분하는 적분기를 포함하는 것을 특징으로 하는 터치센싱장치.
제9항에 있어서,
제2 터치센싱라인을 통해 제2 터치전극에 연결되고, 캐스코드 구성의 제2 풀-업 회로와 캐스코드 구성의 제2 풀-다운 회로를 갖는 제2 출력회로를 포함하는 제2 버퍼;
상기 제2 버퍼에 연결되고, 상기 제2 풀-업 회로에 흐르는 제1 전류를 미러링하여 제2 미러전류를 생성하는 제2 PMOS 캐스코드 미러전류 생성회로; 및
상기 제2 버퍼에 연결되고, 상기 제2 풀-다운 회로에 흐르는 제2 전류를 미러링하여 제4 미러전류를 생성하는 제2 NMOS 캐스코드 미러전류 생성회로를 더 포함하고,
상기 적분기는 상기 제2 미러전류 및 상기 제4 미러전류를 이용하여 생성된 제2 출력신호를 상기 미리 정해진 신호로 입력받는 것을 특징으로 하는 터치센싱장치.
제1항 또는 제10항에 있어서,
상기 제1 및 제2 미러전류는 상기 제1 전류의 1/K(K는 2 이상의 자연수)배이고, 상기 제3 및 제4 미러전류의 크기는 상기 제2 전류의 1/K배인 것을 특징으로 하는 터치센싱장치.
제1항 또는 제9항에 있어서,
상기 적분기의 출력을 수신하여 필터링하는 밴드패스필터; 및
상기 밴드패스필터의 출력신호를 복조하여 I신호와 Q신호를 생성하는 IQ 복조기를 더 포함하는 것을 특징으로 하는 터치센싱장치.
복수개의 터치전극 및 상기 복수개의 터치전극에 연결되어 해당 터치전극에 발생된 정전용량에 대응되는 수신신호를 전송하는 복수개의 터치센싱라인을 포함하는 터치 스크린 패널; 및
상기 복수개의 터치센싱라인에 연결되어 터치여부를 센싱하는 터치센싱장치를 포함하고,
상기 터치센싱장치는,
각 터치센싱라인에 연결되어 해당 터치전극으로부터 수신되는 수신신호와 기준신호간의 차이를 버퍼링하고, 버퍼링된 신호에 대응되는 제1 및 제2 전류를 생성하는 복수개의 버퍼;
상기 복수개의 버퍼에 각각 연결되고, 풀-업 회로에 흐르는 상기 제1 전류를 미러링하여 생성된 제1 미러전류와 풀-다운 회로에 흐르는 상기 제2 전류를 미러링하여 생성된 제3 미러전류를 이용하여 제1 출력신호를 생성하고, 상기 제1 전류를 미러링하여 생성된 제2 미러전류와 상기 제2 전류를 미러링하여 생성된 제4 미러전류를 이용하여 제2 출력신호를 생성하는 복수개의 전류미러부; 및
상기 복수개의 전류미러부들 중 n-1번째 전류미러부에서 출력되는 제2 출력신호와 n번째 전류미러부에서 출력되는 제1 출력신호의 차이를 적분하여 출력하는 복수개의 적분기를 포함하고,
상기 복수개의 전류미러부는,
제1 전원단자와 제1 미러 출력단자 사이에 배치되고, 상기 제1 전류를 미러링하여 상기 제1 미러전류를 생성하는 제1 미러전류 생성회로;
상기 제1 전원단자와 제2 미러 출력단자 사이에 배치되고, 상기 제1 전류를 미러링하여 상기 제2 미러전류를 생성하는 제2 미러전류 생성회로;
상기 제1 미러 출력단자와 제2 전원단자 사이에 배치되고, 상기 제2 전류를 미러링하여 상기 제3 미러전류를 생성하는 제3 미러전류 생성회로; 및
상기 제2 미러 출력단자와 상기 제2 전원단자 사이에 배치되고, 상기 제2 전류를 미러링하여 상기 제4 미러전류를 생성하는 제4 미러전류 생성회로를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
제13항에 있어서,
상기 버퍼는,
상기 터치센싱라인에 연결되어 상기 수신신호가 입력되는 반전입력단자, 상기 기준신호가 입력되는 비반전입력단자, 및 상기 반전입력단자에 연결되는 출력단자를 포함하는 연산증폭기; 및
제1 전원노드와 상기 출력단자 사이에 배치되어 상기 제1 전류를 도통시키는 상기 풀-업 회로 및 상기 출력단자와 제2 전원노드 사이에 배치되어 상기 제2 전류를 도통시키는 상기 풀-다운 회로로 구성된 출력회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
제14항에 있어서,
상기 풀-업 회로는 2개의 PMOS 트랜지스터들이 서로 직렬로 연결된 PMOS 캐스코드 회로이고, 상기 풀-다운 회로는 2개의 NMOS 트랜지스터들이 서로 직렬로 연결된 NMOS 캐스코드 회로인 것을 특징으로 하는 디스플레이 장치.
제13항에 있어서,
제1 출력전류는 상기 제1 미러 출력단자를 통해 출력되고, 제2 출력전류는 상기 제2 미러 출력단자를 통해 출력되는 것을 특징으로 하는 디스플레이 장치.
제16항에 있어서,
상기 제1 및 상기 제2 미러전류 생성회로는 2개의 PMOS 트랜지스터들이 서로 직렬로 연결된 PMOS 캐스코드 전류미러회로이고, 상기 제3 및 상기 제4 미러전류 생성회로는 2개의 NMOS 트랜지스터들이 서로 직렬로 연결된 NMOS 캐스코드 전류미러회로인 것을 특징으로 하는 디스플레이 장치.
제13항에 있어서,
상기 복수개의 적분기들 중 1번째 적분기는 상기 복수개의 전류미러부들 중 1번째 전류미러부에서 출력되는 제1 출력신호와 미리 정해진 기준신호와의 차이를 적분하여 출력하고,
상기 복수개의 적분기들 중 마지막 적분기는 상기 복수개의 전류미러부들 중 마지막 전류미러부에서 출력되는 제2 출력신호와 상기 기준신호와의 차이를 적분하여 출력하는 것을 특징으로 하는 디스플레이 장치.
복수개의 터치전극 및 상기 복수개의 터치전극에 연결되어 해당 터치전극에 발생된 정전용량에 대응되는 수신신호를 전송하는 복수개의 터치센싱라인을 포함하는 터치 스크린 패널; 및
상기 복수개의 터치센싱라인에 연결되어 터치여부를 센싱하는 터치센싱장치를 포함하고,
상기 터치센싱장치는,
제1 터치구동라인을 통해 제1 터치전극에 연결되고, 캐스코드 구성의 제1 풀-업 회로와 캐스코드 구성의 제1 풀-다운 회로를 갖는 제1 출력회로를 포함하는 제1 버퍼;
상기 제1 버퍼에 연결되고, 상기 제1 풀-업 회로에 흐르는 제1 전류를 미러링하여 제1 미러전류를 생성하는 제1 PMOS 캐스코드 미러전류 생성회로;
상기 제1 버퍼에 연결되고, 상기 제1 풀-다운 회로에 흐르는 제2 전류를 미러링하여 제3 미러전류를 생성하는 제1 NMOS 캐스코드 미러전류 생성회로; 및
상기 제1 미러전류 및 상기 제3 미러전류를 이용하여 생성된 제1 출력신호와 미리 정해진 신호의 차이를 적분하는 적분기를 포함하는 것을 특징으로 하는 디스플레이 장치.
제19항에 있어서,
상기 터치센싱장치는,
제2 터치센싱라인을 통해 제2 터치전극에 연결되고, 캐스코드 구성의 제2 풀-업 회로와 캐스코드 구성의 제2 풀-다운 회로를 갖는 제2 출력회로를 포함하는 제2 버퍼;
상기 제2 버퍼에 연결되고, 상기 제2 풀-업 회로에 흐르는 제1 전류를 미러링하여 제2 미러전류를 생성하는 제2 PMOS 캐스코드 미러전류 생성회로; 및
상기 제2 버퍼에 연결되고, 상기 제2 풀-다운 회로에 흐르는 제2 전류를 미러링하여 제4 미러전류를 생성하는 제2 NMOS 캐스코드 미러전류 생성회로를 더 포함하고,
상기 적분기는 상기 제2 미러전류 및 상기 제4 미러전류를 이용하여 생성된 제2 출력신호를 상기 미리 정해진 신호로 입력받는 것을 특징으로 하는 디스플레이 장치.
제13항 또는 제20항 중 어느 한 항에 있어서,
상기 제1 및 제2 미러전류는 상기 제1 전류의 1/K(K는 2 이상의 자연수)배이고, 상기 제3 및 제4 미러전류의 크기는 상기 제2 전류의 1/K배인 것을 특징으로 하는 디스플레이 장치.
제13항 또는 제19항에 있어서,
상기 터치센싱장치는,
상기 적분기의 출력을 수신하여 필터링하는 밴드패스필터; 및
상기 밴드패스필터의 출력신호를 복조하여 I신호와 Q신호를 생성하는 IQ 복조기를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
제19항에 있어서,
상기 터치센싱장치는 상기 터치센싱라인을 통해 상기 복수개의 터치전극 또는 상기 제1 터치전극을 구동시키기 위한 터치구동신호를 공급하는 터치구동신호 공급부를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
제19항에 있어서,
상기 터치 스크린 패널은 상기 복수 개의 터치전극 각각에 터치구동신호가 공급되는 터치구동라인을 더 포함하고,
상기 터치센싱장치는 상기 터치구동신호를 생성하여 상기 터치구동라인을 통해 상기 복수개의 터치전극 또는 상기 제1 터치전극으로 공급하는 터치구동신호 공급부를 더 포함하는 것을 특징으로 하는 디스플레이 장치.